JP2002184788A - 大面積、高ゲート電流hemtダイオードの形成方法 - Google Patents

大面積、高ゲート電流hemtダイオードの形成方法

Info

Publication number
JP2002184788A
JP2002184788A JP2001284456A JP2001284456A JP2002184788A JP 2002184788 A JP2002184788 A JP 2002184788A JP 2001284456 A JP2001284456 A JP 2001284456A JP 2001284456 A JP2001284456 A JP 2001284456A JP 2002184788 A JP2002184788 A JP 2002184788A
Authority
JP
Japan
Prior art keywords
diode
wafer
gate
area
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001284456A
Other languages
English (en)
Inventor
Ronald W Grundbacher
ロナルド・ダブリュー・グランドバッヒャー
Richard Lai
リチャード・ライ
Kintis Mark
マーク・キンティス
Michael E Barsky
マイケル・イー・バースキー
Roger S Tsai
ロジャー・エス・タシ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of JP2002184788A publication Critical patent/JP2002184788A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 クエン酸系エッチング剤を用いて大面積、高
ゲート電流HEMTダイオードを形成する方法を提供する。 【解決手段】 クエン酸系エッチング剤を用いるHEMT I
Cの製造方法が開示される。異なる大きさのゲートが単
一のエッチング工程で形成できるようにするために、ク
エン酸カリウム、クエン酸および過酸化水素を含むクエ
ン酸系エッチング剤を使用する。ウェーハをまずフォト
レジストでスピンコートし、次いでそのフォトレジスト
に光リソグラフィでパターンを形成する。このウェーハ
をエッチング剤中に浸漬して、露光された半導体材料を
エッチングする。そのウェーハの上に金属電極を蒸着さ
せ、そして残っているフォトレジストを溶媒で除去す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に、高ゲート
電流HEMTダイオードの製造方法、さらに詳しくはクエン
酸系エッチング剤を用いて大面積、高ゲート電流HEMTダ
イオードを形成する方法に関する。
【0002】
【従来の技術】高電子移動度トランジスタ(HEMT)ディ
バイスを製造するのにいろいろな方法が提案されてき
た。これらのディバイスは、典型的には、ダイオードと
トランジスタとを共に有する集積回路として形成され
る。このような方法がHEMTディバイスを製造するために
用いられてきたが、それらディバイスについての、さら
に厳しい要件を有する新しい用途、そしてまたとどまる
ことのない設計サイズの縮小は、この所望とされる配置
を達成するために、追加のプロセスを必要とする。
【0003】現在、総面積はより小さいが、ダイオード
の周囲(periphery)が大きいHEMTダイオードを製造す
る必要が存在する。この周囲はダイオードの電流統御能
力を決定する因子である。典型的には、HEMTダイオード
は、同一集積回路中のHEMTトランジスタと同じ大きさの
ゲートを有していた。高周波数要件にとっては、トラン
ジスタのゲート長は小さくなければならない(即ち、サ
ブミクロンの寸法)。しかし、このような小さいゲート
断面積は高電流ダイオード用途には不適切である。大き
な電流レベルは、ゲートがこのサブミクロン寸法のもの
である場合、しばしばゲート金属のエレクトロマイグレ
ーションを引き起こし得るのである。従来、この状況を
取り扱うために、ダイオードは、電流のクラウディング
(crowding)やエレクトロマイグレーションを避けるた
めに数フィンガー(fingers)で形成されていた。しか
し、周囲の大きいダイオードを設けるためには、基板の
大きな表面積を占めるダイオードをもたらす多数のフィ
ンガーを平行に配置しなければならない。
【0004】さらに、サブミクロンゲート用エッチング
剤はこのより大きいゲートを均一にエッチングすること
はできないので、大面積ゲートHEMTダイオードを小さい
ゲートHEMTトランジスタと共に加工することは可能でな
かった。よって、高ゲート電流をクラウディング問題ま
たはエレクトロマイグレーション問題なしに統御するこ
とができる、大きな周囲を有するが、面積は小さいダイ
オードを製造するための、HEMT ICディバイスを製造す
る方法の必要が存在する。
【0005】一般に、大面積ダイオードを形成する従来
の方法は図1A−1Fに見られる。図1Aにおいて、出
発材料はヘテロ構造電界効果トランジスタの半導体ウェ
ーハである。図1Bにおいて、ウェーハはその上にフォ
トレジストによりその薄層(1,000nm)が残され
るようにスピンコートされる。シップレイ社(Shipley
Corporation)製のフォトレジスト1813のような多
くの異なるフォトレジストが使用できる。フォトレジス
トにはパターンが形成され、そのパターンは、図1Cに
示されるように、水性化学現像剤を用いて現像される。
このウェーハは、図1Dに示されるように、露光された
半導体材料をエッチングする溶液に浸漬される。そのウ
ェーハの上に、図1Eに示されるように、金属が蒸着さ
れる。金属は、公知のように、チタン/金、モリブデン
/金、白金/チタン/金または他の金属のラミネートで
あってもよい。チタンおよび白金の典型的な厚さは20
〜40nmであり、一方金の典型的な厚さは500〜7
00nmである。得られたウェーハは、次に、残ってい
るフォトレジストおよびその上に存在する金属を除去す
るためにアセトンのような溶媒に入れられる。唯一残っ
ている金属は、ウェーハのエッチングされた領域中に存
在している金属である。このエッチングされた領域中の
金属が大面積ダイオードのゲートを形成する。
【0006】この方法を用いてHEMT ICディバイスを形
成するとき、エッチング剤が均一でなく、大面積ダイオ
ードの場合にそのエッチング剤がしばしばこのようなダ
イオードの縁に沿って溝を作るか、またはその大きな面
積全面を均一にはエッチングしないという問題があっ
た。即ち、エッチング剤はダイオードの垂直断面の基部
で材料を除去し過ぎるのである。
【0007】従来法は、また、文献・1993 IEEE GaAs I
C Symposium Tech. Digest、第325〜328頁のシュ
ミュクラー(Schmukler)等による「非常に均一なGaAs
/AlGaAs FET類を製造するための高選択性クエン酸系緩
衝剤エッチストップ法(Highly Selective Citric Buff
er Etch-Stop Process for the Manufacture of VeryUn
iform GaAs/AlGaAs FETs)」に記載されるように、クエ
ン酸を使用している異なるタイプのエッチング剤の使用
を教示している。しかし、このタイプのエッチング剤は
大面積HEMTダイオードの形成に関しては利用されなかっ
た。
【0008】
【課題を解決するための手段】従って、本発明の1つの
目的は、HEMT ICディバイスを形成する簡単かつ安価な
方法を提供することである。
【0009】本発明のもう1つの目的は、HEMTヘテロ構
造上に大面積の高ゲート電流統御ディバイスを形成する
方法を提供することである。本発明のもう1つの目的
は、これらダイオード用の大きさの異なるゲート、およ
びトランジスタを有するHEMT ICディバイスを同じエッ
チング剤を用いて形成する方法を提供することである。
【0010】本発明のさらにもう1つの目的は、大きな
ダイオード周囲を有する大面積ダイオードおよびHEMT I
Cディバイスを、クエン酸系エッチング剤を用いて形成
する方法を提供することである。
【0011】簡単に述べると、本発明のこれらの目的お
よび他の目的は、HEMTディバイスの形成方法において、
クエン酸カリウム、クエン酸および過酸化水素を含んで
いる異なるタイプのエッチング剤を提供することによっ
て達成される。
【0012】
【発明の実施の形態】本発明のより完全な評価および本
発明に付随する利点の多くは、本発明が、添付図面に関
連して考察するときに次の詳細な説明を参照することに
よりさらによく理解できるようになるとき、容易に得ら
れるだろう。
【0013】ここで図面を参照して説明すると、これら
幾つかの図面ではその全体を通じて同様の参照数字は同
一のまたは対応する部分を表し、さらに詳しくは、それ
ら図面の内の図2を参照して説明すると、図2は大面積
ダイオードのGaAs/AlGaAs HFETウェーハの断面図を示
す。この図面はウェーハの詳細な層を金属アノードおよ
び金属カソードと共に示している。電流がアノードから
カソードに矢印で示されるように流れるとき、電流はIn
GaAsの中心層まで下り、この層に沿って流れ、次いで金
属カソードに後退する。図3に示されるInGaAs/InAlAs
/InPディバイスの異なる材料ダイオードにおいても、
同じ電流の動きが起こる。この層の厚さは他のパラメー
ターに因り定まるから、断面積、従ってディバイスによ
って運ばれ得る電流の量は、能動領域のアノードの周囲
の大きさに依存する。即ち、その周囲は、カソードを通
る電流の通過に対する制限因子である。
【0014】図4に示されるように、大面積ダイオード
10はアノード12とカソード14を含む。カソードは
エッチングされたウェーハの上面にU字として形成さ
れ、一方アノードはそのU字の開放側の中に延びて入り
込んでいる延長部分を有する。アノードの能動区域16
はU字の内側であって、ウェーハのエッチングされた部
分全面に延びているアノードのその部分である。かくし
て、その能動バリアは、例えば6ミクロン×6ミクロン
の大きさを有する正方形である。電流は上記のように流
れるから、電流の流れを決定する因子はこの正方形の能
動区域の周囲である。カソードは第四側面には存在しな
いので、電流は3つの側面でしかカソードまで流れるこ
とができず、それ故、電流の流れに関する限りは、その
周囲はこれら3つの側面の寸法の和、即ち3×6ミクロ
ン=18ミクロンである。
【0015】断面積が小さい従来法のフィンガーダイオ
ードディバイスはエレクトロマイグレーションによる諸
問題がある。このエレクトロマイグレーションは金属原
子が移動する、即ち動く現象である。この効果は金属電
極を通って流れる電流によって引き起こされる。このよ
うなエレクトロマイグレーションは金属構造中にボイド
を作り出す可能性があり、そのボイドができるとそれら
は電流が流れるのを妨げることがある。エレクトロマイ
グレーションの問題は、金属構造が小さくなるにつれ
て、または電流レベルが高くなるにつれて大きくなる。
従来法のフィンガーダイオードは大面積ダイオードに比
較して断面積が小さいから、そのフィンガーダイオード
中では、所定の電流レベルについて、金属原子のエレク
トロマイグレーションが起こる可能性がさらに大きい。
より大きい面積のダイオードを設けることによって、エ
レクトロマイグレーションの問題はフィンガーダイオー
ドのそれに比べて減少する。その結果は、この大面積ダ
イオードは従来法フィンガーダイオードよりも高い電流
を可能にし、かつそのフィンガーダイオードよりも良好
な信頼性を持つということである。
【0016】図5Aは、従来法フィンガーダイオードデ
ィバイスの断面図を示す。その上面におけるゲートの幅
はおおよそ0.5ミクロンであり、一方その底面におけ
る幅は0.1〜0.15ミクロンである。このゲートの
底面から上面までの高さはおおよそ0.7ミクロンであ
る。
【0017】図5Bは、同様の配置となっている大面積
ダイオードを示す。しかし、このタイプのディバイスに
おけるゲートの幅は、典型的には1〜10ミクロンであ
る。ここで、用語「大面積ダイオード」は、前記能動区
域の大きさを指す。従って、より小さいフィンガー区域
ではなく、大きい能動区域を与えることにより、そのダ
イオードは、実際には、フィンガーダイオードよりも少
ない表面積を取る。即ち、フィンガーダイオード中に十
分な周囲面積を持たせるためには、それらフィンガーは
大きい面積にわたって延びていなければならず、従って
より多いスペースを必要とする。図6は、大面積ダイオ
ード20とフィンガーダイオード22の両ダイオードを
有する回路の上面図を示す。その大面積ダイオードはそ
のフィンガーダイオードよりも小さい、約1/3(abou
t a factor of 3 smaller than)の総面積を占める。
【0018】かくして、大面積ダイオードを含む構成を
有することによって、エレクトロマイグレーションの諸
問題が回避され、より小さい総面積が達成され、そして
より高い電流の統御可能性とより良好な信頼性が可能と
なる。
【0019】先に指摘したように、従来法を用いてこの
ようなディバイスを形成することは困難である。それら
ダイオードのゲートの断面積をそれらトランジスタのゲ
ートの断面積と比較すると、それらの間に大きさに違い
があるからである。クエン酸タイプのエッチング剤を用
いることにより、ゲート電極の大きさの相違にもかかわ
らず均一なエッチングを得ることが可能であることが発
見されたのである。特に、溝が形成されることに関する
問題が回避され、そのため非常に均一なダイオードのゲ
ートが形成される。これらの利点は従来実現されなかっ
たものである。
【0020】使用される特定のエッチング剤は、クエン
酸カリウム/クエン酸/過酸化水素混合物である。この
エッチング剤は約10〜50nmの厚さを持つ半導体材
料の上面導電性層を除去するために用いられる。
【0021】半導体材料がGaAs/AlGaAsであるとする
と、そのときエッチング溶液は水304mLに溶解され
たクエン酸カリウム30.6g、1Mクエン酸104m
Lおよび過酸化水素84mLであるか、またはそれと同
様の匹敵する比率である。半導体材料は、図2に示され
るように、下に向かってAlGaAs区域までエッチングされ
る。
【0022】半導体材料がInGaAs/InAlAs/InPである
とすると、そのときエッチング溶液は水100mLに溶
解されたクエン酸カリウム15g、1Mクエン酸33m
Lおよび過酸化水素27mLであるか、またはそれに匹
敵する比率である。この場合、半導体材料は、図3に示
されるように、下に向かってInAlAs区域までエッチング
される。
【0023】このエッチング剤は、次に、ウェーハで始
まり、そのウェーハをフォトレジストでスピンコート
し、そのフォトレジストに光リソグラフィによりパター
ンを形成し、露光された半導体材料をクエン酸系エッチ
ング剤でエッチングし、そのウェーハの上に金属電極を
蒸着させ、そして残っているフォトレジストおよび金属
を溶媒に溶解することによって除去する工程を含む、大
面積ダイオードの形成方法において用いられる。2つの
このような方法がR.ライ(R. Lai)等の報文に開示さ
れ、その第一は1995 IEEE GaAs IC Symposium Tech. Di
gest、第105頁の「高性能および高歩留まりV−バン
ド電力MMIC類のための、0.15μm InGaAs/AlGaAs/
GaAs HEMTの製造方法(A 0.15 μm InGaAs/AlGaAs/GaAs
HEMT Production Process for High Performance and
High Yield V-band Power MMICs)」と題されるもので
あり、またその第二は1999 IEEE GaAs IC Symposium Te
ch.Digest、第249頁の「高容積MMW用途のための、
0.1μm InGaAs/InAlAs/InP HEMTの製造方法(0.1
μm InGaAs/InAlAs/InP HEMT Production Process forH
igh Volume MMW Applications)」と題されるものであ
る。
【0024】この方法の結果が、電圧スパイクまたは電
流サックアウト(current suckout)がないゲート電流
−対−ゲート電圧の関係を有する大面積ダイオードであ
る。さらに、ダイオードのゲートエレクトロマイグレー
ション問題が取り除かれ、同時にサブミクロンのゲート
ディバイスと同じマスク上にダイオードのための大断面
ゲートを形成することができる。その結果、このディバ
イスは、一層容易に、かつそれほど高くないコストで形
成することができる。得られる有利な結果は、他のエッ
チング剤を用いて得られるものよりも相当に良好であ
り、しかも溝形成(trenching)やエレクトロマイグレ
ーションの問題、その他の問題を回避している。よっ
て、このクエン酸系エッチング剤の使用は、従来法エッ
チング剤によっては同じ方法において予想および実現さ
れていない結果をもたらす。
【0025】以上の教示に照らして、本発明には数多く
の追加の修正および変更が可能である。従って、本発明
は、前記特許請求の範囲内で、本明細書に具体的に記載
されるもの以外の他の方法でも実施できることが理解さ
れるべきである。
【図面の簡単な説明】
【図1】図1A〜1Fは、HEMTディバイスを製造する従
来法を示す略図である。
【図2】本発明により製造されたGaAs/AlGaAsタイプの
大面積ダイオードの断面図である。
【図3】本発明により製造されたInGaAs/InAlAs/InP
タイプの大面積ダイオードの断面図である。
【図4】本発明により製造された大面積ダイオードの上
面図である。
【図5】図5Aは、従来法のフィンガーダイオードディ
バイスの断面図を示す。図5Bは、本発明により形成さ
れた大面積ダイオードの断面図を示す。
【図6】大面積ダイオードとフィンガーダイオードの両
ダイオードを有する回路の上面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/778 H01L 29/44 C 29/812 29/872 (72)発明者 リチャード・ライ アメリカ合衆国カリフォルニア州90277, リダンド・ビーチ,エスプラナーデ・アベ ニュー 615,ナンバー 811 (72)発明者 マーク・キンティス アメリカ合衆国カリフォルニア州90266, マンハッタン・ビーチ,ヴーアヒーズ・ア ベニュー 1636 (72)発明者 マイケル・イー・バースキー アメリカ合衆国カリフォルニア州91401, シャーマン・オウクス,カンプストン・ス トリート 13424 (72)発明者 ロジャー・エス・タシ アメリカ合衆国カリフォルニア州90505, トーランス,ケント・アベニュー 22499 Fターム(参考) 4M104 AA05 BB06 BB14 BB16 CC03 DD21 DD34 DD68 FF17 GG03 HH01 5F043 AA03 AA14 BB07 FF01 GG10 5F102 GA14 GB01 GC01 GD01 GQ01 GR04 HC15

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 次の:半導体ウェーハ上にフォトレジス
    トを配置し;上記フォトレジスト中にパターンを形成
    し;上記ウェーハをクエン酸カリウム、クエン酸および
    過酸化水素より成るエッチング剤によりエッチングし;
    そして上記ウェーハ上に金属を堆積させる工程を含む半
    導体ディバイスの形成方法。
  2. 【請求項2】 堆積が蒸着によって行われ、そしてウェ
    ーハを溶媒中に入れる工程をさらに含む、請求項1に記
    載の方法。
  3. 【請求項3】 ウェーハがGaAs/AlGaAsである請求項1
    に記載の方法。
  4. 【請求項4】 ウェーハがInGaAs/InAlAs/InPであ
    る、請求項1に記載の方法。
  5. 【請求項5】 ウェーハをAlGaAs層に至るまでエッチン
    グすること含む、請求項3に記載の方法。
  6. 【請求項6】 ウェーハをInAlAs層に至るまでエッチン
    グすること含む、請求項4に記載の方法。
JP2001284456A 2000-09-21 2001-09-19 大面積、高ゲート電流hemtダイオードの形成方法 Pending JP2002184788A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/667360 2000-09-21
US09/667,360 US6524899B1 (en) 2000-09-21 2000-09-21 Process for forming a large area, high gate current HEMT diode

Publications (1)

Publication Number Publication Date
JP2002184788A true JP2002184788A (ja) 2002-06-28

Family

ID=24677908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001284456A Pending JP2002184788A (ja) 2000-09-21 2001-09-19 大面積、高ゲート電流hemtダイオードの形成方法

Country Status (3)

Country Link
US (1) US6524899B1 (ja)
EP (1) EP1191576A1 (ja)
JP (1) JP2002184788A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US6838325B2 (en) * 2002-10-24 2005-01-04 Raytheon Company Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor
CN104617019B (zh) * 2015-02-04 2017-06-27 桂林电子科技大学 一种GaAs衬底MHEMT栅凹槽腐蚀监控方法
US11309412B1 (en) * 2017-05-17 2022-04-19 Northrop Grumman Systems Corporation Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07503583A (ja) * 1993-03-25 1995-04-13 ワトキンズ‐ジョンソン カンパニー 選択的エッチングを用いた3−v族化合物半導体デバイスの製造方法
JPH08255838A (ja) * 1994-11-02 1996-10-01 Trw Inc モノリシックの多機能集積回路デバイスを製造する方法
JPH09306889A (ja) * 1996-05-20 1997-11-28 Nec Corp 半導体装置の製造方法
JPH09331025A (ja) * 1996-06-10 1997-12-22 Mitsubishi Electric Corp 半導体装置、及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482442A (en) * 1981-07-09 1984-11-13 At&T Bell Laboratories Photoelectrochemical etching of n-type gallium arsenide
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
US4679303A (en) * 1983-09-30 1987-07-14 Hughes Aircraft Company Method of fabricating high density MOSFETs with field aligned channel stops
US4584027A (en) * 1984-11-07 1986-04-22 Ncr Corporation Twin well single mask CMOS process
US4613417A (en) * 1984-12-28 1986-09-23 At&T Bell Laboratories Semiconductor etching process
US5341114A (en) * 1990-11-02 1994-08-23 Ail Systems, Inc. Integrated limiter and amplifying devices
JP3135185B2 (ja) * 1993-03-19 2001-02-13 三菱電機株式会社 半導体エッチング液,半導体エッチング方法,及びGaAs面の判定方法
US5639343A (en) * 1995-12-13 1997-06-17 Watkins-Johnson Company Method of characterizing group III-V epitaxial semiconductor wafers incorporating an etch stop layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07503583A (ja) * 1993-03-25 1995-04-13 ワトキンズ‐ジョンソン カンパニー 選択的エッチングを用いた3−v族化合物半導体デバイスの製造方法
JPH08255838A (ja) * 1994-11-02 1996-10-01 Trw Inc モノリシックの多機能集積回路デバイスを製造する方法
JPH09306889A (ja) * 1996-05-20 1997-11-28 Nec Corp 半導体装置の製造方法
JPH09331025A (ja) * 1996-06-10 1997-12-22 Mitsubishi Electric Corp 半導体装置、及び半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858506B2 (en) 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
US8273643B2 (en) 2008-06-18 2012-09-25 Micron Technology, Inc. Diodes, and methods of forming diodes
US8889538B2 (en) 2008-06-18 2014-11-18 Micron Technology, Inc. Methods of forming diodes
US9397187B2 (en) 2008-06-18 2016-07-19 Micron Technology, Inc. Methods of forming diodes
US9520478B2 (en) 2008-06-18 2016-12-13 Micron Technology, Inc. Methods of forming diodes
US11916129B2 (en) 2008-06-18 2024-02-27 Micron Technology, Inc. Methods of forming diodes

Also Published As

Publication number Publication date
EP1191576A1 (en) 2002-03-27
US6524899B1 (en) 2003-02-25

Similar Documents

Publication Publication Date Title
US10714341B2 (en) Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch
KR100647459B1 (ko) 티형 또는 감마형 게이트 전극의 제조방법
JPH02278820A (ja) エアブリッジ金属相互接続の製造方法
US6204102B1 (en) Method of fabricating compound semiconductor devices using lift-off of insulating film
JP2006504269A (ja) 選択的エッチングした自己整列二重リセス高電子移動度トランジスターの製造方法
US20110165766A1 (en) T-gate forming method for high electron mobility transistor and gate structure thereof
US5981319A (en) Method of forming a T-shaped gate
JP2002184788A (ja) 大面積、高ゲート電流hemtダイオードの形成方法
CN108807162A (zh) T型栅制备方法
US5185278A (en) Method of making self-aligned gate providing improved breakdown voltage
RU2686863C1 (ru) Способ формирования Т-образного затвора
US20030077898A1 (en) Self-aligned fabrication method for a semiconductor device
US6916720B2 (en) Thin film devices and method for fabricating thin film devices
US20240162087A1 (en) Mandrel-pull-first interconnect patterning
US20230137983A1 (en) Magnesium oxide based hardmask for reactive ion etching
JP3682920B2 (ja) 半導体装置の製造方法
JP2776053B2 (ja) 半導体装置の製造方法
JPH07176501A (ja) 半導体装置の製造方法
JP2658884B2 (ja) 半導体装置の製造方法
JPH0318037A (ja) 半導体装置の製造方法
JPH0745816A (ja) 半導体装置およびその製造方法
JPH0684950A (ja) 電界効果トランジスタの製造方法
JPS62250674A (ja) 半導体装置の製造方法
JPH01214067A (ja) ゲート電極及び配線とその製造方法
JPS6030174A (ja) 高周波用半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050715

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050721

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080609