JP2776053B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2776053B2 JP2776053B2 JP11067891A JP11067891A JP2776053B2 JP 2776053 B2 JP2776053 B2 JP 2776053B2 JP 11067891 A JP11067891 A JP 11067891A JP 11067891 A JP11067891 A JP 11067891A JP 2776053 B2 JP2776053 B2 JP 2776053B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- section
- recess
- insulating film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、断面がＴ字型をした
ゲート電極を有する半導体装置の製造方法に関するもの
である。
ゲート電極を有する半導体装置の製造方法に関するもの
である。
【０００２】
【従来の技術】ガリウム砒素（ＧａＡｓ）を材料とする
高周波電界効果型トランジスタにおいては、特性を向上
させるために、特にゲート長が短かく、かつ低抵抗性の
ゲート電極が要求されている。
高周波電界効果型トランジスタにおいては、特性を向上
させるために、特にゲート長が短かく、かつ低抵抗性の
ゲート電極が要求されている。
【０００３】図３の（ａ）乃至（ｅ）は半導体装置にお
ける従来の断面Ｔ字型ゲート電極の製造方法を示すもの
であって、図において、２１は半絶縁性ＧａＡｓ基板、
２２はノンドープＧａＡｓバッファ層、２３はｎ−Ｇａ
Ａｓ活性層、２４は下層レジスト膜、２５は上層レジス
ト膜であり、上層レジスト膜２５の位置と電子ビーム照
射量の強度との関係を示す図３（ｂ）の線図における２
６は電子ビーム補助露光、２７は電子ビーム露光を表わ
し、２８は上層レジストの開口、２９は下層レジストの
開口、３０はゲートリセス、３１はゲートメタル材料、
３２はゲート電極である。
ける従来の断面Ｔ字型ゲート電極の製造方法を示すもの
であって、図において、２１は半絶縁性ＧａＡｓ基板、
２２はノンドープＧａＡｓバッファ層、２３はｎ−Ｇａ
Ａｓ活性層、２４は下層レジスト膜、２５は上層レジス
ト膜であり、上層レジスト膜２５の位置と電子ビーム照
射量の強度との関係を示す図３（ｂ）の線図における２
６は電子ビーム補助露光、２７は電子ビーム露光を表わ
し、２８は上層レジストの開口、２９は下層レジストの
開口、３０はゲートリセス、３１はゲートメタル材料、
３２はゲート電極である。
【０００４】次に、この製造方法について説明する。図
３（ａ）に示すように、半絶縁性ＧａＡｓ基板２１上に
ノンドープＧａＡｓバッファ層２２、ｎ−ＧａＡｓ活性
層２３をエピタキシャル成長させ、さらに下層レジスト
膜２４、上層レジスト膜２５を塗布形成させる。次いで
この積層体に図３（ｂ）の線図で示す照射量の電子ビー
ムを照射する。線図の横軸は上層レジスト膜２５の位
置、縦軸は照射量強度を示し、２７で示される照射量Ｄ
ａは上層レジスト膜のみを露光し、電子ビーム補助露光
２６で示される照射量Ｄｏは下層レジスト膜２４までを
露光する。
３（ａ）に示すように、半絶縁性ＧａＡｓ基板２１上に
ノンドープＧａＡｓバッファ層２２、ｎ−ＧａＡｓ活性
層２３をエピタキシャル成長させ、さらに下層レジスト
膜２４、上層レジスト膜２５を塗布形成させる。次いで
この積層体に図３（ｂ）の線図で示す照射量の電子ビー
ムを照射する。線図の横軸は上層レジスト膜２５の位
置、縦軸は照射量強度を示し、２７で示される照射量Ｄ
ａは上層レジスト膜のみを露光し、電子ビーム補助露光
２６で示される照射量Ｄｏは下層レジスト膜２４までを
露光する。
【０００５】レジスト膜をメチルイソブチルケトン（Ｍ
ＩＢＫ）とイソプロピルアルコール（ＩＰＡ）の混合液
で現像すると、図３（ｃ）のレジスト形状が得られ、２
８の上層レジストの開口および２９の下層レジストの開
口が形成される。次いで下層レジストの開口２９をマス
クにｎ−ＧａＡｓ活性層をウエットエッチングして図３
（ｄ）のようにゲートリセス３０を形成する。このゲー
トリセス３０は、ｎ−ＧａＡｓ活性層２３を流れる電流
を遮断しうるに適する厚さを残すように形成し、Ａｌ、
ＴｉまたはＡｕの如きゲートメタル材料３１を蒸着す
る。その後、必要でないゲートメタル材料３１をリフト
オフ法で除去することにより、図３（ｅ）の如きゲート
長Ｌｄ、上部寸法Ｌｈを有するゲート電極３２を形成で
きる。
ＩＢＫ）とイソプロピルアルコール（ＩＰＡ）の混合液
で現像すると、図３（ｃ）のレジスト形状が得られ、２
８の上層レジストの開口および２９の下層レジストの開
口が形成される。次いで下層レジストの開口２９をマス
クにｎ−ＧａＡｓ活性層をウエットエッチングして図３
（ｄ）のようにゲートリセス３０を形成する。このゲー
トリセス３０は、ｎ−ＧａＡｓ活性層２３を流れる電流
を遮断しうるに適する厚さを残すように形成し、Ａｌ、
ＴｉまたはＡｕの如きゲートメタル材料３１を蒸着す
る。その後、必要でないゲートメタル材料３１をリフト
オフ法で除去することにより、図３（ｅ）の如きゲート
長Ｌｄ、上部寸法Ｌｈを有するゲート電極３２を形成で
きる。
【０００６】
【発明が解決しようとする課題】上記した従来の断面Ｔ
字型ゲート電極を有する半導体装置の製造方法は、ゲー
ト長が小さく、ゲートリセス深さが深い高出力用の電界
効果型トランジスタなどへの適用に当っては、ゲートメ
タル材料蒸着時に下層レジスト上でゲートメタルが開口
をふさいでしまって、ゲートリセス上のゲート形状が断
面三角形状となり、Ｔ型形状を形成することができない
という問題があった。
字型ゲート電極を有する半導体装置の製造方法は、ゲー
ト長が小さく、ゲートリセス深さが深い高出力用の電界
効果型トランジスタなどへの適用に当っては、ゲートメ
タル材料蒸着時に下層レジスト上でゲートメタルが開口
をふさいでしまって、ゲートリセス上のゲート形状が断
面三角形状となり、Ｔ型形状を形成することができない
という問題があった。
【０００７】この発明は上記のような従来法の問題点を
解消するためになされたものであって、ゲートリセスの
深さが深い電界効果型トランジスタにおいて、ゲート長
が微小で、かつゲート抵抗の低い断面Ｔ字型ゲート電極
を容易に形成することを目的とするものである。
解消するためになされたものであって、ゲートリセスの
深さが深い電界効果型トランジスタにおいて、ゲート長
が微小で、かつゲート抵抗の低い断面Ｔ字型ゲート電極
を容易に形成することを目的とするものである。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半絶縁性ＧａＡｓ基板上のｎ−ＧａＡ
ｓ活性層上に形成した絶縁膜を介して、微細な断面三角
形状のゲート電極を形成した後、断面Ｔ字型の上部ゲー
ト電極を形成するようにしたものである。
置の製造方法は、半絶縁性ＧａＡｓ基板上のｎ−ＧａＡ
ｓ活性層上に形成した絶縁膜を介して、微細な断面三角
形状のゲート電極を形成した後、断面Ｔ字型の上部ゲー
ト電極を形成するようにしたものである。
【０００９】さらに、この発明によれば、下部の断面三
角形状のゲート電極を形成した後、リセス内の穴埋めを
行ない、該断面三角形状ゲート電極上部の頭出しを行な
ったのち、このゲート電極と上部に形成するＴ字型ゲー
ト電極とをつなぐことによって、断面Ｔ字型のゲート電
極を得るものであるため、リセス深さの深い半導体装置
でも形成できるのである。
角形状のゲート電極を形成した後、リセス内の穴埋めを
行ない、該断面三角形状ゲート電極上部の頭出しを行な
ったのち、このゲート電極と上部に形成するＴ字型ゲー
ト電極とをつなぐことによって、断面Ｔ字型のゲート電
極を得るものであるため、リセス深さの深い半導体装置
でも形成できるのである。
【００１０】
【作用】この発明の断面Ｔ字型ゲート電極を有する半導
体装置の製造方法は、上述のように上部のＴ字型ゲート
電極と下部の断面三角形状ゲート電極とを別々に形成す
ることにより、リセスの深い半導体装置を容易に形成で
き、また下部の断面三角形状のゲート電極部のゲート長
を微小にすることが可能となって、ゲート抵抗を低くす
ることができるなど、電界効果型トランジスタの高性能
化に非常に有効である。
体装置の製造方法は、上述のように上部のＴ字型ゲート
電極と下部の断面三角形状ゲート電極とを別々に形成す
ることにより、リセスの深い半導体装置を容易に形成で
き、また下部の断面三角形状のゲート電極部のゲート長
を微小にすることが可能となって、ゲート抵抗を低くす
ることができるなど、電界効果型トランジスタの高性能
化に非常に有効である。
【００１１】
【実施例】以下、この発明の一実施例を図について説明
する。
する。
【００１２】実施例１ 図１（ａ）乃至（ｅ）はこの発明の製造工程を示す断面
図であって、１は半絶縁性ＧａＡｓ基板、２はｎ−Ｇａ
Ａｓ活性層、３は第１の絶縁膜、４はレジスト、５はｎ
−ＧａＡｓ活性層２に形成したリセス、６はリセス５内
に形成した断面三角形状のゲート電極、７は第１の絶縁
膜の開口、８はリセス内を穴埋めする第２の絶縁膜、９
は上部電極部である断面Ｔ字型のゲート電極である。
図であって、１は半絶縁性ＧａＡｓ基板、２はｎ−Ｇａ
Ａｓ活性層、３は第１の絶縁膜、４はレジスト、５はｎ
−ＧａＡｓ活性層２に形成したリセス、６はリセス５内
に形成した断面三角形状のゲート電極、７は第１の絶縁
膜の開口、８はリセス内を穴埋めする第２の絶縁膜、９
は上部電極部である断面Ｔ字型のゲート電極である。
【００１３】次に製造工程順にこの発明を説明する。 （１）図１（ａ）に示すように、半絶縁性ＧａＡｓ基板
１の上にｎ−ＧａＡｓ活性層２をエピタキシャル成長さ
せ、その上にＳｉＯ等の第１の絶縁膜３を厚さ１００〜
２００Åに形成し、その上にレジスト４を塗布形成す
る。
１の上にｎ−ＧａＡｓ活性層２をエピタキシャル成長さ
せ、その上にＳｉＯ等の第１の絶縁膜３を厚さ１００〜
２００Åに形成し、その上にレジスト４を塗布形成す
る。
【００１４】（２）次に、レジスト４を電子ビーム露光
などによってパターニングし、現像後、第１の絶縁膜３
の一部を除去して該絶縁膜の開口７を形成し、ウエット
エッチングで活性層２をエッチングしてリセス深さ３０
００〜５０００Åのリセス５を得、次いでＴｉ、Ａｕあ
るいはＡｌなどの金属を厚さ４０００Åとなるよう蒸着
したのち、リフトオフ法によりリセス５内に断面三角形
状のゲート電極６を図１（ｂ）のように形成する。
などによってパターニングし、現像後、第１の絶縁膜３
の一部を除去して該絶縁膜の開口７を形成し、ウエット
エッチングで活性層２をエッチングしてリセス深さ３０
００〜５０００Åのリセス５を得、次いでＴｉ、Ａｕあ
るいはＡｌなどの金属を厚さ４０００Åとなるよう蒸着
したのち、リフトオフ法によりリセス５内に断面三角形
状のゲート電極６を図１（ｂ）のように形成する。
【００１５】（３）ゲート電極６を形成したリセス５内
に第１の絶縁膜３とは異なるＳｉＮなどの第２の絶縁膜
８を電子サイクロトロン共鳴化学蒸着（ＥＣＲ−ＣＶ
Ｄ）法で図１（ｃ）のように穴埋めする。
に第１の絶縁膜３とは異なるＳｉＮなどの第２の絶縁膜
８を電子サイクロトロン共鳴化学蒸着（ＥＣＲ−ＣＶ
Ｄ）法で図１（ｃ）のように穴埋めする。
【００１６】（４）穴埋めしたリセス５内の第２の絶縁
膜８を第１の絶縁膜３の開口７を通して反応性イオンエ
ッチングにより断面三角形状のゲート電極６上部の頭出
しを行なって図１（ｄ）を得る。この反応性イオンエッ
チングは第１の絶縁膜３と第２の絶縁膜８のエッチング
の選択比を高くとるため、例えばＣＨＦ3 、ＳＦ6 など
のガスを用いることが好ましい。
膜８を第１の絶縁膜３の開口７を通して反応性イオンエ
ッチングにより断面三角形状のゲート電極６上部の頭出
しを行なって図１（ｄ）を得る。この反応性イオンエッ
チングは第１の絶縁膜３と第２の絶縁膜８のエッチング
の選択比を高くとるため、例えばＣＨＦ3 、ＳＦ6 など
のガスを用いることが好ましい。
【００１７】（５）次に第１の絶縁膜３上にレジストを
塗布し、断面Ｔ字型のゲートの上部電極部に対応したパ
ターンを形成し、Ａｕ、Ａｌなどの金属を蒸着し、リフ
トオフ法にて断面三角形状ゲート電極６上に図１（ｅ）
の如く断面Ｔ字型の上部ゲート電極９を形成して半導体
装置を得た。
塗布し、断面Ｔ字型のゲートの上部電極部に対応したパ
ターンを形成し、Ａｕ、Ａｌなどの金属を蒸着し、リフ
トオフ法にて断面三角形状ゲート電極６上に図１（ｅ）
の如く断面Ｔ字型の上部ゲート電極９を形成して半導体
装置を得た。
【００１８】実施例２ 図１（ｂ）のようにリセス５内に断面三角形状のゲート
電極６を形成したのち、図２（ａ）のように絶縁膜３上
にポジ型レジスト１０を塗布するとともに、リセス５内
にも充填した。次に全面露光を行ない現像すると、絶縁
膜３の開口７が狭いため、リセス５内のレジスト１０は
露光されずにリセス５内に残り、図２（ｂ）の状態とな
った。次に絶縁膜３をマスクに酸素（Ｏ2 ）を用いた反
応性イオンエッチングにより、リセス５内のレジスト１
０をエッチングして断面三角形状ゲート電極６の上部を
頭出しし、その後実施例１と同様にして断面Ｔ字型の上
部ゲート電極を形成して半導体装置を得た。
電極６を形成したのち、図２（ａ）のように絶縁膜３上
にポジ型レジスト１０を塗布するとともに、リセス５内
にも充填した。次に全面露光を行ない現像すると、絶縁
膜３の開口７が狭いため、リセス５内のレジスト１０は
露光されずにリセス５内に残り、図２（ｂ）の状態とな
った。次に絶縁膜３をマスクに酸素（Ｏ2 ）を用いた反
応性イオンエッチングにより、リセス５内のレジスト１
０をエッチングして断面三角形状ゲート電極６の上部を
頭出しし、その後実施例１と同様にして断面Ｔ字型の上
部ゲート電極を形成して半導体装置を得た。
【００１９】
【発明の効果】以上説明したように、この発明の方法に
よれば、リセス深さの深い電界効果型トランジスタにお
いて、ゲート長が微小で、かつゲート抵抗を低くするこ
とのできる断面Ｔ字型ゲート電極を、上部と下部に分け
て形成できるため、高精度の装置を安価に提供できると
いう効果を有するのである。
よれば、リセス深さの深い電界効果型トランジスタにお
いて、ゲート長が微小で、かつゲート抵抗を低くするこ
とのできる断面Ｔ字型ゲート電極を、上部と下部に分け
て形成できるため、高精度の装置を安価に提供できると
いう効果を有するのである。
【図１】（ａ）乃至（ｅ）はこの発明の製造方法の一実
施例である製造工程を示す断面図である。
施例である製造工程を示す断面図である。
【図２】（ａ）および（ｂ）はこの発明の製造方法の他
の実施例を示す製造工程断面図である。
の実施例を示す製造工程断面図である。
【図３】（ａ）乃至（ｅ）は従来の製造方法の製造工程
を示す断面図である。
を示す断面図である。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ−ＧａＡｓ活性層 ３ 第１の絶縁膜 ４ レジスト ５ リセス ６ 断面三角形状ゲート電極 ７ 第１の絶縁膜の開口 ８ 第２の絶縁膜 ９ 断面Ｔ字型ゲート電極の上部電極部 １０ ポジ型レジスト
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 - 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (2)
- 【請求項１】 上面にｎ−ＧａＡｓ活性層を有する半絶
縁性ＧａＡｓ基板上に第１の絶縁膜を形成し、電子ビー
ム露光にて断面Ｔ字型の下部パターンを形成したのち、
該第１の絶縁膜の除去、ｎ−ＧａＡｓ活性層のエッチン
グによってリセスを形成し、次いで該リセス内にリフト
オフ法にて断面三角形状のゲート電極を形成した後、リ
セス内に前記第１の絶縁膜と異なる第２の絶縁膜を穴埋
めし、さらに該第２の絶縁膜の部分エッチングにて前記
断面三角形状ゲート電極上部の頭出しを行なってからゲ
ート電極上部にリフトオフ法により断面Ｔ字型ゲートの
上部電極部を形成することを特徴とする断面Ｔ字型ゲー
ト電極を有する半導体装置の製造方法。 - 【請求項２】 上面にｎ−ＧａＡｓ活性層を有する半絶
縁性ＧａＡｓ基板上に絶縁膜を形成し、電子ビーム露光
にて断面Ｔ字型の下部パターンを形成したのち、該絶縁
膜の除去、ｎ−ＧａＡｓ活性層のエッチングによってリ
セスを形成し、次いで該リセス内にリフトオフ法にて断
面三角形状のゲート電極を形成した後、リセス内をポジ
型レジストを塗布して穴埋めし、全面露光を行ない現像
した後、前記絶縁膜をマスクとして酸素による反応性イ
オンエッチングにて断面三角形状ゲート電極上部の頭出
しを行なってからゲート電極上部にリフトオフ法により
断面Ｔ字型ゲートの上部電極部を形成することを特徴と
する断面Ｔ字型ゲート電極を有する半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067891A JP2776053B2 (ja) | 1991-05-16 | 1991-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11067891A JP2776053B2 (ja) | 1991-05-16 | 1991-05-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04338652A JPH04338652A (ja) | 1992-11-25 |
| JP2776053B2 true JP2776053B2 (ja) | 1998-07-16 |
Family
ID=14541685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11067891A Expired - Lifetime JP2776053B2 (ja) | 1991-05-16 | 1991-05-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776053B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108922850B (zh) * | 2018-06-05 | 2019-10-08 | 福建省福联集成电路有限公司 | 一种y栅晶体管器件制造方法及晶体管器件 |
-
1991
- 1991-05-16 JP JP11067891A patent/JP2776053B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04338652A (ja) | 1992-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5288654A (en) | Method of making a mushroom-shaped gate electrode of semiconductor device | |
| JPH0689907A (ja) | マイクロ電子装置基体上にｔ形ゲート構造を形成する方法 | |
| US20080124852A1 (en) | Method of forming T- or gamma-shaped electrode | |
| JPH0661266A (ja) | 半導体装置とその製造方法 | |
| JPS6351550B2 (ja) | ||
| JP2776053B2 (ja) | 半導体装置の製造方法 | |
| JP3109590B2 (ja) | 半導体装置の製造方法 | |
| JPH03248439A (ja) | 化合物半導体装置の製造方法 | |
| JPH0472381B2 (ja) | ||
| JP3180907B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3092370B2 (ja) | 微細ゲート電極の形成方法 | |
| JP3144089B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2002141499A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| JPH0684950A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6323669B2 (ja) | ||
| JPH0311628A (ja) | 半導体装置およびその製造方法 | |
| JPH05218090A (ja) | 電界効果トランジスタの製造方法 | |
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JPH0745816A (ja) | 半導体装置およびその製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JP2000307002A (ja) | 半導体装置の製造方法 | |
| JPH0653246A (ja) | 電界効果トランジスタの製法 | |
| JPS6366432B2 (ja) | ||
| JPH0225040A (ja) | 半導体装置の製造方法 |