JPH0689907A - マイクロ電子装置基体上にｔ形ゲート構造を形成する方法 - Google Patents
マイクロ電子装置基体上にｔ形ゲート構造を形成する方法Info
- Publication number
- JPH0689907A JPH0689907A JP4137107A JP13710792A JPH0689907A JP H0689907 A JPH0689907 A JP H0689907A JP 4137107 A JP4137107 A JP 4137107A JP 13710792 A JP13710792 A JP 13710792A JP H0689907 A JPH0689907 A JP H0689907A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- material layer
- resist
- hole
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 96
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 47
- 238000004377 microelectronic Methods 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 6
- 238000001020 plasma etching Methods 0.000 claims description 48
- 239000004020 conductor Substances 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000010884 ion-beam technique Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 41
- 229910052751 metal Inorganic materials 0.000 abstract description 19
- 239000002184 metal Substances 0.000 abstract description 19
- 238000010894 electron beam technology Methods 0.000 description 13
- 238000003384 imaging method Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 7
- 239000004926 polymethyl methacrylate Substances 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical group [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000006884 silylation reaction Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- -1 Hexamethyldisilazane (HMDS) saturated nitrogen Chemical class 0.000 description 1
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 1
- UIHCLUNTQKBZGK-UHFFFAOYSA-N Methyl isobutyl ketone Natural products CCC(C)C(C)=O UIHCLUNTQKBZGK-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 150000005837 radical ions Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ゲート長の分解能を高くして高周
波数において動作できる正確な短いゲート長のＴ形ゲー
ト構造をＨＥＭＴ装置等のマイクロ電子装置の基体表面
に形成する方法を得ることを目的とする。 【構成】 レジストのような第１の材料層12を基体10の
表面上に形成し、このレジスト層12上にＧｅまたはＳｉ
のような第２の材料層14を形成し、第２の材料層14にゲ
ート長に等しい予め定められた幅を有する貫通孔14a を
形成し、等方性エッチングによって孔14a の下のレジス
ト層12中にゲート長の幅よりも大きい幅を有する空洞12
a を形成し、マスクとして第２の材料層14の孔14a を使
用して異方性エッチングによって孔14a の下の空洞12a
の底の第１の材料層12に基体10の表面まで完全に貫通す
るゲート長に等しい幅のノッチを形成し、この空洞およ
びノッチに金属を充填してＴ形ゲートを形成することを
特徴とする。
波数において動作できる正確な短いゲート長のＴ形ゲー
ト構造をＨＥＭＴ装置等のマイクロ電子装置の基体表面
に形成する方法を得ることを目的とする。 【構成】 レジストのような第１の材料層12を基体10の
表面上に形成し、このレジスト層12上にＧｅまたはＳｉ
のような第２の材料層14を形成し、第２の材料層14にゲ
ート長に等しい予め定められた幅を有する貫通孔14a を
形成し、等方性エッチングによって孔14a の下のレジス
ト層12中にゲート長の幅よりも大きい幅を有する空洞12
a を形成し、マスクとして第２の材料層14の孔14a を使
用して異方性エッチングによって孔14a の下の空洞12a
の底の第１の材料層12に基体10の表面まで完全に貫通す
るゲート長に等しい幅のノッチを形成し、この空洞およ
びノッチに金属を充填してＴ形ゲートを形成することを
特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、高電子移動度トランジ
スタ（ＨＥＭＴ）等のマイクロ電子装置用のＴ形ゲート
構造を基体の表面上に形成する方法に関する。
スタ（ＨＥＭＴ）等のマイクロ電子装置用のＴ形ゲート
構造を基体の表面上に形成する方法に関する。
【０００２】
【従来の技術】ＨＥＭＴは特に低温度で標準金属−半導
体電界効果トランジスタ（ＭＥＳＦＥＴ）装置より実質
上良好の特性を与える変形砒化ガリウム電界効果トラン
ジスタ（ＦＥＴ）技術である。ＨＥＭＴ基体は普通装置
層が真空中での分子付着により構成される分子ビームエ
ピタキシ（ＭＢＥ）によって製造される。通常のＨＥＭ
Ｔはドープされていない砒化ガリウム（ＧａＡｓ）チャ
ンネルを使用し、チャンネルはそれと制御ゲート電極の
間の薄い砒化アルミニウムガリウム（ＡｌＧａＡｓ）ド
ーピング層によって電子を供給される。電子散乱が高い
場合におけるチャンネルドーパント層とチャンネル自体
との分離はチャンネルの電子移動度を著しく増加させ
る。それは高周波動作での通常のＭＥＳＦＥＴ装置にま
さるＨＥＭＴ技術の基本的な利点を提供する高いキャリ
アの移動度によるものである。
体電界効果トランジスタ（ＭＥＳＦＥＴ）装置より実質
上良好の特性を与える変形砒化ガリウム電界効果トラン
ジスタ（ＦＥＴ）技術である。ＨＥＭＴ基体は普通装置
層が真空中での分子付着により構成される分子ビームエ
ピタキシ（ＭＢＥ）によって製造される。通常のＨＥＭ
Ｔはドープされていない砒化ガリウム（ＧａＡｓ）チャ
ンネルを使用し、チャンネルはそれと制御ゲート電極の
間の薄い砒化アルミニウムガリウム（ＡｌＧａＡｓ）ド
ーピング層によって電子を供給される。電子散乱が高い
場合におけるチャンネルドーパント層とチャンネル自体
との分離はチャンネルの電子移動度を著しく増加させ
る。それは高周波動作での通常のＭＥＳＦＥＴ装置にま
さるＨＥＭＴ技術の基本的な利点を提供する高いキャリ
アの移動度によるものである。
【０００３】
【発明が解決しようとする課題】ＨＥＭＴ装置によって
最高周波数動作を達成するために、チャンネルの電子の
ゲートの電界効果制御を行わねばならない距離を減少す
ることもまた必要であり、それによって装置の速度を制
限する寄生的な抵抗およびキャパシタンスを減少でき
る。ゲート電極の長さはそれ自身の１次限界寸法に関係
し、それは電子が装置の動作中にゲートの下で通過せね
ばならない距離を限定する。短い長さのゲートはチャン
ネルのキャリアに対する移動時間を減少する。しかしな
がら、それはまた同時にゲート電極自身の直列抵抗を増
加させて装置の動作速度を低下させる。したがって、低
いゲート直列抵抗を得るために幅の広い上方断面と共同
してチャンネルに対して短い長さのゲートを設けるため
に、Ｔ形状ゲートを有することがＨＥＭＴ装置にとって
望ましい。
最高周波数動作を達成するために、チャンネルの電子の
ゲートの電界効果制御を行わねばならない距離を減少す
ることもまた必要であり、それによって装置の速度を制
限する寄生的な抵抗およびキャパシタンスを減少でき
る。ゲート電極の長さはそれ自身の１次限界寸法に関係
し、それは電子が装置の動作中にゲートの下で通過せね
ばならない距離を限定する。短い長さのゲートはチャン
ネルのキャリアに対する移動時間を減少する。しかしな
がら、それはまた同時にゲート電極自身の直列抵抗を増
加させて装置の動作速度を低下させる。したがって、低
いゲート直列抵抗を得るために幅の広い上方断面と共同
してチャンネルに対して短い長さのゲートを設けるため
に、Ｔ形状ゲートを有することがＨＥＭＴ装置にとって
望ましい。
【０００４】Ｔ形ゲート構造を形成する通常の方法は電
子ビーム露光と協力する２層或いは３層レジスト技術に
依存する。２層或いは２レベルレジスト技術において、
上方層は電子ビーム露光に敏感であり、一方下方層はそ
れに対して敏感ではない。電子ビームにより露光されて
現像されるとき、敏感な上方層は幅の広い空洞を生じる
ように現像され、一方下方層は「ワイングラス」形状の
空洞を生成するために狭い幅に現像される。金属は基体
上に付着され、空洞を充填し、そこに所望のＴ形ゲート
を形成する。レジスト層およびその上に位置する金属は
レジスト層を溶解して金属を離昇することによって除去
され、基体の表面上にＴ形ゲート構造が残る。
子ビーム露光と協力する２層或いは３層レジスト技術に
依存する。２層或いは２レベルレジスト技術において、
上方層は電子ビーム露光に敏感であり、一方下方層はそ
れに対して敏感ではない。電子ビームにより露光されて
現像されるとき、敏感な上方層は幅の広い空洞を生じる
ように現像され、一方下方層は「ワイングラス」形状の
空洞を生成するために狭い幅に現像される。金属は基体
上に付着され、空洞を充填し、そこに所望のＴ形ゲート
を形成する。レジスト層およびその上に位置する金属は
レジスト層を溶解して金属を離昇することによって除去
され、基体の表面上にＴ形ゲート構造が残る。
【０００５】３層電子ビームレジスト方法において、付
加的な非敏感な層はレジストの上方に付加される。露光
後、この最上層はその下に位置する敏感な層よりもわず
かに狭い幅に現像され、レジスト中の空洞に対してわず
かにオーバーハングしているか或いは後退しているプロ
ファイルを生成する。金属付着後、この後退プロファイ
ルは離昇除去過程を容易にするために、レジスト空洞を
充填する金属とレジストを被覆する金属の間の分離を改
良する。この方法は文献（P.Chao氏他、IEEE Transacti
ons on Electron Devices 、vol.ED-32 、No.6、1985年
６月、1042乃至1046頁）に説明されている。
加的な非敏感な層はレジストの上方に付加される。露光
後、この最上層はその下に位置する敏感な層よりもわず
かに狭い幅に現像され、レジスト中の空洞に対してわず
かにオーバーハングしているか或いは後退しているプロ
ファイルを生成する。金属付着後、この後退プロファイ
ルは離昇除去過程を容易にするために、レジスト空洞を
充填する金属とレジストを被覆する金属の間の分離を改
良する。この方法は文献（P.Chao氏他、IEEE Transacti
ons on Electron Devices 、vol.ED-32 、No.6、1985年
６月、1042乃至1046頁）に説明されている。
【０００６】電子ビーム露光による２レベルおよび３レ
ベルレジスト方法は約５０ｎｍの短いゲートを有するＴ
形ゲート構造を製造するために使用された。これは２５
０ＧＨｚ以下の電流利得遮断周波数ｆT を有するＨＥＭ
Ｔの製造を可能にした。しかしながら、これらの両方法
は、電子ビームがレジスト層の厚さ全体を通過した後に
ゲート長をレジスト構造の底面において限定するので分
解能が本質的に制限される。非常に軽量の電子はビーム
がレジスト層を通過するときに散乱されるので、露光の
分解能はビームがレジストの底面に到達するまでに劣化
する。高い分解能は薄いレジスト画像形成層によって得
られるが、今までＴ形ゲート構造を製造する薄い画像形
成層技術を提供する提案された実際的な方法はなかっ
た。
ベルレジスト方法は約５０ｎｍの短いゲートを有するＴ
形ゲート構造を製造するために使用された。これは２５
０ＧＨｚ以下の電流利得遮断周波数ｆT を有するＨＥＭ
Ｔの製造を可能にした。しかしながら、これらの両方法
は、電子ビームがレジスト層の厚さ全体を通過した後に
ゲート長をレジスト構造の底面において限定するので分
解能が本質的に制限される。非常に軽量の電子はビーム
がレジスト層を通過するときに散乱されるので、露光の
分解能はビームがレジストの底面に到達するまでに劣化
する。高い分解能は薄いレジスト画像形成層によって得
られるが、今までＴ形ゲート構造を製造する薄い画像形
成層技術を提供する提案された実際的な方法はなかっ
た。
【０００７】本発明は、ＨＥＭＴまたは基体の表面上の
その他のマイクロ電子装置用のＴ形状のゲートを形成す
る方法を提供する。
その他のマイクロ電子装置用のＴ形状のゲートを形成す
る方法を提供する。
【０００８】
【課題を解決するための手段】この発明の方法は露光時
に得られる分解能を最大にするために薄い表面画像形成
層を使用し、新しい２つの段階の反応イオンエッチング
技術を用いて分解能の損失なしに露光を次のレジスト層
に移送する。この方法は露光システムのビーム幅（典型
的には５乃至１０ｎｍ）および典型的に５乃至１０ｎｍ
である異方性反応イオンエッチング（ＲＩＥ）のエッジ
の尖鋭度のみにより制限されたＴ形ゲート構造の製造を
可能にする。これはこれらの寸法（１０乃至３０ｎｍ）
のゲート長を有するＨＥＭＴ装置を形成する唯一の実際
的な方法であり、５００ＧＨｚ以上の電流利得遮断周波
数を得るために必要である。
に得られる分解能を最大にするために薄い表面画像形成
層を使用し、新しい２つの段階の反応イオンエッチング
技術を用いて分解能の損失なしに露光を次のレジスト層
に移送する。この方法は露光システムのビーム幅（典型
的には５乃至１０ｎｍ）および典型的に５乃至１０ｎｍ
である異方性反応イオンエッチング（ＲＩＥ）のエッジ
の尖鋭度のみにより制限されたＴ形ゲート構造の製造を
可能にする。これはこれらの寸法（１０乃至３０ｎｍ）
のゲート長を有するＨＥＭＴ装置を形成する唯一の実際
的な方法であり、５００ＧＨｚ以上の電流利得遮断周波
数を得るために必要である。
【０００９】ＨＥＭＴ用のＴ形ゲート構造を製造するた
めに、基体は接触層、ショッツキバリヤ層、ドナー層、
スペーサ層、チャンネル、および砒化ガリウムのような
基体ウエハ上にエピタキシアル的に付着されるバッファ
層から構成される。本発明の方法にしたがって、第１の
レジスト層は基体の表面上に形成される。第１のレジス
ト層はポリ・メチル・メタクリレート（ＰＭＭＡ）の平
坦な層である。ゲルマニウム（Ｇｅ）のマスク層はレジ
スト層の上に形成され、ＰＭＭＡの第２の画像形成層は
マスク層の上に形成されるので、３層または３レベルレ
ジスト構造が形成される。
めに、基体は接触層、ショッツキバリヤ層、ドナー層、
スペーサ層、チャンネル、および砒化ガリウムのような
基体ウエハ上にエピタキシアル的に付着されるバッファ
層から構成される。本発明の方法にしたがって、第１の
レジスト層は基体の表面上に形成される。第１のレジス
ト層はポリ・メチル・メタクリレート（ＰＭＭＡ）の平
坦な層である。ゲルマニウム（Ｇｅ）のマスク層はレジ
スト層の上に形成され、ＰＭＭＡの第２の画像形成層は
マスク層の上に形成されるので、３層または３レベルレ
ジスト構造が形成される。
【００１０】ＰＭＭＡ画像形成層はＴ形ゲート構造の所
望のゲート長に実質上等しいビーム幅を有する集束イオ
ンビーム（ＦＩＢ）に露光され、現像される。ゲルマニ
ウムのマスク層は同じゲート長寸法を有するマスク層に
孔を貫通させるために第２のレジスト層の孔を貫通して
ＲＩＥにより異方的にエッチングされる。
望のゲート長に実質上等しいビーム幅を有する集束イオ
ンビーム（ＦＩＢ）に露光され、現像される。ゲルマニ
ウムのマスク層は同じゲート長寸法を有するマスク層に
孔を貫通させるために第２のレジスト層の孔を貫通して
ＲＩＥにより異方的にエッチングされる。
【００１１】第１の、または平坦化されたレジスト層は
新しい２段階からなるＲＩＥ技術によって基体にエッチ
ングされる。第１の段階において、平坦化レジスト層は
ＲＩＥを利用してマスク層の孔を通って基体表面に部分
的に等方的にエッチングされ、孔の下に位置して孔より
も大きい幅を有する第１のレジスト層中の空洞を形成す
る。第１のレジスト層の残りの厚さは孔を通ってエッチ
ングされ、第１のレジスト層の空洞の底面から基体表面
に延在するマスク層の孔と同じゲート長に実質上等しい
幅の高分解能ノッチを形成する異方性ＲＩＥ方法によっ
て基体表面に完全にエッチングされる。類似の材料から
なる第２の画像形成レジスト層はこれらの同じ等方性お
よび異方性ＲＩＥ段階中にほぼ除去される。
新しい２段階からなるＲＩＥ技術によって基体にエッチ
ングされる。第１の段階において、平坦化レジスト層は
ＲＩＥを利用してマスク層の孔を通って基体表面に部分
的に等方的にエッチングされ、孔の下に位置して孔より
も大きい幅を有する第１のレジスト層中の空洞を形成す
る。第１のレジスト層の残りの厚さは孔を通ってエッチ
ングされ、第１のレジスト層の空洞の底面から基体表面
に延在するマスク層の孔と同じゲート長に実質上等しい
幅の高分解能ノッチを形成する異方性ＲＩＥ方法によっ
て基体表面に完全にエッチングされる。類似の材料から
なる第２の画像形成レジスト層はこれらの同じ等方性お
よび異方性ＲＩＥ段階中にほぼ除去される。
【００１２】それから、残りの平坦化レジスト層の「ワ
イングラス」形状のレジストプロファイルを残すために
異方性ＲＩＥ方法を利用してマスク層が除去される。改
良された装置特性に対して、ＭＢＥにより成長した基体
の最高層、すなわちオーム接触層は典型的にこの時点で
除去される。導電金属材料は第１のレジスト層の上に空
洞およびノッチを含めて付着され、導電材料はノッチの
底面の基体表面に接着する。空洞およびノッチの導電材
料はＴ形ゲート構造を形成する。第１のレジスト層およ
びその上に位置する金属は基体上のＴ形ゲート構造を残
すために離昇される。ソース、ドレインおよびマイクロ
電子装置の他の素子は基体表面上に構成される。
イングラス」形状のレジストプロファイルを残すために
異方性ＲＩＥ方法を利用してマスク層が除去される。改
良された装置特性に対して、ＭＢＥにより成長した基体
の最高層、すなわちオーム接触層は典型的にこの時点で
除去される。導電金属材料は第１のレジスト層の上に空
洞およびノッチを含めて付着され、導電材料はノッチの
底面の基体表面に接着する。空洞およびノッチの導電材
料はＴ形ゲート構造を形成する。第１のレジスト層およ
びその上に位置する金属は基体上のＴ形ゲート構造を残
すために離昇される。ソース、ドレインおよびマイクロ
電子装置の他の素子は基体表面上に構成される。
【００１３】上方レジスト層に画像を形成する好ましい
実施例はＦＩＢを使用しているが、本発明の技術的範囲
はそれに限定されず、電子ビーム、光ビーム、またはｘ
線ビームを使用して画像形成が行うこともできる。同様
に、ＲＩＥを用いて平坦化層をエッチングすることが好
ましいが、本発明の技術的範囲はそれに限定されず、プ
ラズマエッチング、マグネトロンで高められた反応イオ
ンエッチング、ラジカルイオンビームエッチング、およ
び電子サイクロトロン共振エッチング技術等の他のエッ
チング技術も含まれる。
実施例はＦＩＢを使用しているが、本発明の技術的範囲
はそれに限定されず、電子ビーム、光ビーム、またはｘ
線ビームを使用して画像形成が行うこともできる。同様
に、ＲＩＥを用いて平坦化層をエッチングすることが好
ましいが、本発明の技術的範囲はそれに限定されず、プ
ラズマエッチング、マグネトロンで高められた反応イオ
ンエッチング、ラジカルイオンビームエッチング、およ
び電子サイクロトロン共振エッチング技術等の他のエッ
チング技術も含まれる。
【００１４】本発明の別の実施例において、等方性およ
び異方性ＲＩＥ段階の順序は逆でもよいので、平坦化レ
ジスト層を部分的或いは全体に貫通して高分解能ノッチ
を形成し、等方性ＲＩＥを用いて平坦化層の上部分に幅
の広い空洞を形成する。別の実施例において、画像形成
レジスト層およびマスク層はこれらの２つの層を結合す
る機能を有する自己現像有機シリコンフィルムから形成
された単一レジスト層と置換できる。１つだけのレジス
ト層を使用し、マスク機能を行うレジスト層の表面上に
被覆物を形成し、シリレン化レジスト処理を使用してレ
ジスト層に画像を形成する本発明の方法を実行すること
も可能である。
び異方性ＲＩＥ段階の順序は逆でもよいので、平坦化レ
ジスト層を部分的或いは全体に貫通して高分解能ノッチ
を形成し、等方性ＲＩＥを用いて平坦化層の上部分に幅
の広い空洞を形成する。別の実施例において、画像形成
レジスト層およびマスク層はこれらの２つの層を結合す
る機能を有する自己現像有機シリコンフィルムから形成
された単一レジスト層と置換できる。１つだけのレジス
ト層を使用し、マスク機能を行うレジスト層の表面上に
被覆物を形成し、シリレン化レジスト処理を使用してレ
ジスト層に画像を形成する本発明の方法を実行すること
も可能である。
【００１５】本発明の方法は、露光技術の露光ビーム幅
およびＲＩＥのエッジ尖鋭度によってのみ制限されたゲ
ート長を有する厚いレジスト層でのＴ形ゲート構造の製
造を可能にする。露光画像の分解能の損失は画像形成レ
ジスト層を非常に薄くできることにより無視できる。さ
らに、ＲＩＥの非常に高いエッジ尖鋭度は分解能の最小
損失により厚い画像形成層を通して画像を転送すること
を可能にする。したがって、本発明の方法は従来の電子
ビーム方法を使用してできなかったＴ形ゲート構造の臨
界的なゲート長を限定するレジストの底面での正確なパ
ターン限定を可能にする。
およびＲＩＥのエッジ尖鋭度によってのみ制限されたゲ
ート長を有する厚いレジスト層でのＴ形ゲート構造の製
造を可能にする。露光画像の分解能の損失は画像形成レ
ジスト層を非常に薄くできることにより無視できる。さ
らに、ＲＩＥの非常に高いエッジ尖鋭度は分解能の最小
損失により厚い画像形成層を通して画像を転送すること
を可能にする。したがって、本発明の方法は従来の電子
ビーム方法を使用してできなかったＴ形ゲート構造の臨
界的なゲート長を限定するレジストの底面での正確なパ
ターン限定を可能にする。
【００１６】さらに、本発明は非常に好ましい自己整列
したゲートのＨＥＭＴ製造技術に完全に適合し、さらに
ＨＥＭＴ装置の周波数特性を改良する。
したゲートのＨＥＭＴ製造技術に完全に適合し、さらに
ＨＥＭＴ装置の周波数特性を改良する。
【００１７】
【実施例】本発明の方法は図１に示されたような基体10
を設けることを含む。特に図示されていないが、基体10
は半導体または半絶縁性材料（ＧａＡｓまたはＩｎＰが
好ましい）から構成されたウエハを含み、必要なバッフ
ァ、超格子、チャンネル、スペーサ、ドナー、ショッツ
キバリヤ、および接触層はＨＥＭＴまたは他のマイクロ
電子装置用の層状構造を構成するためにウエハ上にエピ
タキシアル的に形成される。基体10の上方のエピタキシ
アル層の表面は基体10の表面10a であると考えられる。
空所を有するゲート形態（図示せず）において、空所の
露出された壁は表面10a の１部分であると考えられる。
を設けることを含む。特に図示されていないが、基体10
は半導体または半絶縁性材料（ＧａＡｓまたはＩｎＰが
好ましい）から構成されたウエハを含み、必要なバッフ
ァ、超格子、チャンネル、スペーサ、ドナー、ショッツ
キバリヤ、および接触層はＨＥＭＴまたは他のマイクロ
電子装置用の層状構造を構成するためにウエハ上にエピ
タキシアル的に形成される。基体10の上方のエピタキシ
アル層の表面は基体10の表面10a であると考えられる。
空所を有するゲート形態（図示せず）において、空所の
露出された壁は表面10a の１部分であると考えられる。
【００１８】さらに図１に示されているように、平坦化
層或いは第１のレジスト層12は基体10の表面10a の上に
付着されている。層12は約５００ｎｍの厚さにＰＭＭＡ
で形成されるのが好ましい。低応力ゲルマニウム（Ｇ
ｅ）またはシリコン（Ｓｉ）のマスク層14は約１５ｎｍ
の厚さに第１のレジスト層12の上に付着される。そして
ＰＭＭＡの第２の画像レジスト層16は約６０ｎｍの厚さ
までマスク層14の上に付着される。
層或いは第１のレジスト層12は基体10の表面10a の上に
付着されている。層12は約５００ｎｍの厚さにＰＭＭＡ
で形成されるのが好ましい。低応力ゲルマニウム（Ｇ
ｅ）またはシリコン（Ｓｉ）のマスク層14は約１５ｎｍ
の厚さに第１のレジスト層12の上に付着される。そして
ＰＭＭＡの第２の画像レジスト層16は約６０ｎｍの厚さ
までマスク層14の上に付着される。
【００１９】３レベル構造用に別の材料を使用すること
によって本発明の素子を実現することもまた可能であ
る。標準光フォトレジスト、電子ビームレジスト、また
はプラズマ付着ポリマー等のその他の平坦化ポリマーレ
ジスト材料はＰＭＭＡ平坦化層に代って機能できる。タ
ングステン、チタニウム、タンタル、またはアルミニウ
ム等の種々の薄い金属層はまた本発明の技術的範囲内で
ゲルマニウムおよびシリコン層に置換できる。他の薄い
画像形成層はまた本発明の技術的範囲内においてＦＩＢ
以外の露光技術が使用できると認識されるので薄いＰＭ
ＭＡ層に置換できる。
によって本発明の素子を実現することもまた可能であ
る。標準光フォトレジスト、電子ビームレジスト、また
はプラズマ付着ポリマー等のその他の平坦化ポリマーレ
ジスト材料はＰＭＭＡ平坦化層に代って機能できる。タ
ングステン、チタニウム、タンタル、またはアルミニウ
ム等の種々の薄い金属層はまた本発明の技術的範囲内で
ゲルマニウムおよびシリコン層に置換できる。他の薄い
画像形成層はまた本発明の技術的範囲内においてＦＩＢ
以外の露光技術が使用できると認識されるので薄いＰＭ
ＭＡ層に置換できる。
【００２０】図２を参照すると、第２のレジスト層16が
矢印18で示されているビームを使用して画像に露光さ
れ、幅Ｗを有する露光された領域はＴ形ゲート構造の所
望のゲート長に実質上等しい。本発明の好ましい形態に
おいて、ビーム18は約１０ｎｍのビーム幅を有する５０
ｋｅＶガリウム（Ｇａ）イオンの集束イオンビーム（Ｆ
ＩＢ）である。しかしながら、本発明の技術的範囲は電
子ビーム、光ビーム、またはｘ線ビームを使用して層16
に画像を形成することをさらに含む。露光された第２の
レジスト層16は３部のイソプロピルアルコールおよび１
部のメチルイソブチルケトンのような溶液のような通常
のレジスト現像液を使用して１５秒間現像され、続いて
１分間イソプロピルアルコールですすぐことによって実
質上幅Ｗを有する層16を貫通する孔16a を形成する。
矢印18で示されているビームを使用して画像に露光さ
れ、幅Ｗを有する露光された領域はＴ形ゲート構造の所
望のゲート長に実質上等しい。本発明の好ましい形態に
おいて、ビーム18は約１０ｎｍのビーム幅を有する５０
ｋｅＶガリウム（Ｇａ）イオンの集束イオンビーム（Ｆ
ＩＢ）である。しかしながら、本発明の技術的範囲は電
子ビーム、光ビーム、またはｘ線ビームを使用して層16
に画像を形成することをさらに含む。露光された第２の
レジスト層16は３部のイソプロピルアルコールおよび１
部のメチルイソブチルケトンのような溶液のような通常
のレジスト現像液を使用して１５秒間現像され、続いて
１分間イソプロピルアルコールですすぐことによって実
質上幅Ｗを有する層16を貫通する孔16a を形成する。
【００２１】図３に示されるような方法の次の段階で
は、マスク層14は孔16a を第１のレジスト層12に貫通さ
せるために矢印20で示される方向に層16の孔16a を通し
てエッチングされる。マスク層14を貫通する孔は符号14
a で示されている。図３の段階は２０ｃｍ3 ／分の流
速、５０ミリトルの室内圧力、４５ボルトのプラズマ電
位、および７．８ｎｍ／分のエッチング速度で４フッ化
炭素（ＣＦ4 ）によりＲＩＥを使用して実行されるのが
好ましいが、本発明はそれに制限されない。
は、マスク層14は孔16a を第１のレジスト層12に貫通さ
せるために矢印20で示される方向に層16の孔16a を通し
てエッチングされる。マスク層14を貫通する孔は符号14
a で示されている。図３の段階は２０ｃｍ3 ／分の流
速、５０ミリトルの室内圧力、４５ボルトのプラズマ電
位、および７．８ｎｍ／分のエッチング速度で４フッ化
炭素（ＣＦ4 ）によりＲＩＥを使用して実行されるのが
好ましいが、本発明はそれに制限されない。
【００２２】図３の段階において使用されるエッチング
剤はマスク層14を通ってエッチングしながらも層16,12
に著しい影響を与えないように選択される。したがっ
て、第２のレジスト層16はエッチング過程中にマスクと
して作用するので、マスク層14は孔16a を通してエッチ
ングされるにすぎない。非常に薄いマスク層（１５ｎ
ｍ）により、孔14a の幅は孔16a の幅Ｗに実質上等し
い。マスク層14はそれよりも厚く構成されることもで
き、孔を生成するために使用されるエッチング法20が所
望の幅Ｗに実質上等しい孔14a を生成するのに十分に異
方性であるかぎり、本発明にしたがって使用されること
ができる。
剤はマスク層14を通ってエッチングしながらも層16,12
に著しい影響を与えないように選択される。したがっ
て、第２のレジスト層16はエッチング過程中にマスクと
して作用するので、マスク層14は孔16a を通してエッチ
ングされるにすぎない。非常に薄いマスク層（１５ｎ
ｍ）により、孔14a の幅は孔16a の幅Ｗに実質上等し
い。マスク層14はそれよりも厚く構成されることもで
き、孔を生成するために使用されるエッチング法20が所
望の幅Ｗに実質上等しい孔14a を生成するのに十分に異
方性であるかぎり、本発明にしたがって使用されること
ができる。
【００２３】図４に示されるように、第１のレジスト層
12は矢印22で示されるように等方性ＲＩＥを使用して孔
14a,16a を通してエッチングされ、そこに空洞12a を形
成する。等方性エッチングは空洞12a が孔14a,16a の幅
Ｗよりもかなり広がるようにマスク層14をアンダーカッ
トする。所望のＨＥＭＴ装置特性に対して、構成された
ゲート長（幅Ｗに実質上等しい）が１５乃至２０ｎｍで
あるとき、空洞12a は１００乃至２５０ｎｍ程度の幅に
エッチングされるのが好ましい。
12は矢印22で示されるように等方性ＲＩＥを使用して孔
14a,16a を通してエッチングされ、そこに空洞12a を形
成する。等方性エッチングは空洞12a が孔14a,16a の幅
Ｗよりもかなり広がるようにマスク層14をアンダーカッ
トする。所望のＨＥＭＴ装置特性に対して、構成された
ゲート長（幅Ｗに実質上等しい）が１５乃至２０ｎｍで
あるとき、空洞12a は１００乃至２５０ｎｍ程度の幅に
エッチングされるのが好ましい。
【００２４】図４の等方性ＲＩＥ段階は２０ｃｍ3 ／分
の流速、９０ミリトルの室内圧力、および−７５ボルト
のプラズマ電位で酸素（Ｏ2 ）プラズマを使用して実行
されるのが好ましい。好ましいエッチング速度は１７．
５ｎｍ／分である。しかしながら、これらの値は本発明
の技術的範囲を制限するものではないことを理解すべき
である。等方性エッチング法22の反応エッチング（ＲＩ
Ｅ）以外の他の方法を使用して上述のような本発明を実
行することもまた可能である。標準プラズマエッチン
グ、磁気的に高められた反応エッチング、電子サイクロ
トン共振、反応ビームイオンエッチング、マイクロ波プ
ラズマエッチング、またはラジカルビームエッチングを
含む別のエッチング方法もまた、所望の等方性エッチン
グの結果をもたらすかぎり本発明の技術的範囲内におい
て等方性エッチング法22に利用できる。
の流速、９０ミリトルの室内圧力、および−７５ボルト
のプラズマ電位で酸素（Ｏ2 ）プラズマを使用して実行
されるのが好ましい。好ましいエッチング速度は１７．
５ｎｍ／分である。しかしながら、これらの値は本発明
の技術的範囲を制限するものではないことを理解すべき
である。等方性エッチング法22の反応エッチング（ＲＩ
Ｅ）以外の他の方法を使用して上述のような本発明を実
行することもまた可能である。標準プラズマエッチン
グ、磁気的に高められた反応エッチング、電子サイクロ
トン共振、反応ビームイオンエッチング、マイクロ波プ
ラズマエッチング、またはラジカルビームエッチングを
含む別のエッチング方法もまた、所望の等方性エッチン
グの結果をもたらすかぎり本発明の技術的範囲内におい
て等方性エッチング法22に利用できる。
【００２５】好ましい実施例において、酸素プラズマに
よる等方性ＲＩＥはまたマスク層14から第２のレジスト
層16を除去する。図４の段階において使用されたエッチ
ング剤はマスク層14に顕著に影響を与えないように選択
される。
よる等方性ＲＩＥはまたマスク層14から第２のレジスト
層16を除去する。図４の段階において使用されたエッチ
ング剤はマスク層14に顕著に影響を与えないように選択
される。
【００２６】この方法の次の段階が図５に示されてい
る。第１のレジスト層12は矢印24で示されるように異方
性ＲＩＥを用いてマスク層14の孔14a を通してエッチン
グされ、空洞12a の下にノッチ12b を形成する。ノッチ
12b は基体10の表面10a に完全に達する。エッチングの
異方性により、ノッチ12b の幅は実質上幅Ｗに等しい。
る。第１のレジスト層12は矢印24で示されるように異方
性ＲＩＥを用いてマスク層14の孔14a を通してエッチン
グされ、空洞12a の下にノッチ12b を形成する。ノッチ
12b は基体10の表面10a に完全に達する。エッチングの
異方性により、ノッチ12b の幅は実質上幅Ｗに等しい。
【００２７】図５の異方性ＲＩＥ段階は２０ｃｍ2 ／分
の流速、２ミリトルの室内圧力、および−４５ボルトの
プラズマ電位でＯ2 プラズマを使用して実行されるのが
好ましい。好ましいエッチング速度は７ｎｍ／分であ
る。非常に低い圧力はＲＩＥプラズマ中のイオンの散乱
を減少させ、高度に異方性のエッチングプロファイルを
生成する。Ｏ2 プラズマがマスク層14をあまり変化させ
ないことも関係して、この高度な異方性はノッチ12b が
孔14a の直下に位置する第１のレジスト層12の区域のみ
にエッチングされることを可能にする。図５の段階はノ
ッチ12b が第１のレジスト層12を通して基体10a に完全
に到達するようにエッチングされたとき基体10に損傷を
与えないために低いプラズマ電位で実行される。
の流速、２ミリトルの室内圧力、および−４５ボルトの
プラズマ電位でＯ2 プラズマを使用して実行されるのが
好ましい。好ましいエッチング速度は７ｎｍ／分であ
る。非常に低い圧力はＲＩＥプラズマ中のイオンの散乱
を減少させ、高度に異方性のエッチングプロファイルを
生成する。Ｏ2 プラズマがマスク層14をあまり変化させ
ないことも関係して、この高度な異方性はノッチ12b が
孔14a の直下に位置する第１のレジスト層12の区域のみ
にエッチングされることを可能にする。図５の段階はノ
ッチ12b が第１のレジスト層12を通して基体10a に完全
に到達するようにエッチングされたとき基体10に損傷を
与えないために低いプラズマ電位で実行される。
【００２８】前述の等方性エッチング法と同様に、異方
性エッチング法24の代りに別の方法を使用することによ
って本発明を実行することもまた可能である。前述のよ
うに、標準プラズマエッチング、磁気的に高められた反
応エッチング、電子サイクロトロン共振、反応ビームイ
オンエッチング、マイクロ波プラズマエッチング、また
はラジカルビームエッチングを使用する別のエッチング
方法もまた本発明の技術的範囲内において使用され、所
望の異方性エッチングの結果をもたらすかぎり本発明の
異方性エッチング法24に使用されることが可能である。
性エッチング法24の代りに別の方法を使用することによ
って本発明を実行することもまた可能である。前述のよ
うに、標準プラズマエッチング、磁気的に高められた反
応エッチング、電子サイクロトロン共振、反応ビームイ
オンエッチング、マイクロ波プラズマエッチング、また
はラジカルビームエッチングを使用する別のエッチング
方法もまた本発明の技術的範囲内において使用され、所
望の異方性エッチングの結果をもたらすかぎり本発明の
異方性エッチング法24に使用されることが可能である。
【００２９】上述の方法の段階はＴ形ゲート構造のゲー
ト長に所望される幅Ｗを有する孔16b を比較的薄い第２
のレジスト層16に形成し、孔16a をマスク層14および第
２のレジスト層16に正確に貫通し、孔16a と実質上同じ
幅を有するノッチ12b を形成する。ノッチ12b は所望の
Ｔ形ゲート構造の底面を限定し、一方幅の広い空洞12a
は構造の上部を限定する。
ト長に所望される幅Ｗを有する孔16b を比較的薄い第２
のレジスト層16に形成し、孔16a をマスク層14および第
２のレジスト層16に正確に貫通し、孔16a と実質上同じ
幅を有するノッチ12b を形成する。ノッチ12b は所望の
Ｔ形ゲート構造の底面を限定し、一方幅の広い空洞12a
は構造の上部を限定する。
【００３０】図６に示されたような本発明の方法の次の
段階において、マスク層14は湿式化学溶液を使用する
か、或いは矢印26で示されたようにＣＦ4 プラズマでエ
ッチングすることにより除去され、空洞12a およびノッ
チ12b を有する第１のレジスト層12のみを基体10上に残
す。好ましい実施例はＣＦ4 の２０ｃｍ3 ／分の流速、
５０ミリトルの室内圧力、−４５ボルトのプラズマ電
位、および７．８ｎｍ／分のエッチング速度によるＲＩ
Ｅ方法を用いるが、本発明はそれに限定されない。残り
のレジスト空洞12a が非常に大きいオーバーハング部分
を含むならば、図７に示される処理段階前に短い低圧力
の低いプラズマ電位異方性Ｏ2 ＲＩＥ処理段階で除去で
きる。好ましい実施例において、この段階はレジスト空
洞12a の等方性エッチングによって生成されたオーバー
ハングが次の処理段階にすでに適当であるので省略され
る。
段階において、マスク層14は湿式化学溶液を使用する
か、或いは矢印26で示されたようにＣＦ4 プラズマでエ
ッチングすることにより除去され、空洞12a およびノッ
チ12b を有する第１のレジスト層12のみを基体10上に残
す。好ましい実施例はＣＦ4 の２０ｃｍ3 ／分の流速、
５０ミリトルの室内圧力、−４５ボルトのプラズマ電
位、および７．８ｎｍ／分のエッチング速度によるＲＩ
Ｅ方法を用いるが、本発明はそれに限定されない。残り
のレジスト空洞12a が非常に大きいオーバーハング部分
を含むならば、図７に示される処理段階前に短い低圧力
の低いプラズマ電位異方性Ｏ2 ＲＩＥ処理段階で除去で
きる。好ましい実施例において、この段階はレジスト空
洞12a の等方性エッチングによって生成されたオーバー
ハングが次の処理段階にすでに適当であるので省略され
る。
【００３１】接触層が分子ビームエピタキシアル成長中
にショッツキバリヤ層の上に形成される典型的なＨＥＭ
Ｔ方法において、接触層は普通この時点においてゲート
領域において除去され、マスクとしてレジスト層12を使
用して凹所を有する表面を形成する。このような凹所を
有するゲート形状においては、この説明のために、凹所
の壁は表面10a の１部分であると考えられる。
にショッツキバリヤ層の上に形成される典型的なＨＥＭ
Ｔ方法において、接触層は普通この時点においてゲート
領域において除去され、マスクとしてレジスト層12を使
用して凹所を有する表面を形成する。このような凹所を
有するゲート形状においては、この説明のために、凹所
の壁は表面10a の１部分であると考えられる。
【００３２】図７に示されるように、チタニウム（Ｔ
ｉ）、プラチナ（Ｐｔ）、および金（Ａｕ）層を含む多
層金属構造の形態であるのが好ましい導電金属28は矢印
30で示されているように第１のレジスト層12上および空
洞12a およびノッチ12b 中で蒸発され、金属28はノッチ
12b の底面の基体10の表面10a に接着し、ショッツキバ
リヤ接触部を形成する。空洞12a およびノッチ12b の金
属部分は所望のＴ形ゲート構造28a を構成する。
ｉ）、プラチナ（Ｐｔ）、および金（Ａｕ）層を含む多
層金属構造の形態であるのが好ましい導電金属28は矢印
30で示されているように第１のレジスト層12上および空
洞12a およびノッチ12b 中で蒸発され、金属28はノッチ
12b の底面の基体10の表面10a に接着し、ショッツキバ
リヤ接触部を形成する。空洞12a およびノッチ12b の金
属部分は所望のＴ形ゲート構造28a を構成する。
【００３３】図８に示されるように、第１のレジスト層
12およびその上に位置する金属28は塩化メチレン等の通
常の溶媒中で層12を溶解することによって離昇され、基
体10の表面10a 上にＴ形ゲート構造28a だけが残る。
12およびその上に位置する金属28は塩化メチレン等の通
常の溶媒中で層12を溶解することによって離昇され、基
体10の表面10a 上にＴ形ゲート構造28a だけが残る。
【００３４】Ｔ形ゲート構造28a を備えたＨＥＭＴまた
は他のＦＥＴ等のマイクロ電子装置は図９に示されてい
るような付加的な処理段階によって製造されることがで
きる。示されるように、金とゲルマニウムの合金、ニッ
ケル（Ｎｉ）、および金の層を含む多層金属構造の形態
が好ましい導電材料32は矢印34に示されるように基体10
上に付着される。Ｔ形ゲート構造28a の上部は金属32が
構造28の下に位置する表面10a 上に付着されないように
マスクとして作用する。金属32の１部分は符号32a に示
されるように構造28a の上面に付着される。これは構造
28a の断面面積を増加させ、ゲート電極の直列抵抗を減
少させるので好ましい。
は他のＦＥＴ等のマイクロ電子装置は図９に示されてい
るような付加的な処理段階によって製造されることがで
きる。示されるように、金とゲルマニウムの合金、ニッ
ケル（Ｎｉ）、および金の層を含む多層金属構造の形態
が好ましい導電材料32は矢印34に示されるように基体10
上に付着される。Ｔ形ゲート構造28a の上部は金属32が
構造28の下に位置する表面10a 上に付着されないように
マスクとして作用する。金属32の１部分は符号32a に示
されるように構造28a の上面に付着される。これは構造
28a の断面面積を増加させ、ゲート電極の直列抵抗を減
少させるので好ましい。
【００３５】金属32の別の部分は構造28a の左側の表面
10a に付着され、ＦＥＴ38のソース36を形成する。金属
32のさらに別の部分は構造28a の右側に付着され、ＦＥ
Ｔ38のドレイン40を形成する。ソース36とドレイン40の
間の間隔はＦＥＴ38のチャンネル長を限定し、Ｔ形ゲー
ト構造28a の上面の幅に実質上等しい。ソースとドレイ
ンの接触部およびＦＥＴ38のチャンネルは図９の処理段
階においてゲートに自己整列される。
10a に付着され、ＦＥＴ38のソース36を形成する。金属
32のさらに別の部分は構造28a の右側に付着され、ＦＥ
Ｔ38のドレイン40を形成する。ソース36とドレイン40の
間の間隔はＦＥＴ38のチャンネル長を限定し、Ｔ形ゲー
ト構造28a の上面の幅に実質上等しい。ソースとドレイ
ンの接触部およびＦＥＴ38のチャンネルは図９の処理段
階においてゲートに自己整列される。
【００３６】ＨＥＭＴ装置およびＦＥＴを製造する別の
方法においては、ソースとドレインの接触部はここに説
明されるようにゲートに自己整列されていない。しかし
ながら、ゲート自体がこの方法によってアウトラインさ
れるように製造されるかぎり、本発明の技術的範囲内に
あると考えられる。
方法においては、ソースとドレインの接触部はここに説
明されるようにゲートに自己整列されていない。しかし
ながら、ゲート自体がこの方法によってアウトラインさ
れるように製造されるかぎり、本発明の技術的範囲内に
あると考えられる。
【００３７】等方性ＲＩＥ段階と異方性ＲＩＥ段階が逆
転される本発明を実行する別の方法が図１０乃至図１３
に示されている。第１のレジスト層12、マスク層14、お
よび第２のレジスト層16は図１乃至図３に示されたよう
に基体10上に付着され、孔14a,16a を形成される。そし
て、図１０に示されるように、ノッチ12c は矢印42で示
されるように低圧力低電圧異方性ＲＩＥを使用して第１
のレジスト層12を完全に通して形成される。ノッチ12c
の幅は幅Ｗに実質上等しい。図１０のエッチング段階は
また第２のレジスト層16をマスク層14から除去されるの
が好ましい。
転される本発明を実行する別の方法が図１０乃至図１３
に示されている。第１のレジスト層12、マスク層14、お
よび第２のレジスト層16は図１乃至図３に示されたよう
に基体10上に付着され、孔14a,16a を形成される。そし
て、図１０に示されるように、ノッチ12c は矢印42で示
されるように低圧力低電圧異方性ＲＩＥを使用して第１
のレジスト層12を完全に通して形成される。ノッチ12c
の幅は幅Ｗに実質上等しい。図１０のエッチング段階は
また第２のレジスト層16をマスク層14から除去されるの
が好ましい。
【００３８】図１１に示されるように、高圧力等方性Ｒ
ＩＥは矢印44で示されているようにＯ2 プラズマを使用
して行われ、孔14a の下に幅Ｗよりかなり大きい幅を有
する空洞12d を形成する。この場合において、等方性Ｒ
ＩＥ段階はまた下に位置するＨＥＭＴ装置に損傷を与え
ないために、典型的に−４５ボルトより少ない低いプラ
ズマ電圧で行われることが望ましい。マスク層14は図１
２に示された段階中に矢印46で示されたようにＣＦ4 プ
ラズマによるＲＩＥを使用して除去される。マスク層14
の除去の条件は図６に関して上述した条件とほぼ類似し
ている。
ＩＥは矢印44で示されているようにＯ2 プラズマを使用
して行われ、孔14a の下に幅Ｗよりかなり大きい幅を有
する空洞12d を形成する。この場合において、等方性Ｒ
ＩＥ段階はまた下に位置するＨＥＭＴ装置に損傷を与え
ないために、典型的に−４５ボルトより少ない低いプラ
ズマ電圧で行われることが望ましい。マスク層14は図１
２に示された段階中に矢印46で示されたようにＣＦ4 プ
ラズマによるＲＩＥを使用して除去される。マスク層14
の除去の条件は図６に関して上述した条件とほぼ類似し
ている。
【００３９】図１３に示されているような方法の次の段
階において、低電圧異方性ＲＩＥは矢印48で示されてい
るようにＯ2 プラズマを使用して行われる。この段階で
は前述のようにレジスト空洞12a のオーバーハングが除
去されるが、オーバーハングがすでに除去されているな
らばこの段階は不要である。等方性および異方性ＲＩＥ
段階が実行される条件は図１乃至図６に関して上述の条
件とほぼ類似している。図７乃至図９の段階は図６に示
された構造と同様にＴ形ゲート構造および関連する素子
を形成するために実行される。
階において、低電圧異方性ＲＩＥは矢印48で示されてい
るようにＯ2 プラズマを使用して行われる。この段階で
は前述のようにレジスト空洞12a のオーバーハングが除
去されるが、オーバーハングがすでに除去されているな
らばこの段階は不要である。等方性および異方性ＲＩＥ
段階が実行される条件は図１乃至図６に関して上述の条
件とほぼ類似している。図７乃至図９の段階は図６に示
された構造と同様にＴ形ゲート構造および関連する素子
を形成するために実行される。
【００４０】マスク層14および第２のレジスト層16が結
合して単一のレジスト層50になる本発明を実行する別の
方法が図１４乃至図１８に示されている。図１４に示さ
れているように、レジスト層50は第１のレジスト層12の
上に形成され、第２のレジスト層16の機能を与えるのに
適したＦＩＢ、電子ビーム、光ビーム、またはｘ線ビー
ム画像形成に敏感な材料から構成され、さらにマスク層
14の機能を行うために酸素エッチング段階に耐えるシリ
コン等の材料を含む。
合して単一のレジスト層50になる本発明を実行する別の
方法が図１４乃至図１８に示されている。図１４に示さ
れているように、レジスト層50は第１のレジスト層12の
上に形成され、第２のレジスト層16の機能を与えるのに
適したＦＩＢ、電子ビーム、光ビーム、またはｘ線ビー
ム画像形成に敏感な材料から構成され、さらにマスク層
14の機能を行うために酸素エッチング段階に耐えるシリ
コン等の材料を含む。
【００４１】図１５を参照すると、レジスト層50は矢印
52で示されるようにＦＩＢ、電子ビーム、光ビーム、ま
たはｘ線ビームによって画像形成され、孔14a と16a の
結合したものに等しい孔50a を形成するために現像され
る。レジスト層50は文献（M.Horn氏他、Journal of Vac
uum Science Technology,B,Vol.8,No.6,1990年11,12
月、1493乃至1496頁）に記載されているような別の現像
段階が必要ない自己現像オルガノシリコンフィルムから
形成されることができる。そして、図１６に示されてい
るように、等方性ＲＩＥは孔50a の下で第１のレジスト
層12中に空洞12aを形成するためにＯ2 プラズマを使用
して行われる。レジスト層50のシリコンはプラズマによ
って酸化され、レジスト層50の露光された表面上にＯ2
プラズマによってさらにエッチングされると耐える二酸
化シリコン被覆物を形成する。
52で示されるようにＦＩＢ、電子ビーム、光ビーム、ま
たはｘ線ビームによって画像形成され、孔14a と16a の
結合したものに等しい孔50a を形成するために現像され
る。レジスト層50は文献（M.Horn氏他、Journal of Vac
uum Science Technology,B,Vol.8,No.6,1990年11,12
月、1493乃至1496頁）に記載されているような別の現像
段階が必要ない自己現像オルガノシリコンフィルムから
形成されることができる。そして、図１６に示されてい
るように、等方性ＲＩＥは孔50a の下で第１のレジスト
層12中に空洞12aを形成するためにＯ2 プラズマを使用
して行われる。レジスト層50のシリコンはプラズマによ
って酸化され、レジスト層50の露光された表面上にＯ2
プラズマによってさらにエッチングされると耐える二酸
化シリコン被覆物を形成する。
【００４２】図１７に示されているように、異方性ＲＩ
Ｅは矢印56で示されるようにＯ2 プラズマを使用して行
われ、孔50a を空洞12a の底面を通して移し、図５に関
して上述されたようにノッチ12b を形成する。ＣＦ4 に
よるエッチングは図１８の矢印58で示されるように行わ
れ、レジスト層50を除去し、基体10上に位置する空洞12
a およびノッチ12b を有する第１のレジスト層12のみを
残す。等方性および異方性ＲＩＥ段階が実行される条件
は図１乃至図６に関して上述された条件とほぼ類似して
いる。万一等方性ＲＩＥ段階後に適切でないオーバーハ
ングが残っているならば、除去段階が前述のように挿入
されることもできる。図７乃至図９の段階は図６に示さ
れた構造と同様のＴ形ゲート構造および関連する素子を
形成するために行われる。
Ｅは矢印56で示されるようにＯ2 プラズマを使用して行
われ、孔50a を空洞12a の底面を通して移し、図５に関
して上述されたようにノッチ12b を形成する。ＣＦ4 に
よるエッチングは図１８の矢印58で示されるように行わ
れ、レジスト層50を除去し、基体10上に位置する空洞12
a およびノッチ12b を有する第１のレジスト層12のみを
残す。等方性および異方性ＲＩＥ段階が実行される条件
は図１乃至図６に関して上述された条件とほぼ類似して
いる。万一等方性ＲＩＥ段階後に適切でないオーバーハ
ングが残っているならば、除去段階が前述のように挿入
されることもできる。図７乃至図９の段階は図６に示さ
れた構造と同様のＴ形ゲート構造および関連する素子を
形成するために行われる。
【００４３】単一レジスト層を使用して本発明を実行す
るさらに別の方法が図１９乃至図２５に示されている。
この方法は文献（C.Pierrat 氏他、Journal of Vacuum
Science Technology,B,Vol.7,No.6,1989年11、12月、17
82乃至1786頁）に記載されている正のレジスト画像エッ
チング（ＰＲＩＭＥ）方法を用いる。
るさらに別の方法が図１９乃至図２５に示されている。
この方法は文献（C.Pierrat 氏他、Journal of Vacuum
Science Technology,B,Vol.7,No.6,1989年11、12月、17
82乃至1786頁）に記載されている正のレジスト画像エッ
チング（ＰＲＩＭＥ）方法を用いる。
【００４４】図１９は表面10a 上に形成された一次レジ
スト層60と共に基体10を示す。レジスト層60はU.C.B.エ
レクトロニクス社によって製造されたPLASMASKレジス
ト、Olin Hunt 社によって製造されたHPR 206 レジス
ト、MacDermid 社によって製造されたPR 1024 、または
他の正のノボラックベースのレジストから形成されるの
が好ましい。レジスト層60は被覆および軟化焼成によっ
て基体10に適用される。
スト層60と共に基体10を示す。レジスト層60はU.C.B.エ
レクトロニクス社によって製造されたPLASMASKレジス
ト、Olin Hunt 社によって製造されたHPR 206 レジス
ト、MacDermid 社によって製造されたPR 1024 、または
他の正のノボラックベースのレジストから形成されるの
が好ましい。レジスト層60は被覆および軟化焼成によっ
て基体10に適用される。
【００４５】図２０に示されているように、レジスト層
60は矢印62で示されるようにＴ形ゲート構造の所望のゲ
ート長に実質上等しい幅を有する電子ビーム、集束イオ
ンビーム、深い紫外線波長領域の光ビーム、またはｘ線
ビームに露光される。画像ビーム62のパワーレベルはビ
ーム62が領域60a においてレジスト層60中に部分的に侵
入ように選択され、その材料のノボラック鎖の間の交差
結合をもたらす。
60は矢印62で示されるようにＴ形ゲート構造の所望のゲ
ート長に実質上等しい幅を有する電子ビーム、集束イオ
ンビーム、深い紫外線波長領域の光ビーム、またはｘ線
ビームに露光される。画像ビーム62のパワーレベルはビ
ーム62が領域60a においてレジスト層60中に部分的に侵
入ように選択され、その材料のノボラック鎖の間の交差
結合をもたらす。
【００４６】図２１に示されたような方法の次の段階に
おいて、レジスト層60は矢印64で示されるように近紫外
線領域のフラッド光ビームによって照射される。これは
領域60a ではなく層60の領域内のＨＭＤＳの拡散および
反応を助長する。
おいて、レジスト層60は矢印64で示されるように近紫外
線領域のフラッド光ビームによって照射される。これは
領域60a ではなく層60の領域内のＨＭＤＳの拡散および
反応を助長する。
【００４７】図２２に示されているように、レジスト層
60はプレシリレン化焼成段階後に矢印66で示されるよう
なシリレン化段階にさらされる。これらの段階は典型的
に約１６０℃の同じ或いは異なる温度でプレシリレン化
焼成段階に対しては排気されるオーブンにおいて行われ
る。ヘキサメチルジシラザン（ＨＭＤＳ）飽和窒素はシ
リレン化段階に対してオーブンを通って流れる。
60はプレシリレン化焼成段階後に矢印66で示されるよう
なシリレン化段階にさらされる。これらの段階は典型的
に約１６０℃の同じ或いは異なる温度でプレシリレン化
焼成段階に対しては排気されるオーブンにおいて行われ
る。ヘキサメチルジシラザン（ＨＭＤＳ）飽和窒素はシ
リレン化段階に対してオーブンを通って流れる。
【００４８】シリレン化は図２１の段階中に近紫外線露
光によって生じたＨＭＤＳの拡散および反応の増加によ
り図２２に示されたようにシリレン化段階中に領域60a
を除くレジスト層60の上方部分60b に生じる。しかしな
がら、交差結合は領域60a 内のＨＭＤＳ拡散を阻止す
る。
光によって生じたＨＭＤＳの拡散および反応の増加によ
り図２２に示されたようにシリレン化段階中に領域60a
を除くレジスト層60の上方部分60b に生じる。しかしな
がら、交差結合は領域60a 内のＨＭＤＳ拡散を阻止す
る。
【００４９】図２３に示されているように、Ｏ2 プラズ
マを使用する等方性ＲＩＥは矢印68で示されるように行
われ、層60の領域60a をエッチングして除去し、領域60
a の上方部分に孔60c を形成する。ＲＩＥはさらに開口
60c の下に位置しそれより幅の広い層60中に空洞60d を
形成するために孔60c を通って延びる。この段階中に、
層60の材料中のシリコン（ＨＭＤＳから拡散された）は
層60の上方部分60b を二酸化シリコンに化学的に変換
し、図１乃至図５に示されたマスク層14に対応するその
位置のマスクを構成する。二酸化シリコンはＯ2 プラズ
マによるエッチングに耐える。
マを使用する等方性ＲＩＥは矢印68で示されるように行
われ、層60の領域60a をエッチングして除去し、領域60
a の上方部分に孔60c を形成する。ＲＩＥはさらに開口
60c の下に位置しそれより幅の広い層60中に空洞60d を
形成するために孔60c を通って延びる。この段階中に、
層60の材料中のシリコン（ＨＭＤＳから拡散された）は
層60の上方部分60b を二酸化シリコンに化学的に変換
し、図１乃至図５に示されたマスク層14に対応するその
位置のマスクを構成する。二酸化シリコンはＯ2 プラズ
マによるエッチングに耐える。
【００５０】図２４に示されたような方法の次の段階に
おいて、Ｏ2 プラズマを用いる異方性ＲＩＥは矢印70で
示されるように行われ、孔60c の画像を空洞60d の底面
を通って基体10の表面10a に移送して孔60c と実質上同
じ幅を有するノッチ60e を形成する。
おいて、Ｏ2 プラズマを用いる異方性ＲＩＥは矢印70で
示されるように行われ、孔60c の画像を空洞60d の底面
を通って基体10の表面10a に移送して孔60c と実質上同
じ幅を有するノッチ60e を形成する。
【００５１】図２５に示されているように、ＣＦ4 プラ
ズマを用いるＲＩＥは矢印72で示されるように行われ、
層60の二酸化シリコンの上方部分60b をエッチングして
除去する。任意に、本質的なオーバーハングが空洞60d
に残るならば、それは前述のような低圧力、低電圧酸素
異方性ＲＩＥ段階で除去されることができる。これらの
段階の結果はレジスト層60に形成された空洞60d および
ノッチ60e が残されることである。等方性および異方性
ＲＩＥ段階の条件は図１乃至図６に関して上述されたも
のとほぼ類似している。他のプラズマエッチング技術は
前述のように等方性および異方性ＲＩＥ段階と置換でき
ることを理解されよう。図７乃至図９の段階は図６に示
された構造と同様のＴ形ゲート構造および関連する素子
を形成するために実行される。
ズマを用いるＲＩＥは矢印72で示されるように行われ、
層60の二酸化シリコンの上方部分60b をエッチングして
除去する。任意に、本質的なオーバーハングが空洞60d
に残るならば、それは前述のような低圧力、低電圧酸素
異方性ＲＩＥ段階で除去されることができる。これらの
段階の結果はレジスト層60に形成された空洞60d および
ノッチ60e が残されることである。等方性および異方性
ＲＩＥ段階の条件は図１乃至図６に関して上述されたも
のとほぼ類似している。他のプラズマエッチング技術は
前述のように等方性および異方性ＲＩＥ段階と置換でき
ることを理解されよう。図７乃至図９の段階は図６に示
された構造と同様のＴ形ゲート構造および関連する素子
を形成するために実行される。
【００５２】上述のような好ましい実施例を使用して、
Ｔ形ゲート構造は５０乃至６０ｎｍのゲート長、２２５
ｎｍのソースとドレインの間隔（等方性ＲＩＥ段階中に
形成された空洞の幅により定められた）、および０．１
５μｍ2 のゲート断面を有するＧａＡｓ基体上に構成さ
れた。
Ｔ形ゲート構造は５０乃至６０ｎｍのゲート長、２２５
ｎｍのソースとドレインの間隔（等方性ＲＩＥ段階中に
形成された空洞の幅により定められた）、および０．１
５μｍ2 のゲート断面を有するＧａＡｓ基体上に構成さ
れた。
【００５３】以上、本発明の幾つかの実施例を例示し説
明したが、多くの変形および置換は本発明の技術的範囲
から逸脱することなく当業者によって行われる。したが
って、本発明は特別に記載された例示の実施例のみに制
限されるものではない。種々の変更は考えられ、添付特
許請求の範囲により限定されたような発明の技術的範囲
から逸脱することなく為される。
明したが、多くの変形および置換は本発明の技術的範囲
から逸脱することなく当業者によって行われる。したが
って、本発明は特別に記載された例示の実施例のみに制
限されるものではない。種々の変更は考えられ、添付特
許請求の範囲により限定されたような発明の技術的範囲
から逸脱することなく為される。
【図１】本発明にしたがってＴ形ゲート構造をマイクロ
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
【図２】本発明にしたがってＴ形ゲート構造をマイクロ
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
【図３】本発明にしたがってＴ形ゲート構造をマイクロ
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
【図４】本発明にしたがってＴ形ゲート構造をマイクロ
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
【図５】本発明にしたがってＴ形ゲート構造をマイクロ
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
【図６】本発明にしたがってＴ形ゲート構造をマイクロ
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
【図７】本発明にしたがってＴ形ゲート構造をマイクロ
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
【図８】本発明にしたがってＴ形ゲート構造をマイクロ
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
【図９】本発明にしたがってＴ形ゲート構造をマイクロ
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
電子装置基体上に構成する好ましい方法の段階を示す概
略的な断面図。
【図１０】等方性エッチング段階および異方性エッチン
グ段階が逆転される本発明にしたがってＴ形ゲート構造
を構成する別の方法の段階を示す概略的な断面図。
グ段階が逆転される本発明にしたがってＴ形ゲート構造
を構成する別の方法の段階を示す概略的な断面図。
【図１１】等方性エッチング段階および異方性エッチン
グ段階が逆転される本発明にしたがってＴ形ゲート構造
を構成する別の方法の段階を示す概略的な断面図。
グ段階が逆転される本発明にしたがってＴ形ゲート構造
を構成する別の方法の段階を示す概略的な断面図。
【図１２】等方性エッチング段階および異方性エッチン
グ段階が逆転される本発明にしたがってＴ形ゲート構造
を構成する別の方法の段階を示す概略的な断面図。
グ段階が逆転される本発明にしたがってＴ形ゲート構造
を構成する別の方法の段階を示す概略的な断面図。
【図１３】等方性エッチング段階および異方性エッチン
グ段階が逆転される本発明にしたがってＴ形ゲート構造
を構成する別の方法の段階を示す概略的な断面図。
グ段階が逆転される本発明にしたがってＴ形ゲート構造
を構成する別の方法の段階を示す概略的な断面図。
【図１４】２レベルレジストシステムを使用する本発明
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
【図１５】２レベルレジストシステムを使用する本発明
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
【図１６】２レベルレジストシステムを使用する本発明
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
【図１７】２レベルレジストシステムを使用する本発明
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
【図１８】２レベルレジストシステムを使用する本発明
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
にしたがってＴ形ゲート構造を構成する別の方法の段階
を示す概略的な断面図。
【図１９】単一レベルのレジストを使用する本発明にし
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
【図２０】単一レベルのレジストを使用する本発明にし
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
【図２１】単一レベルのレジストを使用する本発明にし
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
【図２２】単一レベルのレジストを使用する本発明にし
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
【図２３】単一レベルのレジストを使用する本発明にし
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
【図２４】単一レベルのレジストを使用する本発明にし
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
【図２５】単一レベルのレジストを使用する本発明にし
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
たがってＴ形ゲート構造を構成するさらに別の方法の段
階を示す概略的な断面図。
10…基体、12,16 …レジスト層、14…マスク層、12a …
空洞、12b …ノッチ、16a …孔、28a …Ｔ形ゲート構
造。
空洞、12b …ノッチ、16a …孔、28a …Ｔ形ゲート構
造。
Claims (12)
- 【請求項１】 （ａ）第１の材料層を表面上に形成し、 （ｂ）第２の材料層を第１の材料層上に形成し、 （ｃ）第２の材料層を貫通する予め定められた幅を有す
る孔を形成し、 （ｄ）前記孔の下の第１の材料層中に前記表面の方向に
部分的に延在し、前記予め定められた幅よりも大きい幅
を有する空洞を形成し、 （ｅ）マスクとして前記孔を有する第２の材料層を使用
して前記孔の下の第１の材料層に、前記表面まで完全に
貫通して延在し前記予め定められた幅に実質上等しい幅
を有するノッチを形成し、 （ｆ）Ｔ形ゲート接触部を前記ノッチを通って前記表面
に接触させる段階を含むことを特徴とするＴ形ゲート構
造をマイクロ電子装置基体の表面上に形成する方法。 - 【請求項２】 前記段階（ｄ）では、第２の材料層を著
しくエッチングしないエッチング剤を使用して第１の材
料層を前記孔を通して等方的にエッチングし、前記表面
の方向に部分的に延在し前記予め定められた幅よりも大
きい幅を有する空洞を前記孔の下の第１の材料層に形成
する請求項１記載の方法。 - 【請求項３】 前記段階（ｅ）では、第２の材料層を著
しくエッチングしないエッチング剤を使用して第１の材
料層を前記孔を通して異方的にエッチングし、前記表面
まで完全に貫通し前記予め定められた幅に実質上等しい
幅を有するノッチを前記孔の下の第１の材料層に形成す
る請求項２記載の方法。 - 【請求項４】 前記段階（ｆ）では、 （１）第２の材料層を第１の材料層から除去し、 （２）導電材料を第１の材料層上および前記空洞および
ノッチ中に付着し、Ｔ形ゲート構造を構成する空洞およ
びノッチ内の導電材料をノッチの底面の前記表面に接着
し、 （３）第１の材料層およびその上に位置する導電材料を
基体から除去する請求項３記載の方法。 - 【請求項５】 前記段階（ｂ）では、第１の材料層上の
マスク層およびマスク層上の第２のレジスト層よりなる
第２の材料層を形成し、 段階（ｃ）ではさらに、 （ｉ）前記予め定められた幅に実質上等しい幅を有する
画像を第２のレジスト層に露光し、 （ｊ）前記画像に対応して第２のレジスト層を貫通して
マスク層まで延在する前記孔の第１の部分を形成するた
めに、マスク層を著しくエッチングしない現像液を使用
して第２のレジスト層を現像し、 （ｋ）マスク層を完全に貫通して第１の材料層に延在す
る前記孔の第２の部分を形成するために、第２のレジス
ト層を著しくエッチングしないエッチング剤を使用して
前記孔の前記第１の部分を通してマスク層をエッチング
する請求項１記載の方法。 - 【請求項６】 前記段階（ｉ）では、集束イオンビーム
の形態の画像で前記第２のレジスト層を露光する請求項
５記載の方法。 - 【請求項７】 前記段階（ｂ）では、シリコンおよびゲ
ルマニウムからなる群から選択された材料を含むマスク
層を形成する請求項５記載の方法。 - 【請求項８】 前記段階（ｄ）では、４フッ化炭素プラ
ズマによる異方性反応イオンエッチングを使用してマス
クサブ層をエッチングする請求項５記載の方法。 - 【請求項９】 前記段階（ｂ）ではレジスト材料の第２
の材料層を形成し、 前記段階（ｃ）ではさらに、 （ｉ）前記予め定められた幅に実質上等しい幅を有する
画像に第２の材料層を露光し、 （ｊ）前記画像に対応し第２の材料層を完全に貫通して
第１の材料層に延在する前記孔を形成するために、第２
の材料層を現像する請求項１記載の方法。 - 【請求項１０】 前記段階（ｂ）では、自己現像レジス
ト材料の第２の材料層を形成し、 前記段階（ｊ）では、前記段階（ｉ）を行うことによっ
て達成される請求項９記載の方法。 - 【請求項１１】 前記段階（ｄ）では、第１の室内圧力
の反応イオンエッチングを使用して第１の材料層を等方
的にエッチングし、 前記段階（ｅ）では、第１の室内圧力よりも低い第２の
室内圧力および前記表面に損傷を与えないように十分に
低いプラズマ電位の反応イオンエッチングを使用して第
１の材料層を異方的にエッチングする請求項１記載の方
法。 - 【請求項１２】 前記（ａ）および（ｂ）の両段階で
は、 （ｉ）第１の材料層を構成する下方部分および、上方部
分を含む主要材料層を形成し、 （ｊ）主要材料層の前記上方部分を第２の材料層に化学
的に変える請求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US705870 | 1991-05-28 | ||
| US07/705,870 US5155053A (en) | 1991-05-28 | 1991-05-28 | Method of forming t-gate structure on microelectronic device substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0689907A true JPH0689907A (ja) | 1994-03-29 |
Family
ID=24835293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4137107A Pending JPH0689907A (ja) | 1991-05-28 | 1992-05-28 | マイクロ電子装置基体上にｔ形ゲート構造を形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5155053A (ja) |
| EP (1) | EP0516408A3 (ja) |
| JP (1) | JPH0689907A (ja) |
| IL (1) | IL102041A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048863A (ja) * | 2005-08-09 | 2007-02-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR20200040862A (ko) * | 2017-08-31 | 2020-04-20 | 구글 엘엘씨 | 다층 스택을 사용하여 장치 제조 |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334542A (en) * | 1991-11-27 | 1994-08-02 | Oki Electric Industry Co., Ltd. | Method of forming T-shaped electrode |
| JPH0653241A (ja) * | 1992-08-03 | 1994-02-25 | Nec Corp | 電界効果トランジスタの製造方法 |
| US5288660A (en) * | 1993-02-01 | 1994-02-22 | Avantek, Inc. | Method for forming self-aligned t-shaped transistor electrode |
| US5436201A (en) * | 1993-05-28 | 1995-07-25 | Hughes Aircraft Company | Dual etchant process, particularly for gate recess fabrication in GaAs MMIC chips |
| FR2711451B1 (fr) * | 1993-10-18 | 1995-11-17 | Jackie Etrillard | Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques. |
| US5489539A (en) * | 1994-01-10 | 1996-02-06 | Hughes Aircraft Company | Method of making quantum well structure with self-aligned gate |
| US5543253A (en) * | 1994-08-08 | 1996-08-06 | Electronics & Telecommunications Research Inst. | Photomask for t-gate formation and process for fabricating the same |
| US5516710A (en) * | 1994-11-10 | 1996-05-14 | Northern Telecom Limited | Method of forming a transistor |
| US5940732A (en) * | 1995-11-27 | 1999-08-17 | Semiconductor Energy Laboratory Co., | Method of fabricating semiconductor device |
| US6294799B1 (en) * | 1995-11-27 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating same |
| TW301061B (en) * | 1996-06-07 | 1997-03-21 | Ind Tech Res Inst | Manufacturing method of submicron T-type gate |
| KR100212455B1 (ko) * | 1996-11-04 | 1999-08-02 | 정선종 | 이중 게이트 구조의 반도체 소자 제조 방법 |
| DE19717363C2 (de) * | 1997-04-24 | 2001-09-06 | Siemens Ag | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens |
| TW347561B (en) * | 1997-06-20 | 1998-12-11 | Ti Acer Co Ltd | Method of forming a T-gate Lightly-Doped Drain semiconductor device |
| KR100264773B1 (ko) * | 1998-04-02 | 2000-09-01 | 윤종용 | 자기 정렬된 콘택홀을 갖는 반도체 장치의제조 방법 |
| US6096664A (en) * | 1998-08-06 | 2000-08-01 | Siemens Aktiengesellschaft | Method of manufacturing semiconductor structures including a pair of MOSFETs |
| US6833079B1 (en) * | 2000-02-17 | 2004-12-21 | Applied Materials Inc. | Method of etching a shaped cavity |
| US6255202B1 (en) | 2000-07-20 | 2001-07-03 | Advanced Micro Devices, Inc. | Damascene T-gate using a spacer flow |
| US6417084B1 (en) | 2000-07-20 | 2002-07-09 | Advanced Micro Devices, Inc. | T-gate formation using a modified conventional poly process |
| US7008832B1 (en) | 2000-07-20 | 2006-03-07 | Advanced Micro Devices, Inc. | Damascene process for a T-shaped gate electrode |
| US6270929B1 (en) * | 2000-07-20 | 2001-08-07 | Advanced Micro Devices, Inc. | Damascene T-gate using a relacs flow |
| US6319802B1 (en) | 2000-07-20 | 2001-11-20 | Advanced Micro Devices, Inc. | T-gate formation using modified damascene processing with two masks |
| US6403456B1 (en) | 2000-08-22 | 2002-06-11 | Advanced Micro Devices, Inc. | T or T/Y gate formation using trim etch processing |
| US6313019B1 (en) | 2000-08-22 | 2001-11-06 | Advanced Micro Devices | Y-gate formation using damascene processing |
| DE10101825B4 (de) * | 2001-01-17 | 2006-12-14 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiter-Bauelements mit einer T-förmigen Kontaktelektrode |
| DE10304722A1 (de) * | 2002-05-11 | 2004-08-19 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
| US20040145030A1 (en) * | 2003-01-28 | 2004-07-29 | Meagley Robert P. | Forming semiconductor structures |
| US7262070B2 (en) * | 2003-09-29 | 2007-08-28 | Intel Corporation | Method to make a weight compensating/tuning layer on a substrate |
| US7892978B2 (en) * | 2006-07-10 | 2011-02-22 | Micron Technology, Inc. | Electron induced chemical etching for device level diagnosis |
| US7791055B2 (en) | 2006-07-10 | 2010-09-07 | Micron Technology, Inc. | Electron induced chemical etching/deposition for enhanced detection of surface defects |
| US7807062B2 (en) | 2006-07-10 | 2010-10-05 | Micron Technology, Inc. | Electron induced chemical etching and deposition for local circuit repair |
| US7718080B2 (en) | 2006-08-14 | 2010-05-18 | Micron Technology, Inc. | Electronic beam processing device and method using carbon nanotube emitter |
| US7569484B2 (en) * | 2006-08-14 | 2009-08-04 | Micron Technology, Inc. | Plasma and electron beam etching device and method |
| US7833427B2 (en) | 2006-08-14 | 2010-11-16 | Micron Technology, Inc. | Electron beam etching device and method |
| US7791071B2 (en) | 2006-08-14 | 2010-09-07 | Micron Technology, Inc. | Profiling solid state samples |
| US8420978B2 (en) * | 2007-01-18 | 2013-04-16 | The Board Of Trustees Of The University Of Illinois | High throughput, low cost dual-mode patterning method for large area substrates |
| US8003300B2 (en) * | 2007-04-12 | 2011-08-23 | The Board Of Trustees Of The University Of Illinois | Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same |
| US8652763B2 (en) * | 2007-07-16 | 2014-02-18 | The Board Of Trustees Of The University Of Illinois | Method for fabricating dual damascene profiles using sub pixel-voting lithography and devices made by same |
| US8546067B2 (en) * | 2008-03-21 | 2013-10-01 | The Board Of Trustees Of The University Of Illinois | Material assisted laser ablation |
| US8187795B2 (en) * | 2008-12-09 | 2012-05-29 | The Board Of Trustees Of The University Of Illinois | Patterning methods for stretchable structures |
| US8847226B2 (en) | 2011-01-07 | 2014-09-30 | Eastman Kodak Company | Transistor including multiple reentrant profiles |
| CN103314445B (zh) * | 2011-01-07 | 2016-03-30 | 柯达公司 | 包含多重凹入外形的晶体管 |
| CN111640795A (zh) * | 2020-04-28 | 2020-09-08 | 西安电子科技大学 | 一种具有弧形栅电极的氮化镓高频晶体管及制作方法 |
| CN112885899A (zh) * | 2020-12-17 | 2021-06-01 | 南京中电芯谷高频器件产业技术研究院有限公司 | 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183037A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Formation of pattern |
| JPS60111474A (ja) * | 1983-11-22 | 1985-06-17 | Nec Corp | 半導体装置の製造方法 |
| JPS6180870A (ja) * | 1984-09-27 | 1986-04-24 | Nec Corp | 半導体トランジスタおよびその製造方法 |
| JPS62250674A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体装置の製造方法 |
| JPS63155770A (ja) * | 1986-12-19 | 1988-06-28 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55163860A (en) * | 1979-06-06 | 1980-12-20 | Toshiba Corp | Manufacture of semiconductor device |
| US4700462A (en) * | 1986-10-08 | 1987-10-20 | Hughes Aircraft Company | Process for making a T-gated transistor |
| US4771017A (en) * | 1987-06-23 | 1988-09-13 | Spire Corporation | Patterning process |
| JPH0269936A (ja) * | 1988-07-28 | 1990-03-08 | Siemens Ag | 半導体材料上の樹脂構造の形成方法 |
| US4959326A (en) * | 1988-12-22 | 1990-09-25 | Siemens Aktiengesellschaft | Fabricating T-gate MESFETS employing double exposure, double develop techniques |
| DE3901288A1 (de) * | 1989-01-18 | 1990-07-26 | Licentia Gmbh | Verfahren zur herstellung von gate-elektroden |
| JP2550412B2 (ja) * | 1989-05-15 | 1996-11-06 | ローム株式会社 | 電界効果トランジスタの製造方法 |
| US5053348A (en) * | 1989-12-01 | 1991-10-01 | Hughes Aircraft Company | Fabrication of self-aligned, t-gate hemt |
-
1991
- 1991-05-28 US US07/705,870 patent/US5155053A/en not_active Expired - Lifetime
-
1992
- 1992-05-28 EP EP19920304827 patent/EP0516408A3/en not_active Withdrawn
- 1992-05-28 IL IL10204192A patent/IL102041A/en unknown
- 1992-05-28 JP JP4137107A patent/JPH0689907A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183037A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Formation of pattern |
| JPS60111474A (ja) * | 1983-11-22 | 1985-06-17 | Nec Corp | 半導体装置の製造方法 |
| JPS6180870A (ja) * | 1984-09-27 | 1986-04-24 | Nec Corp | 半導体トランジスタおよびその製造方法 |
| JPS62250674A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体装置の製造方法 |
| JPS63155770A (ja) * | 1986-12-19 | 1988-06-28 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007048863A (ja) * | 2005-08-09 | 2007-02-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR20200040862A (ko) * | 2017-08-31 | 2020-04-20 | 구글 엘엘씨 | 다층 스택을 사용하여 장치 제조 |
| JP2020532865A (ja) * | 2017-08-31 | 2020-11-12 | グーグル エルエルシー | 多層スタックを使用したデバイスの作製 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0516408A3 (en) | 1993-01-13 |
| IL102041A (en) | 1994-06-24 |
| US5155053A (en) | 1992-10-13 |
| IL102041A0 (en) | 1992-12-30 |
| EP0516408A2 (en) | 1992-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0689907A (ja) | マイクロ電子装置基体上にｔ形ゲート構造を形成する方法 | |
| US7419862B2 (en) | Method of fabricating pseudomorphic high electron mobility transistor | |
| JP4143068B2 (ja) | 選択的エッチングした自己整列二重リセス高電子移動度トランジスターの製造方法 | |
| US5387529A (en) | Production method of a MESFET semiconductor device | |
| Wakita et al. | Novel high‐yield trilayer resist process for 0.1 μm T‐gate fabrication | |
| US20080124852A1 (en) | Method of forming T- or gamma-shaped electrode | |
| US6204102B1 (en) | Method of fabricating compound semiconductor devices using lift-off of insulating film | |
| US5981319A (en) | Method of forming a T-shaped gate | |
| US20080064155A1 (en) | Method for Producing a Multi-Stage Recess in a Layer Structure and a Field Effect Transistor with a Multi-Recessed Gate | |
| JP3109590B2 (ja) | 半導体装置の製造方法 | |
| EP0978869B1 (en) | Method for forming a minute resist pattern and method for forming a gate electrode | |
| JP3092370B2 (ja) | 微細ゲート電極の形成方法 | |
| JP2894485B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR100230744B1 (ko) | 반도체 소자의 제조방법 | |
| JP2776053B2 (ja) | 半導体装置の製造方法 | |
| JP3236386B2 (ja) | 半導体装置の製造方法 | |
| JP2914429B2 (ja) | 半導体集積回路の製造方法 | |
| JP2837036B2 (ja) | ゲート電極の形成方法 | |
| JP4606710B2 (ja) | 電界効果トランジスタ | |
| JPH07183312A (ja) | 電界効果型トランジスタのゲート電極形成方法 | |
| JP2906856B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH05218100A (ja) | 半導体装置の製造方法 | |
| Tanabe | 0.1 μm AlGaAs/InGaAs HEMT Fabrication by UV—Lithography | |
| JP2607310B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0653246A (ja) | 電界効果トランジスタの製法 |