JPH0864519A - T字形のゲートの形成のためのフォトマスクおよびその製造方法 - Google Patents

T字形のゲートの形成のためのフォトマスクおよびその製造方法

Info

Publication number
JPH0864519A
JPH0864519A JP31386094A JP31386094A JPH0864519A JP H0864519 A JPH0864519 A JP H0864519A JP 31386094 A JP31386094 A JP 31386094A JP 31386094 A JP31386094 A JP 31386094A JP H0864519 A JPH0864519 A JP H0864519A
Authority
JP
Japan
Prior art keywords
forming
pattern
resist
shaped gate
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31386094A
Other languages
English (en)
Inventor
Byung-Sun Park
丙善 朴
用琥 ▲呉▼
Yong-Ho Oh
Sang-Soo Choi
相洙 崔
Hyung Joun Yoo
炯濬 兪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KANKOKU DENSHI TSUSHIN KENKYUSHO
Electronics and Telecommunications Research Institute ETRI
Original Assignee
KANKOKU DENSHI TSUSHIN KENKYUSHO
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KANKOKU DENSHI TSUSHIN KENKYUSHO, Electronics and Telecommunications Research Institute ETRI filed Critical KANKOKU DENSHI TSUSHIN KENKYUSHO
Publication of JPH0864519A publication Critical patent/JPH0864519A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54Absorbers, e.g. of opaque materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 工程の再現性を確保することができ、ゲート
を形成するのに時間と費用の節減を図ることができるT
-ゲートの形成のためのレジストパターン及びその製造
方法を得る。 【構成】 T-字形のゲートの電極の脚の部分のパター
ンを形成するための透明マスクパターン(1)とそれに隣
接してT-字形のゲートの電極の頭の部分を形成するた
めの半透明マスクパターン(3,3a)とから構成される。
半透明のマスクパターンはクロム層等で形成されるが、
クロム層によって形成される場合低い光透過率をもつよ
うにするために不透明マスクパターン(2,2a)の厚さよ
り薄く形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の電極形成に
関するもので、より具体的にはT字形のゲートをもつ電
界効果トランジスターのゲート電極を形成するためのフ
ォトマスクおよびその製造方法に関するものである。
【0002】
【従来の技術】最近、衛星放送の受信機,高速の論理回
路,電力モジュール,MMIC等に主に応用されているHEMT
(higt electron mobility transistor)等の高速素子に
おいては高い変調動作のために短いゲート幅が要求され
るとともに高い電流の通過のために広い面積のパターン
が要求されている。
【0003】このような要求を満足させるためには、一
般的にその断面の模様が英語のアルファベットのT字形
となっているT-ゲートが使用されている。このような
T-ゲートを写真石版術(photolithography)によって
形成する場合、写真石版術の解像力がゲートの電極パタ
ーンの微細な線幅(0.25μm以下)を形成することには
不足であるので、現在までは主に電子ビームの石版印刷
を利用してT-ゲートのパターンを形成している。
【0004】この方法は通常に、電子ビームに対する感
度が相互に異なる二つの電子ビームのレジストを2層で
塗布してゲート電極の形成のためのレジストパターンを
形成する。即ち、下層には電子ビームに対する感度が低
いPMMA(polymethyle methacrylate)レジストを塗布
し、その上層には感度が高いMMA(methyle methacrylat
e)レジストを塗布する。
【0005】このような技術に対して次に図面を参照し
ながら具体的に説明する。
【0006】図13乃至図18は電子ビームの石版印刷
によってT-ゲートを形成する従来の電極の形成方法を
工程の順序とおりに図示しているものである。
【0007】図13を参照して、半導体基板(31)上に
PMMAレジスト(以下、‘下層レジスト’という。)(3
2)を塗布してから基板(31)と下層レジスト(32)と
の間の密着性を向上させるために軟化乾燥のためのベー
キング(以下、‘軟化乾燥のベーキング’という。)を
遂行する。
【0008】続いて、図14を参照して、下層レジスト
(32)上にMMAレジスト(以下、‘上層レジスト’とい
う。)(33)を塗布し軟化乾燥のベーキングを遂行す
る。
【0009】次に、図15を参照して、上層および下層
レジスト(33,32)に所定の電流密度をもつ電子ビーム
(34)を照射する。
【0010】次に、基板を現像の中にいれて上層および
下層レジスト(33,32)を現像する。このとき、上層レ
ジストおよび下層レジストはすべてポジティブ電子ビー
ムのレジストであるので、電子ビームが照射された部分
のレジストが溶解される。その結果、図16に図示のよ
うに、T字形の溝(35)が形成された上層および下層の
レジストパターン(33a,32a)を得る。
【0011】このように、T字形の溝(35)が形成され
るその理由は上層レジスト(33)と下層レジスト(32)
に同一な電流密度の電子ビームが照射されても上層レジ
スト(33)と下層レジスト(32)は相互に異なる電子ビ
ームの感度をもつのでレジスト現像の後に各レジストに
形成された溝の幅は異なるのである。
【0012】したがって、上層および下層レジストには
T字形の溝が形成される。
【0013】次に、図17を参照して、基板の洗浄およ
び残留物の処理(O2 plasma descum)を遂行してか
ら、T字形の溝が形成されたレジストパターン(33a,3
2a)上に金属を蒸着して金属層(36)を形成する。
【0014】終わりに、レジストパターン(33a,32a)
とその上の金属層(36)を除去して図18に図示のよう
にT字形のゲート電極(37)を形成する。
【0015】このような電子ビームの石版印刷の方法に
おいては、レジストパターンの形成に必要な電子ビーム
の照射時間が長いので製品の生産性が低い。また、装備
の使用時間が長時間の間経過されると使用期間の経過に
より電子ビームの電流密度が変化されるが、電子ビーム
の電流密度は溝の幅の大きさに直接的な影響を及ぶの
で、それを防止することにはたくさんの難しさが随伴さ
れる。
【0016】また、この方法においては、2層でレジス
トを塗布しているので金属の蒸着時に温度が上昇するこ
とによって上層レジストと下層レジストとの間に金属が
拡散される工程上の問題点を起こす場合もある。
【0017】上記のようなレジストパターンの形成その
ものの難しさとは別途に、T-ゲートの形成工程の以外
の工程においては生産性を高めるために通常的に光学ス
テッパーを使用しているが、電子ビームの石版印刷の準
備の整列方式と光学ステッパーとのそれが異なるので、
二つの装備の間の整列方式の差異に因って半導体装置の
製造工程からマスク重畳の精密度の誤差が発生される。
【0018】以上で記述の電子ビームの石版印刷の技術
を利用した方法とは異なりに、最近は写真石版術を利用
してT-ゲートの電極を形成する方法も開示されてい
る。写真石版術の技術によってT-ゲートの電極を形成
するためには微細な線幅(0.25μm以下)を形成するこ
とができる写真石版術の装備の開発とそれによるマスク
の解像度の向上のための工程技術の開発が前提条件とし
て充足されなければならない。
【0019】最近、写真石版術によるT-ゲートの電極
形成における関鍵になっていた微細な線幅を形成するこ
とができる写真石版術の装備およびその工程の技術が開
発されているが、KrFエキシマー(excimer)のレーザー
ステッパー等のように短い波長の光源を使用するステッ
パーの開発および位相変換のマスクという解像度の向上
のための変形マスクの技術等がそれに該当する。
【0020】いままで知られている写真石版術によるT
-ゲートの形成方法においては、位相変換のマスクを利
用して孤立の空間パターンを形成しレジストを硬化して
から、その硬化されたレジストパターン上にもう一度レ
ジストを塗布した後に露光および現像の工程を遂行し
て、T字形の溝を形成する。
【0021】この方法に対して図面を参照して具体的に
説明すると次のようである。図19乃至図26はネガテ
ィブフォトレジストを利用してT-ゲートを形成する方
法を工程の順序のとおりに図示している断面図である。
【0022】まず、図19を参照して、半導体基板(4
1)上にKodak 747等のようなネガティブフォトレジスト
(以下、‘下層レジスト’という。)(42)を塗布して
から軟化乾燥のためのプリーベーキング(以下、‘軟化
乾燥のベーキング’という。)を遂行する。
【0023】続いて、図20を参照して、ゲート脚の幅
を定義するための一番目のマスク(43)を使用して下層
レジスト(42)を露光させ現像してゲート脚の形成のた
めの溝(42a)をもつパターン(以下、‘第1レジスト
パターン’という。)(42b)を形成する。
【0024】その次に、第1レジストパターン(42b)
の硬化のためのポストベーキング(以下、‘硬化ベーキ
ング’という。)を遂行する(図21参照)。
【0025】次に、図22を参照して、第1レジストパ
ターン(42b)上にネガティブフォトレジスト(以下、
‘上層レジスト’という。)(44)を再び塗布してか
ら、軟化乾燥のベーキングを遂行する。上層レジスト
(44)の塗布時に第1レジストパターン(42b)の溝(4
2a)が満たされる。
【0026】次に、図23を参照して、ゲート頭の幅を
定義するための二番目のマスク(45)を使用して上層レ
ジスト(44)を露光させる。このとき使用されるマスク
(45)は位相変換のマスクである。このマスクによって
T字形のゲートの頭の幅に該当する領域には光が照射さ
れないようにすることによって以後に続けられる上層レ
ジスト(44)の現像の工程から孤立された領域のパター
ンが形成される。
【0027】続いて、図24を参照して、上層レジスト
(44)を現像処理して溝(44a)をもつパターン(以
下、‘第2レジストパターン’という。)(44b)を形
成してから硬化ベーキングを遂行し基板の残留物を除去
する処理を遂行する。上層レジスト(44)の現像時に第
1レジストパターン(42b)に溝(42a)に満たされたレ
ジスト(孤立された領域内に位置するので光が照射され
ない。)も一緒にエッチングされる。
【0028】これをもって、ゲート電極の形成のための
T字形の溝(44a)が形成される。その後、図25に図
示のように、第2レジストパターン(44b)上に金属を
蒸着して金属層(45)を形成する。終りに、第1および
第2レジストパターン(42a,44b)と第2レジストパタ
ーン(44b)上に形成された金属層(45)を除去するこ
とによって、図4の(h)に図示のようなT-ゲート(4
6)を形成する。
【0029】しかし、以上で詳細に説明した写真石版術
によるゲート電極の形成方法においては、孤立された空
間パターンの形成時にネガティブレジストを使用してい
るので、現像時の膨張によって解像度がポジティブレジ
ストに比べ落ちる短所がある。
【0030】また、ネガティブレジストそのものがポリ
マーの交叉結合のメカニズムを基本としているので現像
後に残留物がたくさんに生じており、したがって酸素プ
ラズマdescum(O2 plazma descum)等のような残留物
の除去工程が随伴されなければならないが、このような
工程に因ってゲートの線幅の拡大現像を招来する短所が
ある。
【0031】また、レジストの硬化工程に随伴して層間
の残留物が発生されるので、これによって素子の特性低
下および再現性の不足現像が現している。
【0032】
【発明が解決しようとする課題】本発明は写真石版術を
使用してT-ゲートの形成のためのレジストパターンの
形成時に単一層のレジスト上に単一の露光工程によって
レジストパターンを形成することができるフォトマスク
の構造およびその製造方法を提示することにその目的が
ある。
【0033】すなわち、工程の再現性を確保することが
でき、ゲートを形成するのに時間と費用の節減を図るこ
とができるT-ゲートの形成のためのレジストパターン
及びその製造方法を得ることを目的とする。
【0034】
【課題を解決するための手段】本発明によるT-ゲート
の形成用のフォトマスクは光の透過率が選択的に調節さ
れるようにすることが特徴であるマスクである。
【0035】
【実施例】これから、図面を参照しながら本発明に対し
て詳細に説明する。
【0036】<構造>図1はこの発明における実施例で
あるT-ゲートの電極形成用のフォトマスクの構造を示
した図面である。
【0037】図1を参照して、本発明によるフォトマス
クは透明な石英板(1)と、この石英板(1)上にその両方の
端部からその中央の方に相互の間に所定の間隔を置いて
それぞれ形成されてT-ゲートの電極の頭を定義する二
つの不透明膜のパターン(2,2a)と、前記不透明膜のパ
ターン(2,2a)のそれぞれの石英板の端部から中央の方
に相互の間に所定の間隔を置いて前記石英板(1)上にそ
れぞれ形成されてT-ゲートの電極の脚を定義する二つ
の半透明膜のパターン(3,3a)を包含する。
【0038】前記不透明膜のパターン(2,2a)は通常的
なフォトマスクのパターンの形成のために使用されるク
ロム(Cr),酸化鉄(Fe2O3)等のようなマスクパ
ターンの材料であるが、その他の不透明膜によって形成
されることができる。前記半透明膜のパターン(3,3a)
はマスクパターンの材質と同一な材料で構成され、それ
は前記不透明膜のパターン(2,2a)の厚さより相対的に
大変薄い厚さで形成される。
【0039】また、前記半透明膜のパターン(3,3a)は
半透明樹脂等のような半透明の材料によって形成される
こともできる。
【0040】図2は以上で説明したような構造をもつ本
発明のフォトマスクによって光を照射した場合マスクを
通過した光の強度分布を示した図面である。
【0041】図2に図示のように、T-ゲートの脚の部
分に相当する領域の光(即ち、透明石英板(1)のみを通
過した光)の強度が一番高いし、半透明膜のパターン
(3,3a)を通過した光(T-ゲートの等の部分に相当す
る光)は前記脚の部分の光より相対的に低い。
【0042】このように、T-ゲートの脚の部分と頭の
部分に照射される光の透過率が異なる本発明のフォトマ
スクを使用してフォトレジストを露光させてから現像す
ると、一度の石版印刷の工程によって図3に図示のよう
なプロファイルをもつレジストパターン(12)を得るこ
とができる。
【0043】このようなT-字形の溝をもつレジストパ
ターン(12)上に金属を蒸着して金属層を形成しレジス
トパターンとその上の金属層を除去するとT-字形のゲ
ート電極を形成することができる。
【0044】<製造方法(その1)>これから、実施例
のフォトマスクの製造方法に対して詳細に説明する。
【0045】図4乃至図12は本発明の望ましい実施例
によるフォトマスクの製造方法を工程の順序のとおりに
示した断面図である。これらの図面を参照して本発明の
方法に対して詳細に記述すると次のようである。
【0046】まず、図4を参照して、透明な石英板(21
a)上にクロム層(21b)が約1000オングストローム程度
の厚さで形成された一般的なブランクマスク(21)を用
意する。
【0047】続いて、図5に図示のように、クロム層
(21b)上にポジティブ電子ビームのレジスト(22)を
塗布し、軟化乾燥のべーキングを遂行する。
【0048】次に、電子ビームの石版印刷の装備を使用
してT-字形のゲートの頭および脚に該当する部分と次
に遂行される工程のための整列マーク部分に電子ビーム
を照射して現像することによって、図6に図示のよう
な、一番目のレジストパターン(以下、‘第1レジスト
パターン’という。)(22a)を形成しクロム層(21b)
の表面の一部を露出させる。
【0049】続いて、図7を参照して、第1レジストパ
ターン(22a)をマスクとして使用して表面が露出され
たクロム層(21b)を部分的にエッチングすることによ
って、低い透過率で光を透過する(即ち、入射された光
を部分的に遮光する)半透明膜(21c)と不透明膜のパ
ターン(21d)を形成する。その後に、第1レジストパ
ターン(22a)を除去する。
【0050】次に、図8に図示のようにマスク(1)の全
面にさらにポジティブレジスト(23)を塗布し軟化乾燥
のベーキングを遂行する。
【0051】次に、整列マスクによってT-字形のゲー
トの脚の幅を定義してから、レジスト(23)を現像する
ことによって図9に図示のような二番目のレジストパタ
ーン(以下、‘第2レジストパターン’という。)(23
a)を形成し半透明膜(21c)の表面の一部を露出させ
る。
【0052】次に、図10を参照して、第2レジストパ
ターン(23a)をマスクとして使用して露出された部分
の半透明膜(21c)を完全に除去して半透明膜のパター
ン(21e)を形成するとともに透明石英板(21a)の表面
の一部を露出させる。終りに、第2レジストパターン
(23a)を除去して図11に図示のような構造のフォト
マスクを得る。
【0053】上述の工程によって完成されたフォトマス
クを図12に図示のように覆してT-字形のゲートをも
つ電界効果トランジスター装置のゲートの形成のための
写真石版術の工程から使用する。
【0054】<製造方法(その2)>図6および図7を
通じて説明した工程の代わりに、第1レジストパターン
(22a)を形成してから露出されたクロム層(21b)を完
全にエッチングし、半透明の樹脂等から成される半透明
膜を塗布し、図8乃至図12と同一な工程を遂行して半
透明膜のパターン(21e)を形成することによって本発
明のフォトマスクを完成する。
【0055】
【発明の効果】以上で実施例を通じて詳細に説明のよう
に、本発明によるフォトマスクをT-字形のゲート形成
の工程に適用すると、T-字形のゲート形成用のレジス
トプロファイルを写真石版術によって具現することが可
能になることによって、電子ビームの石版印刷によって
T-字形のゲートを形成する方法に比べて生産性が高
い。
【0056】その上に、本発明のマスクを使用すると、
従来の二重露光の方法から発生されるT-字形のゲート
の脚の部位と頭の部位との間の整列の誤差を完全に除去
することができて従来に比べさらに優秀な工程の再現性
を確保することができる。
【0057】また、レジストパターンの形成時に単一層
のレジスト上に単一の露光工程によってレジストパター
ンを形成することができて、ゲートの形成工程が簡単で
あり、処理量が増加されその製作費用が節減される。
【0058】また、本発明のマスクを使用してT-字形
のゲートを形成するための石版印刷の工程においてはポ
ジティブレジストを使用してレジストパターンを具現し
ているので、二層の構造のネガティブレジストを使用す
る従来の石版印刷の工程においてよりは残留物がすこし
残るので、この除去のための工程の遂行による負担を減
らすことができる。
【図面の簡単な説明】
【図1】 本発明の実施例によるフォトマスクの構造を
示した透視図である。
【図2】 本発明の実施例のフォトマスクを透過した光
の強度分布を示した説明図である。
【図3】 T-字形のゲートの形成のためのフォトレジ
ストのプロファイルを示した説明図である。
【図4】 本発明の実施例によるフォトマスクの製造方
法を示す断面図である。
【図5】 本発明の実施例によるフォトマスクの製造方
法を示す断面図である。
【図6】 本発明の実施例によるフォトマスクの製造方
法を示す断面図である。
【図7】 本発明の実施例によるフォトマスクの製造方
法を示す断面図である。
【図8】 本発明の実施例によるフォトマスクの製造方
法を示す断面図である。
【図9】 本発明の実施例によるフォトマスクの製造方
法を示す断面図である。
【図10】 本発明の実施例によるフォトマスクの製造
方法を示す断面図である。
【図11】 本発明の実施例によるフォトマスクの製造
方法を示す断面図である。
【図12】 本発明の実施例によるフォトマスクの製造
方法を示す断面図である。
【図13】 従来の典型的なT-字形ゲートの形成方法
を示す断面図である。
【図14】 従来の典型的なT-字形ゲートの形成方法
を示す断面図である。
【図15】 従来の典型的なT-字形ゲートの形成方法
を示す断面図である。
【図16】 従来の典型的なT-字形ゲートの形成方法
を示す断面図である。
【図17】 従来の典型的なT-字形ゲートの形成方法
を示す断面図である。
【図18】 従来の典型的なT-字形ゲートの形成方法
を示す断面図である。
【図19】 従来の他のT-字形ゲートの形成方法を示
す断面図である。
【図20】 従来の他のT-字形ゲートの形成方法を示
す断面図である。
【図21】 従来の他のT-字形ゲートの形成方法を示
す断面図である。
【図22】 従来の他のT-字形ゲートの形成方法を示
す断面図である。
【図23】 従来の他のT-字形ゲートの形成方法を示
す断面図である。
【図24】 従来の他のT-字形ゲートの形成方法を示
す断面図である。
【図25】 従来の他のT-字形ゲートの形成方法を示
す断面図である。
【図26】 従来の他のT-字形ゲートの形成方法を示
す断面図である。
【符号の説明】
1 石英板 2 不透明膜 3 半透明膜 11 電極形成用の金属層 12 フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/812 (72)発明者 兪 炯濬 大韓民国大田直轄市儒城区漁隱洞ハンビト アパート130−1206

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 写真石版術によってT字形のゲート電極
    をもつ電界効果トランジスターのゲート電極をネガティ
    ブフォトレジストを使用して形成するためのフォトマス
    クの構造において、 透明な石英板(1)と、 前記石英板(1)上にその両方の端部からその中央の方に
    相互間に所定の間隔を置いてそれぞれ形成され、入射光
    を完全に遮断して前記T字形のゲート電極の頭の部分を
    定義する二つの不透明膜のパターン(2,2a)と、 前記不透明膜のパターン(2,2a)のそれぞれの石英板の
    端部から中央の方に相互間に所定の間隔を置いて前記石
    英板(1)上にそれぞれ形成され、前記透明石英板(1)の透
    過率よりもっと低い透過率によって前記入射光を透過さ
    せて前記T字形のゲート電極の脚の部分を定義する二つ
    の半透明膜のパターン(3,3a)を包含することを特徴と
    するT字形のゲートの形成のためのフォトマスク。
  2. 【請求項2】 前記不透明膜のパターン(2,2a)と前記
    半透明膜のパターン(3,3a)はクロム膜で形成され、前
    記不透明膜のパターン(2,2a)は入射光を完全に遮断す
    ることができる厚さに形成され、 前記半透明膜のパターン(3,3a)は前記半透明膜のパタ
    ーン(2,2a)の光透過率よりはもっと大きいであり、前
    記透明石英板(1)の光透過率よりはもっと小さい透過率
    をもつ厚さに形成されることを特徴とする請求項1記載
    のT字形のゲートの形成のためのフォトマスク。
  3. 【請求項3】 ネガティブフォトレジストを使用する写
    真石版術によってT字形のゲート電極をもつ電界効果ト
    ランジスターのゲート電極を形成するためのフォトマス
    クを製造する方法において、 透明な石英板(21a)上にクロム層(21b)が約1000オン
    グストローム程度の厚さに形成されたブランクマスクを
    用意し、前記クロム層(21b)上にポジティブ電子ビー
    ムのレジスト(22)を塗布してから、軟化乾燥のべーキ
    ングを遂行する工程と、 電子ビームの石版印刷によって前記T字形のゲート電極
    の頭および脚に該当する部分と次に遂行される工程のた
    めの整列マーク部分に電子ビームを照射して現像するこ
    とによって、第1レジストパターン(22a)を形成し、
    前記クロム層(21b)の表面の一部を露出させる工程
    と、 前記第1レジストパターン(22a)をマスクとして使用
    して表面が露出された前記クロム層(21b)を部分的に
    エッチングすることによって、低い透過率によって入射
    光を透過する半透明膜(21c)と入射光を完全に遮断す
    る不透明膜のパターン(21d)を形成する工程と、 前記第1レジストパターン(22a)を除去してから、前
    記マスク(1)の全面にポジティブレジスト(23)を塗布
    し軟化乾燥のベーキングを遂行する工程と、 整列マスクによって前記T字形のゲート電極の脚の幅を
    定義してから、前記レジスト(23)を現像することによ
    って第2レジストパターン(23a)を形成し、前記半透
    明膜(21c)の表面の一部を露出させる工程と、 前記第2レジストパターン(23a)をマスクとして使用
    して前記半透明膜(21c)の露出された部分を完全に除
    去して半透明膜のパターン(21e)を形成するとともに
    前記透明な石英板(21a)の表面の一部を露出させ、前
    記第2レジストパターン(23a)を除去する工程とを、
    備えることを特徴とするT字形のゲートの形成のための
    フォトマスクの製造方法。
JP31386094A 1994-08-08 1994-12-16 T字形のゲートの形成のためのフォトマスクおよびその製造方法 Pending JPH0864519A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19940019493 1994-08-08
KR94-19493 1994-08-08

Publications (1)

Publication Number Publication Date
JPH0864519A true JPH0864519A (ja) 1996-03-08

Family

ID=19389965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31386094A Pending JPH0864519A (ja) 1994-08-08 1994-12-16 T字形のゲートの形成のためのフォトマスクおよびその製造方法

Country Status (3)

Country Link
US (1) US5543253A (ja)
JP (1) JPH0864519A (ja)
KR (1) KR0174881B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236281A (ja) * 2004-01-29 2005-09-02 Rohm & Haas Electronic Materials Llc T−ゲート形成

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092714A (ja) * 1996-09-11 1998-04-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5821013A (en) * 1996-12-13 1998-10-13 Symbios, Inc. Variable step height control of lithographic patterning through transmitted light intensity variation
US6204166B1 (en) * 1998-08-21 2001-03-20 Micron Technology, Inc. Method for forming dual damascene structures
US6077733A (en) * 1999-09-03 2000-06-20 Taiwan Semiconductor Manufacturing Company Method of manufacturing self-aligned T-shaped gate through dual damascene
US6284613B1 (en) * 1999-11-05 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method for forming a T-gate for better salicidation
KR100328448B1 (ko) * 1999-12-29 2002-03-16 박종섭 반도체 소자의 위상반전 마스크 제조방법
US6355399B1 (en) * 2000-01-18 2002-03-12 Chartered Semiconductor Manufacturing Ltd. One step dual damascene patterning by gray tone mask
US7078348B1 (en) * 2001-06-27 2006-07-18 Advanced Micro Devices, Inc. Dual layer patterning scheme to make dual damascene
US6730068B2 (en) * 2001-07-12 2004-05-04 Uni-Charm Corporation Sanitary napkin
US6756294B1 (en) * 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices
US6962772B2 (en) * 2002-12-27 2005-11-08 Industrial Technology Research Inst. Method for manufacturing 3-D high aspect-ratio microneedle array device
KR100861359B1 (ko) * 2002-12-28 2008-10-01 주식회사 하이닉스반도체 위상반전마스크의 불투명 결함 제거 방법
KR100523138B1 (ko) * 2003-08-12 2005-10-19 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7892903B2 (en) * 2004-02-23 2011-02-22 Asml Netherlands B.V. Device manufacturing method and substrate comprising multiple resist layers
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
KR100848815B1 (ko) * 2004-11-08 2008-07-28 엘지마이크론 주식회사 하프톤 마스크 및 그 제조방법 및 이를 이용한평판패널디스플레이
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP2012527639A (ja) * 2009-05-21 2012-11-08 エルジー イノテック カンパニー リミテッド ハーフトーンマスク及びその製造方法
CN102832123A (zh) * 2011-06-14 2012-12-19 孙润光 一种功率电子开关器件及其制造方法
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378527A (ja) * 1986-09-20 1988-04-08 Mitsubishi Electric Corp T型制御電極形成用x線マスク、そのマスクの製造方法およびそのマスクを用いたt型制御電極形成方法
JPH0298147A (ja) * 1988-10-04 1990-04-10 Mitsubishi Electric Corp 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959326A (en) * 1988-12-22 1990-09-25 Siemens Aktiengesellschaft Fabricating T-gate MESFETS employing double exposure, double develop techniques
US5102815A (en) * 1990-12-19 1992-04-07 Intel Corporation Method of fabricating a composite inverse T-gate metal oxide semiconductor device
US5155053A (en) * 1991-05-28 1992-10-13 Hughes Aircraft Company Method of forming t-gate structure on microelectronic device substrate
TW284911B (ja) * 1992-08-18 1996-09-01 At & T Corp

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378527A (ja) * 1986-09-20 1988-04-08 Mitsubishi Electric Corp T型制御電極形成用x線マスク、そのマスクの製造方法およびそのマスクを用いたt型制御電極形成方法
JPH0298147A (ja) * 1988-10-04 1990-04-10 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236281A (ja) * 2004-01-29 2005-09-02 Rohm & Haas Electronic Materials Llc T−ゲート形成
JP2012230408A (ja) * 2004-01-29 2012-11-22 Rohm & Haas Electronic Materials Llc T−ゲート形成

Also Published As

Publication number Publication date
KR960009236A (ko) 1996-03-22
KR0174881B1 (ko) 1999-03-20
US5543253A (en) 1996-08-06

Similar Documents

Publication Publication Date Title
JPH0864519A (ja) T字形のゲートの形成のためのフォトマスクおよびその製造方法
EP0160248B1 (en) Method of forming narrow photoresist lines on the surface of a substrate
JP3197484B2 (ja) フォトマスク及びその製造方法
US5932378A (en) Phase shifting photomask fabrication method
JPH075675A (ja) マスク及びその製造方法
JP3455346B2 (ja) 光リトグラフマスク及びその製造方法
KR20030019229A (ko) 반도체 집적 회로 장치의 제조 방법
JPH06289589A (ja) 位相シフトマスクとその製造方法そしてそれに用いるブランク
US20040256356A1 (en) Photolithographic mask
US7070887B2 (en) Photolithographic mask
KR0155303B1 (ko) 티-게이트 형성을 위한 투과율이 조절된 위상변환 마스크 및 그 제조방법
JPH10274839A (ja) 修正用マスク及びハーフトーン位相シフトマスクの修正方法
JPH10186630A (ja) 位相シフト露光マスクおよびその製造方法
JPH0544169B2 (ja)
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
JP2652341B2 (ja) 位相反転マスクの製造方法
JPH0431858A (ja) マスクの製作方法
KR100214063B1 (ko) 위상반전마스크 제조방법
JPH0451151A (ja) 位相シフトレチクルの製作方法
US7078133B2 (en) Photolithographic mask
US6306549B1 (en) Method for manufacturing EAPSM-type masks used to produce integrated circuits
KR0135039B1 (ko) T-게이트의 형성을 위한 포토마스크
JPH0950115A (ja) Sogからなる位相シフト層を有する位相シフトフォトマスクの製造方法
JPH04273243A (ja) 位相シフトマスクとその製造方法
KR0165402B1 (ko) 위상반전 마스크 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980210