JPH0311628A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要］ 化合物半導体を用いて成る半導体装置のオーミック電極
に関し。

リフトオフ法による微細構造の形成に適し、かつ、低コ
ンタクト抵抗を有するオーミック電極を提供することを
目的とし 化合物半導体から成る表面を有する基板と、該基板表面
上に形成され且つ該表面に画定されたコンタクＨＪ域を
包含する開口が設けられた第１の絶縁層と、該第１の絶
縁層とは選択エツチング可能な材料から成り、該第１の
絶縁層上に形成され且つ該コンタクＨＪ域に対応する開
口が設けられた第２の絶縁層と、該第２の絶縁層とは選
択エツチング可能な材料から成り、該第２の絶縁層上に
形成され且つ少なくともその上表面における寸法が該第
２の絶縁層に設けられた前記開口の寸法より大きく且つ
全体として該第２の絶縁層に設けられた前記開口を包含
する開口が設けられた第３の絶縁層と、少なくとも該第
２の絶縁層が有する前記開口を閉塞し且つ該コンタクト
領域における該基板表面に接触する電極層とを備えるこ
とから構成される。

〔産業上の利用分野〕

本発明は、化合物半導体を用いて成る半導体装置のオー
ミック電極の改良に係り、詳しくは、リフｌ−オフ法に
よる微細構造の形成に適し、かつ。

コンタクトボール形成の際のイオン衝撃による化合物半
導体の損傷や後熱処理における化合物半導体構成成分の
逸出によるコンタクト抵抗の増大を防止可能な構造およ
びその形成方法に関する。

〔従来の技術〕

シリコンから成る集積回路に代わる高速半導体集積回路
として、化合物半導体におけるキャリヤの高移動度を利
用するＭＥＳＦＥＴ　（金属半導体電界効果トランジス
タ）やヘテロ接合ＦＥＴから成る集積回路が期待されて
いる。化合物半導体集積回路の高速性を充分発揮させる
ためには、まず、ゲート長の短縮が達成されなければな
らない。最近のりソゲラフ技術の進歩により、ゲート長
の短縮化が著しい。その結果、素子の寄生効果、すなわ
ち。

寄生容量およびソース抵抗の低減が次の重要課題とされ
ている。

ソース抵抗の低減を実現するためには、化合物半導体に
良好なオーミック電極を安定して、かつ高集積化に適し
た微細構造を以て形成することが必要である。

化合物半導体に対するオーミック電極の形成は通常、リ
フトオフ法を用いて行われる。リフトオフ法は、不要部
分の薄膜を、その下に形成されているレジスト層を溶解
すると同時に剥離して除去するものである。このレジス
ト層は、オーミック電極が形成される領域にコンタクト
ホールを形成す際のマスクとしても用いることができる
。したがって、オーミック電極とコンタクトホールを自
己整合的に形成でき、微細電極の形成に適しており、ま
た、工程が簡素化できる利点がある。

ところで、リフトオフ法においては、除去される不要部
分の薄膜の下に存在するレジスト層に充分な量の溶剤が
容易に供給されることが必要である。このため、オーミ
ック電極が形成される化合物半導体基板表面に直接レジ
スト層を形成せすに第４図（ａ）に示すように、化合物
半導体基板１表面に絶縁層２から成るスペーサを形成し
、絶縁層２上にレジスト層３を形成する方法が採られる
。

すなわち、リソグラフ法によりレジスト層３をパターン
ニングして、オーミック電極を形成する領域に対応する
開口４を形成したのち、開口４内に表出する絶縁層２に
対して等方性のエツチングを施して開口５を形成する。

等方性エツチングのため、開口５はレジスト層３下に拡
がるアンダーカット部分を有することになる。

上記ののち、化合物半導体基板１表面に対してほぼ垂直
方向から、金ゲルマニウム合金等を蒸着する。その結果
、第４図（ｂ）に示すように、開口５内に表出する化合
物半導体基板１に接触するオーミック電極６が形成され
る。レジスト層３上に堆積した金属層６゜は、レジスト
層３を溶解・除去する際に、同時に剥離する。この工程
において、開口５のアンダーカット部分に溶剤が供給さ
れるので、レジスト層３は容易に溶解される。

なお、上記説明から分かるように、スペーサとなる絶縁
層２は、オーミック電極６の高さに等しいか、あるいは
、それより大きな厚さを有することが必要である。

〔発明が解決しようとする課題〕

上記のように１等方性エツチングにより、アンダーカッ
ト部分を有する開口５を形成すると般に、第５図に示す
ように、絶縁層２から成るスペーサとオーミック電極６
との間には、化合物半導体基板１が表出する隙間が生じ
る。その結果。

化合物半導体基板１とオーミック電極６を合金化させる
ための熱処理工程（４００〜４５０°Ｃ）において、上
記隙間に表出する化合物半導体基板１表面から、化合物
半導体基板１の構成元素が逸出する現象が生じる。例え
ば化合物半導体基板１表面がＧａＡｓである場合には、
Ａｓ（砒素）が逸出し、オーミック電極６荊囲の化合物
半導体基板１が局部的に高抵抗となり、その結果、ソー
ス抵抗（Ｒｓ）の増大を招く問題があった。

化合物半導体基板１と接する部分における開口５の寸法
をレジスト層３に設けられた開口４の寸法と等しくすれ
ば、上記のような隙間は生じない。

これは５例えば、レジスト層３をマスクとして絶縁層２
を異方性エツチングすれば可能である。しかし、第６図
に示すように、絶縁層２に設けられる開口が上記のよう
なアンダーカットを有する構造にはならず、リフトオフ
法による金属層６゜の除去を円滑に遂行することが困難
である。

スペーサとなる絶縁層２に設けられる開口５に対し、上
記のようなアンダーカットを持たせると同時に、上記の
ような隙間を生じないように寸法制御するために２次の
ような方法が考えられている。

第１の方法は、第７図（ａ）に示すように、開口４内に
表出する絶縁層２に対して等方性エツチングを施し、レ
ジスト層３下にアンダーカット部分を有する開口５を形
成する。但し、化合物半導体基板１表面上には、絶縁層
２を厚さｄ＋だけ残しておく。そののち、レジスト層３
をマスクとして異方性エツチングを施し、化合物半導体
基板１が表出するまで、残りの絶縁層を除去する。この
ようにして、第７図（ｂ）に示すように、レジスト層３
下にアンダーカットを有するとともに、化合物半導体基
板１に接する部分が、開口４に対応する寸法を有する開
口５が形成される。

しかし、異方性エツチングとしては５通常、リアクティ
ブイオンエツチング（ＲＩＥ）等のドライエツチング法
が用いられる。このため、上記のような厚さｄ、の絶縁
層を除去する際に、化合物半導体基板１表面がプラズマ
に曝され、損傷を受ける。

その結果、ここに形成されるオーミック電極の接触抵抗
が高くなる。このような損傷を少なくするためには、上
記残りの絶縁層の厚さｄｌをできるだけ小さくしておき
、化合物半導体基板１が表出したら直ちに異方性エツチ
ングを停止することが望ましい。

しかしながら、上記等方性エツチング方法として通常用
いられるウェットエツチングにおいて厚さｄ、を再現性
よく制御することは困難である。

とくに、１枚の化合物半導体ウェハに形成される０ 多数の素子すべてについて均一な厚さｄ、の絶縁層が残
るように制御することは極めて困難である。

その結果１通常は厚さｄ、のバラツキが避けられず。

上記異方性エツチングは、厚さｄｌが最も大きな部分を
除去するに充分な時間行われるため、オーバーエツチン
グになる部分が住じることが避けられず、この部分では
プラズマ照射による損傷を受けやすい。

第２の方法は、第１の方法における異方性エツチングに
より除去される絶縁層の厚さｄｌを均一に制御可能とす
るものである。すなわち、第８図（ａ）に示すように１
等方性エツチングが施される絶縁層２八と化合物半導体
基板１との間に、厚さｄ、なる絶縁層２Ｂを形成してお
く。絶縁層２Ｂは、絶縁層２Ａと選択的にエツチングが
可能な材料から成る。

絶縁層加上にレジスト層３を形成し、レジスト層３に開
口４を形成したのち、絶縁層２Ａに等方性エツチングを
施してアンダーカットを有する開口５を形成する。その
のち、レジスト層３をマスクとして、絶縁層２Ｂに対し
て異方性エツチングを施し、開口４に対応する開口を形
成する。この構造によれば、オーミック電極（図示省略
）と絶縁層２八間に隙間が生じても、化合物半導体基板
１は絶縁層２Ｂによって覆われているため、化合物半導
体基板１の構成元素の逸出は生じず、また、絶縁層２Ｂ
の厚さの均一性が向上されているため、異方性エツチン
グにおけるオーバーエツチングも低減される。しかしな
がら、上記異方性エツチングにおいてＲＩＥ法が用いら
れる限りにおいては、プラズマ照射による化合物半導体
基板１の損傷を完全に回避することはできない。

本発明は、上記従来の問題点を解決し、リフトオフ法に
よるオーミック電極の形成に適し、化合物半導体基板と
オーミック電極との合金化熱処理において化合物半導体
基板の構成元素の逸出がなく、異方性エツチングによる
高抵抗化を招がずしかも、将来の高密度集積回路に要求
される微細オーミック電極を形成可能な構造およびその
形成方法を提供することを目的とする。

１ 〔課題を解決するだめの手段］ 」−記目的は、化合物半導体から成る表面を有する基板
と、該基板表面上に形成され且つ該表面に画定されたコ
ンタクト’６−ｒｔ域を包含する開口が設けられた第１
の絶縁層と、該第１の絶縁層とは選択エツチング可能な
材料から成り、該第１の絶縁層」二に形成され且つ該コ
ンタクト領域に対応する開口が設けられた第２の絶縁層
と、該第２の絶縁層とは選択エツチング可能な材料から
成り、該第２の絶縁層上に形成され且つ少なくともその
上表面における寸法が該第２の絶縁層に設けられた前記
開口の寸法より大きく且つ全体として該第２の絶縁層に
設けられた前記開口を包含する開口が設けられた第３の
絶縁層と、少なくとも該第２の絶縁層に設けられた前記
開口を閉塞し且つ該コンタクト領域における該基板表面
に接触する電極層とを備えたことを特徴とする本発明に
係る半導体装置。

および、化合物半導体から成る表面を有する基板上に第
１の絶縁層を堆積する工程と１該第１の絶縁層上に該第
１の絶縁層と選択的エツチングが可２ 能な材料から成る第２の絶縁層を堆積する工程と該第２
の絶縁層上に該第２の絶縁層と選択的エツチングが可能
な材料から成る第３の絶縁層を堆積する工程と、該基板
表面に画定されたコンタクト領域に対応する開口が設け
られたレジスト層を形成する工程と、該レジスト層をマ
スクとして該第３の絶縁層に対して等方性エツチングを
施して該第２の絶縁層に達する開口を形成する工程と、
該第３の絶縁層に形成された前記開口内に表出する該第
２の絶縁層に対して該レジスト層をマスクとして異方性
エツチングを施して該第１の絶縁層に達する開口を形成
する工程と、該第２の絶縁層に形成された前記開口内に
表出する該第１の絶縁層に対してウェットエツチングを
施して該基板表面に達する開口を形成する工程と、該第
１の絶縁層に形成された前記開口内に表出する該基板表
面上に該第２の絶縁層に形成された前記開口を透過パタ
ーンとして電極層を堆積する工程を含むことを特徴とす
る本発明に係る半導体装置の製造力、法によって達成さ
れる。

３ ４ 〔作　用〕 本発明においては、化合物半導体基板１に画定されたコ
ンタクト領域に接触するオーミック電極６をリフトオフ
法によって形成する際にスペーサとなる絶縁層が、第１
図に示すように、第１の絶縁Ｎ２１．第２の絶縁層２□
、および第３の絶縁層２３から成る３層構造を有してい
る。絶縁層２３と２□は互いに選択エツチングが可能な
材料から成り、また、絶縁層２゜と２１とは互いに選択
エツチングが可能な材料から成る。絶縁層２１〜２３の
総厚は、オーミック電極６の高さ（Ｈ）に等しいか、あ
るいはそれより大きくされている。各々の絶縁層に対す
る層厚配分については、後述するように、絶縁層２３は
リフトオフが可能なアンダーカットを生じる範囲ででき
るだけ小さ（、絶縁層２．は絶縁層２□に開口を設ける
ための異方性エツチングにおいて化合物半導体基板１表
面をプラズマ損傷から保護し得る範囲でできるだけ小さ
くすることが望ましい。

したがって、絶縁層２□は相対的に大きな層厚を有する
ことになる。

絶縁層２Ｉ〜２３に対するコンタクトホールの形成にお
いて、絶縁層２３には等方性エツチングにより開口を設
ける。この等方性エツチングにおいて図示しないレジス
ト層下に所望の大きさ１，３のアンダーカット部分が生
じる。絶縁層２□には異方性により開口を設ける。これ
により、前記図示しないレジスト層に設けられている開
口に対応する開口が形成される。絶縁層２３はウェット
エツチングにより開口を設ける。

上記のようにして絶縁層２１〜２３から成るスペーサに
開口、すなわち、コンタクトホールを設けたのち、前記
図示しないレジスト層をマスクとし。

化合物半導体基板１表面に垂直方向から金属を蒸着し、
前記コンタクトホール内に表出する化合物半導体基板１
に接触するオーミック電極６を形成する。オーミック電
極６は、絶縁層２□に設けられた前記開口を塞ぐように
形成される。

上記のようにして形成された構造は、以下のような利点
を有する。

５ ■第３の絶縁層２３に設けられた開口はレジスト層の下
にアンダーカット部分を有するので、リフトオフ法によ
るオーミック電極６の形成を妨げない ■絶縁層２゜に設けられた開口はオーミック電極６によ
り塞がれており、オーミック電極６と絶縁層２．との間
に化合物半導体基板１表面の露出部分１１が存在してい
ても、この露出部分１１は密閉された空間内にあるため
、前記合金化のための後熱処理におけるＡｓ等の成分元
素の逸出は最小限に抑えられる ■オーミック電極６の形成時初期に斜め方向からの蒸着
を行えば、オーミック電極６−絶縁層２１間における化
合物半導体基板１表面の露出部分１１の面積がより低減
され、　Ａｓ等の逸出がさらに低減される ■絶Ｌｔ　Ｊｉ　２　、にはウェットエツチングにより
開口が設けられるため、化合物半導体基板１は従来のよ
うなプラズマ照射による損傷を受けない■後述するよう
に、絶縁層２３のアンダー力・ノドＧ 量を必要最小限の大きさとすることにより、高密度集積
回路に要求される微細オーミック電極に適したスペーサ
構造を形成できる 〔実施例〕 以下本発明の実施例を図面を参照して説明する。

以下の図面において、既掲の図面におけるのと同じ部分
には同一符号を付しである。

第２図（ａ）を参照して、　ＧａＡｓから成る化合物半
導体基板１表面上に、スペーサを構成する第１の絶縁層
２＋（ＳｉＯ□、厚さ２００人）、第２の絶縁層２□（
ＳｉＪａ。

厚さ２６００人）、および、第３の絶縁層２３（ＳｉＯ
□、厚さ１２００人）を順次堆積する。これらの層は、
いずれも９周知のＣＶＤ　（化学気相成長）法を用いて
形成することができる。

次いで、絶縁層２．上にレジスト層３を塗布しこれを通
常のリソグラフ技術を用いてパターンニングし、化合物
半導体基板１表面に画定されたコンタク１〜領域に対応
する開口４を形成する。

次いで、レジスト層３をマスクとし、開口４内７ ８ に表出する絶縁層２３を２例えば緩衝弗酸溶液を用いて
等方性エツチングし、第２図（ｂ）に示すように。

絶縁層２□に達する開口５３を形成する。開口５３は絶
縁層２３のサイドエツチングのために、レジスト層３下
にアンダーカット部分を有し、一般に絶縁層２３の上表
面における寸法は、開口４の寸法、すなわち、前記コン
タクト領域の寸法より大きくなる。開口５３は、絶縁層
２３の下表面における寸法が前記コンタクト領域の寸法
に等しいか、あるいはそれより大きくなるように形成さ
れる。

次いで１　レジスト層３をマスクとし、開口５３内に表
出する絶縁層２□に、化合物半導体基板１表面に対して
垂直方向から異方性エツチングを施し第２図（Ｃ）に示
すように、絶縁層２１に達する開口５□を形成する。開
口５□は、レジスト層３の開口４すなわち、前記コンタ
クト領域に対応する寸法を有し、その側壁は化合物半導
体基板１表面に対して垂直である。５ｉＪ４から成る絶
縁層２□の異方性エツチング方法としては５例えばＮＦ
３（３弗化窒素）ガスをエッチャントとしするＲＩＥ（
反応性リアクティブエツチング）法を用いればよい。５
ｉｎ）、から成る絶縁層２Ｉおよび絶縁層２３は、ＮＦ
、によりエツチングされない。

次いで、開口５□内に表出するＳｉＯ□絶縁層２１を。

前記と同様に緩衝弗酸溶液を用いてウェットエツチング
し、第２図（ｄ）に示すように、化合物半導体基板１に
達する開口５Ｉを形成する。このウェットエツチングに
おいては、マスクとなるＳｉ３Ｎ４絶縁層２□は弗酸に
よりエツチングされない。開口５．は絶縁層２゜の開口
５□に等しいか、あるいは、より大きな寸法となるよう
に、すなわち、前記コンタクト領域を包含するように形
成される。ＳｉＯ□から成る絶縁層２．は弗酸溶液によ
り等方向にエツチングされるので５通常、絶縁層２□下
にはアンダーカット部分が形成される。

上記ののち、化合物半導体基板１表面に対して垂直方向
から後述する金属を堆積し、第２図（ｅ）に示すように
、オーミック電極６を形成する。オーミック電極６は５
例えば周知の電子線加熱蒸着法を用いて順次堆積された
厚さ約５００人の金・ゲル】　９ マニウム（ＡｕＧｅ）ＩＩ、厚ざ約２００人のニッケル
（旧）層、および厚さ約３３００人のＡｕ層から成る。

レジスト層３上にも、同じ金属層６゜が堆積するが、レ
ジスト層３を溶解・除去すると同時に剥離される。

このようにして、第１図に示すオーミック電極６構造が
形成される。そののち５例えばＮ２雰囲気中２４５０°
Ｃで約１．５分間の熱処理を施し、化合物半導体基板１
とオーミック電極６の合金化を行う。

なお、上記において、オーミック電極６の堆積時に、化
合物半導体基板ｌをその表面に垂直な軸を中心に自転さ
せながら、　ＡｕＧｅを化合物半導体基板１表面に対し
て斜め方向から蒸着すると、絶縁層２．の開口５．のア
ンダーカット部分にもＡｕＧｅ層が堆積される。その結
果、化合物半導体基板１構成元素のＡｓ等の逸出防止に
より効果がある。

第３図は本発明によるオーミック電極６を備えたベテロ
接合ＦＥＴの構造例を示す。図において。

符号７は５例えば真性ＧａＡｓから成る電子走行層。

８ば１例えばｎ型ＡｌＧａＡｓから成る電子供給層、９
は５例えばｎ型ＧａＡｓから成るキャップ層、１０は八
１０ ＧａＡｓ電子供給層８にショットキ接触する５例えばア
ルミニウム（Δｌ）から成るゲート電極である。

上記ＦＥＴにおいては、前記のようにオーミック電極６
形成工程における化合物半導体基板１成分元素の逸出が
なく、また、プラズマ照射による損傷を受けることがな
いため、ソース抵抗（Ｒｓ）が従来の構造を有するもの
に比べて低減される。具体的には、第５図に示す構造の
ものより３０％、また第８図に示す構造のものより１０
％Ｒｓが低減されウェハ内におけるＲｓの分布の均一性
も向上することが確認された。

さらに、絶縁層２３に設けられる開口５３のアンダーカ
ット部分を、前記金属層６゜のりフトオフが可能な最小
限の大きさに制御できるため、隣接する同様のオーミッ
ク電極６およびゲート電極１０を従来よりも近接して形
成でき、集積回路をより高密度化することが可能である
。すなわち、第４図ないし第８図に示す従来の構造では
、スペーサとなる絶縁層２０層厚の全部または大部分に
アンダーカットが生じるため、オーミック電極と隣接す
る１ ２ ケート電極等の間の配置距離を大きくせざるを得なかっ
た。これに対し２本発明の構造では、開口５３を形成す
る際に絶縁層２３に生じるアンダーカット量は、絶縁層
２３の層厚に依存するだけである。

したがって、絶縁層２３を必要最小限の厚さとしスペー
サとして必要な厚さの大半を絶縁層２□に担わせること
により、微細な電極を高密度で配置することが可能とな
った。このような絶縁層２３の厚さとして、　１０００
Å以上あればよい。

〔発明の効果〕

本発明によれば、リフトオフ法を用いて、化合物半導体
基板に微細かつ低抵抗のオーミック電極を形成可能とし
、化合物半導体を用いて成る集積回路の高速性を充分発
揮させる効果がある。また。

このような化合物半導体集積回路の品質の均一性を高め
１製造歩留りを向上可能とする効果がある。

このような絶縁層２３の厚さとしては、　１０００Å以
上あればよい。

【図面の簡単な説明】

第１図は本発明に係るオーミック電極の構造を説明する
ための要部断面図 第２図は本発明のオーミック電極の形成工程を説明する
ための要部断面図。 第３図は本発明のオーミック電極を備えたヘテロ接合Ｆ
ＥＴの要部断面図。 第４図は従来のオーミック電極を説明するための要部断
面図 第５図ないし第８図は従来の問題点説明図である。 図において。 １は化合物半導体基板。 ２と２＋と２□と２．ｌと２Ａと２Ｂは絶縁層。 ３はレジスト層、　　４と５と５．と５□と５３は開口
。 ６はオーミック電極、６ｏは金属層 ７は電子走行層、　　８ば電子供給層。 ９ばキャップ層、　　１０はゲート電極１１は基板表面
露出部分 ３ ４ 伯へ− へへヘー ○つ り　へ　− へへ〜− 畏 へ 才疋釆の間Ｂ急場υ男図（その２） 第　６　図 従来の間Ｂ劇艷明口（土の３） 第 ワ 図 従来の間顆点盲先明図（その４） 第 凶

Claims (3)

【特許請求の範囲】
1. （１）化合物半導体から成る表面を有する基板と、該基
   板表面上に形成され且つ該表面に画定されたコンタクト
   領域を包含する開口が設けられた第１の絶縁層と、 該第１の絶縁層とは選択エッチング可能な材料から成り
   、該第１の絶縁層上に形成され且つ該コンタクト領域に
   対応する開口が設けられた第２の絶縁層と、 該第２の絶縁層とは選択エッチング可能な材料から成り
   、該第２の絶縁層上に形成され且つ少なくともその上表
   面における寸法が該第２の絶縁層に設けられた前記開口
   の寸法より大きく且つ全体として該第２の絶縁層に設け
   られた前記開口を包含する開口が設けられた第３の絶縁
   層と、 少なくとも該第２の絶縁層に設けられた前記開口を閉塞
   し且つ該コンタクト領域における該基板表面に接触する
   電極層 とを備えたことを特徴とする半導体装置。
2. （２）化合物半導体から成る表面を有する基板上に第１
   の絶縁層を堆積する工程と、 該第１の絶縁層上に該第１の絶縁層と選択的エッチング
   が可能な材料から成る第２の絶縁層を堆積する工程と、 該第２の絶縁層上に該第２の絶縁層と選択的エッチング
   が可能な材料から成る第３の絶縁層を堆積する工程と、 該基板表面に画定されたコンタクト領域に対応する開口
   が設けられたレジスト層を形成する工程と、 該レジスト層をマスクとして該第３の絶縁層に対して等
   方性エッチングを施して該第２の絶縁層に達する開口を
   形成する工程と、 該第３の絶縁層に形成された前記開口内に表出する該第
   ２の絶縁層に対して該レジスト層をマスクとして異方性
   エッチングを施して該第１の絶縁層に達する開口を形成
   する工程と、 該第２の絶縁層に形成された前記開口内に表出する該第
   １の絶縁層に対してウェットエッチングを施して該基板
   表面に達する開口を形成する工程と、 該第１の絶縁層に形成された前記開口内に表出する該基
   板表面上に該第２の絶縁層に形成された前記開口を透過
   パターンとして電極層を堆積する工程 を含むことを特徴とする請求項１記載の半導体装置の製
   造方法。
3. （３）該電極層を堆積する工程の初期の期間に、該基板
   表面に対して斜め方向から該電極層を堆積することを特
   徴とする請求項２記載の半導体装置の製造方法。