JP3024232B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP3024232B2 JP3024232B2 JP3042877A JP4287791A JP3024232B2 JP 3024232 B2 JP3024232 B2 JP 3024232B2 JP 3042877 A JP3042877 A JP 3042877A JP 4287791 A JP4287791 A JP 4287791A JP 3024232 B2 JP3024232 B2 JP 3024232B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- resist
- dummy gate
- effect transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路用素子
に用いる電界効果トランジスタの製造方法に関するもの
である。 【０００２】 【従来の技術】図８から図１２は従来法による電界効果
トランジスタ（ＦＥＴ）の工程別断面図である。まず、
活性領域２を形成した半絶縁性ＧａＡｓ基板１に、ＷＳ
ｉをスパッタ法により被着し、これをドライエッチング
により加工し耐熱性のゲート電極７を形成する（図
８）。 【０００３】この上にＳｉＯ2からなる絶縁膜３をＣＶ
Ｄ法により形成し、ＦＥＴのソース・ドレイン電極とな
る部分にはＲＩＥ（リアクティブ・イオン・エッチン
グ）により窓開けを行ない、半絶縁性ＧａＡｓ基板１を
露出させる。このとき、ゲート電極７と次に形成する選
択成長ｎ+層５を分離するためのＳｉＯ2側壁３′が残存
している（図９）。 【０００４】次に有機金属気相成長法（ＭＯＣＶＤ法）
を用いて、ソース・ドレイン電極となる部分上に、選択
成長ｎ+層５を成長させる（図１０）。 【０００５】 【発明が解決しようとする課題】上記の従来法によれ
ば、ＭＯＣＶＤ法による選択成長技術によりｎ+層の低
抵抗化が実現できるが、ゲート電極を形成した後に、Ｍ
ＯＣＶＤ法により選択成長ｎ+層を形成するため、ＭＯ
ＣＶＤ法使用時に発する７００〜８００℃の高温に、ゲ
ート電極がさらされる。そのためゲート電極にはＷＳｉ
などの高融点耐熱性の金属を用いなければならず、ゲー
ト電極の抵抗が高くなることはまぬがれない。したがっ
て、電界効果トランジスタのｇm（相互コンダクタン
ス）が小さくなるという問題が生じる。 【０００６】 【課題を解決するための手段】本発明の電界効果トラン
ジスタの製造方法は、活性領域を形成した半絶縁性Ｇａ
Ａｓ基板に、絶縁膜を形成する工程と、前記絶縁膜を所
望量除去し、台形状のダミーゲートを形成する工程と、
ＭＯＣＶＤ法により、前記半絶縁性ＧａＡｓ基板上にの
み選択成長ｎ+層を形成する工程と、前記絶縁膜および
ダミーゲートを所望量除去し、その後レジストを形成す
る工程と、ダミーゲート上の前記レジストにＲＩＥを行
ない、その後ダミーゲートを等方性エッチングで除去
し、ここにゲート電極を形成する工程と、レジストの所
定部分に窓開けを行ない、ここにソース電極およびドレ
イン電極を形成し、レジストを除去する工程とを含むこ
とを特徴とする。 【０００７】 【作用】本発明の電界効果トランジスタの製造方法にお
いては、ダミーゲートを形成する工程を備えており、Ｍ
ＯＣＶＤ法による選択成長ｎ+層形成時の高温環境下
に、ゲート電極が晒されることがなく、したがってゲー
ト電極には、耐熱性を考慮することなく、電気的特性上
最適な金属を選択することが可能である。 【０００８】 【実施例】図１から図７は、本発明の一実施例を示す工
程別断面図である。以下、これらの図を参照しつつ、本
発明の一実施例を詳述する。 【０００９】まず、半絶縁性ＧａＡｓ基板１に、選択的
イオン注入を行ない、活性領域２を形成する（図１）。
その後、ＳｉＯ2などからなる絶縁膜３を、プラズマＣ
ＶＤにより形成し、これをリアクティブ・イオン・エッ
チング（ＲＩＥ）により、所望量除去し、台形状のダミ
ーゲート４を形成する（図２）。 【００１０】次に、絶縁膜３とダミーゲート４をマスク
として、半絶縁性ＧａＡｓ基板１の活性領域上に、有機
金属気相成長法（ＭＯＣＶＤ法）により、選択成長ｎ+
層５を形成する（図３）。 【００１１】絶縁膜３およびダミーゲート４に、ＣＦ4
＋Ｈ2ガスを用いた異方性ＲＩＥ(リアクティブ・イオン
・エッチング）をおこない、その後、例えばＡＺ１３５
０などのレジスト６をスピンコートする。このときスピ
ンコートを所定の条件で行なうことで、ダミーゲート４
上のレジスト６の厚さを、ダミーゲート４上以外のレジ
スト６よりも薄く形成することができる（図４）。 【００１２】次に、ダミーゲート４の反転パターンを利
用してゲート電極７を形成する。すなわち、ダミーゲー
ト４が露出するまで、レジスト６にＲＩＥを行ない、そ
の後ＣＦ4＋Ｏ2ガスを用いた等方性エッチングによりダ
ミーゲート４を除去することで、レジスト６による断面
が台形状の空隙が残存する。この台形状の空隙の上部開
口部と底面との格差をマスクとしてＴｉ，Ｐｔ，Ａｕを
順次蒸着し、ソース・ドレイン形成領域の中央に自己整
合的にゲート電極７を形成する。その後、レジスト６上
の不要なＴｉ，Ｐｔ，Ａｕはレジスト６からリフトオフ
する（図５）。 【００１３】再度レジスト６′をスピンコートし、レジ
スト６′の所定部分に、現像により窓開けを行ない、こ
こにＡｕ：Ｇｅ，Ｎｉ，Ａｕを順次電子ビーム蒸着する
ことでソース電極８およびドレイン電極９を形成する
（図６）。 【００１４】最後にレジスト６′を除去することで、電
界効果トランジスタ構造が完成する（図７）。 【００１５】 【発明の効果】本発明の電界効果トランジスタの製造方
法によれば、耐熱性を考慮することなく、ゲート電極の
材料を選択することができ、適当な積層構造を用いるこ
とにより、ゲート電極の低抵抗化が実現でき、ＭＯＣＶ
Ｄ法によるｎ+層の低抵抗化と相まってｇｍ、遮断周波
数などの電気的特性の良好な電界効果トランジスタを供
給することができる。 【００１６】また本発明は、台形状のダミーゲートを形
成する工程と、ＭＯＣＶＤ法により選択成長ｎ+層を形
成する工程とを備えているので、ゲート電極を低抵抗ソ
ース・ドレイン領域の中央に自己整合的に形成すること
ができ、また選択成長ｎ+層とゲート電極端との距離を
高い精度で制御することが可能である。
に用いる電界効果トランジスタの製造方法に関するもの
である。 【０００２】 【従来の技術】図８から図１２は従来法による電界効果
トランジスタ（ＦＥＴ）の工程別断面図である。まず、
活性領域２を形成した半絶縁性ＧａＡｓ基板１に、ＷＳ
ｉをスパッタ法により被着し、これをドライエッチング
により加工し耐熱性のゲート電極７を形成する（図
８）。 【０００３】この上にＳｉＯ2からなる絶縁膜３をＣＶ
Ｄ法により形成し、ＦＥＴのソース・ドレイン電極とな
る部分にはＲＩＥ（リアクティブ・イオン・エッチン
グ）により窓開けを行ない、半絶縁性ＧａＡｓ基板１を
露出させる。このとき、ゲート電極７と次に形成する選
択成長ｎ+層５を分離するためのＳｉＯ2側壁３′が残存
している（図９）。 【０００４】次に有機金属気相成長法（ＭＯＣＶＤ法）
を用いて、ソース・ドレイン電極となる部分上に、選択
成長ｎ+層５を成長させる（図１０）。 【０００５】 【発明が解決しようとする課題】上記の従来法によれ
ば、ＭＯＣＶＤ法による選択成長技術によりｎ+層の低
抵抗化が実現できるが、ゲート電極を形成した後に、Ｍ
ＯＣＶＤ法により選択成長ｎ+層を形成するため、ＭＯ
ＣＶＤ法使用時に発する７００〜８００℃の高温に、ゲ
ート電極がさらされる。そのためゲート電極にはＷＳｉ
などの高融点耐熱性の金属を用いなければならず、ゲー
ト電極の抵抗が高くなることはまぬがれない。したがっ
て、電界効果トランジスタのｇm（相互コンダクタン
ス）が小さくなるという問題が生じる。 【０００６】 【課題を解決するための手段】本発明の電界効果トラン
ジスタの製造方法は、活性領域を形成した半絶縁性Ｇａ
Ａｓ基板に、絶縁膜を形成する工程と、前記絶縁膜を所
望量除去し、台形状のダミーゲートを形成する工程と、
ＭＯＣＶＤ法により、前記半絶縁性ＧａＡｓ基板上にの
み選択成長ｎ+層を形成する工程と、前記絶縁膜および
ダミーゲートを所望量除去し、その後レジストを形成す
る工程と、ダミーゲート上の前記レジストにＲＩＥを行
ない、その後ダミーゲートを等方性エッチングで除去
し、ここにゲート電極を形成する工程と、レジストの所
定部分に窓開けを行ない、ここにソース電極およびドレ
イン電極を形成し、レジストを除去する工程とを含むこ
とを特徴とする。 【０００７】 【作用】本発明の電界効果トランジスタの製造方法にお
いては、ダミーゲートを形成する工程を備えており、Ｍ
ＯＣＶＤ法による選択成長ｎ+層形成時の高温環境下
に、ゲート電極が晒されることがなく、したがってゲー
ト電極には、耐熱性を考慮することなく、電気的特性上
最適な金属を選択することが可能である。 【０００８】 【実施例】図１から図７は、本発明の一実施例を示す工
程別断面図である。以下、これらの図を参照しつつ、本
発明の一実施例を詳述する。 【０００９】まず、半絶縁性ＧａＡｓ基板１に、選択的
イオン注入を行ない、活性領域２を形成する（図１）。
その後、ＳｉＯ2などからなる絶縁膜３を、プラズマＣ
ＶＤにより形成し、これをリアクティブ・イオン・エッ
チング（ＲＩＥ）により、所望量除去し、台形状のダミ
ーゲート４を形成する（図２）。 【００１０】次に、絶縁膜３とダミーゲート４をマスク
として、半絶縁性ＧａＡｓ基板１の活性領域上に、有機
金属気相成長法（ＭＯＣＶＤ法）により、選択成長ｎ+
層５を形成する（図３）。 【００１１】絶縁膜３およびダミーゲート４に、ＣＦ4
＋Ｈ2ガスを用いた異方性ＲＩＥ(リアクティブ・イオン
・エッチング）をおこない、その後、例えばＡＺ１３５
０などのレジスト６をスピンコートする。このときスピ
ンコートを所定の条件で行なうことで、ダミーゲート４
上のレジスト６の厚さを、ダミーゲート４上以外のレジ
スト６よりも薄く形成することができる（図４）。 【００１２】次に、ダミーゲート４の反転パターンを利
用してゲート電極７を形成する。すなわち、ダミーゲー
ト４が露出するまで、レジスト６にＲＩＥを行ない、そ
の後ＣＦ4＋Ｏ2ガスを用いた等方性エッチングによりダ
ミーゲート４を除去することで、レジスト６による断面
が台形状の空隙が残存する。この台形状の空隙の上部開
口部と底面との格差をマスクとしてＴｉ，Ｐｔ，Ａｕを
順次蒸着し、ソース・ドレイン形成領域の中央に自己整
合的にゲート電極７を形成する。その後、レジスト６上
の不要なＴｉ，Ｐｔ，Ａｕはレジスト６からリフトオフ
する（図５）。 【００１３】再度レジスト６′をスピンコートし、レジ
スト６′の所定部分に、現像により窓開けを行ない、こ
こにＡｕ：Ｇｅ，Ｎｉ，Ａｕを順次電子ビーム蒸着する
ことでソース電極８およびドレイン電極９を形成する
（図６）。 【００１４】最後にレジスト６′を除去することで、電
界効果トランジスタ構造が完成する（図７）。 【００１５】 【発明の効果】本発明の電界効果トランジスタの製造方
法によれば、耐熱性を考慮することなく、ゲート電極の
材料を選択することができ、適当な積層構造を用いるこ
とにより、ゲート電極の低抵抗化が実現でき、ＭＯＣＶ
Ｄ法によるｎ+層の低抵抗化と相まってｇｍ、遮断周波
数などの電気的特性の良好な電界効果トランジスタを供
給することができる。 【００１６】また本発明は、台形状のダミーゲートを形
成する工程と、ＭＯＣＶＤ法により選択成長ｎ+層を形
成する工程とを備えているので、ゲート電極を低抵抗ソ
ース・ドレイン領域の中央に自己整合的に形成すること
ができ、また選択成長ｎ+層とゲート電極端との距離を
高い精度で制御することが可能である。
【図面の簡単な説明】
【図１】本発明の一実施例における、半絶縁性ＧａＡｓ
基板に活性領域を形成した後の状態を示す断面図であ
る。 【図２】同上の一実施例における、台形状のダミーゲー
トを形成した後の状態を示す断面図である。 【図３】同上の一実施例における、選択成長ｎ+層を形
成した後の状態を示す断面図である。 【図４】同上の一実施例におけるレジストをスピンコー
トした後の状態を示す断面図である。 【図５】同上の一実施例におけるゲート電極を形成した
後の状態を示す断面図である。 【図６】同上の一実施例における、ソース・ドレイン電
極を形成した後の状態を示す断面図である。 【図７】同上の一実施例における、不要なレジストを除
去し、電界効果トランジスタ構造が完成した状態を示す
断面図である。 【図８】従来例における、活性領域を形成した半絶縁性
ＧａＡｓ基板に、ゲート電極を形成した後の状態を示す
断面図である。 【図９】同上における、絶縁膜を形成した後の状態を示
す断面図である。 【図１０】同上における、選択成長ｎ+層を形成した後
の状態を示す断面図である。 【符号の説明】 １ 半絶縁性ＧａＡｓ基板 ２ 活性領域 ３ 絶縁膜 ３′ＳｉＯ2側壁 ４ ダミーゲート ５ 選択成長ｎ+層 ６ レジスト ６′レジスト ７ ゲート電極 ８ ソース電極 ９ ドレイン電極
基板に活性領域を形成した後の状態を示す断面図であ
る。 【図２】同上の一実施例における、台形状のダミーゲー
トを形成した後の状態を示す断面図である。 【図３】同上の一実施例における、選択成長ｎ+層を形
成した後の状態を示す断面図である。 【図４】同上の一実施例におけるレジストをスピンコー
トした後の状態を示す断面図である。 【図５】同上の一実施例におけるゲート電極を形成した
後の状態を示す断面図である。 【図６】同上の一実施例における、ソース・ドレイン電
極を形成した後の状態を示す断面図である。 【図７】同上の一実施例における、不要なレジストを除
去し、電界効果トランジスタ構造が完成した状態を示す
断面図である。 【図８】従来例における、活性領域を形成した半絶縁性
ＧａＡｓ基板に、ゲート電極を形成した後の状態を示す
断面図である。 【図９】同上における、絶縁膜を形成した後の状態を示
す断面図である。 【図１０】同上における、選択成長ｎ+層を形成した後
の状態を示す断面図である。 【符号の説明】 １ 半絶縁性ＧａＡｓ基板 ２ 活性領域 ３ 絶縁膜 ３′ＳｉＯ2側壁 ４ ダミーゲート ５ 選択成長ｎ+層 ６ レジスト ６′レジスト ７ ゲート電極 ８ ソース電極 ９ ドレイン電極
Claims (1)
- (57)【特許請求の範囲】 活性領域を形成した半絶縁性ＧａＡｓ基板に、絶縁膜を
形成する工程と、前記絶縁膜を所望量除去し、台形状の
ダミーゲートを形成する工程と、ＭＯＣＶＤ法により、
前記半絶縁性ＧａＡｓ基板上にのみ、選択成長ｎ+層を
形成する工程と、前記絶縁膜およびダミーゲートを所望
量除去し、その後レジストを形成する工程と、ダミーゲ
ート上の前記レジストにＲＩＥを行ない、その後ダミー
ゲートを等方性エッチングで除去し、ここにゲート電極
を形成する工程と、レジストの所定部分に窓開けを行な
い、ここにソース電極およびドレイン電極を形成し、レ
ジストを除去する工程とを含むことを特徴とする電界効
果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042877A JP3024232B2 (ja) | 1991-02-14 | 1991-02-14 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042877A JP3024232B2 (ja) | 1991-02-14 | 1991-02-14 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04305942A JPH04305942A (ja) | 1992-10-28 |
| JP3024232B2 true JP3024232B2 (ja) | 2000-03-21 |
Family
ID=12648272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3042877A Expired - Fee Related JP3024232B2 (ja) | 1991-02-14 | 1991-02-14 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024232B2 (ja) |
-
1991
- 1991-02-14 JP JP3042877A patent/JP3024232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04305942A (ja) | 1992-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| JP2673109B2 (ja) | 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 | |
| JP2001060592A (ja) | 半導体装置の製造方法 | |
| JPS6351550B2 (ja) | ||
| JP3024232B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS603158A (ja) | 電界効果トランジスタの形成方法 | |
| JPH04250620A (ja) | 半導体素子における金属接点の自己整合方法及び自己整合性半導体 | |
| JP2906489B2 (ja) | 半導体装置の製造方法 | |
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JPS61154177A (ja) | 半導体装置の製造方法 | |
| JPH04329644A (ja) | ゲート電極の形成方法 | |
| JP3106378B2 (ja) | 半導体装置の製造方法 | |
| JPH0311628A (ja) | 半導体装置およびその製造方法 | |
| JPS5963764A (ja) | 不揮発性記憶装置の製造方法 | |
| JPS5892265A (ja) | 半導体装置の製造方法 | |
| JP2803112B2 (ja) | 半導体装置の製造方法 | |
| JPH0447970B2 (ja) | ||
| JPH0574814A (ja) | シヨツトキ・ゲート形電界効果トランジスタの製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6258154B2 (ja) | ||
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH09298203A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02285645A (ja) | 半導体装置の製造方法 | |
| JPS6169175A (ja) | 半導体装置の製造方法 | |
| JPH049375B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |