JP2906489B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2906489B2 JP2906489B2 JP29461289A JP29461289A JP2906489B2 JP 2906489 B2 JP2906489 B2 JP 2906489B2 JP 29461289 A JP29461289 A JP 29461289A JP 29461289 A JP29461289 A JP 29461289A JP 2906489 B2 JP2906489 B2 JP 2906489B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- titanium
- forming
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置において、Si基板上に選択的
に、チタンシリサイドを形成する方法に関する。
に、チタンシリサイドを形成する方法に関する。
従来の半導体装置及びその絶縁膜形成工程は、絶縁膜
を形成後、フォトエッチによって開孔部を設け選択的に
Si基板を露出させ、全面にチタンを被着し、熱処理によ
って該Si基板上に選択的にチタンシリサイドを形成して
いたが、これでは絶縁膜の膜質が不十分であり該絶縁膜
上に未反応なSiが残っているため、本来不要な、絶縁膜
上にもチタンシリサイドが形成されてしまった。（第３
図） この事を従来の工程を追って説明すると、まずSi基板
301にCVD（気相成長法）によって酸化膜（SiO2）302を
全面に形成し、フォトエッチによって開孔部を設け選択
的にSi基板を露出させる。
を形成後、フォトエッチによって開孔部を設け選択的に
Si基板を露出させ、全面にチタンを被着し、熱処理によ
って該Si基板上に選択的にチタンシリサイドを形成して
いたが、これでは絶縁膜の膜質が不十分であり該絶縁膜
上に未反応なSiが残っているため、本来不要な、絶縁膜
上にもチタンシリサイドが形成されてしまった。（第３
図） この事を従来の工程を追って説明すると、まずSi基板
301にCVD（気相成長法）によって酸化膜（SiO2）302を
全面に形成し、フォトエッチによって開孔部を設け選択
的にSi基板を露出させる。
さらに、チタンを全面にスパッタし、熱処理によっ
て、該Si基板上にチタンシリサイド303酸化膜上にTiN
（窒化チタン）を形成し、エッチングによってTiN（窒
化チタン）を取り除く。以上が従来の工程である。
て、該Si基板上にチタンシリサイド303酸化膜上にTiN
（窒化チタン）を形成し、エッチングによってTiN（窒
化チタン）を取り除く。以上が従来の工程である。
しかし、前述の従来技術では、酸化膜の膜質が不十分
であり、本来不要な酸化膜上にも、チタンシリサイドが
形成されてしまうという課題点があった。
であり、本来不要な酸化膜上にも、チタンシリサイドが
形成されてしまうという課題点があった。
そこで本発明はこのような課題点を解決するもので、
その目的とするところは、酸化膜形成後、該酸化膜を酸
素プラズマで酸化することによってより良質な酸化膜を
提供するところにある。
その目的とするところは、酸化膜形成後、該酸化膜を酸
素プラズマで酸化することによってより良質な酸化膜を
提供するところにある。
本発明の半導体装置の製造方法は、半導体基板上にシ
リコン酸化膜を形成する工程、前記シリコン酸化膜に対
して酸素プラズマ処理を施すことにより、後記チタンシ
リサイドを形成する工程において前記シリコン酸化膜上
にチタンシリサイドが形成されることを防止する工程、
前記シリコン酸化膜を選択的に除去し、前記半導体基板
の一部を露出させる工程、前記半導体基板上にチタン膜
を形成する工程、前記半導体基板を窒素雰囲気中で熱処
理することによって、前記露出している前記半導体基板
上にチタンシリサイドを形成すると同時に、前記シリコ
ン酸化膜上に窒化チタン膜を形成する工程、前記窒化チ
タン膜を除去する工程、を有することを特徴とする。
リコン酸化膜を形成する工程、前記シリコン酸化膜に対
して酸素プラズマ処理を施すことにより、後記チタンシ
リサイドを形成する工程において前記シリコン酸化膜上
にチタンシリサイドが形成されることを防止する工程、
前記シリコン酸化膜を選択的に除去し、前記半導体基板
の一部を露出させる工程、前記半導体基板上にチタン膜
を形成する工程、前記半導体基板を窒素雰囲気中で熱処
理することによって、前記露出している前記半導体基板
上にチタンシリサイドを形成すると同時に、前記シリコ
ン酸化膜上に窒化チタン膜を形成する工程、前記窒化チ
タン膜を除去する工程、を有することを特徴とする。
本発明の上記の構成によれば、絶縁膜を形成した後、
該絶縁膜を酸素プラズマ処理で酸化することによって、
より膜質の安定した半導体装置を構成できる。
該絶縁膜を酸素プラズマ処理で酸化することによって、
より膜質の安定した半導体装置を構成できる。
本発明の半導体装置は、第１図に示される構造をして
いる。
いる。
101はSi基板、102は絶縁膜の二酸化ケイ素（SiO2）、
103はチタンシリサイドである。
103はチタンシリサイドである。
以下詳細は工程を追いながら説明していく。（第２図
（ａ）〜（ｆ）） まず、Si基板201の表面全体に絶縁膜としてCVD（気相
成長法）によって酸化膜（二酸化ケイ素）202を200Å形
成する。（第２図（ａ）） 次いで、該酸化膜を酸素プラズマ処理203で酸化す
る。（第２図（ｂ））このとき、酸素プラズマ処理は、
酸素の流量100SCCM 0.25torr RF:250W 100℃ 30秒
の条件下で行なう。
（ａ）〜（ｆ）） まず、Si基板201の表面全体に絶縁膜としてCVD（気相
成長法）によって酸化膜（二酸化ケイ素）202を200Å形
成する。（第２図（ａ）） 次いで、該酸化膜を酸素プラズマ処理203で酸化す
る。（第２図（ｂ））このとき、酸素プラズマ処理は、
酸素の流量100SCCM 0.25torr RF:250W 100℃ 30秒
の条件下で行なう。
こうして形成された、該酸化膜をフォトエッチによっ
て開孔部を設け、選択的にSi基板を露出させる。（第２
図（ｃ）） 続いて、アルゴン雰囲気中でスパッタリングを行な
い、全面にチタン膜204を得る。このとき、基板温度は3
00℃とし、膜厚600Åのチタン層を得る。（第２図
（ｄ）） 次に、該チタン層を窒素雰囲気中で800℃、30秒の条
件下で熱処理を行なうことによってSi基板上のチタン膜
はチタンシリサイド205になり、このとき酸化膜上のチ
タン膜はTiN（窒化チタン）206が形成される。（第２図
（ｅ）） さらに、アンモニアと過酸化水素の混合液によって酸
化膜上のTiN（窒化チタン）をエッチングする。（第２
図（ｆ）） 上述の工程を経て、できあがった本発明半導体装置
は、従来の半導体装置に比べると、酸化膜を形成した
後、該酸化膜を、酸素プラズマ処理により、酸化膜上未
反応なSiを酸化することができ、該酸化膜の膜質が安定
するため、チタンシリサイドを形成する工程において、
本来不要な、酸化膜上にチタンシリサイドが形成されて
しまうことを防止することができ、Si基板上のみにチタ
ンシリサイドを形成できる。
て開孔部を設け、選択的にSi基板を露出させる。（第２
図（ｃ）） 続いて、アルゴン雰囲気中でスパッタリングを行な
い、全面にチタン膜204を得る。このとき、基板温度は3
00℃とし、膜厚600Åのチタン層を得る。（第２図
（ｄ）） 次に、該チタン層を窒素雰囲気中で800℃、30秒の条
件下で熱処理を行なうことによってSi基板上のチタン膜
はチタンシリサイド205になり、このとき酸化膜上のチ
タン膜はTiN（窒化チタン）206が形成される。（第２図
（ｅ）） さらに、アンモニアと過酸化水素の混合液によって酸
化膜上のTiN（窒化チタン）をエッチングする。（第２
図（ｆ）） 上述の工程を経て、できあがった本発明半導体装置
は、従来の半導体装置に比べると、酸化膜を形成した
後、該酸化膜を、酸素プラズマ処理により、酸化膜上未
反応なSiを酸化することができ、該酸化膜の膜質が安定
するため、チタンシリサイドを形成する工程において、
本来不要な、酸化膜上にチタンシリサイドが形成されて
しまうことを防止することができ、Si基板上のみにチタ
ンシリサイドを形成できる。
以上述べた、本発明によれば、従来の酸化膜に比べ
て、該酸化膜を酸素プラズマ処理することによって、該
酸化膜の膜質を安定させ、本来不要な酸化膜上にチタン
シリサイドが形成されてしまうことを防止することがで
き、より信頼性のすぐれた半導体装置を提供できる。
て、該酸化膜を酸素プラズマ処理することによって、該
酸化膜の膜質を安定させ、本来不要な酸化膜上にチタン
シリサイドが形成されてしまうことを防止することがで
き、より信頼性のすぐれた半導体装置を提供できる。
第１図は、本発明の半導体装置を示す、主要断面図。 第２図（ａ）〜（ｆ）は、本発明の半導体装置の製造工
程の断面図。 第３図は、従来の半導体装置の断面図。 101、201、301……Si基板 102、202、302……二酸化ケイ素 203……酸素プラズマ 204……チタン 103、205、303……チタンシリサイド 206……窒化チタン
程の断面図。 第３図は、従来の半導体装置の断面図。 101、201、301……Si基板 102、202、302……二酸化ケイ素 203……酸素プラズマ 204……チタン 103、205、303……チタンシリサイド 206……窒化チタン
Claims (1)
- 【請求項１】半導体基板上にシリコン酸化膜を形成する
工程、 前記シリコン酸化膜に対して酸素プラズマ処理を施すこ
とにより、後記チタンシリサイドを形成する工程におい
て前記シリコン酸化膜上にチタンシリサイドが形成され
ることを防止する工程、 前記シリコン酸化膜を選択的に除去し、前記半導体基板
の一部を露出させる工程、 前記半導体基板上にチタン膜を形成する工程、 前記半導体基板を窒素雰囲気中で熱処理することによっ
て、前記露出している前記半導体基板上にチタンシリサ
イドを形成すると同時に、前記シリコン酸化膜上に窒化
チタン膜を形成する工程、 前記窒化チタン膜を除去する工程、 を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29461289A JP2906489B2 (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29461289A JP2906489B2 (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03155128A JPH03155128A (ja) | 1991-07-03 |
| JP2906489B2 true JP2906489B2 (ja) | 1999-06-21 |
Family
ID=17810013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29461289A Expired - Lifetime JP2906489B2 (ja) | 1989-11-13 | 1989-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906489B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100670744B1 (ko) * | 2000-06-30 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 소자의 실리사이드막 형성 방법 |
| KR100391992B1 (ko) * | 2000-12-08 | 2003-07-22 | 삼성전자주식회사 | 저유전율 층간절연막을 가지는 반도체 장치 형성 방법 |
| US8344378B2 (en) | 2009-06-26 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and method for manufacturing the same |
-
1989
- 1989-11-13 JP JP29461289A patent/JP2906489B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03155128A (ja) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JPH0563011B2 (ja) | ||
| JP2906489B2 (ja) | 半導体装置の製造方法 | |
| JP2002026021A (ja) | 半導体装置のメタルパターンの形成方法 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| JP2906491B2 (ja) | 半導体装置の製造方法 | |
| JPH1126397A (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JP2906490B2 (ja) | 半導体装置の製造方法 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPH0682641B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05308057A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH05291179A (ja) | 半導体装置の製造方法 | |
| JPH07297146A (ja) | コンタクト形成方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08195360A (ja) | 半導体装置の製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JP3024232B2 (ja) | 電界効果トランジスタの製造方法 | |
| KR0179826B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JP2555754B2 (ja) | 薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100402 |