JPH05129227A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05129227A JPH05129227A JP28777491A JP28777491A JPH05129227A JP H05129227 A JPH05129227 A JP H05129227A JP 28777491 A JP28777491 A JP 28777491A JP 28777491 A JP28777491 A JP 28777491A JP H05129227 A JPH05129227 A JP H05129227A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- deposited
- refractory metal
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体装置の配線形成工程において、優れたバ
リアメタルを形成してから、金属によるコンタクトホー
ル内の良好な埋め込みを実現する。 【構成】半導体基板１０１上に、高融点金属のシリサイ
ド１０３を形成した後、層間絶縁膜１０６、コンタクト
ホール１０５を形成する。ここで、酸素プラズマ処理に
より、コンタクトホールの底で露出しているチタンシリ
サイドの表面に、バリアメタルになる酸化チタン層１０
４を形成する。密着層となるタングステン膜１０７をス
パッタリング法で堆積してから、化学気相反応法でタン
グステン膜１０８を堆積する。そして、コンタクトホー
ル内以外の領域にあるタングステンを除去してから、ア
ルミ銅・合金膜１０９を堆積、パターニングして配線が
完成する。
リアメタルを形成してから、金属によるコンタクトホー
ル内の良好な埋め込みを実現する。 【構成】半導体基板１０１上に、高融点金属のシリサイ
ド１０３を形成した後、層間絶縁膜１０６、コンタクト
ホール１０５を形成する。ここで、酸素プラズマ処理に
より、コンタクトホールの底で露出しているチタンシリ
サイドの表面に、バリアメタルになる酸化チタン層１０
４を形成する。密着層となるタングステン膜１０７をス
パッタリング法で堆積してから、化学気相反応法でタン
グステン膜１０８を堆積する。そして、コンタクトホー
ル内以外の領域にあるタングステンを除去してから、ア
ルミ銅・合金膜１０９を堆積、パターニングして配線が
完成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における配
線の形成方法に関する。
線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法では、図２
に示すように、シリコン基板２０１上にチタンシリサイ
ド層２０３を形成した後、層間絶縁膜２０６を堆積して
コンタクトホールを開孔し、バリアメタルであり、同時
に密着層である窒化チタン膜２０７をスパッタリング法
で堆積して、化学気相反応法によってタングステン層２
０８を堆積する。その後、コンタクトホール内以外の領
域にあるタングステンを除去した後、アルミ・銅合金膜
２０９を堆積し、パターニングしていた。
に示すように、シリコン基板２０１上にチタンシリサイ
ド層２０３を形成した後、層間絶縁膜２０６を堆積して
コンタクトホールを開孔し、バリアメタルであり、同時
に密着層である窒化チタン膜２０７をスパッタリング法
で堆積して、化学気相反応法によってタングステン層２
０８を堆積する。その後、コンタクトホール内以外の領
域にあるタングステンを除去した後、アルミ・銅合金膜
２０９を堆積し、パターニングしていた。
【０００３】
【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法では、コンタクトホール内における密着
層たる窒化チタンの被覆性が十分でないために、コンタ
クトホール内におけるタングステンの形状が悪影響を受
け、最悪の場合、空孔が発生する問題を有していた。同
時に、密着層たる窒化チタンが薄い領域から、タングス
テンやアルミ等がシリコン基板中に侵入する問題も有し
ていた。更に、スパッタリング法で堆積した窒化チタン
膜には多数の異物が存在するという問題も有していた。
装置の製造方法では、コンタクトホール内における密着
層たる窒化チタンの被覆性が十分でないために、コンタ
クトホール内におけるタングステンの形状が悪影響を受
け、最悪の場合、空孔が発生する問題を有していた。同
時に、密着層たる窒化チタンが薄い領域から、タングス
テンやアルミ等がシリコン基板中に侵入する問題も有し
ていた。更に、スパッタリング法で堆積した窒化チタン
膜には多数の異物が存在するという問題も有していた。
【０００４】そこで、本発明はこれらの問題を解決する
もので、その目的とするところは、チタンシリサイド上
に層間絶縁膜、コンタクトホールを形成し、この後、酸
素プラズマによってコンタクトホールの底で露出されて
いるチタンシリサイドの表面を酸化し、バリアメタルと
なる酸化チタン層を形成する。その後、段差被覆性に優
れ、異物の少ないタングステン膜を、スパッタリング法
で密着層として形成し、コンタクトホール内のタングス
テンの形状を改善することにより、高信頼性、高歩留り
を実現できる配線を有する半導体装置の製造方法を提供
するところにある。
もので、その目的とするところは、チタンシリサイド上
に層間絶縁膜、コンタクトホールを形成し、この後、酸
素プラズマによってコンタクトホールの底で露出されて
いるチタンシリサイドの表面を酸化し、バリアメタルと
なる酸化チタン層を形成する。その後、段差被覆性に優
れ、異物の少ないタングステン膜を、スパッタリング法
で密着層として形成し、コンタクトホール内のタングス
テンの形状を改善することにより、高信頼性、高歩留り
を実現できる配線を有する半導体装置の製造方法を提供
するところにある。
【０００５】
【課題を解決するための手段】本発明は、半導体基板表
面に、第１の高融点金属と前記半導体基板を構成する半
導体との化合物層を形成する工程、前記半導体基板の上
方に層間絶縁膜を形成する工程、前記層間絶縁膜を窓明
けしてコンタクトホールを形成する工程、前記コンタク
トホールを通じて露出している前記化合物表面を、酸素
プラズマ処理により、前記第１の高融点金属の酸化物層
を形成する工程前記コンタクトホールの内面及び前記層
間絶縁膜上に第２の高融点金属を堆積する工程、前記第
２の高融点金属上に、気相化学反応法により前記コンタ
クトホールの半径より大きい膜厚を持つ第３の高融点金
属を堆積する工程、前記コンタクトホール以外の領域に
ある前記第３の高融点金属を、除去する工程、前記第３
の高融点金属上、及び前記層間絶縁膜の上方に低抵抗金
属を堆積する工程、よりなることを特徴とする。
面に、第１の高融点金属と前記半導体基板を構成する半
導体との化合物層を形成する工程、前記半導体基板の上
方に層間絶縁膜を形成する工程、前記層間絶縁膜を窓明
けしてコンタクトホールを形成する工程、前記コンタク
トホールを通じて露出している前記化合物表面を、酸素
プラズマ処理により、前記第１の高融点金属の酸化物層
を形成する工程前記コンタクトホールの内面及び前記層
間絶縁膜上に第２の高融点金属を堆積する工程、前記第
２の高融点金属上に、気相化学反応法により前記コンタ
クトホールの半径より大きい膜厚を持つ第３の高融点金
属を堆積する工程、前記コンタクトホール以外の領域に
ある前記第３の高融点金属を、除去する工程、前記第３
の高融点金属上、及び前記層間絶縁膜の上方に低抵抗金
属を堆積する工程、よりなることを特徴とする。
【０００６】
【実施例】次に、本発明である半導体装置の製造方法の
実施例を、その工程断面図である図１（ａ）〜図１
（ｄ）を参照して説明する。
実施例を、その工程断面図である図１（ａ）〜図１
（ｄ）を参照して説明する。
【０００７】まず、図１（ａ）に示すように、素子分離
のための熱酸化膜１０２が形成されているシリコン基板
１０１と熱酸化膜１０２上に、スパッタリング法により
チタン膜（図示せず）を堆積し、窒素ガス雰囲気中でハ
ロゲンランプにより約７５０度で熱処理してチタンシリ
サイド層１０３を形成する。ここで、チタンシリサイド
層１０３はシリコン基板１０１の表面にのみ選択的に形
成され、熱酸化膜１０２上には形成されない。その後、
過酸化水素とアンモニアの混合液で前記チタン膜を除去
する。この混合液では、チタンシリサイド層１０３は除
去されない。
のための熱酸化膜１０２が形成されているシリコン基板
１０１と熱酸化膜１０２上に、スパッタリング法により
チタン膜（図示せず）を堆積し、窒素ガス雰囲気中でハ
ロゲンランプにより約７５０度で熱処理してチタンシリ
サイド層１０３を形成する。ここで、チタンシリサイド
層１０３はシリコン基板１０１の表面にのみ選択的に形
成され、熱酸化膜１０２上には形成されない。その後、
過酸化水素とアンモニアの混合液で前記チタン膜を除去
する。この混合液では、チタンシリサイド層１０３は除
去されない。
【０００８】次に、図１（ｂ）に示すように、チタンシ
リサイド層１０３上に、化学気相反応法により絶縁膜で
ある二酸化シリコン膜１０６を堆積する。膜厚は、後の
工程で形成する配線の容量が十分小さくなるように、十
分厚くする。そして、後で説明するアルミ・銅合金膜１
０９が、シリコン基板１０１と電気的接触をとるための
コンタクトホール１０５を開孔する。続いて、コンタク
トホール１０５の底で露出されているチタンシリサイド
層１０３の表面を、酸素プラズマにさらすことにより、
このチタンシリサイド層１０３上に酸化チタン層１０４
を形成する。ちょうど、二酸化シリコン膜１０６がマス
クになって、二酸化シリコン膜１０６の下にあるチタン
シリサイド層１０３上には酸化チタン層は形成されな
い。ここで、酸素プラズマ生成条件は次の通りである。
酸素圧力は０．３ｔｏｒｒ、印加電力は２００Ｗ、チタ
ンシリサイド層１０３を酸素プラズマ中に置く時間は３
０秒である。この様に形成された酸化チタン層１０４の
膜厚は、１００∂前後である。この酸化チタン層１０４
は優れたバリアメタルであり、シリコン基板１０１と酸
化チタン層１０４より上方に堆積される金属膜との拡散
を防止できる。
リサイド層１０３上に、化学気相反応法により絶縁膜で
ある二酸化シリコン膜１０６を堆積する。膜厚は、後の
工程で形成する配線の容量が十分小さくなるように、十
分厚くする。そして、後で説明するアルミ・銅合金膜１
０９が、シリコン基板１０１と電気的接触をとるための
コンタクトホール１０５を開孔する。続いて、コンタク
トホール１０５の底で露出されているチタンシリサイド
層１０３の表面を、酸素プラズマにさらすことにより、
このチタンシリサイド層１０３上に酸化チタン層１０４
を形成する。ちょうど、二酸化シリコン膜１０６がマス
クになって、二酸化シリコン膜１０６の下にあるチタン
シリサイド層１０３上には酸化チタン層は形成されな
い。ここで、酸素プラズマ生成条件は次の通りである。
酸素圧力は０．３ｔｏｒｒ、印加電力は２００Ｗ、チタ
ンシリサイド層１０３を酸素プラズマ中に置く時間は３
０秒である。この様に形成された酸化チタン層１０４の
膜厚は、１００∂前後である。この酸化チタン層１０４
は優れたバリアメタルであり、シリコン基板１０１と酸
化チタン層１０４より上方に堆積される金属膜との拡散
を防止できる。
【０００９】次に、図１（ｃ）に示すように、密着層と
なるタングステン膜１０７をスパッタリング法で二酸化
シリコン膜１０６上とコンタクトホール１０５内部に堆
積する。従来は密着層として窒化チタン膜を反応性スパ
ッタリング法により堆積していたが、この窒化チタンで
は十分な被覆性がコンタクトホール１０５内で実現でき
ず、更に堆積中に多数の異物が発生する問題を有してい
た。これと反対に、タングステン膜１０７はコンタクト
ホール１０５内でも十分な段差被覆性が実現でき、異物
発生の問題もない。
なるタングステン膜１０７をスパッタリング法で二酸化
シリコン膜１０６上とコンタクトホール１０５内部に堆
積する。従来は密着層として窒化チタン膜を反応性スパ
ッタリング法により堆積していたが、この窒化チタンで
は十分な被覆性がコンタクトホール１０５内で実現でき
ず、更に堆積中に多数の異物が発生する問題を有してい
た。これと反対に、タングステン膜１０７はコンタクト
ホール１０５内でも十分な段差被覆性が実現でき、異物
発生の問題もない。
【００１０】次に、図１（ｄ）に示すように、６弗化タ
ングステンと水素ガスを用いた化学気相反応法でタング
ステン膜１０８を、密着層用のタングステン膜１０７上
の全面に堆積する。タングステン膜１０８の膜厚は、コ
ンタクトホール１０５の半径よりは厚くする。その後、
ＳＦ6を含むガスによりコンタクトホール１０５内のタ
ングステン１０８以外はエッチバック法により除去す
る。この際、密着用タングステン膜１０７も除去される
が、完全に除去しなくても問題ない。そして、低抵抗金
属であるアルミ・銅合金１０９をスパッタリング法で堆
積し、フォトリソ技術及びエッチング技術により所望の
パターンにパターニングする。前述のように、酸化チタ
ン層１０４は、優れたバリアメタルであるが、膜厚が約
１００∂と、非常に薄いので、アルミ・銅合金膜１０９
とシリコン基板１０１間の接触抵抗は十分低く抑えるこ
とが出来る。又、密着層１０７のコンタクトホール１０
５内の被覆性が良いので、二酸化シリコンとの密着性に
劣る化学気相反応法で堆積したタングステン層１０８の
膜剥がれを防止することが出来る。
ングステンと水素ガスを用いた化学気相反応法でタング
ステン膜１０８を、密着層用のタングステン膜１０７上
の全面に堆積する。タングステン膜１０８の膜厚は、コ
ンタクトホール１０５の半径よりは厚くする。その後、
ＳＦ6を含むガスによりコンタクトホール１０５内のタ
ングステン１０８以外はエッチバック法により除去す
る。この際、密着用タングステン膜１０７も除去される
が、完全に除去しなくても問題ない。そして、低抵抗金
属であるアルミ・銅合金１０９をスパッタリング法で堆
積し、フォトリソ技術及びエッチング技術により所望の
パターンにパターニングする。前述のように、酸化チタ
ン層１０４は、優れたバリアメタルであるが、膜厚が約
１００∂と、非常に薄いので、アルミ・銅合金膜１０９
とシリコン基板１０１間の接触抵抗は十分低く抑えるこ
とが出来る。又、密着層１０７のコンタクトホール１０
５内の被覆性が良いので、二酸化シリコンとの密着性に
劣る化学気相反応法で堆積したタングステン層１０８の
膜剥がれを防止することが出来る。
【００１１】
【発明の効果】以上述べた本発明によれば、優れたバリ
アメタルを形成でき、同時に膜剥がれが発生しないコン
タクトホール埋め込み材を得ることもできるため、優れ
た配線膜を形成できる。
アメタルを形成でき、同時に膜剥がれが発生しないコン
タクトホール埋め込み材を得ることもできるため、優れ
た配線膜を形成できる。
【図１】本発明の半導体装置の製造方法の一実施例を示
す工程断面図である。
す工程断面図である。
【図２】従来の製造方法にしたがって製造された半導体
装置の断面図である。
装置の断面図である。
１０１、２０１ シリコン基板 １０２、２０２ シリコン酸化膜 １０３、２０３ チタンシリサイド層 １０４ 酸化チタン層 １０５ コンタクトホール １０６、２０６ シリコン酸化膜 １０７、 密着用タングステン膜 ２０７ 密着用窒化チタン膜 １０８、２０８ タングステン膜 １０９、２０９ アルミ・銅合金 ２１０ 空孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ 7353−4Ｍ
Claims (1)
- 【請求項１】半導体基板表面に、第１の高融点金属と前
記半導体基板を構成する半導体との化合物層を形成する
工程、 前記半導体基板の上方に層間絶縁膜を形成する工程、 前記層間絶縁膜を窓明けしてコンタクトホールを形成す
る工程、 前記コンタクトホールを通じて露出している前記化合物
表面を、酸素プラズマ処理により、前記第１の高融点金
属の酸化物層を形成する工程 前記コンタクトホールの内面及び前記層間絶縁膜上に第
２の高融点金属を堆積する工程、 前記第２の高融点金属上に、気相化学反応法により前記
コンタクトホールの半径より大きい膜厚を持つ第３の高
融点金属を堆積する工程、 前記コンタクトホール以外の領域にある前記第３の高融
点金属を、除去する工程、 前記第３の高融点金属上、及び前記層間絶縁膜の上方に
低抵抗金属を堆積する工程、 よりなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777491A JPH05129227A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777491A JPH05129227A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129227A true JPH05129227A (ja) | 1993-05-25 |
Family
ID=17721578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28777491A Pending JPH05129227A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129227A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475907B1 (en) * | 1999-04-20 | 2002-11-05 | Nec Corporation | Semiconductor device having a barrier metal layer and method for manufacturing the same |
| WO2004013377A1 (en) * | 2002-08-02 | 2004-02-12 | Korea Research Institute Of Chemical Technology | Method for preparation of aluminum oxide thin film |
| KR100436057B1 (ko) * | 1997-12-30 | 2004-12-17 | 주식회사 하이닉스반도체 | 반도체 장치의 고유전체 캐패시터 제조방법 |
-
1991
- 1991-11-01 JP JP28777491A patent/JPH05129227A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100436057B1 (ko) * | 1997-12-30 | 2004-12-17 | 주식회사 하이닉스반도체 | 반도체 장치의 고유전체 캐패시터 제조방법 |
| US6475907B1 (en) * | 1999-04-20 | 2002-11-05 | Nec Corporation | Semiconductor device having a barrier metal layer and method for manufacturing the same |
| WO2004013377A1 (en) * | 2002-08-02 | 2004-02-12 | Korea Research Institute Of Chemical Technology | Method for preparation of aluminum oxide thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670420A (en) | Method of forming metal interconnection layer of semiconductor device | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| JPS6190445A (ja) | 半導体装置 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH0513364A (ja) | 半導体素子の製造方法 | |
| JPH05129222A (ja) | 半導体装置の製造方法 | |
| JPH03256330A (ja) | 半導体装置の製造方法 |