JPH05129222A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05129222A JPH05129222A JP28777291A JP28777291A JPH05129222A JP H05129222 A JPH05129222 A JP H05129222A JP 28777291 A JP28777291 A JP 28777291A JP 28777291 A JP28777291 A JP 28777291A JP H05129222 A JPH05129222 A JP H05129222A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- oxide film
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】半導体装置の配線形成工程において、異物発生
の少ない単純な工程により、優れたバリアメタルを形成
する。 【構成】半導体基板１０１の上方に、高融点金属膜１０
４を堆積した後、酸素プラズマによって前記高融点金属
膜表面にバリアメタルである高融点金属の酸化膜１０５
を形成する。その後、低抵抗の金属膜１０６を堆積、パ
ターニングして、配線が完成する。
の少ない単純な工程により、優れたバリアメタルを形成
する。 【構成】半導体基板１０１の上方に、高融点金属膜１０
４を堆積した後、酸素プラズマによって前記高融点金属
膜表面にバリアメタルである高融点金属の酸化膜１０５
を形成する。その後、低抵抗の金属膜１０６を堆積、パ
ターニングして、配線が完成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置における配
線の形成方法に関する。
線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法では、図２
（ａ）に示すようにシリコン基板２０１上に層間絶縁膜
２０２を堆積した後、コンタクトホール２０３を開口
し、次に図２（ｂ）に示すように、スパッタリング法に
よりチタン膜２０４を堆積し、続いて反応性スパッタリ
ング法により、バリアメタルである窒化チタン膜２０５
を連続して堆積する。そして低抵抗金属膜であるアルミ
・銅合金を堆積し、所望のパターンにパターニングして
いた。
（ａ）に示すようにシリコン基板２０１上に層間絶縁膜
２０２を堆積した後、コンタクトホール２０３を開口
し、次に図２（ｂ）に示すように、スパッタリング法に
よりチタン膜２０４を堆積し、続いて反応性スパッタリ
ング法により、バリアメタルである窒化チタン膜２０５
を連続して堆積する。そして低抵抗金属膜であるアルミ
・銅合金を堆積し、所望のパターンにパターニングして
いた。
【０００３】
【発明が解決しようとする課題】しかし、従来の半導体
装置の製造方法では、第１に、窒化チタン膜を堆積する
際に異物が発生しやすく、半導体装置の歩留りを低下さ
せる問題を有していた。第２に、窒化チタンのバリアメ
タルとしての能力が十分でなく、容易にアルミ・銅合金
がチタン、窒化チタン層を突き破ってシリコン基板中へ
侵入し、シリコン基板中に形成されているｐｎ接合を破
壊する問題も有していた。
装置の製造方法では、第１に、窒化チタン膜を堆積する
際に異物が発生しやすく、半導体装置の歩留りを低下さ
せる問題を有していた。第２に、窒化チタンのバリアメ
タルとしての能力が十分でなく、容易にアルミ・銅合金
がチタン、窒化チタン層を突き破ってシリコン基板中へ
侵入し、シリコン基板中に形成されているｐｎ接合を破
壊する問題も有していた。
【０００４】そこで、本発明はこれらの問題を解決する
もので、その目的とするところは、コンタクトホール開
口後、チタン膜だけを堆積し、前記チタン膜の表面上に
酸素プラズマによって酸化チタン膜を形成した後、低抵
抗金属膜を堆積・パターニングすることにより、高信頼
性、高歩留りを実現できる配線を有する半導体装置の製
造方法を提供するところにある。
もので、その目的とするところは、コンタクトホール開
口後、チタン膜だけを堆積し、前記チタン膜の表面上に
酸素プラズマによって酸化チタン膜を形成した後、低抵
抗金属膜を堆積・パターニングすることにより、高信頼
性、高歩留りを実現できる配線を有する半導体装置の製
造方法を提供するところにある。
【０００５】
【課題を解決するための手段】本発明は、半導体基板の
上方に層間絶縁膜を形成する工程、前記層間絶縁膜を窓
明けしてコンタクトホールを形成する工程、前記コンタ
クトホールの内面及び前記層間絶縁膜上に高融点金属を
堆積する工程、酸素プラズマにより、前記高融点金属膜
表面に金属酸化膜を形成する工程、前記金属酸化膜上
に、低抵抗の金属膜を堆積する工程、より成ることを特
徴とする。
上方に層間絶縁膜を形成する工程、前記層間絶縁膜を窓
明けしてコンタクトホールを形成する工程、前記コンタ
クトホールの内面及び前記層間絶縁膜上に高融点金属を
堆積する工程、酸素プラズマにより、前記高融点金属膜
表面に金属酸化膜を形成する工程、前記金属酸化膜上
に、低抵抗の金属膜を堆積する工程、より成ることを特
徴とする。
【０００６】
【実施例】次に本発明である半導体装置の製造方法の実
施例を、その工程断面図である図１（ａ）〜図１（ｄ）
を参照して説明する。
施例を、その工程断面図である図１（ａ）〜図１（ｄ）
を参照して説明する。
【０００７】まず、図１（ａ）に示すように、シリコン
基板１０１の表面には拡散層等の半導体領域（図示せ
ず）が形成されており、これらの半導体領域とシリコン
基板１０１の表面側に形成される電極配線層とを絶縁分
離するために、シリコン基板１０１の表面上には厚さ５
０００Å前後の層間絶縁膜となるシリコン酸化膜１０２
が化学気相成長法により形成される。シリコン酸化膜１
０２のコンタクト予定領域には、エッチングによりコン
タクトホール１０３が形成され、その底面で、シリコン
基板１０１のコンタクト予定領域は窓明けされた状態に
なる。
基板１０１の表面には拡散層等の半導体領域（図示せ
ず）が形成されており、これらの半導体領域とシリコン
基板１０１の表面側に形成される電極配線層とを絶縁分
離するために、シリコン基板１０１の表面上には厚さ５
０００Å前後の層間絶縁膜となるシリコン酸化膜１０２
が化学気相成長法により形成される。シリコン酸化膜１
０２のコンタクト予定領域には、エッチングによりコン
タクトホール１０３が形成され、その底面で、シリコン
基板１０１のコンタクト予定領域は窓明けされた状態に
なる。
【０００８】次に、図１（ｂ）に示すように、コンタク
トホール１０３の内面及びシリコン酸化膜１０２の表面
上に、後述するアルミ合金膜１０６とシリコン基板１０
１及びシリコン酸化膜１０２との相互拡散を防止するバ
リアメタルを形成するために必要なチタン膜１０４を、
スパッタリング法で堆積する。ここでターゲットは純チ
タン、雰囲気ガスにはアルゴンを用い、ターゲットに直
流電圧を印加した。
トホール１０３の内面及びシリコン酸化膜１０２の表面
上に、後述するアルミ合金膜１０６とシリコン基板１０
１及びシリコン酸化膜１０２との相互拡散を防止するバ
リアメタルを形成するために必要なチタン膜１０４を、
スパッタリング法で堆積する。ここでターゲットは純チ
タン、雰囲気ガスにはアルゴンを用い、ターゲットに直
流電圧を印加した。
【０００９】チタン膜１０４の膜厚が１０００Åとなる
ように、ターゲットへ投入する電力と、スパッタリング
時間を設定した。但し、チタン膜１０４の膜厚は必ずし
も１０００Åにこだわる必要はなく、最低３００Å前後
あればよい。なお、シリコン基板１０１とチタン膜１０
４との接触抵抗は、両者の界面にチタンシリサイドが形
成されるため、十分低い。ここで、従来のようにチタン
膜１０４上にバリアメタルとして別の膜、例えば窒化チ
タン膜等を堆積させる必要はない。この様に、本発明に
よればバリアメタル堆積工程を省略できる。一般にバリ
アメタルとして反応性スパッタリング法によって堆積し
た窒化チタン膜が使用されているが、この窒化チタン膜
は多数の異物が膜中に存在するという問題を有してい
る。この様な異物を容易に含有させやすい膜を省略する
ことで、異物による半導体装置の歩留り低下を防止する
ことが出来る。
ように、ターゲットへ投入する電力と、スパッタリング
時間を設定した。但し、チタン膜１０４の膜厚は必ずし
も１０００Åにこだわる必要はなく、最低３００Å前後
あればよい。なお、シリコン基板１０１とチタン膜１０
４との接触抵抗は、両者の界面にチタンシリサイドが形
成されるため、十分低い。ここで、従来のようにチタン
膜１０４上にバリアメタルとして別の膜、例えば窒化チ
タン膜等を堆積させる必要はない。この様に、本発明に
よればバリアメタル堆積工程を省略できる。一般にバリ
アメタルとして反応性スパッタリング法によって堆積し
た窒化チタン膜が使用されているが、この窒化チタン膜
は多数の異物が膜中に存在するという問題を有してい
る。この様な異物を容易に含有させやすい膜を省略する
ことで、異物による半導体装置の歩留り低下を防止する
ことが出来る。
【００１０】次に、図１（ｃ）に示すように、チタン膜
１０４を酸素プラズマ雰囲気中に置くことにより、酸化
チタン膜１０５を１００∂前後形成する。この酸化チタ
ン膜１０５は非常に優れたバリアメタルであり、後述す
るアルミ合金膜１０６を堆積してから、５００Ｃの熱処
理を行ってもシリコン基板１０１へのアルミスパイクは
形成されず、シリコン基板１０１中に形成されているｐ
ｎ接合が破壊されることはない。一方、酸化チタン膜１
０４自身の抵抗率は比較的高いが、膜厚が１００∂前後
と薄いため、酸化チタン膜１０４によるコンタクト抵
抗、すなわちシリコン基板１０１とアルミ・銅合金１０
６間の接触抵抗の増加は観察されない。ここで、酸化チ
タン膜１０４を形成するための酸素プラズマを発生させ
るための条件は次の通りである。酸素圧力は０．３０ｔ
ｏｒｒ、印加電力は２００Ｗ、この条件で発生した酸素
プラズマにチタン膜１０４をさらす時間は３０秒であ
る。ただし、これらの酸素プラズマ発生条件は厳密に守
られる必要はない。たとえば、チタン膜１０４を６０秒
間酸素プラズマにさらしても、酸化チタン膜１０５は１
００∂前後であり、酸素プラズマにさらす時間を長くし
ても、酸化チタン膜１０５の膜厚は厚くならない。逆に
酸素プラズマにさらす時間を１５秒に短くしても、酸化
チタン膜１０５の膜厚は１００∂得られる。この様に、
酸素プラズマの条件の変動可能な範囲はかなり大きく、
酸化チタン膜１０５の膜厚を１００∂前後に再現させる
ことは非常に容易である。
１０４を酸素プラズマ雰囲気中に置くことにより、酸化
チタン膜１０５を１００∂前後形成する。この酸化チタ
ン膜１０５は非常に優れたバリアメタルであり、後述す
るアルミ合金膜１０６を堆積してから、５００Ｃの熱処
理を行ってもシリコン基板１０１へのアルミスパイクは
形成されず、シリコン基板１０１中に形成されているｐ
ｎ接合が破壊されることはない。一方、酸化チタン膜１
０４自身の抵抗率は比較的高いが、膜厚が１００∂前後
と薄いため、酸化チタン膜１０４によるコンタクト抵
抗、すなわちシリコン基板１０１とアルミ・銅合金１０
６間の接触抵抗の増加は観察されない。ここで、酸化チ
タン膜１０４を形成するための酸素プラズマを発生させ
るための条件は次の通りである。酸素圧力は０．３０ｔ
ｏｒｒ、印加電力は２００Ｗ、この条件で発生した酸素
プラズマにチタン膜１０４をさらす時間は３０秒であ
る。ただし、これらの酸素プラズマ発生条件は厳密に守
られる必要はない。たとえば、チタン膜１０４を６０秒
間酸素プラズマにさらしても、酸化チタン膜１０５は１
００∂前後であり、酸素プラズマにさらす時間を長くし
ても、酸化チタン膜１０５の膜厚は厚くならない。逆に
酸素プラズマにさらす時間を１５秒に短くしても、酸化
チタン膜１０５の膜厚は１００∂得られる。この様に、
酸素プラズマの条件の変動可能な範囲はかなり大きく、
酸化チタン膜１０５の膜厚を１００∂前後に再現させる
ことは非常に容易である。
【００１１】次に、図１（ｄ）に示すように、酸化チタ
ン膜１０５の上方にスパッタリング法によりアルミ・銅
合金膜１０６を堆積する。前述のように酸化チタン層は
非常に優れたバリアメタルであるので、アルミ・銅合金
膜１０６にシリコン原子を含有させる必要はない。そし
てフォトリソ技術、及びエッチング技術によりアルミ・
銅合金１０６、酸化チタン膜１０５、チタン膜１０４を
所望のパターンにパターニングし、配線層が完成する。
ン膜１０５の上方にスパッタリング法によりアルミ・銅
合金膜１０６を堆積する。前述のように酸化チタン層は
非常に優れたバリアメタルであるので、アルミ・銅合金
膜１０６にシリコン原子を含有させる必要はない。そし
てフォトリソ技術、及びエッチング技術によりアルミ・
銅合金１０６、酸化チタン膜１０５、チタン膜１０４を
所望のパターンにパターニングし、配線層が完成する。
【００１２】
【発明の効果】以上述べた本発明によれば、異物発生の
少ない単純な工程で、優れたバリアメタルが形成でき
る。
少ない単純な工程で、優れたバリアメタルが形成でき
る。
【図１】本発明の半導体装置の製造方法の一実施例を示
す工程順断面図。
す工程順断面図。
【図２】従来の半導体装置の製造方法の一実施例を示す
工程順断面図。
工程順断面図。
１０１、２０１ 半導体基板 １０２、２０２ シリコン酸化膜 １０３、２０３ コンタクトホール １０４、２０４ チタン膜 １０５ 酸化チタン膜 １０６、２０６ アルミ・銅合金膜 ２０５ 窒化チタン膜
Claims (1)
- 【請求項１】半導体基板の上方に層間絶縁膜を形成する
工程、 前記層間絶縁膜を窓明けしてコンタクトホールを形成す
る工程、 前記コンタクトホールの内面及び前記層間絶縁膜上に高
融点金属を堆積する工程、 酸素プラズマにより、前記高融点金属膜表面に金属酸化
膜を形成する工程、 前記金属酸化膜上に、低抵抗の金属膜を堆積する工程、 より成ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777291A JPH05129222A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777291A JPH05129222A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129222A true JPH05129222A (ja) | 1993-05-25 |
Family
ID=17721555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28777291A Pending JPH05129222A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129222A (ja) |
-
1991
- 1991-11-01 JP JP28777291A patent/JPH05129222A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122845B2 (ja) | 半導体装置の金属配線形成方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| US5767015A (en) | Metal plug with adhesion layer | |
| JPH09326436A (ja) | 配線形成方法 | |
| KR20010014778A (ko) | 배리어 금속층을 구비하는 반도체 장치 및 그 제조 방법 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07221181A (ja) | 半導体素子の金属配線の形成方法 | |
| JPH05129223A (ja) | 半導体装置の製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JPH05129222A (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH03292765A (ja) | 半導体装置の製造方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0487328A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH04359431A (ja) | 半導体装置の製造方法 | |
| KR950003222B1 (ko) | 반도체 장치의 제조방법 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 |