JPH09186102A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09186102A JPH09186102A JP8337496A JP33749696A JPH09186102A JP H09186102 A JPH09186102 A JP H09186102A JP 8337496 A JP8337496 A JP 8337496A JP 33749696 A JP33749696 A JP 33749696A JP H09186102 A JPH09186102 A JP H09186102A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- tungsten nitride
- nitride thin
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 56
- 239000010937 tungsten Substances 0.000 claims abstract description 55
- -1 tungsten nitride Chemical class 0.000 claims abstract description 53
- 239000010409 thin film Substances 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000009832 plasma treatment Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 229910002367 SrTiO Inorganic materials 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical class [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910017052 cobalt Inorganic materials 0.000 claims 1
- 239000010941 cobalt Substances 0.000 claims 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- 239000012495 reaction gas Substances 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S408/00—Cutting by use of rotating axially moving tool
- Y10S408/707—Drilling opening for bearing in connecting rod or piston
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 なめらかな表面を有するタングステン窒化薄
膜を用いる半導体装置の製造方法を提供する。 【解決手段】 本発明の半導体装置の製造方法によれ
ば、半導体基板３１上にコンタクトホールを有する絶縁
膜３６を形成する段階と、基板３１の全面にプラズマ処
理を施す段階と、プラズマ処理された基板３１の全面に
タングステン窒化薄膜４２を蒸着する段階とを備える。
これにより、プラズマ処理により表面がなめらかなタン
グステン窒化薄膜４２を形成することができ、前記タン
グステン窒化薄膜４２上に形成される金属配線層４４の
段差塗布性を改善して信頼性のある半導体装置の製造が
可能になる。
膜を用いる半導体装置の製造方法を提供する。 【解決手段】 本発明の半導体装置の製造方法によれ
ば、半導体基板３１上にコンタクトホールを有する絶縁
膜３６を形成する段階と、基板３１の全面にプラズマ処
理を施す段階と、プラズマ処理された基板３１の全面に
タングステン窒化薄膜４２を蒸着する段階とを備える。
これにより、プラズマ処理により表面がなめらかなタン
グステン窒化薄膜４２を形成することができ、前記タン
グステン窒化薄膜４２上に形成される金属配線層４４の
段差塗布性を改善して信頼性のある半導体装置の製造が
可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特になめらかな表面を有するタングステン窒
化薄膜を用いる半導体装置の製造方法に関する。
法に係り、特になめらかな表面を有するタングステン窒
化薄膜を用いる半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に半導体装置の速度、収率及び信頼
性を決めるとき、金属配線の形成方法が重要な要因とな
るため、金属配線の形成方法は半導体製造工程において
最も重要な位置を占めている。従来、集積度の低い半導
体装置において、金属配線の段差塗布性はあまり問題と
ならなかった。しかしながら、最近では半導体装置の高
集積化により、コンタクトホールの直径はハーフミクロ
ンまで小さくなり、半導体基板に形成された不純物の注
入領域は非常に浅くなった。したがって、従来のアルミ
ニウムを用いて配線を形成する方法は、１μｍ以下のコ
ンタクトホールを埋め込むことが困難であり、かつ、ボ
イド（void）が形成されて素子の信頼性を低下させる。
性を決めるとき、金属配線の形成方法が重要な要因とな
るため、金属配線の形成方法は半導体製造工程において
最も重要な位置を占めている。従来、集積度の低い半導
体装置において、金属配線の段差塗布性はあまり問題と
ならなかった。しかしながら、最近では半導体装置の高
集積化により、コンタクトホールの直径はハーフミクロ
ンまで小さくなり、半導体基板に形成された不純物の注
入領域は非常に浅くなった。したがって、従来のアルミ
ニウムを用いて配線を形成する方法は、１μｍ以下のコ
ンタクトホールを埋め込むことが困難であり、かつ、ボ
イド（void）が形成されて素子の信頼性を低下させる。
【０００３】前記信頼性を向上させるため、金属配線層
としてアルミニウムをシリコンで過飽和させたＡｌ−１
％Ｓｉを用い、金属配線層とシリコン基板との反応によ
るＡｌスパイクやＳｉ残留物またはＳｉノジュールの形
成を防止するため、金属配線層とシリコン基板または絶
縁層の間に障壁金属層を形成することが提案された。図
１は従来の技術による半導体装置の金属配線の形成方法
を説明するための断面図である。
としてアルミニウムをシリコンで過飽和させたＡｌ−１
％Ｓｉを用い、金属配線層とシリコン基板との反応によ
るＡｌスパイクやＳｉ残留物またはＳｉノジュールの形
成を防止するため、金属配線層とシリコン基板または絶
縁層の間に障壁金属層を形成することが提案された。図
１は従来の技術による半導体装置の金属配線の形成方法
を説明するための断面図である。
【０００４】図１において、半導体基板２にフィールド
絶縁膜３を形成して活性領域を限定する。前記活性領域
のうち、ソース／ドレイン領域となる不純物拡散領域４
を形成した後、前記不純物拡散領域４の表面の一部を露
出させるコンタクトホール（開口部）を有する絶縁層６
を形成する。ここで、ＭＯＳ構造でゲート電極の構造に
対しては図示しない。前記障壁金属層は、前記コンタク
トホールの側面、コンタクトホールにより露出された前
記不純物拡散領域４及び前記絶縁層６の上にスパッタリ
ング方法により形成され、これはＴｉ層８とＴｉＮ層１
０で構成される。そして、前記ＴｉＮ層１０の上にコン
タクトホール埋め込むアルミニウム層１２で構成される
金属配線層を形成して半導体装置の金属配線を完成す
る。
絶縁膜３を形成して活性領域を限定する。前記活性領域
のうち、ソース／ドレイン領域となる不純物拡散領域４
を形成した後、前記不純物拡散領域４の表面の一部を露
出させるコンタクトホール（開口部）を有する絶縁層６
を形成する。ここで、ＭＯＳ構造でゲート電極の構造に
対しては図示しない。前記障壁金属層は、前記コンタク
トホールの側面、コンタクトホールにより露出された前
記不純物拡散領域４及び前記絶縁層６の上にスパッタリ
ング方法により形成され、これはＴｉ層８とＴｉＮ層１
０で構成される。そして、前記ＴｉＮ層１０の上にコン
タクトホール埋め込むアルミニウム層１２で構成される
金属配線層を形成して半導体装置の金属配線を完成す
る。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の金属配線の形成方法において、前記障壁金属層はスパ
ッタリング方法により形成される。前記スパッタリング
方法により形成される障壁金属層の段差塗布性は、コン
タクトホールのアスペクト比が増えるにつれて不良にな
る。このように段差塗布性が劣化すると、図１に示され
たようにボイド１４が形成される。これにより、後に続
いて形成される金属配線層が短絡したり、半導体素子の
信頼性が低下する。
の金属配線の形成方法において、前記障壁金属層はスパ
ッタリング方法により形成される。前記スパッタリング
方法により形成される障壁金属層の段差塗布性は、コン
タクトホールのアスペクト比が増えるにつれて不良にな
る。このように段差塗布性が劣化すると、図１に示され
たようにボイド１４が形成される。これにより、後に続
いて形成される金属配線層が短絡したり、半導体素子の
信頼性が低下する。
【０００６】さらに、従来の障壁金属層として用いられ
るＴｉＮ膜は柱状構造を有するので、障壁の役割に問題
があり、膜構造を補強するための後に続く熱処理工程を
必ず行うべき問題がある。したがって、本発明の目的は
上述した従来の方法の問題点を解決することのできる半
導体装置の製造方法を提供するにある。
るＴｉＮ膜は柱状構造を有するので、障壁の役割に問題
があり、膜構造を補強するための後に続く熱処理工程を
必ず行うべき問題がある。したがって、本発明の目的は
上述した従来の方法の問題点を解決することのできる半
導体装置の製造方法を提供するにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に本発明は、半導体基板上にコンタクトホールを有する
絶縁膜を形成する段階と、前記結果物の全面にプラズマ
処理を施す段階と、前記プラズマ処理された半導体基板
の全面にタングステン窒化薄膜を蒸着する段階とを含め
てなることを特徴とする半導体装置の製造方法を提供す
る。
に本発明は、半導体基板上にコンタクトホールを有する
絶縁膜を形成する段階と、前記結果物の全面にプラズマ
処理を施す段階と、前記プラズマ処理された半導体基板
の全面にタングステン窒化薄膜を蒸着する段階とを含め
てなることを特徴とする半導体装置の製造方法を提供す
る。
【０００８】前記タングステン窒化薄膜は低圧化学気相
蒸着法（ＬＰＣＶＤ）で形成されることが望ましい。前
記タングステン窒化薄膜は、反応ガスとしてＷＦ6 、Ｎ
Ｈ3及びＨ2 ガスを用いて蒸着されることが望ましく、
前記プラズマ処理は不活性ガスを用いるＲＦ（radio-fr
equency)プラズマまたはＥＣＲ(electron-cyclotron-re
sonance)プラズマにより行われることが望ましい。本発
明によれば、プラズマ処理により滑らかな表面を有する
タングステン窒化薄膜を形成するこことにより、前記タ
ングステン窒化薄膜上に形成される金属配線層の段差塗
布性を改善して信頼性のある半導体装置を製造すること
ができる。
蒸着法（ＬＰＣＶＤ）で形成されることが望ましい。前
記タングステン窒化薄膜は、反応ガスとしてＷＦ6 、Ｎ
Ｈ3及びＨ2 ガスを用いて蒸着されることが望ましく、
前記プラズマ処理は不活性ガスを用いるＲＦ（radio-fr
equency)プラズマまたはＥＣＲ(electron-cyclotron-re
sonance)プラズマにより行われることが望ましい。本発
明によれば、プラズマ処理により滑らかな表面を有する
タングステン窒化薄膜を形成するこことにより、前記タ
ングステン窒化薄膜上に形成される金属配線層の段差塗
布性を改善して信頼性のある半導体装置を製造すること
ができる。
【０００９】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳しく説明する。まず、本発明は従来
とは異なり障壁金属層としてタングステン窒化薄膜を用
いる。ここで、タングステン窒化薄膜の形成方法を説明
する。図２は本発明のタングステン窒化薄膜を蒸着する
ための低圧化学気相蒸着（ＬＰＣＶＤ）反応室の断面図
である。
明の実施の形態を詳しく説明する。まず、本発明は従来
とは異なり障壁金属層としてタングステン窒化薄膜を用
いる。ここで、タングステン窒化薄膜の形成方法を説明
する。図２は本発明のタングステン窒化薄膜を蒸着する
ための低圧化学気相蒸着（ＬＰＣＶＤ）反応室の断面図
である。
【００１０】図２を参照すれば、反応室のシャワーヘッ
ド２１の部位にウェーハ２３を加熱するためのＩＲラン
プ２５が取り付けられている。反応室内で水平に流れる
反応ガスのＷＦ6 、ＮＨ3 と、反応室内で垂直に流れる
キャリアガスのＨ2 またはＡｒは、ウェーハ２３の上で
反応することにより、本発明のタングステン窒化薄膜が
蒸着される。かつ、膜の均一性を向上させるため、ウェ
ーハ２３を分当たり１０回以上回転させ、反応室内に存
する残留物の影響を最小とするため、反応室内の真空度
を１０-6ｔｏｒｒ以下として反応ガスを注入する。
ド２１の部位にウェーハ２３を加熱するためのＩＲラン
プ２５が取り付けられている。反応室内で水平に流れる
反応ガスのＷＦ6 、ＮＨ3 と、反応室内で垂直に流れる
キャリアガスのＨ2 またはＡｒは、ウェーハ２３の上で
反応することにより、本発明のタングステン窒化薄膜が
蒸着される。かつ、膜の均一性を向上させるため、ウェ
ーハ２３を分当たり１０回以上回転させ、反応室内に存
する残留物の影響を最小とするため、反応室内の真空度
を１０-6ｔｏｒｒ以下として反応ガスを注入する。
【００１１】本発明における蒸着条件は０．０１〜１ｔ
ｏｒｒの圧力、望ましくは０．１ｔｏｒｒの圧力及び２
００〜７００℃の温度、望ましくは６００℃の温度で蒸
着することである。この際、ＮＨ3 ／ＷＦ6 ガスの流動
比は０．５〜１００、望ましくは４であり、Ｈ2 ／ＷＦ
6 ガスの流動比は０〜５００、望ましくは３７である。
ｏｒｒの圧力、望ましくは０．１ｔｏｒｒの圧力及び２
００〜７００℃の温度、望ましくは６００℃の温度で蒸
着することである。この際、ＮＨ3 ／ＷＦ6 ガスの流動
比は０．５〜１００、望ましくは４であり、Ｈ2 ／ＷＦ
6 ガスの流動比は０〜５００、望ましくは３７である。
【００１２】特に、障壁特性を向上させるため、タング
ステン窒化薄膜を蒸着する前にウェーハの全面にプラズ
マ処理を行えるプラズマ発生装置２７が備えられてい
る。前プラズマ処理は不活性ガス、例えば、Ａｒ、
Ｈ2 、Ｎ2 、Ｈｅなどを用いるＲＦプラズマまたはＥＣ
Ｒプラズマであり、この処理は、２０〜５００Ｗの電
力、望ましくは１００Ｗ、０．０１〜１ｔｏｒｒの圧
力、望ましくは０．１Ｔｏｒｒ、及び２００〜７００℃
の温度、望ましくは６００℃で行われる。
ステン窒化薄膜を蒸着する前にウェーハの全面にプラズ
マ処理を行えるプラズマ発生装置２７が備えられてい
る。前プラズマ処理は不活性ガス、例えば、Ａｒ、
Ｈ2 、Ｎ2 、Ｈｅなどを用いるＲＦプラズマまたはＥＣ
Ｒプラズマであり、この処理は、２０〜５００Ｗの電
力、望ましくは１００Ｗ、０．０１〜１ｔｏｒｒの圧
力、望ましくは０．１Ｔｏｒｒ、及び２００〜７００℃
の温度、望ましくは６００℃で行われる。
【００１３】図３及び図４はそれぞれ従来の技術及び本
発明の一例によるタングステン窒化薄膜を蒸着した後の
ＳＥＭ写真の比較例である。具体的に、図３はシリコン
基板上にコンタクトホールの形成された絶縁膜を形成し
た後、タングステン窒化薄膜を形成する状態を示す。図
４はシリコン基板上にコンタクトホールの形成された絶
縁膜を形成した後、ＲＦプラズマ処理を行い、タングス
テン窒化薄膜を形成する状態を示す。
発明の一例によるタングステン窒化薄膜を蒸着した後の
ＳＥＭ写真の比較例である。具体的に、図３はシリコン
基板上にコンタクトホールの形成された絶縁膜を形成し
た後、タングステン窒化薄膜を形成する状態を示す。図
４はシリコン基板上にコンタクトホールの形成された絶
縁膜を形成した後、ＲＦプラズマ処理を行い、タングス
テン窒化薄膜を形成する状態を示す。
【００１４】前記図３及び図４を比べると、図３のタン
グステン窒化膜は、非常に大きいグレイン及び粗い表面
を有する。しかしながら、図４の本発明によるタングス
テン窒化膜は、小さいグレイン、なめらかな表面及び優
れる段差塗布性を有する。その上、絶縁膜とタングステ
ン窒化薄膜との密着性も良好である。図５及び図６はそ
れぞれ従来の技術及び本発明の他の例によるタングステ
ン窒化薄膜を蒸着した後のＳＥＭ写真の比較例である。
グステン窒化膜は、非常に大きいグレイン及び粗い表面
を有する。しかしながら、図４の本発明によるタングス
テン窒化膜は、小さいグレイン、なめらかな表面及び優
れる段差塗布性を有する。その上、絶縁膜とタングステ
ン窒化薄膜との密着性も良好である。図５及び図６はそ
れぞれ従来の技術及び本発明の他の例によるタングステ
ン窒化薄膜を蒸着した後のＳＥＭ写真の比較例である。
【００１５】具体的に、図５はシリコン基板上にポリシ
リコン膜パターンを形成した後、シリコン基板の全面に
タングステン窒化薄膜を形成する状態を示す。図６はシ
リコン基板上にポリシリコン膜パターンを形成した後、
ＥＣＲプラズマ処理を施して基板の全面にタングステン
窒化薄膜を形成する状態を示す。前記図５及び図６を比
べると、図５のタングステン窒化膜は、非常に大きいグ
レイン及び粗い表面を有する。しかしながら、図６の本
発明によるタングステン窒化膜は、小さいグレイン、な
めらかな表面及び優れる段差塗布性を有する。その上、
絶縁膜とタングステン窒化薄膜との密着性も良好であ
る。
リコン膜パターンを形成した後、シリコン基板の全面に
タングステン窒化薄膜を形成する状態を示す。図６はシ
リコン基板上にポリシリコン膜パターンを形成した後、
ＥＣＲプラズマ処理を施して基板の全面にタングステン
窒化薄膜を形成する状態を示す。前記図５及び図６を比
べると、図５のタングステン窒化膜は、非常に大きいグ
レイン及び粗い表面を有する。しかしながら、図６の本
発明によるタングステン窒化膜は、小さいグレイン、な
めらかな表面及び優れる段差塗布性を有する。その上、
絶縁膜とタングステン窒化薄膜との密着性も良好であ
る。
【００１６】図４及び図６に示されたように、本発明に
よるタングステン窒化薄膜は、プラズマ処理された絶縁
膜、シリコン基板及びポリシリコン膜パターンの上で形
成されてなめらかな表面及び優れる密着性を有する。図
７乃至図９は本発明のタングステン窒化薄膜を用いる半
導体装置の金属配線形成方法を説明するための断面図で
ある。
よるタングステン窒化薄膜は、プラズマ処理された絶縁
膜、シリコン基板及びポリシリコン膜パターンの上で形
成されてなめらかな表面及び優れる密着性を有する。図
７乃至図９は本発明のタングステン窒化薄膜を用いる半
導体装置の金属配線形成方法を説明するための断面図で
ある。
【００１７】図７を参照すれば、基板３１の上にフィー
ルド絶縁膜３２を形成して活性領域を限定する。次い
で、活性領域の一部に不純物拡散領域３４を形成した
後、前記不純物拡散領域３４が形成されたシリコン基板
３１の上に、絶縁膜３６、例えばシリコン酸化膜を５０
０〜２０００Åの厚さで形成する。引き続き、写真食刻
工程で前記絶縁膜３６を乾式食刻してコンタクトホール
３８を形成する。その後、前記絶縁膜３６が形成された
半導体基板３１の全面にプラズマ処理４０を施す。前記
プラズマ処理４０は、不活性ガス、例えば、Ａｒ、
Ｈ2 、Ｎ2 、Ｈｅなどを用いるＲＦプラズマまたはＥＣ
Ｒブラズマで行われる。
ルド絶縁膜３２を形成して活性領域を限定する。次い
で、活性領域の一部に不純物拡散領域３４を形成した
後、前記不純物拡散領域３４が形成されたシリコン基板
３１の上に、絶縁膜３６、例えばシリコン酸化膜を５０
０〜２０００Åの厚さで形成する。引き続き、写真食刻
工程で前記絶縁膜３６を乾式食刻してコンタクトホール
３８を形成する。その後、前記絶縁膜３６が形成された
半導体基板３１の全面にプラズマ処理４０を施す。前記
プラズマ処理４０は、不活性ガス、例えば、Ａｒ、
Ｈ2 、Ｎ2 、Ｈｅなどを用いるＲＦプラズマまたはＥＣ
Ｒブラズマで行われる。
【００１８】図８において、前記絶縁膜３６が形成され
た基板の全面にタングステン窒化薄膜４２を障壁層とし
て形成する。前記タングステン窒化薄膜４２は前記図４
及び図６に示されたようにプラズマ処理により表面がな
めらかに蒸着されて障壁特性を向上させ、絶縁膜３６と
の密着特性も向上される。図９を参照すれば、前記タン
グステン窒化薄膜４２の上に金属配線層４４を形成して
半導体装置の金属配線を完成する。この際、前記金属配
線層４４を構成する物質としては、Ａｌ、Ｗ、Ｍｏ、Ｃ
ｏ、Ｔｉ、Ｃｕ、Ｐｔなどのような純金属、これらのシ
リサイド化合物及びこれらの合金からなる群から選ばれ
たいずれか一つを用いることが望ましい。前記金属配線
層４４をタングステンにて蒸着する場合には、同一のチ
ャンバーで連続的に蒸着することができる。
た基板の全面にタングステン窒化薄膜４２を障壁層とし
て形成する。前記タングステン窒化薄膜４２は前記図４
及び図６に示されたようにプラズマ処理により表面がな
めらかに蒸着されて障壁特性を向上させ、絶縁膜３６と
の密着特性も向上される。図９を参照すれば、前記タン
グステン窒化薄膜４２の上に金属配線層４４を形成して
半導体装置の金属配線を完成する。この際、前記金属配
線層４４を構成する物質としては、Ａｌ、Ｗ、Ｍｏ、Ｃ
ｏ、Ｔｉ、Ｃｕ、Ｐｔなどのような純金属、これらのシ
リサイド化合物及びこれらの合金からなる群から選ばれ
たいずれか一つを用いることが望ましい。前記金属配線
層４４をタングステンにて蒸着する場合には、同一のチ
ャンバーで連続的に蒸着することができる。
【００１９】さらに、前記タングステン窒化薄膜を形成
する段階の以後、前記タングステン窒化薄膜上に誘電膜
及び導電膜を順次に蒸着してキャパシタを形成する段階
をさらに備えてもよい。前記誘電膜は、Ｔａ2 Ｏ5 、Ｂ
ａＳｒＴｉＯ3 及びＳｒＴｉＯ3 からなる群から選ばれ
たいずれか一つで形成されることができる。
する段階の以後、前記タングステン窒化薄膜上に誘電膜
及び導電膜を順次に蒸着してキャパシタを形成する段階
をさらに備えてもよい。前記誘電膜は、Ｔａ2 Ｏ5 、Ｂ
ａＳｒＴｉＯ3 及びＳｒＴｉＯ3 からなる群から選ばれ
たいずれか一つで形成されることができる。
【００２０】
【発明の効果】したがって、上述したように本発明によ
れば、プラズマ処理された半導体基板上になめらかな表
面及び優れる段差塗布性を有するタングステン窒化薄膜
を形成することができる。このように段差塗布性の良い
タングステン窒化薄膜上に金属配線層を形成することに
より、金属配線層の短絡を防止することができ、半導体
装置の信頼性を向上させることもできる。
れば、プラズマ処理された半導体基板上になめらかな表
面及び優れる段差塗布性を有するタングステン窒化薄膜
を形成することができる。このように段差塗布性の良い
タングステン窒化薄膜上に金属配線層を形成することに
より、金属配線層の短絡を防止することができ、半導体
装置の信頼性を向上させることもできる。
【００２１】以上、本発明の具体的な実施例を説明した
が、本発明は前記実施例に限るものでなく、当業者が有
する通常の知識の範囲内でその変形や改良が可能であ
る。
が、本発明は前記実施例に限るものでなく、当業者が有
する通常の知識の範囲内でその変形や改良が可能であ
る。
【図１】従来の技術による半導体装置の金属配線形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図２】本発明のタングステン窒化薄膜を蒸着するため
の反応室の断面図である。
の反応室の断面図である。
【図３】従来の技術によるタングステン窒化薄膜を蒸着
した後の金属組織を示すＳＥＭ写真である。
した後の金属組織を示すＳＥＭ写真である。
【図４】本発明の一例によるタングステン窒化薄膜を蒸
着した後の金属組織を示すＳＥＭ写真である。
着した後の金属組織を示すＳＥＭ写真である。
【図５】従来の技術によるタングステン窒化薄膜を蒸着
した後の金属組織を示すＳＥＭ写真である。
した後の金属組織を示すＳＥＭ写真である。
【図６】本発明の他の一例によるタングステン窒化薄膜
を蒸着した後の金属組織を示すＳＥＭ写真である。
を蒸着した後の金属組織を示すＳＥＭ写真である。
【図７】本発明のタングステン窒化薄膜を用いる半導体
装置の金属配線の形成方法を説明するための断面図であ
る。
装置の金属配線の形成方法を説明するための断面図であ
る。
【図８】本発明のタングステン窒化薄膜を用いる半導体
装置の金属配線の形成方法を説明するための断面図であ
る。
装置の金属配線の形成方法を説明するための断面図であ
る。
【図９】本発明のタングステン窒化薄膜を用いる半導体
装置の金属配線の形成方法を説明するための断面図であ
る。
装置の金属配線の形成方法を説明するための断面図であ
る。
２１ シャワーヘッド ２３ ウェーハ ２５ ＩＲランプ ２７ プラズマ発生装置 ３１ 基板 ３２ フィールド絶縁膜 ３４ 不純物拡散領域 ３６ 絶縁膜 ３８ コンタクトホール ４０ プラズマ処理 ４２ タングステン窒化薄膜 ４４ 金属配線層
Claims (9)
- 【請求項１】 半導体基板上にコンタクトホールを有す
る絶縁膜を形成する段階と、 結果物の全面にプラズマ処理を施す段階と、 前記プラズマ処理された半導体基板の全面にタングステ
ン窒化薄膜を蒸着する段階とを含めてなることを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記タングステン窒化薄膜は低圧化学気
相蒸着法で形成されることを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項３】 前記タングステン窒化薄膜は、反応ガス
としてＷＦ6 、ＮＨ3 及びＨ2 ガスを用いて蒸着される
ことを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項４】 前記タングステン窒化薄膜は０．０１〜
１Ｔｏｒｒの圧力及び２００〜７００℃の温度で形成さ
れることを特徴とする請求項１に記載の半導体装置の製
造方法。 - 【請求項５】 前記プラズマ処理は不活性ガスを用いる
ＲＦプラズマまたはＥＣＲプラズマにより行われること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項６】 前記タングステン窒化薄膜を形成する段
階の以後、前記タングステン窒化薄膜上に誘電膜及び導
電膜を順次に蒸着してキャパシタを形成する段階をさら
に備えることを特徴とする請求項１に記載の半導体装置
の製造方法。 - 【請求項７】 前記誘電膜はＴａ2 Ｏ5 、ＢａＳｒＴｉ
Ｏ3 及びＳｒＴｉＯ3 からなる群から選ばれたいずれか
一つで形成されることを特徴とする請求項６に記載の半
導体装置の製造方法。 - 【請求項８】 前記タングステン窒化薄膜を形成する段
階の以後、前記タングステン窒化薄膜上に金属薄膜を蒸
着して金属配線を形成する段階をさらに備えることを特
徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項９】 前記金属薄膜はアルミニウム、タングス
テン、モリブデン、コバルト、チタン、銅及びプラチナ
の純金属と、これらのシリサイド化合物と、これらの合
金とからなる群から選ばれたいずれか一つで形成される
ことを特徴とする請求項８に記載の半導体装置の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048327A KR970052931A (ko) | 1995-12-11 | 1995-12-11 | 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법 |
| KR1995P48327 | 1995-12-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09186102A true JPH09186102A (ja) | 1997-07-15 |
Family
ID=19439012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8337496A Pending JPH09186102A (ja) | 1995-12-11 | 1996-12-02 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6051492A (ja) |
| JP (1) | JPH09186102A (ja) |
| KR (1) | KR970052931A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999023694A1 (en) * | 1997-11-05 | 1999-05-14 | Tokyo Electron Limited | Wiring structure of semiconductor device, electrode, and method for forming them |
| WO2000057462A1 (fr) * | 1999-03-19 | 2000-09-28 | Tokyo Electron Limited | Dispositif a semi-conducteur et procede de production associe |
| US6355545B1 (en) | 1999-06-03 | 2002-03-12 | Semiconductor Leading Edge Technologies, Inc. | Method and apparatus for wiring, wire, and integrated circuit |
| JP2002520876A (ja) * | 1998-07-14 | 2002-07-09 | アプライド マテリアルズ インコーポレイテッド | タングステン及び窒化タングステンのインシチュ化学蒸着による、改善されたゲート電極接合構造 |
| US6861356B2 (en) | 1997-11-05 | 2005-03-01 | Tokyo Electron Limited | Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film |
| JP2007251211A (ja) * | 2007-06-21 | 2007-09-27 | Ulvac Japan Ltd | バリア膜製造方法、及びバリア膜 |
| JP2008047929A (ja) * | 2007-09-07 | 2008-02-28 | Ulvac Japan Ltd | バリア膜製造方法 |
| JP2010067638A (ja) * | 2008-09-08 | 2010-03-25 | Tokyo Electron Ltd | ルテニウム膜の成膜方法 |
| US7829144B2 (en) | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440418B1 (ko) | 1995-12-12 | 2004-10-20 | 텍사스 인스트루먼츠 인코포레이티드 | 저압,저온의반도체갭충전처리방법 |
| US6437441B1 (en) * | 1997-07-10 | 2002-08-20 | Kawasaki Microelectronics, Inc. | Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure |
| US6235632B1 (en) * | 1998-01-13 | 2001-05-22 | Advanced Micro Devices, Inc. | Tungsten plug formation |
| US6482734B1 (en) * | 1998-01-20 | 2002-11-19 | Lg Semicon Co., Ltd. | Diffusion barrier layer for semiconductor device and fabrication method thereof |
| JP3956499B2 (ja) * | 1998-09-07 | 2007-08-08 | ソニー株式会社 | 半導体装置の製造方法 |
| US6921708B1 (en) | 2000-04-13 | 2005-07-26 | Micron Technology, Inc. | Integrated circuits having low resistivity contacts and the formation thereof using an in situ plasma doping and clean |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5052339A (en) * | 1990-10-16 | 1991-10-01 | Air Products And Chemicals, Inc. | Radio frequency plasma enhanced chemical vapor deposition process and reactor |
| KR930011538B1 (ko) * | 1991-07-16 | 1993-12-10 | 한국과학기술연구원 | 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법 |
| MY115336A (en) * | 1994-02-18 | 2003-05-31 | Ericsson Telefon Ab L M | Electromigration resistant metallization structures and process for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold |
| US5644166A (en) * | 1995-07-17 | 1997-07-01 | Micron Technology, Inc. | Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts |
-
1995
- 1995-12-11 KR KR1019950048327A patent/KR970052931A/ko not_active Application Discontinuation
-
1996
- 1996-11-27 US US08/758,647 patent/US6051492A/en not_active Expired - Lifetime
- 1996-12-02 JP JP8337496A patent/JPH09186102A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999023694A1 (en) * | 1997-11-05 | 1999-05-14 | Tokyo Electron Limited | Wiring structure of semiconductor device, electrode, and method for forming them |
| US6838376B2 (en) | 1997-11-05 | 2005-01-04 | Tokyo Electron Limited | Method of forming semiconductor wiring structures |
| US6861356B2 (en) | 1997-11-05 | 2005-03-01 | Tokyo Electron Limited | Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film |
| US7829144B2 (en) | 1997-11-05 | 2010-11-09 | Tokyo Electron Limited | Method of forming a metal film for electrode |
| JP2002520876A (ja) * | 1998-07-14 | 2002-07-09 | アプライド マテリアルズ インコーポレイテッド | タングステン及び窒化タングステンのインシチュ化学蒸着による、改善されたゲート電極接合構造 |
| WO2000057462A1 (fr) * | 1999-03-19 | 2000-09-28 | Tokyo Electron Limited | Dispositif a semi-conducteur et procede de production associe |
| US6753610B1 (en) | 1999-03-19 | 2004-06-22 | Tokyo Electron Limited | Semiconductor device having multilayer interconnection structure and method of making the same |
| US6355545B1 (en) | 1999-06-03 | 2002-03-12 | Semiconductor Leading Edge Technologies, Inc. | Method and apparatus for wiring, wire, and integrated circuit |
| JP2007251211A (ja) * | 2007-06-21 | 2007-09-27 | Ulvac Japan Ltd | バリア膜製造方法、及びバリア膜 |
| JP2008047929A (ja) * | 2007-09-07 | 2008-02-28 | Ulvac Japan Ltd | バリア膜製造方法 |
| JP4608530B2 (ja) * | 2007-09-07 | 2011-01-12 | 株式会社アルバック | バリア膜製造方法 |
| JP2010067638A (ja) * | 2008-09-08 | 2010-03-25 | Tokyo Electron Ltd | ルテニウム膜の成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052931A (ko) | 1997-07-29 |
| US6051492A (en) | 2000-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3740508B2 (ja) | 窒化チタンのプラズマエンハンスアニール処理 | |
| US7026238B2 (en) | Reliability barrier integration for Cu application | |
| JP3358328B2 (ja) | 高融点金属膜の成膜方法 | |
| JP3386385B2 (ja) | シリコン集積回路の製造方法 | |
| US4751101A (en) | Low stress tungsten films by silicon reduction of WF6 | |
| JPH0573254B2 (ja) | ||
| JPH09186102A (ja) | 半導体装置の製造方法 | |
| KR0148325B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US4777061A (en) | Blanket tungsten deposition for dielectric | |
| US5911857A (en) | Method for forming metal wiring of semiconductor devices | |
| WO1998028783A1 (en) | Method of nucleation used in semiconductor devices | |
| US7033939B2 (en) | Chemistry for chemical vapor deposition of titanium containing films | |
| JPH1012732A (ja) | 半導体装置の製造方法 | |
| JP2003243497A (ja) | 配線構造及びその形成方法 | |
| JPH07114203B2 (ja) | 半導体装置の製造方法 | |
| KR0161889B1 (ko) | 반도체장치의 배선 형성방법 | |
| JPH08186173A (ja) | 半導体装置の製造方法 | |
| JP3328358B2 (ja) | 半導体装置の製造方法 | |
| JPS59169129A (ja) | 高融点金属あるいは高融点金属シリサイドの成膜方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPH05129226A (ja) | 半導体装置の製造方法 | |
| KR0183772B1 (ko) | 티타늄 질화물 박막의 형성방법 및 그 방법에 따라 형성된 티타늄 질화물 박막 | |
| US6316355B1 (en) | Method for forming metal wire using titanium film in semiconductor device having contact holes | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |