JPH08186173A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08186173A JPH08186173A JP32789394A JP32789394A JPH08186173A JP H08186173 A JPH08186173 A JP H08186173A JP 32789394 A JP32789394 A JP 32789394A JP 32789394 A JP32789394 A JP 32789394A JP H08186173 A JPH08186173 A JP H08186173A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- plasma
- nitriding
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】段差被覆性に優れたＴｉＮ／ＴｉＳｉx ２層膜
を低温かつ最小工程数で実現する。 【構成】間欠プラズマＣＶＤ法により、段差被覆性の良
好なチタンシリサイド膜形成後、アンモニア、ヒドラジ
ン類、あるいはアジ化水素を含むガスプラズマに曝し
て、チタンシリサイド膜表面を低温で窒化し、ＴｉＮ／
ＴｉＳｉx ２層膜を得る。チタンシリサイド形成温度お
よび窒化温度の低温化により、拡散層からチタンシリサ
イド膜中への不純物の拡散を抑制し、拡散層表面での不
純物濃度低下を防止できる。
を低温かつ最小工程数で実現する。 【構成】間欠プラズマＣＶＤ法により、段差被覆性の良
好なチタンシリサイド膜形成後、アンモニア、ヒドラジ
ン類、あるいはアジ化水素を含むガスプラズマに曝し
て、チタンシリサイド膜表面を低温で窒化し、ＴｉＮ／
ＴｉＳｉx ２層膜を得る。チタンシリサイド形成温度お
よび窒化温度の低温化により、拡散層からチタンシリサ
イド膜中への不純物の拡散を抑制し、拡散層表面での不
純物濃度低下を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に接続孔におけるコンタクト金属膜およびバリ
ヤメタル膜の形成方法に関する。
関し、特に接続孔におけるコンタクト金属膜およびバリ
ヤメタル膜の形成方法に関する。
【０００２】
【従来の技術】従来、コンタクト孔やビアホールなどの
接続孔内にチタンあるいはチタンシリサイドのようなコ
ンタクト金属膜を敷設するには、スパッタ法が用いられ
ていた。しかし、集積度の向上により接続孔のサイズが
縮小する（アスペクト比が大きくなる）にしたがって、
スパッタ法では膜の段差被覆性が不充分となり、かわっ
て化学気相成長法による成膜が注目されている。スパッ
タ法で形成するコンタクト金属は、現状ではＴｉがもっ
とも一般的であるが、そのほかにもＣｏ、Ｎｉ、Ｚｒ
Ｎ、ＨｆＮ等も候補にあがっている。一方、化学気相成
長法でこれらの膜を成膜するのは、現在ではまだ実用的
でない、特にＴｉおよびＴｉＳｉx は、成膜原料に四塩
化チタンを用い、熱ＣＶＤ法で形成する方法が知られて
はいるが、例えば、ジャーナル・オブ・エレクトロケミ
カル・ソサィエテイ（Ｊｏｕｒｎａｌｏｆ Ｅｌｅｃｔ
ｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ）誌、第１３９
巻、第２２６０頁〜第２２６３頁に記載されているよう
に、四塩化チタンと基板Ｓｉとの高温反応により、基板
Ｓｉが甚大な浸食を受けることが避けられない。また、
成膜温度の低下をはかるためにプラズマ中での上記原料
の分解を促す方法も可能であるが、気相反応が活性にな
るため、良好な段差被覆性が得られなかった。
接続孔内にチタンあるいはチタンシリサイドのようなコ
ンタクト金属膜を敷設するには、スパッタ法が用いられ
ていた。しかし、集積度の向上により接続孔のサイズが
縮小する（アスペクト比が大きくなる）にしたがって、
スパッタ法では膜の段差被覆性が不充分となり、かわっ
て化学気相成長法による成膜が注目されている。スパッ
タ法で形成するコンタクト金属は、現状ではＴｉがもっ
とも一般的であるが、そのほかにもＣｏ、Ｎｉ、Ｚｒ
Ｎ、ＨｆＮ等も候補にあがっている。一方、化学気相成
長法でこれらの膜を成膜するのは、現在ではまだ実用的
でない、特にＴｉおよびＴｉＳｉx は、成膜原料に四塩
化チタンを用い、熱ＣＶＤ法で形成する方法が知られて
はいるが、例えば、ジャーナル・オブ・エレクトロケミ
カル・ソサィエテイ（Ｊｏｕｒｎａｌｏｆ Ｅｌｅｃｔ
ｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ）誌、第１３９
巻、第２２６０頁〜第２２６３頁に記載されているよう
に、四塩化チタンと基板Ｓｉとの高温反応により、基板
Ｓｉが甚大な浸食を受けることが避けられない。また、
成膜温度の低下をはかるためにプラズマ中での上記原料
の分解を促す方法も可能であるが、気相反応が活性にな
るため、良好な段差被覆性が得られなかった。
【０００３】以上の点から、従来一般的に用いられる手
法は次の通りである。
法は次の通りである。
【０００４】すなわち、図３（ａ）に示すように、例え
ばＰ型シリコン基板１上の層間絶縁膜３にコンタクト孔
４を設けまずスパッタ法でＴｉ膜５を形成し、窒素ある
いはアンモニア雰囲気中の短時間熱処理（７００〜８０
０℃、５０秒程度）でＮ型拡散層２とのシリサイド化を
行い、図３（ｂ）に示すように、電気的接合のためのＴ
ｉＳｉx 層６を形成するとともに、表面に薄いＴｉＮ膜
７を形成する。その上にＣＶＤ法で段差被覆性のよい窒
化チタン膜８を形成する。Ｔｉ膜およびＴｉＳｉx 膜に
比較してＣＶＤ法によるＴｉＮ膜８は形成が容易で実用
性も高い。この方法によれば、あまり段差被覆性の良好
でないスパッタＴｉの短所であるコンタクト内壁側面の
Ｔｉ膜の膜厚不足が、ＴｉＮ膜で補われる。なお、これ
に近い方法が特開平２−１１９１２９号公報において述
べられているが、そこでは最後に成膜するＴｉＮ膜はス
パッタ法で形成されている。同方法では現在の微細化さ
れアスペクト比が３以上のコンタクト孔に対応するのは
困難である。
ばＰ型シリコン基板１上の層間絶縁膜３にコンタクト孔
４を設けまずスパッタ法でＴｉ膜５を形成し、窒素ある
いはアンモニア雰囲気中の短時間熱処理（７００〜８０
０℃、５０秒程度）でＮ型拡散層２とのシリサイド化を
行い、図３（ｂ）に示すように、電気的接合のためのＴ
ｉＳｉx 層６を形成するとともに、表面に薄いＴｉＮ膜
７を形成する。その上にＣＶＤ法で段差被覆性のよい窒
化チタン膜８を形成する。Ｔｉ膜およびＴｉＳｉx 膜に
比較してＣＶＤ法によるＴｉＮ膜８は形成が容易で実用
性も高い。この方法によれば、あまり段差被覆性の良好
でないスパッタＴｉの短所であるコンタクト内壁側面の
Ｔｉ膜の膜厚不足が、ＴｉＮ膜で補われる。なお、これ
に近い方法が特開平２−１１９１２９号公報において述
べられているが、そこでは最後に成膜するＴｉＮ膜はス
パッタ法で形成されている。同方法では現在の微細化さ
れアスペクト比が３以上のコンタクト孔に対応するのは
困難である。
【０００５】
【発明が解決しようとする課題】上述した従来技術で
は、以下の３工程が必要になる。
は、以下の３工程が必要になる。
【０００６】スパッタ法によるＴｉ膜の形成 ハロゲンランプを用いた窒素あるいはアンモニアガス
中での短時間熱処理によるＴｉ膜表面の窒化およびコン
タクト孔底部でのＴｉ／Ｓｉ界面でのシリサイド化によ
るＴｉＮ膜／ＴｉＳｉx 膜二層の形成 ＣＶＤ法によるＴｉＮ膜の成膜 現在、半導体装置製造のコストダウンがきわめて重要に
なってきたが、そのためには工程数を、１工程でも削減
することが有効である。上述の従来技術では、最終的に
必要とする構造は、コンタクト孔内に形成されたＴｉＮ
膜／ＴｉＳｉx膜の２層膜である。工程が必要な理由
は、工程によるＴｉ膜の段差被覆性が十分でないた
め、工程によるＴｉ膜表面の窒化で得られるＴｉＮ膜
が十分な厚さにならず、これだけではバリヤ性が保てな
いためである。
中での短時間熱処理によるＴｉ膜表面の窒化およびコン
タクト孔底部でのＴｉ／Ｓｉ界面でのシリサイド化によ
るＴｉＮ膜／ＴｉＳｉx 膜二層の形成 ＣＶＤ法によるＴｉＮ膜の成膜 現在、半導体装置製造のコストダウンがきわめて重要に
なってきたが、そのためには工程数を、１工程でも削減
することが有効である。上述の従来技術では、最終的に
必要とする構造は、コンタクト孔内に形成されたＴｉＮ
膜／ＴｉＳｉx膜の２層膜である。工程が必要な理由
は、工程によるＴｉ膜の段差被覆性が十分でないた
め、工程によるＴｉ膜表面の窒化で得られるＴｉＮ膜
が十分な厚さにならず、これだけではバリヤ性が保てな
いためである。
【０００７】また、はじめにスパッタ法で成膜するＴｉ
膜は段差被覆性がよくないので、図３に示すごとく、コ
ンタクト孔開口部で開口がせばまり、後工程のコンタク
ト孔内金属膜埋め込みの際に支障が生じる。
膜は段差被覆性がよくないので、図３に示すごとく、コ
ンタクト孔開口部で開口がせばまり、後工程のコンタク
ト孔内金属膜埋め込みの際に支障が生じる。
【０００８】さらに、窒化に高温のランプ加熱を用いて
いるために、基板拡散層からチタンシリサイド中への不
純物拡散が生じ、拡散層表面での不純物濃度低下による
コンタクト抵抗の上昇が避けられない。
いるために、基板拡散層からチタンシリサイド中への不
純物拡散が生じ、拡散層表面での不純物濃度低下による
コンタクト抵抗の上昇が避けられない。
【０００９】本発明の目的は、ＴｉＮ膜／ＴｉＳｉx 膜
の２層膜をより少ない工程数で段差被覆性よく形成でき
る半導体装置の製造方法を提供することにある。
の２層膜をより少ない工程数で段差被覆性よく形成でき
る半導体装置の製造方法を提供することにある。
【００１０】本発明の他の目的はコンタクト抵抗の上昇
を防止できるＴｉＮ膜／ＴｉＳｉxの２層膜の形成方法
を提供することにある。
を防止できるＴｉＮ膜／ＴｉＳｉxの２層膜の形成方法
を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の所定の絶縁膜に下層の導電層
の表面に達する接続孔を設けた後、成膜室に設置し減圧
下で四塩化チタンガスとシランガスを前記成膜室に間欠
的に導入するとともに高周波電力を間欠的に供給するこ
とによって前記成膜室内に間欠的にプラズマを発生させ
てチタンシリサイド膜を成膜し、前記チタンシリサイド
膜表面を窒化することによりチタンシリサイド膜と窒化
チタン膜の２層膜を形成する工程を有するというもので
ある。
造方法は、半導体基板上の所定の絶縁膜に下層の導電層
の表面に達する接続孔を設けた後、成膜室に設置し減圧
下で四塩化チタンガスとシランガスを前記成膜室に間欠
的に導入するとともに高周波電力を間欠的に供給するこ
とによって前記成膜室内に間欠的にプラズマを発生させ
てチタンシリサイド膜を成膜し、前記チタンシリサイド
膜表面を窒化することによりチタンシリサイド膜と窒化
チタン膜の２層膜を形成する工程を有するというもので
ある。
【００１２】ここで、例えば、窒素ガスおよびまたはア
ンモニアガスのプラズマ中で窒化することができる。
ンモニアガスのプラズマ中で窒化することができる。
【００１３】あるいは、アンモニアとヒドラジン（Ｎ2
Ｈ4 またはＮ2 Ｈ4 の水素原子を有機基で置換した化合
物）の混合ガスまたはそのプラズマ中で窒化することが
できる。
Ｈ4 またはＮ2 Ｈ4 の水素原子を有機基で置換した化合
物）の混合ガスまたはそのプラズマ中で窒化することが
できる。
【００１４】あるいはまた、アンモニアおよびまたはア
ジ化水素ガスのプラズマ中で窒化することができる。
ジ化水素ガスのプラズマ中で窒化することができる。
【００１５】
【作用】成膜室内に四塩化チタンガスとシランガスを間
欠的に供給し、さらに高周波電力を間欠的に供給するこ
とによって成膜室内に間欠的にプラズマを発生させてチ
タンシリサイド膜を成膜するので、プラズマ励起の休止
期間中に、コンタクト孔内からの反応生成物の脱離およ
び新しい原料ガスの拡散進入が促進されるために、通常
の連続プラズマによるＣＶＤ法に比較して、段差被覆性
は、はるかに良好である。また、プラズマ陽極窒化もし
くはアンモニアとヒドラジンの混合ガスによる熱窒化に
より比較的低温度でチタンシリサイド膜の表面を窒化で
きる。
欠的に供給し、さらに高周波電力を間欠的に供給するこ
とによって成膜室内に間欠的にプラズマを発生させてチ
タンシリサイド膜を成膜するので、プラズマ励起の休止
期間中に、コンタクト孔内からの反応生成物の脱離およ
び新しい原料ガスの拡散進入が促進されるために、通常
の連続プラズマによるＣＶＤ法に比較して、段差被覆性
は、はるかに良好である。また、プラズマ陽極窒化もし
くはアンモニアとヒドラジンの混合ガスによる熱窒化に
より比較的低温度でチタンシリサイド膜の表面を窒化で
きる。
【００１６】
【実施例】図１（ａ），（ｂ）および図２はそれぞれ本
発明の第１の実施例の説明のための工程順断面図および
間欠高周波放電プラズマＣＶＤ法の説明のための図であ
る。
発明の第１の実施例の説明のための工程順断面図および
間欠高周波放電プラズマＣＶＤ法の説明のための図であ
る。
【００１７】まず、図１（ａ）に示すように、例えば、
Ｐ型シリコン基板１の表面に図示しないフィールド酸化
膜を選択的に形成して活性領域を区画し、その活性領域
の表面に図示しないゲート酸化膜を形成し、図示しない
ゲート電極を形成し、Ｎ型拡散層２を形成し、層間絶縁
膜３（フィールド絶縁膜、ゲート酸化膜、層間絶縁膜を
代表して図示）を形成し、Ｎ型拡散層２上にコンタクト
孔４（直径０．３μｍ，深さ１．２μｍ，アスペクト比
４）を形成する。次に、ＣＶＤ装置の図示しない成膜室
に設置し、排気して真空にしたのち、四塩化チタンガス
とシランガスを間欠的に供給し、さらに高周波電力を間
欠的に供給することで成膜室内に間欠的にプラズマを発
生させる。この間欠プラズマによって発生したラジカル
同志の反応によって、層間絶縁膜３に穿たれたコンタク
ト孔４と層間絶縁膜３上にチタンシリサイド膜（ＴｉＳ
ｉx （ｘ＝１．５〜２．２）膜９を約５０ｎｍ成膜す
る。表１に各ガスおよび高周波の導入タイミングと、成
膜条件の一例を示す。合計時間５分で約５０ｎｍ成膜す
ることができる。
Ｐ型シリコン基板１の表面に図示しないフィールド酸化
膜を選択的に形成して活性領域を区画し、その活性領域
の表面に図示しないゲート酸化膜を形成し、図示しない
ゲート電極を形成し、Ｎ型拡散層２を形成し、層間絶縁
膜３（フィールド絶縁膜、ゲート酸化膜、層間絶縁膜を
代表して図示）を形成し、Ｎ型拡散層２上にコンタクト
孔４（直径０．３μｍ，深さ１．２μｍ，アスペクト比
４）を形成する。次に、ＣＶＤ装置の図示しない成膜室
に設置し、排気して真空にしたのち、四塩化チタンガス
とシランガスを間欠的に供給し、さらに高周波電力を間
欠的に供給することで成膜室内に間欠的にプラズマを発
生させる。この間欠プラズマによって発生したラジカル
同志の反応によって、層間絶縁膜３に穿たれたコンタク
ト孔４と層間絶縁膜３上にチタンシリサイド膜（ＴｉＳ
ｉx （ｘ＝１．５〜２．２）膜９を約５０ｎｍ成膜す
る。表１に各ガスおよび高周波の導入タイミングと、成
膜条件の一例を示す。合計時間５分で約５０ｎｍ成膜す
ることができる。
【００１８】
【表１】
【００１９】ＴｉＳｉx 膜９の平坦部での厚さ５０ｎ
ｍ、コンタクト孔部での厚さの最小値は３０ｎｍであ
り、段差被覆性は良好であった。周期Ｔ＝１００ｍｓ、
ｔon＝ｔoff の場合について説明したが、ｔoff を相対
的に大きくすることによって段差被覆性はよくなるが能
率が悪くなるので、コンタクト孔のアスペクト比に応じ
て、ｔonとｔoff の割合を加減すればよい。
ｍ、コンタクト孔部での厚さの最小値は３０ｎｍであ
り、段差被覆性は良好であった。周期Ｔ＝１００ｍｓ、
ｔon＝ｔoff の場合について説明したが、ｔoff を相対
的に大きくすることによって段差被覆性はよくなるが能
率が悪くなるので、コンタクト孔のアスペクト比に応じ
て、ｔonとｔoff の割合を加減すればよい。
【００２０】次に、１３０〜２６００Ｐａのアンモニア
ガスを直流放電させてアンモニアプラズマ中でＴｉＳｉ
x 膜９の表面を窒化（プラズマ陽極窒化）する。基板温
度は６００℃、時間は５分とした。この処理でチタンシ
リサイド上に約５ｎｍのＴｉＮ膜１０が形成される。窒
素あるいはアンモニアガス中での熱窒化に比較して低温
で窒化できるので拡散層表面での不純物濃度低下による
コンタクト抵抗の上昇を防止できる。
ガスを直流放電させてアンモニアプラズマ中でＴｉＳｉ
x 膜９の表面を窒化（プラズマ陽極窒化）する。基板温
度は６００℃、時間は５分とした。この処理でチタンシ
リサイド上に約５ｎｍのＴｉＮ膜１０が形成される。窒
素あるいはアンモニアガス中での熱窒化に比較して低温
で窒化できるので拡散層表面での不純物濃度低下による
コンタクト抵抗の上昇を防止できる。
【００２１】以上で、本発明によるＴｉＮ／ＴｉＳｉx
の２層膜が２工程で形成できた。通常は、この後、図１
（ｂ）に示すように、ＣＶＤ法によるタングステン膜１
１をＴｉＮ表面に形成し、コンタクト孔を埋め込む。な
お、アンモニアガスの代りに窒素ガスを直流放電させて
窒化してもよい。
の２層膜が２工程で形成できた。通常は、この後、図１
（ｂ）に示すように、ＣＶＤ法によるタングステン膜１
１をＴｉＮ表面に形成し、コンタクト孔を埋め込む。な
お、アンモニアガスの代りに窒素ガスを直流放電させて
窒化してもよい。
【００２２】次に、本発明の第２の実施例について説明
する。
する。
【００２３】第１の実施例と同様にしてＴｉＳｉx 膜９
を形成する。次に１３００Ｐａのモノメチルヒドラジン
（ＣＨ6 Ｎ2 ）１０％とアンモニア９０％の混合ガスを
直流放電させてプラズマ雰囲気中で、基板温度を４００
℃に保って３分間保持する。この処理により、チタンシ
リサイド表面に約１０ｎｍの良質なＴｉＮ膜が形成され
る。窒素あるいはアンモニアのみのプラズマ雰囲気中で
同じ膜厚のＴｉＮ膜を得るには７００℃以上の処理温度
が必要である。一方、本実施例では、反応性の高いモノ
メチルヒドラジンを使用するのでより低温で窒化可能で
あるが、安全面での配慮が必要である。
を形成する。次に１３００Ｐａのモノメチルヒドラジン
（ＣＨ6 Ｎ2 ）１０％とアンモニア９０％の混合ガスを
直流放電させてプラズマ雰囲気中で、基板温度を４００
℃に保って３分間保持する。この処理により、チタンシ
リサイド表面に約１０ｎｍの良質なＴｉＮ膜が形成され
る。窒素あるいはアンモニアのみのプラズマ雰囲気中で
同じ膜厚のＴｉＮ膜を得るには７００℃以上の処理温度
が必要である。一方、本実施例では、反応性の高いモノ
メチルヒドラジンを使用するのでより低温で窒化可能で
あるが、安全面での配慮が必要である。
【００２４】本実施例ではＴｉＳｉx 膜表面の窒化が第
１の実施例に比較して著しく低温で可能となっているの
で、昇温・降温の時間を短縮し、装置のスループットを
向上させることができる。また、拡散層からＴｉＳｉx
膜への不純物の再拡散を第１の実施例より一層抑制で
き、不純物濃度低下に起因するコンタクト抵抗の上昇を
一層防止できる利点がある。
１の実施例に比較して著しく低温で可能となっているの
で、昇温・降温の時間を短縮し、装置のスループットを
向上させることができる。また、拡散層からＴｉＳｉx
膜への不純物の再拡散を第１の実施例より一層抑制で
き、不純物濃度低下に起因するコンタクト抵抗の上昇を
一層防止できる利点がある。
【００２５】モノメチルヒドラジンなどのように、狭義
のヒドラジン（Ｎ2 Ｈ4 ）の水素原子を有機的で置換し
た化合物である広義のヒドラジンのほか、狭義のヒドラ
ジンを使用してもほぼ同様の結果を得ることができる。
しかし、狭義のヒドラジンは反応性が高いので取扱いに
一層の注意が必要である。
のヒドラジン（Ｎ2 Ｈ4 ）の水素原子を有機的で置換し
た化合物である広義のヒドラジンのほか、狭義のヒドラ
ジンを使用してもほぼ同様の結果を得ることができる。
しかし、狭義のヒドラジンは反応性が高いので取扱いに
一層の注意が必要である。
【００２６】また、プラズマ陽極窒化法によらず、アン
モニアとヒドラジン（広狭の双方）の混合ガス中で熱窒
化を行なっても緻密さは若干劣るが使用可能である。た
だし、基板温度は４５０〜５００℃にする。そのため、
下層の導電膜がアルミニウム系配線層である場合には、
ＴｉＳｉx 膜とアルミニウムとの合金化反応が起きるの
で好ましくない。
モニアとヒドラジン（広狭の双方）の混合ガス中で熱窒
化を行なっても緻密さは若干劣るが使用可能である。た
だし、基板温度は４５０〜５００℃にする。そのため、
下層の導電膜がアルミニウム系配線層である場合には、
ＴｉＳｉx 膜とアルミニウムとの合金化反応が起きるの
で好ましくない。
【００２７】次に、本発明の第３の実施例について説明
する。
する。
【００２８】第１の実施例と同様にしてＴｉＳｉx 膜９
を形成する。次に、基板温度を３５０℃に保持して、全
圧１３００Ｐａのアジ化水素３０％、アンモニア７０％
の混合ガスを直流放電させてプラズマ雰囲気中に３分間
曝すことにより、チタンシリサイド表面に約１０ｎｍの
良質なＴｉＮ膜が形成される。本実施例に使用するアジ
化水素もきわめて反応性が高く、実施に当って、安全面
では第１の実施例以上の配慮が必要である。
を形成する。次に、基板温度を３５０℃に保持して、全
圧１３００Ｐａのアジ化水素３０％、アンモニア７０％
の混合ガスを直流放電させてプラズマ雰囲気中に３分間
曝すことにより、チタンシリサイド表面に約１０ｎｍの
良質なＴｉＮ膜が形成される。本実施例に使用するアジ
化水素もきわめて反応性が高く、実施に当って、安全面
では第１の実施例以上の配慮が必要である。
【００２９】第２の実施例より更に低温化が可能であり
コンタクト抵抗の上昇防止上一層有利である。
コンタクト抵抗の上昇防止上一層有利である。
【００３０】以上、下層の導電膜が拡散層で接続孔がコ
ンタクト孔の場合について説明したが、本発明は、下層
配線と上層配線をつなぐ接続孔部にＴｉＮ／ＴｉＳx 膜
を形成する場合にも適用できることは改めて詳細に説明
するまでもなく明らかである。
ンタクト孔の場合について説明したが、本発明は、下層
配線と上層配線をつなぐ接続孔部にＴｉＮ／ＴｉＳx 膜
を形成する場合にも適用できることは改めて詳細に説明
するまでもなく明らかである。
【００３１】
【発明の効果】以上説明したように本発明は間欠高周波
放電プラズマＣＶＤ法によりチタンシリサイド膜を形成
し、プラズマ陽極窒化もしくはアンモニアとヒドラジン
（広狭両義の）の混合ガス中で熱窒化を行なうことによ
り、段差被覆性よくＴｉＮ膜／ＴｉＳｉx 膜の２層膜を
接続孔部に形成でき、工程数を削減できる。また、従来
技術より低温で窒化できるので、拡散層表面での不純物
濃度の低下によるコンタクト抵抗の上昇を防止できる。
放電プラズマＣＶＤ法によりチタンシリサイド膜を形成
し、プラズマ陽極窒化もしくはアンモニアとヒドラジン
（広狭両義の）の混合ガス中で熱窒化を行なうことによ
り、段差被覆性よくＴｉＮ膜／ＴｉＳｉx 膜の２層膜を
接続孔部に形成でき、工程数を削減できる。また、従来
技術より低温で窒化できるので、拡散層表面での不純物
濃度の低下によるコンタクト抵抗の上昇を防止できる。
【図１】本発明の第１の実施例の説明のための（ａ），
（ｂ）に分図して示す工程順断面図である。
（ｂ）に分図して示す工程順断面図である。
【図２】間欠高周波放電プラズマＣＶＤ法の説明のため
の図である。
の図である。
【図３】従来技術の説明のための（ａ），（ｂ）に分図
して示す工程順断面図である。
して示す工程順断面図である。
１ Ｐ型シリコン基板 ２ Ｎ型シリコン基板 ３ 層間絶縁膜 ４ コンタクト孔 ５，５ａ Ｔｉ膜 ６ ＴｉＳｉx 層 ７ ＴｉＮ膜 ８ ＣＶＤ−ＴｉＮ膜 ９ ＴｉＳｉx 膜 １０ ＴｉＮ膜 １１ ＣＶＤ−Ｗ膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｃ 21/314 Ｍ 21/318 Ａ
Claims (4)
- 【請求項１】 半導体基板上の所定の絶縁膜に下層の導
電層の表面に達する接続孔を設けた後、成膜室に設置し
減圧下で四塩化チタンガスとシランガスを前記成膜室に
間欠的に導入するとともに高周波電力を間欠的に供給す
ることによって前記成膜室内に間欠的にプラズマを発生
させてチタンシリサイド膜を成膜し、前記チタンシリサ
イド膜表面を窒化することによりチタンシリサイド膜と
窒化チタン膜の２層膜を形成する工程を有することを特
徴とする半導体装置の製造方法。 - 【請求項２】 窒素ガスおよびまたはアンモニアガスの
プラズマ中で窒化する請求項１記載の半導体装置の製造
方法。 - 【請求項３】 アンモニアとヒドラジン（Ｎ2 Ｈ4 また
はＮ2 Ｈ4 の水素原子を有機基で置換した化合物）の混
合ガスまたはそのプラズマ中で窒化する請求項１記載の
半導体装置の製造方法。 - 【請求項４】 アンモニアおよびまたはアジ化水素ガス
のプラズマ中で窒化する請求項１記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32789394A JPH08186173A (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32789394A JPH08186173A (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08186173A true JPH08186173A (ja) | 1996-07-16 |
Family
ID=18204168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32789394A Pending JPH08186173A (ja) | 1994-12-28 | 1994-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08186173A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11195621A (ja) * | 1997-11-05 | 1999-07-21 | Tokyo Electron Ltd | バリアメタル、その形成方法、ゲート電極及びその形成方法 |
| US6387799B1 (en) * | 2000-08-16 | 2002-05-14 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating titanium silicide film |
| WO2003021650A1 (fr) * | 2001-09-03 | 2003-03-13 | Tokyo Electron Limited | Procede de formation d'un film |
| WO2004074543A1 (ja) * | 2003-02-20 | 2004-09-02 | Tokyo Electron Limited | 成膜方法 |
| KR100639201B1 (ko) * | 2000-06-30 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체소자의 티타늄실리사이드 형성방법 |
| JP2009539270A (ja) * | 2006-05-31 | 2009-11-12 | ティーガル コーポレイション | 半導体加工のためのシステム及び方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283625A (ja) * | 1986-06-02 | 1987-12-09 | Fujitsu Ltd | 半導体装置の電極の製造方法 |
| JPH03286527A (ja) * | 1990-04-03 | 1991-12-17 | Sony Corp | 配線形成方法 |
| JPH05218005A (ja) * | 1992-02-04 | 1993-08-27 | Nissin Electric Co Ltd | 薄膜デバイスの絶縁膜形成方法 |
-
1994
- 1994-12-28 JP JP32789394A patent/JPH08186173A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283625A (ja) * | 1986-06-02 | 1987-12-09 | Fujitsu Ltd | 半導体装置の電極の製造方法 |
| JPH03286527A (ja) * | 1990-04-03 | 1991-12-17 | Sony Corp | 配線形成方法 |
| JPH05218005A (ja) * | 1992-02-04 | 1993-08-27 | Nissin Electric Co Ltd | 薄膜デバイスの絶縁膜形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11195621A (ja) * | 1997-11-05 | 1999-07-21 | Tokyo Electron Ltd | バリアメタル、その形成方法、ゲート電極及びその形成方法 |
| KR100639201B1 (ko) * | 2000-06-30 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체소자의 티타늄실리사이드 형성방법 |
| US6387799B1 (en) * | 2000-08-16 | 2002-05-14 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating titanium silicide film |
| WO2003021650A1 (fr) * | 2001-09-03 | 2003-03-13 | Tokyo Electron Limited | Procede de formation d'un film |
| US7935384B2 (en) | 2001-09-03 | 2011-05-03 | Tokyo Electron Limited | Film forming method |
| WO2004074543A1 (ja) * | 2003-02-20 | 2004-09-02 | Tokyo Electron Limited | 成膜方法 |
| JP2009539270A (ja) * | 2006-05-31 | 2009-11-12 | ティーガル コーポレイション | 半導体加工のためのシステム及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5733816A (en) | Method for depositing a tungsten layer on silicon | |
| US7838441B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| US6143377A (en) | Process of forming a refractory metal thin film | |
| JP3740508B2 (ja) | 窒化チタンのプラズマエンハンスアニール処理 | |
| US7452810B2 (en) | Method of forming a barrier layer of a semiconductor device | |
| US6255216B1 (en) | Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition | |
| JP2004536960A (ja) | フッ素を含まないタングステン核生成によるｗ−ｃｖｄ | |
| JP3214422B2 (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
| JPH0697111A (ja) | バリアメタルの形成方法 | |
| JPH11150084A (ja) | 半導体装置および基板上への非晶質窒化硅素チタンの形成方法 | |
| JPH11217672A (ja) | 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法 | |
| US20020192396A1 (en) | Method of titanium/titanium nitride integration | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| JP3208124B2 (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
| KR100395171B1 (ko) | 화학적증착법에의한티타늄막형성방법 | |
| JPH09172083A (ja) | 半導体素子の金属配線製造方法 | |
| JPH08186173A (ja) | 半導体装置の製造方法 | |
| JPH08279558A (ja) | 半導体装置の製造方法 | |
| JPH0653165A (ja) | メタルプラグの形成方法 | |
| JPH07114203B2 (ja) | 半導体装置の製造方法 | |
| JPH0661181A (ja) | バリアメタルの形成方法 | |
| JP3206527B2 (ja) | 半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JP3211290B2 (ja) | 半導体装置の形成方法 | |
| JP3767429B2 (ja) | チタン膜及びチタンナイトライド膜の連続成膜方法及びクラスタツール装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970506 |