KR100395171B1 - 화학적증착법에의한티타늄막형성방법 - Google Patents

화학적증착법에의한티타늄막형성방법 Download PDF

Info

Publication number
KR100395171B1
KR100395171B1 KR10-1998-0028552A KR19980028552A KR100395171B1 KR 100395171 B1 KR100395171 B1 KR 100395171B1 KR 19980028552 A KR19980028552 A KR 19980028552A KR 100395171 B1 KR100395171 B1 KR 100395171B1
Authority
KR
South Korea
Prior art keywords
film
gas
forming
chamber
vapor deposition
Prior art date
Application number
KR10-1998-0028552A
Other languages
English (en)
Other versions
KR19990013876A (ko
Inventor
히데키 요시카와
야스오 고바야시
구니히로 다다
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR19990013876A publication Critical patent/KR19990013876A/ko
Application granted granted Critical
Publication of KR100395171B1 publication Critical patent/KR100395171B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 CVD-Ti 필름을 형성하는 방법은 챔버내로 Si 웨이퍼를 로딩하는 단계, 소정의 감압 분위기로 챔버의 내부를 설정하는 단계, 챔버내로 TiCl4가스, H2가스 및 Ar 가스를 도입하는 단계 및 챔버내의 도입 가스의 플라즈마를 발생시킴으로써 웨이퍼상의 SiO2막내에 홀내에 Ti 막을 형성시키는 단계를 포함한다. 웨이퍼 온도는 400°내지 800°로 설정되며, 공급 압력은 100W 내지 300W이며, 내부 챔버 압력은 0.5Torr 내지 3.0Torr이며, TiCl4가스 대 H2가스와 Ar 가스의 합의 유량비는 1:100 내지 1:300이며, H2가스 대 Ar 가스의 유량비는 1:1 내지 2:1이다.

Description

화학적 증착법에 의한 티타늄 막 형성 방법{CVD-TI FILM FORMING METHOD}
본 발명은, 반도체 장치에서 예컨대, 접촉 금속 또는 접착제로서 사용되는 CVD-Ti 막을 형성하는 방법에 관한 것으로, 특히 실리콘 기판을 덮는 절연 막내에 형성된 홀내에 방벽 층으로서 Ti 막을 형성하는 CVD-Ti 막 형성 방법(화학 증착법에 의한 티타늄 막 형성 방법)에 관한 것이다.
반도체 장치의 제조에 있어서, 최근의 고밀도 및 고집적도의 요청에 대응하여, 회로 구성은 종종 다층 접속 구조를 갖는다. 서로 절연되는 하측 반도체 장치와 상측 상호 접속층을 그 사이에 개재된 절연 막, 예컨대 SiO2막으로 전기적 접속하기 위해서, CVD에 의해 절연 층 내에 형성된 홀, 예컨대 접촉 홀 또는 비아 홀(via hole)내에 매립부분을 형성하는 기술이 매우 중요하다.
상기 기술에 있어서, 접촉 홀 또는 비아 홀을 채우기 위해서, 일반적으로 Al(알루미늄) 또는 W(텅스텐), 또는 주 성분으로 Al 또는 W를 함유하는 합금이 사용된다. 그러한 금속 또는 합금이 하측 Si(실리콘) 기판 또는 Si 층과 직접 접촉하게 될 때, 금속은 Si의 흡수 효과 등에 기인하여, 하측 Si 기판 또는 Si 층의 경계부에 바람직하지 않게 합금을 형성할 수도 있다. 이러한 방법으로 형성된 합금은 전기 저항이 크다. 그러한 합금의 형성은, 장치에서 요구되고 있는 전력 절약 및 고속 작동의 견지에서 바람직하지 않다.
W 또는 W 합금이 접촉 홀의 매립 층으로 사용되는 경우, 매립 층을 형성하는데 사용된 WF6가스가 Si 기판에 침입하여 전기 특성 등을 저하시킨다.
이러한 단점을 방지하기 위해서, 접촉 홀 또는 비아 홀내에 매립 층을 형성하기 전에, 홀의 내측 표면상에 미리 방벽 층을 형성한 다음, 방벽 층상에 매립 층을 형성한다. 이러한 방벽층으로는, Ti(티타늄) 막으로 형성된 층 또는 Ti 막과 TiN(질화 티탄) 막으로 이루어진 2층 구조의 층이 일반적으로 사용된다.
통상, 이러한 방벽 층은 물리적 증착(Physical Vapor Deposition : PVD)에 의해 형성된다. 최근, 장치의 미세화 및 고집적화가 특히 요구되며, 설계 규정이 특히 엄격해지고 있기 때문에, 라인 폭 및 홀 개구 직경이 계속적으로 감소되어, 결과적으로 종횡비가 증가된다. 또한, PVD 막의 전기 저항이 증가하여, 상기 요구를 충족시키기가 어렵게 된다.
이러한 이유로, 방벽 층을 구성하는 Ti 막 및 TiN 막은 양질의 막을 형성할수 있는 화학적 증착(Chemical Vapor Deposition : CVD)에 의해 형성된다. CVD에 의해 Ti 막을 형성하는 경우, TiCl4(4염화 티타늄) 및 H2(수소)가 반응 가스로서 사용된다. TiN 막을 성형하는 경우에는, TiCl4및 NH3(암모니아) 또는 MMH(monomethyl hydrazine ; 모노메틸 히드라진)이 반응 가스로서 사용된다.
최근에, 반도체 장치는 특징적 크기가 계속해서 축소되고 SiOx(예컨대, SiO2) 막내에 형성된 접촉 홀 또는 비아 홀의 종횡비가 계속해서 증가되고 있다. 따라서, 종래의 TiCl4및 H2가스 시스템으로는, 100% 이상의 고 스텝 커버리지(step coverage)로 홀 부분내에 CVD-Ti 막을 형성하기가 어렵다.
본 발명의 목적은, Si 표면상의 절연막내에 형성된 작은 홀내에 고 스텝 커버리지로 Ti 막을 형성할 수 있는 CVD-Ti 막 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은, 높은 막 형성 속도 및 저온에서 절연 막내의 홀의 내측 표면 및 홀로부터 노출된 Si 표면 부분상에 Ti 막을 형성할 수 있는 CVD-Ti 막 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 고 스텝 커버리지를 요구하는 용도와 고 막 형성 속도 및 저온에서 절연 막 및 홀의 바닥면 상의 막 형성을 요구하는 용도 중 어느 하나에 대응할 수 있는 CVD-Ti 막 형성 방법을 제공하는 것이다.
본 발명에 있어서, 기판의 Si 표면상에 형성되며 Si 표면의 일부를 노출시키는 하나 이상의 홀을 갖는 절연 막의 홀내에 CVD-Ti 막을 형성하는 경우, 종래의 TiCl4가스 및 H2가스에 부가하여 Ar 가스가 사용되며, 이들 가스의 플라즈마가 생성된다. 플라즈마 생성에 있어서, Ar 가스는 H2가스와는 상이하게 막 형성 가스로서 작용하는 TiCl4가스에 영향을 미친다. 따라서, Ar 가스의 기능을 이용하는 것에 의해, 소망된 상태의 Ti 막이 홀상에 형성될 수 있다.
이것은 도 1을 참조하여 설명할 것이다. 도 1을 참조하면, 참조부호(10)는 챔버내로 가스를 도입하기 위한 샤워 헤드를 나타내며, 참조부호(W)는 Si 웨이퍼를 나타낸다. 우측의 시스템은 Ar 가스가 반응 가스로서 작용하지 않을 때 발생되는 반응을 나타내며, 좌측의 시스템은 Ar 가스가 반응 가스로서 작용할 때 발생되는 반응을 나타낸다.
우측의 시스템에 있어서, H 이온 및/또는 H 라디칼은 TiCl4을 TiCl3+HCl로 분해시키며, TiSi 막이 TiCl3로부터 웨이퍼상에 형성된 후(Ti 막이 산화물 막상에 형성된 후) HCl을 생성한다. 좌측의 시스템에 있어서, Ar 이온은 TiCl4를 TiCl2+Cl2로 분해시키고 또한 TiCl2를 Ti+Cl2로 분해시킨다. 따라서, 막 형성에 기여하는 성분이 Ar 의 존재로 인해 증가함으로써, 막 형성 속도가 증가될 수 있다. Ar 가스 대 H2가스의 비, 이들 가스 대 TiCl4가스의 비, 막 형성 온도, 내부 챔버 압력, 및 플라즈마를 발생시킬 때 공급되는 전력이 조절되는 경우, 막 형성 속도 및 막 형성시의선택비(selectivity)를 임의로 조절할 수 있다.
본 발명의 제 1 실시예에 따르면, 이러한 조건은 Ti 막이 절연 막에 대해 고선택비로 홀내에 형성되도록 조절된다. 보다 상세하게는, 홀내에 노출된 Si 표면상의 Ti 막의 막 형성 속도는, 절연 막 및 홀의 내측 표면상의 Ti 막의 막 형성 속도보다 충분히 크게 증가된다. 이것은 홀 입구상에 퇴적된 Ti 막을 감소시키며, 홀내에 퇴적된 Ti 막을 충분히 증가시킨다. 즉, 스텝 커버리지(step coverage)는 100% 이상이 되도록 증가될 수 있다.
이러한 경우에, 다음 반응이 우세하다면 선택비가 증가될 수 있다.
[화학식 1]
TiCl4+ 2H2+ Si2→ TiSi2+ 4HCl
이러한 반응을 효과적으로 발생시키기 위해서, 제 2 실시예에서와 같이, 플라즈마의 상태를 플라즈마 분광법으로 측정할 때, Ti 및 Cl2의 발광 분광(emission spectra)이 실질적으로 존재하지 않는 조건하에서 막 형성을 실시하는 것이 바람직하다.
바람직하게는, 기판 온도가 400℃ 내지 800℃로 설정되고, 공급 전력이 100W 내지 300W로 설정되며, 내부 챔버 압력이 0.5Torr 내지 3.0Torr로 설정되며, 보다 바람직하게는 TiCl4가스 대 H2가스와 Ar 가스의 합의 비가 1:100 내지 1:300으로 설정되며, H2가스 대 Ar 가스의 유량비가 1:1 내지 2:1로 설정된다. 그러면, 반응이 우세하게 될 수 있다.
제 3 실시예에 있어서, Ar 가스 대 H2가스의 비, 이들 가스 대 TiCl4가스의 비, 막 형성 온도, 내부 챔버 압력 및 플라즈마를 생성시킬 때 공급되는 전력을 조절함으로써 Ti 막이 거의 동일한 막 형성 속도로 절연 막의 노출된 표면 및 홀내의 Si 표면부상에 형성되도록 한다. 이러한 경우에, Ar 가스의 존재로 인해, 막 형성은 높은 막 형성 속도 및 저온에서 수행될 수 있으며, 이것은 블랭킷 프로세스에 적합하다.
이 경우에, 다음 반응이 우세하면 이러한 막 형성이 가능하게 된다.
[화학식 2]
TiCl4+ H2→ Ti + 2Cl2+ H2또는
TiCl4+ H2→ Ti + Cl2+ 2HCl
바람직하게는, 기판 온도가 350℃ 내지 550℃로 설정되고, 공급 전력이 100W 내지 800W로 설정되며, 내부 챔버 압력이 0.5Torr 내지 3.0Torr로 설정되며, TiCl4가스 대 H2가스와 Ar 가스의 합의 유량 비가 1:300 내지 1:450으로 설정되며, H2가스 대 Ar 가스의 유량비가 1:0.3 내지 1:2로 설정된다. 그러면, 반응이 우세하게 될 수 있다.
제 4 실시예에 있어서, TiCl4및 H2가스에 부가하여 Ar 가스가 챔버내로 도입되며, TiCl4가스 대 H2가스와 Ar 가스의 합의 유량비, H2가스 대 Ar 가스의 유량비, 기판 온도, 내부 챔버 압력, 및 플라즈마를 생성할 때 공급된 전력을 조절함으로써, Ti 막의 선택비가 제어된다. 따라서, 동일한 그룹의 장치 및 동일한 그룹의 가스는, 고 스텝 커버리지를 요구하는 프로세스 및 블랭킷 프로세스에 모두 대응할 수 있다.
본 발명의 추가의 목적 및 이점은 다음의 발명의 구성 및 작용에 기재될 것이며, 부분적으로 발명의 구성 및 작용에 대한 기재로부터 자명해질 것이며, 또는 본 발명의 실시에 의해 알 수 있다. 본 발명의 목적 및 이점은, 이하에 특별히 나타난 수단 및 결합에 의해 실현되며 달성될 수 있다.
도 1은 본 발명에 사용된 가스의 플라즈마내의 반응을 도시하는 다이어그램,
도 2는 본 발명에 따른 CVD-Ti 막 형성 방법을 실시하기 위해 사용된 막 형성 장치의 일예를 개략적으로 도시하는 단면도,
도 3a 및 도 3b는 본 발명이 적용된 Si 웨이퍼를 도시하는 단면도로서, 도 3a는 Ti 막이 접촉 홀을 갖는 장치상에 형성된 것이며, 도 3b는 Ti 막이 비아 홀을 갖는 장치상에 형성된 것을 도시하는 도면,
도 4는 고선택비 프로세스에서 Ti 막의 막 형성 시간과 막 두께간의 관계를 도시하는 것으로서, Ti 막이 Si상에 형성된 경우와 Ti 막이 SiO2상에 형성된 경우를 비교한 그래프,
도 5는 고선택비 프로세스에 의해 형성된 Ti 막의 상태를 도시하는 단면도,
도 6은 블랭킷 프로세스(blanket process)에서 Ti 막의 막 형성 시간과 막 두께간의 관계를 도시하는 것으로서, Ti 막이 Si상에 형성되는 경우와 Ti 막이 SiO2상에 형성되는 경우를 비교한 그래프,
도 7은 블랭킷 프로세스에 의해 형성된 Ti 막의 상태를 도시하는 단면도,
도 8은 Ti 및 Cl2의 방출 스펙트럼이 실질적으로 존재하는 플라즈마 방출 스펙트럼을 도시하는 그래프,
도 9는 Ti 및 Cl2의 방출 스펙트럼이 실질적으로 존재하지 않는 플라즈마 방출 스펙트럼을 도시하는 그래프.
도면의 주요부분에 대한 부호의 설명
1 : 챔버 2 : 서셉터
9 : 배기계 10 : 샤워 헤드
25 : 게이트 밸브 31 : 분광계
본 명세서에 통합되고 그 일부를 구성하는 첨부 도면은 본 발명의 바람직한 실시예를 설명하며, 상기의 일반적인 설명과 이하의 바람직한 실시예에 대한 상세한 설명과 함께 본 발명의 원리를 설명한다.
이하, 본 발명의 바람직한 실시예에 대해 첨부 도면을 참조로 상세히 설명한다.
도 2는 본 발명의 실시에 사용되는 Ti 막 형성 장치의 일예를 도시한 단면도이다.
이 막 형성 장치는 실질적으로 원통형의 기밀 챔버(1)를 구비한다. 처리되는 대상인 Si 웨이퍼(W)를 수평으로 지지하기 위한 서셉터(2)가 양방향 화살표로 표시된 바와 같이 챔버(1)내에서 수직방향으로 이동가능한 원통형 지지 부재(3)에 의해 그 중앙부가 지지된다. 히터(4)가 서셉터(2)내에 매립되어 있된다. 전원(도시하지 않음)으로부터 히터(4)에 전력이 공급될 때, 히터(4)는 처리 대상물인 Si웨이퍼(W)를 서셉터(2)를 통해 소정 온도로 가열한다.
챔버(1)의 상단부에는, 샤워 헤드(10)가 서셉터(2)상에 지지되는 반도체 웨이퍼(W)와 소정 거리를 두고 대향하도록 설치된다. 웨이퍼(W)를 향하는 샤워 헤드(10)의 하측 벽내에는 다수의 가스 방출 홀(10a)이 형성되어 있다. 샤워 헤드(10)내에 공간(11)이 형성되며, 다수의 관통 구멍이 형성된 분산 판(12)이 공간(11)내에 수평방향으로 배치된다. 가스 입구 포트(13)가 샤워 헤드(10)의 상측부에 형성되어 처리 가스를 샤워 헤드(10)내로 도입한다. 가스 입구 포트(13)는 가스 공급관(15)에 연결된다.
가스 공급관(15)의 분기관은 H2가스 공급원(16), Ar 가스 공급원(17) 및 TiCl4가스 공급원(18)에 각각 연결된다. 이들 가스 공급원으로부터 각각의 가스가 가스 공급관(15) 및 샤워 헤드(10)를 통해 챔버(1)내에 공급됨으로써 Si 웨이퍼(W)상에 Ti 막을 형성한다. 밸브(19) 및 질량 유량 제어기(20)가 각각의 가스 공급원에 연결된 각각의 분기관에 연결된다.
샤워 헤드(10)는 정합 회로(22)를 거쳐 RF 전원(23)에 접속된다. RF 전원(23)으로부터 샤워 헤드(10)를 통해 챔버(1)내에 RF 전력이 인가될 수 있다. 이러한 RF 전력에 의해, 막 형성 가스의 플라즈마가 챔버(1)내에 형성된다. 샤워 헤드(10)와 챔버(1)는 절연 부재(14)에 의해 서로 전기적으로 접속되며, 챔버(1)는 접지되어 있다.
챔버(1)의 바닥 벽에는 배기 포트(8)가 배치되어 있다. 이 배기 포트(8)는챔버(1)의 내부를 배기시키는 배기계(9)에 연결된다. 웨이퍼(W)용 반입/반출구(24)가 챔버(1)의 측벽 하부에 형성되어 있다. 반입/반출구(24)는 게이트 밸브(25)에 의해 개폐될 수 있다. 서셉터(2)가 하측으로 이동한 후에, 웨이퍼(W)의 반입/반출이 수행된다.
도 2를 참조하면, 참조부호(30)는 챔버(1)의 측벽에 형성된 윈도우를 나타내며, 이것을 챔버(1)내의 플라즈마 생성 구역[웨이퍼(W)와 샤워 헤드(10) 사이의 구역]에 대향한다. 대물 렌즈를 갖는 분광계(31)가 윈도우(30)의 외측에 배치된다. 후술하는 바와 같이, 분광계(31)는 플라즈마의 상태를 측정하여, Ti 및 Cl2의 발광 분광이 실질적으로 존재하지 않는 상태에서 막 형성을 허용한다.
이러한 막 형성 장치에 의해 Ti 막을 형성하기 위해서, 게이트 밸브(25)가 개방되며, Si 웨이퍼(W)가 챔버(1)내에 반입되며 서셉터(2)상에 배치된다. Si 웨이퍼(W)를 히터(4)로 가열하면서, 챔버(1)를 배기계(9)의 진공 펌프에 의해 배기하여 고진공 상태한 된다. 그 후, Ar 가스, H2가스 및 TiCl4가스가 차례대로 챔버(1)내로 도입되며, RF 전원(23)에 의해 RF 전력이 인가되어 플라즈마를 생성시킨다.
Ti 막이 형성될 대상으로서, 예컨대, 도 3a에 도시된 바와 같이, Si 기판(웨이퍼)상에 절연 막으로서 SiO2막(45)을 형성하고, SiO2막(42)내에 접촉 홀(43)을 형성하는 것에 의해 얻는 구조체와, 또는 도 3b에 도시된 바와 같이, Si 기판(41)상에 형성된 폴리(poly)-Si 막(44)상에 층간 절연 막으로서 SiO2막(45)을 형성하고, SiO2막(45)에 비아 홀(46)을 형성하는 것에 의해 얻는 구조체가 사용된다.
이러한 접촉 홀(43) 또는 비아 홀(46)의 바닥 부분상에 100% 이상의 고 스텝 커버리지로 Ti 막을 형성할 필요가 있는 경우, 막 형성은 Si상의 Ti 막 형성의 선택비가 SiO2상의 Ti 막 형성의 선택비보다 높은 조건 하에서 수행된다. 보다 상세하게는, 홀내의 Si(Si 웨이퍼 또는 폴리-Si 막의 홀에 의해 노출된 홀의 표면 또는 바닥 표면)상의 Ti 막의 막 형성 속도는, SiO2막(SiO2막의 상측면 및 홀의 외주면)상의 Ti 막 형성 속도보다 상당히 높도록 증가된다. 이것은 홀의 입구상에 퇴적된 Ti 막을 감소시키며, 홀내에 형성될 Ti 막에 100% 이상의 고 스텝 커버리지를 제공한다.
이러한 경우에, 다음 반응이 우세하다면 선택비가 증가될 수 있다.
[화학식 3]
TiCl4+ 2H2+ Si2→ TiSi2+ 4HCl
이러한 반응을 효과적으로 발생시키기 위해서, 플라즈마의 상태를 플라즈마 분광법으로 측정할 때, Ti 및 Cl2의 발광 분광이 실질적으로 존재하지 않는 상태하에서 막 형성이 실시될 수도 있다. 보다 상세하게는, 막 형성은, 도 8에 도시된 바와 같은, Ti(피크값: 약 330nm 및 약 500nm) 또는 Cl2(피크값: 약 520nm)의 존재를 나타내는 분광이, 도 9에 도시된 바와 같은, 플라즈마의 발광 분광 내에 나타나지 않도록 실시되어야 한다.
이러한 경우에 이용된 조건으로서는, 바람직하게는 기판 온도가 400℃ 내지 800℃, 보다 바람직하게는 550℃ 내지 700℃로 설정되며, RF 전원에 공급되는 전력이 100W 내지 300W로 설정되며, 내부 챔버 압력이 0.5Torr 내지 3.0Torr로 설정되며, TiCl4가스 대 H2가스와 Ar 가스의 합의 비가 1:100 내지 1:300으로 설정되며, H2가스 대 Ar 가스의 유량비가 1:1 내지 2:1로 설정되는 것이 바람직하다. 실제의 가스 유량은, H2가스에 대해서는 500sccm 내지 2,000sccm이고, Ar 가스에 대해서는 500sccm 내지 1,000sccm이며, TiCl4가스에 대해서는 10sccm인 것이 바람직하다.
일예로서, 580℃의 웨이퍼 온도, 1.0Torr의 내부 챔버 압력, RF 전원(13.56MHz)에 인가된 200W의 전력, 1,000sccm의 H2가스 유량, 1,000sccm의 Ar 가스 및 10sccm의 TiCl4가스 유량으로 Ti 막을 형성하였다. 도 4에 도시된 바와 같은 고선택비를 갖는 막 형성이 실시될 수 있다. 도 4를 참조하면, 세로좌표는 Ti 막의 두께를 나타내며, 가로좌표는 막 형성 시간을 나타낸다. 커브(a)는 Si상의 막 형성을 나타내며, 커브(b)는 SiO2상의 막 형성을 나타낸다. 도 5는, 막 형성 시간이 3분일 때의 막 형성 상태를 나타낸 SEM 사진을 기초로 도시된 도면이다. 도 5에서 알 수 있는 바와 같이, SiO2막(42)상에 Ti 막이 거의 형성되지 않았으며, 소정의 두께(약 1,200Å)를 갖는 Ti 막 또는 TiSi 막이 Si 웨이퍼(W)상에만 형성된다. 이 도면에 도시된 바와 같이, Ti 막이 고 스텝 커버리지로 홀내에 형성된다.
홀내의 SiO2막의 표면 및 Si(Si 웨이퍼의 노출된 표면)상에 Ti 막이 거의 동일한 막 형성 속도로 형성되어야 하는 경우, 이것은 상기 조건을 조정하는 것에 의해 달성될 수 있다.
이러한 경우에, Ar 가스의 존재로 인해, 막 형성은 높은 막 형성 속도 및 저온에서 실시될 수 있는데, 이것은 블랭킷 프로세스에 적합하다. 다음 반응이 우세하다면 막 형성이 가능하다.
[화학식 4]
TiCl4+ H2→ Ti + 2Cl2+ H2또는
TiCl4+ H2→ Ti + Cl2+ 2HCl
이러한 경우의 조건으로서는, 웨이퍼 온도가 350℃ 내지 550℃로 설정되고, 공급 전력이 100W 내지 800W로 설정되며, 내부 챔버 압력이 0.5Torr 내지 3.0Torr로 설정되며, TiCl4가스 대 H2가스와 Ar 가스의 합의 비가 1:300 내지 1:450으로 설정되며, H2가스 대 Ar 가스의 유량비가 1:0.3 내지 1:2로 설정되는 것이 바람직하다. 실제 가스 유량비는, H2가스에 대해서는 1,000sccm 내지 3,500sccm, Ar 가스에 대해서는 1,000sccm 내지 2,000sccm, TiCl4가스에 대해서는 10sccm인 것이 바람직하다.
일예로서, 550℃의 웨이퍼 온도, 1.0Torr의 내부 챔버 압력, RF 전원(13.56MHz)에 공급된 500W의 전력, 2,000sccm의 H2가스 유량, 1,000sccm의 Ar가스 유량, 및 10sccm의 TiCl4가스 유량으로 Ti 막을 형성하였다. 도 6에 도시된 바와 같이, 막 형성은 SiO2막상 및 홀내에서 거의 동일한 막 형성 속도로 진행되었다. 도 6을 참조하면, 세로좌표는 Ti 막의 두께를 나타내며, 가로좌표는 막 형성 시간을 나타낸다. 커브(a)는 Si상의 막 형성을 나타내며, 커브(b)는 SiO2상의 막 형성을 나타낸다. 도 7은, 막 형성 시간이 3분일 때의 막 형성 상태를 나타낸 SEM 사진을 기초로 도시된 도면이다. 도 7에 도시된 바와 같이, SiO2막(42), 홀의 주위 표면 및 홀의 바닥 부분(바닥 부분, 즉, Si상의 막은 TiSi 막으로 간주될 수 있음)상에 대략 동일한 두께를 갖는 Ti 막이 형성된다.
TiCl4및 H2가스에 부가하여 Ar 가스가 챔버(1)내로 도입되며, TiCl4가스 대 H2가스 및 Ar 가스의 합의 유량비, H2가스 대 Ar 가스의 유량비, 웨이퍼 온도, 내부 챔버 압력, 및 RF 전원에 공급되는 전력을 상기와 같이 조절함으로써, Ti 막의 선택비를 제어할 수 있다. 따라서, 동일한 장치 및 가스의 동일한 그룹의 가스로 고 스텝 커버리지를 요구하는 프로세스와 블랭킷 프로세스 모두에 대응할 수 있다.
Ti 막을 이러한 방법으로 형성한 후, TiCl4가스, Ar 가스 NH3가스, 및 MMH 가스를 도입하여 Ti 막에 TiN 막을 형성함으로써 2층 구조를 갖는 방벽 층을 제공한다. 그 후, 접속 금속 막, 예컨대, Al 막을 형성한다.
본 발명은 상기 실시예에 한정되지 않으며, 다양한 변경 및 변형이 가능하다.
예를 들면, 상기 실시예에서는 TiCl4가스, H2가스, 및 Ar 가스가 사용되었지만, 다른 가스가 포함될 수 있다. 제조 조건과 관련해서, 상술한 조건에 한정되지 않고, 소망하는 Ti 막이 형성되도록 임의로 설정될 수 있다.
상술한 바와 같이, 본 발명에 따르면, 절연 막, 예컨대, Si 기판 또는 Si 기판상의 Si 막(Si 표면을 갖는 기판이라 칭함)상에 형성된 홀을 갖는 SiOx막상에 CVD-Ti 막을 형성할 때, 종래의 TiCl4가스 및 H2가스에 부가하여 Ar 가스가 사용되며, 이들 가스의 플라즈마를 생성시킴으로써 Ti 막이 형성된다. 따라서, 막 형성에 기여하는 성분이 Ar 이온의 존재로 인해 증가됨으로써, 막 형성 속도가 증가될 수 있다. Ar 가스 대 H2가스의 비, Ar 가스 대 TiCl4가스의 비, H2가스 대 TiCl4가스의 비, 막 형성 온도, 내부 챔버 압력 및 플라즈마를 생성시킬 때 공급되는 전력을 조정하므로, 막 형성 속도 및 막 형성시의 선택비를 조절할 수 있다. 그 결과, 절연 막에 대해 고선택비로 홀 부분에 Ti 막이 형성될 수 있으며, 절연 막 및 홀 부분내의 Si상에 거의 동일한 막 형성 속도로 Ti 막이 형성될 수 있다.
상기 실시예에서는 SiOx막이 절연 막으로 이용되지만, 다른 절연 막, 예컨대, Si 함유 Si3N4막이 사용될 수도 있다. 기판의 Si 표면은 단일-결정(single-crystal) Si 또는 폴리-Si에 한정되지 않으며, 비정형 Si 또는 단일-결정 Si, 폴리-Si 및 비정형 Si의 조합일 수 있다.
추가의 이점 및 변형이 당업자에 의해 쉽게 발생할 것이다. 따라서, 넓은 관점에서 본 발명은 본 명세서에 도시되고 설명된 특정 세부설명 및 대표적 실시예에 한정되지 않는다. 따라서, 첨부된 특허 청구 범위에 의해 정의된 일반적 발명 개념 및 그 균등물의 사상과 범위로부터 벗어나지 않고 여러 가지 변경을 행하는 것이 가능하다.
본 발명은 고 스텝 커버리지로 Si 표면상의 절연막내에 형성된 작은 홀내에 Ti 막을 형성할 수 있으며, 높은 막 형성 속도 및 저온에서 절연 막내의 홀의 내측 표면 및 홀로부터 노출된 Si 표면 부분상에 Ti 막을 형성할 수 있다.

Claims (11)

  1. 기판의 Si 표면상에 형성되며, 상기 Si 표면의 일부를 노출시키는 절연 막의 홀 내에 화학적 증착법에 의한 티타늄 막을 형성하는 방법에 있어서,
    챔버 내에 상기 기판을 반입하는 단계와,
    상기 챔버의 내부를 소정의 감압 분위기로 설정하는 단계와,
    TiCl4가스, H2가스 및 Ar 가스를 포함하는 처리 가스를 상기 챔버내에 도입하는 단계와,
    상기 챔버내에 상기 처리 가스의 플라즈마를 생성시킴으로써 상기 홀내에 Ti또는 TiSi 막을 형성하는 단계를 포함하며,
    상기 절연 막에 대해 고 선택비로 상기 홀내에 Ti 막 또는 TiSi 막을 형성하도록 상기 가스의 유량, 기판 온도, 내부 챔버 압력, 및 상기 플라즈마를 생성시킬 때 공급되는 전력을 조정하고,
    막 형성시에, 상기 기판 온도가 400℃ 내지 800℃로 설정되고, 공급된 전력이 100W 내지 300W로 설정되며, 상기 내부 챔버 압력이 0.5Torr 내지 3.0Torr로 설정되고,
    상기 TiCl4가스 대 H2가스와 Ar 가스의 합의 유량비가 1:100 내지 1:300이며, H2가스 대 Ar 가스의 유량비가 1:1 내지 2:1인
    화학적 증착법에 의한 티타늄 막 형성 방법.
  2. 제 1 항에 있어서,
    상기 플라즈마의 상태를 플라즈마 분광법으로 측정할 때, Ti 및 Cl2의 발광 분광이 실질적으로 존재하지 않는 조건하에서 막 형성이 실시되는
    화학적 증착법에 의한 티타늄 막 형성 방법.
  3. 제 1 항에 있어서,
    상기 절연 막은 SiO2막인
    화학적 증착법에 의한 티타늄 막 형성 방법.
  4. 제 1 항에 있어서,
    상기 기판은 Si 웨이퍼 또는 폴리-Si 층인
    화학적 증착법에 의한 티타늄 막 형성 방법.
  5. 기판의 Si 표면상에 형성되며, 상기 Si 표면의 일부를 노출시키는 절연 막의 홀내에 화학적 증착법에 의한 티타늄 막을 형성하는 방법에 있어서,
    상기 챔버 내에 상기 기판을 반입하는 단계와,
    상기 챔버의 내부를 소정의 감압 분위기로 설정하는 단계와,
    TiCl4가스, H2가스 및 Ar 가스를 상기 챔버내에 도입하는 단계와,
    상기 챔버내에 상기 도입 가스의 플라즈마를 생성시켜 상기 홀내에 Ti 막 또는 TiSi 막을 형성하는 단계를 포함하며,
    상기 홀의 내측면 및 상기 홀에 의해 노출된 상기 Si 표면의 부분상에 실질적으로 동일한 막 형성 속도로 Ti 막 또는 TiSi 막을 형성하도록 상기 가스의 유량, 기판 온도, 내부 챔버 압력, 및 상기 플라즈마를 생성할 때 공급되는 전력을 조정하고,
    막 형성시에, 상기 기판 온도는 350℃ 내지 550℃로 설정되며, 상기 공급 전력은 100W 내지 800W로 설정되며, 상기 내부 챔버 압력이 0.5Torr 내지 3.0Torr로 설정되고,
    상기 TiCl4가스 대 H2가스와 Ar 가스의 합의 유량비가 1:300 내지 1:450이며, H2가스 대 Ar 가스의 유량비가 1:0.3 내지 1:2인
    화학적 증착법에 의한 티타늄 막 형성 방법.
  6. 기판의 Si 표면상에 형성되며, 상기 Si 표면의 일부를 노출시키는 절연 막의 홀내에 화학적 증착법에 의한 티타늄 막을 형성하는 방법에 있어서,
    챔버내에 상기 기판을 반입하는 단계와,
    상기 챔버의 내부를 소정의 감압 분위기로 설정하는 단계와,
    TiCl4가스, H2가스 및 Ar 가스를 포함하는 처리 가스를 상기 챔버내에 도입하는 단계와,
    상기 챔버내에 상기 도입 가스의 플라즈마를 생성시켜 상기 홀내에 Ti 막 또는 TiSi 막을 형성하는 단계를 포함하며,
    TiCl4가스 대 H2가스와 Ar 가스의 합의 유량비, H2가스 대 Ar 가스의 유량비, 기판 온도, 내부 챔버 압력, 및 상기 플라즈마를 발생할 때 공급되는 전력을 조정하여 Ti 막 또는 TiSi 막의 선택비를 제어하고
    상기 플라즈마의 상태를 플라즈마 분광법으로 측정할 때, Ti 및 Cl2의 발광 분광이 실질적으로 존재하지 않는 조건하에서 막 형성이 실시되는
    화학적 증착법에 의한 티타늄 막 형성 방법.
  7. 제 1 항에 있어서,
    상기 기판 온도는 550℃ 내지 700℃로 설정되는
    화학적 증착법에 의한 티타늄 막 형성 방법.
  8. 제 5 항에 있어서,
    상기 플라즈마의 상태를 플라즈마 분광법으로 측정할 때, Ti 및 Cl2의 발광 분광이 실질적으로 존재하지 않는 조건하에서 막 형성이 실시되는
    화학적 증착법에 의한 티타늄 막 형성 방법.
  9. 제 5 항에 있어서,
    상기 절연 막은 SiO2막인
    화학적 증착법에 의한 티타늄 막 형성 방법.
  10. 제 5 항에 있어서,
    상기 기판은 Si 웨이퍼 또는 폴리-Si 층인
    화학적 증착법에 의한 티타늄 막 형성 방법.
  11. 제 1 항 또는 제 5 항에 있어서,
    Ti 막 또는 TiSi 막에 TiN 막을 형성하는 단계를 더 포함하는
    화학적 증착법에 의한 티타늄 막 형성 방법.
KR10-1998-0028552A 1997-07-16 1998-07-15 화학적증착법에의한티타늄막형성방법 KR100395171B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-205475 1997-07-16
JP20547597A JP3636866B2 (ja) 1997-07-16 1997-07-16 CVD−Ti膜の成膜方法

Publications (2)

Publication Number Publication Date
KR19990013876A KR19990013876A (ko) 1999-02-25
KR100395171B1 true KR100395171B1 (ko) 2003-11-19

Family

ID=16507482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0028552A KR100395171B1 (ko) 1997-07-16 1998-07-15 화학적증착법에의한티타늄막형성방법

Country Status (4)

Country Link
US (1) US6197674B1 (ko)
JP (1) JP3636866B2 (ko)
KR (1) KR100395171B1 (ko)
TW (1) TW363087B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841203B2 (en) * 1997-12-24 2005-01-11 Tokyo Electron Limited Method of forming titanium film by CVD
GB2349392B (en) 1999-04-20 2003-10-22 Trikon Holdings Ltd A method of depositing a layer
US6268274B1 (en) * 1999-10-14 2001-07-31 Taiwan Semiconductor Manufacturing Company Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
JP2002115068A (ja) * 2000-10-11 2002-04-19 Applied Materials Inc シャワーヘッド、基板処理装置および基板製造方法
CN100474517C (zh) 2004-04-09 2009-04-01 东京毅力科创株式会社 Ti膜及TiN膜的成膜方法
KR100777430B1 (ko) * 2006-12-19 2007-11-20 재단법인 포항산업과학연구원 기상 증착법에 의한 Ti 박막 코팅 방법 및 그 장치
WO2008117781A1 (ja) * 2007-03-28 2008-10-02 Tokyo Electron Limited Cvd成膜装置
JP2009141227A (ja) * 2007-12-08 2009-06-25 Tokyo Electron Ltd チタン膜の成膜方法及びチタン膜の成膜装置
JP5560589B2 (ja) * 2009-05-08 2014-07-30 東京エレクトロン株式会社 成膜方法及びプラズマ成膜装置
WO2014058040A1 (ja) * 2012-10-12 2014-04-17 昭和電工株式会社 炭素材料、電池電極用炭素材料、及び電池
JP6389608B2 (ja) * 2013-12-25 2018-09-12 東京エレクトロン株式会社 Ti膜の成膜方法
JP6426893B2 (ja) * 2013-12-25 2018-11-21 東京エレクトロン株式会社 コンタクト層の形成方法
CN107557751A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种薄膜沉积方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975912A (en) * 1994-06-03 1999-11-02 Materials Research Corporation Low temperature plasma-enhanced formation of integrated circuits
US5926737A (en) * 1997-08-19 1999-07-20 Tokyo Electron Limited Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing

Also Published As

Publication number Publication date
US6197674B1 (en) 2001-03-06
TW363087B (en) 1999-07-01
JP3636866B2 (ja) 2005-04-06
KR19990013876A (ko) 1999-02-25
JPH1140518A (ja) 1999-02-12

Similar Documents

Publication Publication Date Title
US6841203B2 (en) Method of forming titanium film by CVD
US6274496B1 (en) Method for single chamber processing of PECVD-Ti and CVD-TiN films for integrated contact/barrier applications in IC manufacturing
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
US6218301B1 (en) Deposition of tungsten films from W(CO)6
US5747384A (en) Process of forming a refractory metal thin film
US7211144B2 (en) Pulsed nucleation deposition of tungsten layers
US20020114886A1 (en) Method of tisin deposition using a chemical vapor deposition process
US20030072884A1 (en) Method of titanium and titanium nitride layer deposition
US20090071404A1 (en) Method of forming titanium film by CVD
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
US20070000870A1 (en) Plasma processing method
US20060231028A1 (en) Method for depositing metallic nitride series thin film
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
KR100395171B1 (ko) 화학적증착법에의한티타늄막형성방법
US20020192396A1 (en) Method of titanium/titanium nitride integration
US7033939B2 (en) Chemistry for chemical vapor deposition of titanium containing films
US20060105104A1 (en) Method for introducing gas to treating apparatus having shower head portion
US6168837B1 (en) Chemical vapor depositions process for depositing titanium silicide films from an organometallic compound
JPH08279558A (ja) 半導体装置の製造方法
US6451388B1 (en) Method of forming titanium film by chemical vapor deposition
JP4198669B2 (ja) CVD−Ti膜の成膜方法
JP2000058639A (ja) 半導体装置およびその製造方法
JPH11256335A (ja) 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法
WO1999035675A1 (fr) Procede pour former un film de titane par d.c.p.v.
JPH06151410A (ja) 窒化チタン膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 15

EXPY Expiration of term