JPH0661181A - バリアメタルの形成方法 - Google Patents
バリアメタルの形成方法Info
- Publication number
- JPH0661181A JPH0661181A JP23638792A JP23638792A JPH0661181A JP H0661181 A JPH0661181 A JP H0661181A JP 23638792 A JP23638792 A JP 23638792A JP 23638792 A JP23638792 A JP 23638792A JP H0661181 A JPH0661181 A JP H0661181A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- barrier metal
- titanium nitride
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明は、水素還元反応により自然酸化膜を
除去した後、酸化性の雰囲気にさらすことなくＣＶＤ法
を行うことにより、高いオーミックコンタクト性を得る
とともにステップカバレッジ性の向上を図る。 【構成】 チタンシリサイド膜２２上に形成された自然
酸化膜２３を水素還元反応によって除去した後、酸化性
雰囲気にさらすことなく、化学的気相成長法によって窒
化チタン（ＴｉＮ）膜２５を成膜することによりバリア
メタル２６を形成する方法である。
除去した後、酸化性の雰囲気にさらすことなくＣＶＤ法
を行うことにより、高いオーミックコンタクト性を得る
とともにステップカバレッジ性の向上を図る。 【構成】 チタンシリサイド膜２２上に形成された自然
酸化膜２３を水素還元反応によって除去した後、酸化性
雰囲気にさらすことなく、化学的気相成長法によって窒
化チタン（ＴｉＮ）膜２５を成膜することによりバリア
メタル２６を形成する方法である。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のコンタク
トホール内に形成するバリアメタルの形成方法に関す
る。
トホール内に形成するバリアメタルの形成方法に関す
る。
【０００２】
【従来の技術】現在、ＬＳＩの微細コンタクトホール内
の形成されるバリアメタルには、導電性に優れていてか
つ化学的に安定な窒化チタン（ＴｉＮ）膜が広く用いら
れている。窒化チタン膜の形成方法としては、スパッタ
法が実用化されている。ところがスパッタ法による成膜
ではステップカバレッジが十分に得られないので、ステ
ップカバレッジに優れた化学的気相成長法（以下ＣＶＤ
法と記す）による成膜技術の実用化が提案されている。
ＣＶＤ法による窒化チタン膜の形成方法としては、
（ア）四塩化チタン（ＴｉＣｌ4 ）とアンモニア（ＮＨ
3 ）との反応による熱ＣＶＤ法、（イ）ＥＣＲ放電によ
って生成した窒素（Ｎ2 ）プラズマと四塩化チタンとの
反応によるＥＣＲプラズマＣＶＤ法、（ウ）有機チタン
系ソースとアンモニアとの反応によるＭＯＣＶＤ法等が
ある。
の形成されるバリアメタルには、導電性に優れていてか
つ化学的に安定な窒化チタン（ＴｉＮ）膜が広く用いら
れている。窒化チタン膜の形成方法としては、スパッタ
法が実用化されている。ところがスパッタ法による成膜
ではステップカバレッジが十分に得られないので、ステ
ップカバレッジに優れた化学的気相成長法（以下ＣＶＤ
法と記す）による成膜技術の実用化が提案されている。
ＣＶＤ法による窒化チタン膜の形成方法としては、
（ア）四塩化チタン（ＴｉＣｌ4 ）とアンモニア（ＮＨ
3 ）との反応による熱ＣＶＤ法、（イ）ＥＣＲ放電によ
って生成した窒素（Ｎ2 ）プラズマと四塩化チタンとの
反応によるＥＣＲプラズマＣＶＤ法、（ウ）有機チタン
系ソースとアンモニアとの反応によるＭＯＣＶＤ法等が
ある。
【０００３】しかしＣＶＤ法によって窒化チタン膜を形
成することができても、例えば窒化チタン膜を形成しよ
うとするシリコン基板の表層に形成される自然酸化膜を
還元して除去することができない。この結果、コンタク
ト抵抗が大きくなる。また窒化チタン膜とシリコン基板
とはオーミックコンタクトが取りにくいので、窒化チタ
ン膜とシリコン基板との間に、ＣＶＤ法によってチタン
（Ｔｉ）膜を形成することが望まれる。
成することができても、例えば窒化チタン膜を形成しよ
うとするシリコン基板の表層に形成される自然酸化膜を
還元して除去することができない。この結果、コンタク
ト抵抗が大きくなる。また窒化チタン膜とシリコン基板
とはオーミックコンタクトが取りにくいので、窒化チタ
ン膜とシリコン基板との間に、ＣＶＤ法によってチタン
（Ｔｉ）膜を形成することが望まれる。
【０００４】通常のＣＶＤ法によって、四塩化チタンを
水素還元し、チタン（Ｔｉ）を堆積するには、２０００
℃以上の高温が必要になる。このため、ＬＳＩの製造プ
ロセスに適用することができない。
水素還元し、チタン（Ｔｉ）を堆積するには、２０００
℃以上の高温が必要になる。このため、ＬＳＩの製造プ
ロセスに適用することができない。
【０００５】そこでチタン膜を成膜するＣＶＤ法とし
て、ＥＣＲ放電で生成した水素プラズマによって四塩化
チタンを還元する方法が実用化されている。この方法で
は、チタン膜と窒化チタン膜とを連続的に形成すること
ができる。
て、ＥＣＲ放電で生成した水素プラズマによって四塩化
チタンを還元する方法が実用化されている。この方法で
は、チタン膜と窒化チタン膜とを連続的に形成すること
ができる。
【０００６】また四塩化チタンとアンモニアとの反応に
よる熱ＣＶＤ法によって形成する窒化チタン膜は、ステ
ップカバレッジ性にすぐれている。そこで、熱ＣＶＤ法
によって、予めシリコン基板上にオーミックコンタクト
を形成することが可能なチタン膜（またはチタンサリサ
イド膜）を形成した後、熱ＣＶＤ法によって、窒化チタ
ン膜を形成している。
よる熱ＣＶＤ法によって形成する窒化チタン膜は、ステ
ップカバレッジ性にすぐれている。そこで、熱ＣＶＤ法
によって、予めシリコン基板上にオーミックコンタクト
を形成することが可能なチタン膜（またはチタンサリサ
イド膜）を形成した後、熱ＣＶＤ法によって、窒化チタ
ン膜を形成している。
【０００７】
【発明が解決しようとする課題】しかしながら、ＥＣＲ
放電で生成した水素プラズマによって四塩化チタンを還
元する方法ではＥＣＲプラズマは指向性を持つために、
コンタクトホールの底部には十分に堆積できるが、コン
タクトホールの側壁には薄くしか堆積できない。したが
って、上記方法で形成した窒化チタン膜は、表面反応律
速を利用して、コンタクトホール内に窒化チタン膜を一
様に形成することが可能な、四塩化チタンとアンモニア
との反応による熱ＣＶＤ法で堆積した窒化チタン膜より
もステップカバレッジ性が劣る。
放電で生成した水素プラズマによって四塩化チタンを還
元する方法ではＥＣＲプラズマは指向性を持つために、
コンタクトホールの底部には十分に堆積できるが、コン
タクトホールの側壁には薄くしか堆積できない。したが
って、上記方法で形成した窒化チタン膜は、表面反応律
速を利用して、コンタクトホール内に窒化チタン膜を一
様に形成することが可能な、四塩化チタンとアンモニア
との反応による熱ＣＶＤ法で堆積した窒化チタン膜より
もステップカバレッジ性が劣る。
【０００８】上記熱ＣＶＤ法では、チタンシリサイド膜
を形成した後、一旦大気に開放してから窒化チタン膜を
成膜するために、チタンシリサイド膜の表面に自然酸化
膜が形成される。ところが窒化チタン膜を形成する際に
自然酸化膜を還元する作用がないので、自然酸化膜がチ
タンシリサイド膜上に残る。この結果、自然酸化膜によ
って導通が取れなくなる。
を形成した後、一旦大気に開放してから窒化チタン膜を
成膜するために、チタンシリサイド膜の表面に自然酸化
膜が形成される。ところが窒化チタン膜を形成する際に
自然酸化膜を還元する作用がないので、自然酸化膜がチ
タンシリサイド膜上に残る。この結果、自然酸化膜によ
って導通が取れなくなる。
【０００９】本発明は、オーミックコンタクト性とステ
ップカバレッジ性に優れたバリアメタルの形成方法を提
供することを目的とする。
ップカバレッジ性に優れたバリアメタルの形成方法を提
供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたバリアメタルの形成方法である。
すなわち、チタンシリサイド膜上に形成された自然酸化
膜を水素還元反応によって除去した後、少なくともチタ
ンシリサイド膜を酸化性雰囲気にさらすことなく、化学
的気相成長法によってチタンシリサイド膜上に窒化チタ
ン膜を成膜する方法である。
成するためになされたバリアメタルの形成方法である。
すなわち、チタンシリサイド膜上に形成された自然酸化
膜を水素還元反応によって除去した後、少なくともチタ
ンシリサイド膜を酸化性雰囲気にさらすことなく、化学
的気相成長法によってチタンシリサイド膜上に窒化チタ
ン膜を成膜する方法である。
【００１１】
【作用】上記バリアメタルメモリの形成方法では、チタ
ンシリサイド膜上の自然酸化膜を水素還元反応によって
除去した後、少なくともチタンシリサイド膜を酸化性の
雰囲気にさらすことなく、当該チタンシリサイド膜上に
窒化チタン膜を成膜することにより、チタンシリサイド
膜と窒化チタン膜とで形成されるバリアメタルは、高い
オーミックコンタクトが得られる。また化学的気相成長
法によって窒化チタン膜を成膜するので、窒化チタン膜
のステップカバレッジ性が高くなる。
ンシリサイド膜上の自然酸化膜を水素還元反応によって
除去した後、少なくともチタンシリサイド膜を酸化性の
雰囲気にさらすことなく、当該チタンシリサイド膜上に
窒化チタン膜を成膜することにより、チタンシリサイド
膜と窒化チタン膜とで形成されるバリアメタルは、高い
オーミックコンタクトが得られる。また化学的気相成長
法によって窒化チタン膜を成膜するので、窒化チタン膜
のステップカバレッジ性が高くなる。
【００１２】
【実施例】本発明の実施例を図１に示す形成工程図によ
り説明する。図の（１）に示すように、単結晶シリコン
よりなる半導体基板１１には、例えばＬＯＣＯＳ酸化膜
１２が形成されている。また半導体基板１１の上層に
は、ゲート絶縁膜１３を介して多結晶シリコンよりなる
ゲート電極１４が形成されている。このゲート電極１４
の両側には、サイドウォール１５が形成されている。さ
らにゲート電極１４の両側の半導体基板１１の上層に
は、導電性の不純物を導入した拡散層１６が形成されて
いる。
り説明する。図の（１）に示すように、単結晶シリコン
よりなる半導体基板１１には、例えばＬＯＣＯＳ酸化膜
１２が形成されている。また半導体基板１１の上層に
は、ゲート絶縁膜１３を介して多結晶シリコンよりなる
ゲート電極１４が形成されている。このゲート電極１４
の両側には、サイドウォール１５が形成されている。さ
らにゲート電極１４の両側の半導体基板１１の上層に
は、導電性の不純物を導入した拡散層１６が形成されて
いる。
【００１３】まずＣＶＤ法によって、上記半導体基板１
１のゲート電極１４形成側の全面に、チタン（Ｔｉ）膜
２１を成膜する。次いでアニール処理を行う。アニール
処理では、その雰囲気をアルゴン（Ａｒ）にして、成膜
温度を６５０℃，成膜時間を３０秒に設定する。このと
き、ゲート電極１４，拡散層１６の各シリコン（Ｓｉ）
とチタン膜２１のチタン（Ｔｉ）とが反応して、ゲート
電極１４の表層と拡散層１６の表層とがシリサイド化し
て、チタンシリサイド（ＴｉＳｉｘ）を生成する（網目
で示す部分）。
１のゲート電極１４形成側の全面に、チタン（Ｔｉ）膜
２１を成膜する。次いでアニール処理を行う。アニール
処理では、その雰囲気をアルゴン（Ａｒ）にして、成膜
温度を６５０℃，成膜時間を３０秒に設定する。このと
き、ゲート電極１４，拡散層１６の各シリコン（Ｓｉ）
とチタン膜２１のチタン（Ｔｉ）とが反応して、ゲート
電極１４の表層と拡散層１６の表層とがシリサイド化し
て、チタンシリサイド（ＴｉＳｉｘ）を生成する（網目
で示す部分）。
【００１４】その後図の（２）に示すように、過酸化水
素水とアンモニアとの混合液に上記半導体基板１１を浸
漬して、未反応なチタン膜（２点鎖線で示す部分）を除
去する。次いで洗浄，乾燥処理を行った後、例えば９０
０℃の窒素雰囲気中で３０秒間のアニール処理を行う。
そしてチタンシリサイド（ＴｉＳｉｘ）を活性化して、
ゲート電極１４の表層と拡散層１６の表層とに、チタン
シリサイド（ＴｉＳｉ2 ）膜２２を形成する。
素水とアンモニアとの混合液に上記半導体基板１１を浸
漬して、未反応なチタン膜（２点鎖線で示す部分）を除
去する。次いで洗浄，乾燥処理を行った後、例えば９０
０℃の窒素雰囲気中で３０秒間のアニール処理を行う。
そしてチタンシリサイド（ＴｉＳｉｘ）を活性化して、
ゲート電極１４の表層と拡散層１６の表層とに、チタン
シリサイド（ＴｉＳｉ2 ）膜２２を形成する。
【００１５】次いで図の（３）に示すように、例えばＣ
ＶＤ法によって、ゲート電極１４側の全面に層間絶縁膜
１７を成膜する。その後通常のホトリソグラフィー技術
とエッチングとによって、例えばゲート電極１４上と拡
散層１６上との層間絶縁膜１７にコンタクトホール１
８，１９を形成する。このとき、チタンシリサイド膜２
２は大気にさらされるために、当該チタンシリサイド膜
２２の表層に自然酸化膜（ＴｉＳｉｘＯｙ膜）２３が生
成される。
ＶＤ法によって、ゲート電極１４側の全面に層間絶縁膜
１７を成膜する。その後通常のホトリソグラフィー技術
とエッチングとによって、例えばゲート電極１４上と拡
散層１６上との層間絶縁膜１７にコンタクトホール１
８，１９を形成する。このとき、チタンシリサイド膜２
２は大気にさらされるために、当該チタンシリサイド膜
２２の表層に自然酸化膜（ＴｉＳｉｘＯｙ膜）２３が生
成される。
【００１６】続いて図の（４）に示すように、窒化チタ
ン成膜用のＣＶＤ装置の反応室（図示せず）に上記処理
した半導体基板１１を搬送し、上記反応室内を８００℃
〜９００℃の水素雰囲気にして、この雰囲気中で６０秒
〜１８０秒間のアニール処理を行う。このときの水素還
元反応によって、自然酸化膜（２３）と水素（Ｈ2 ）と
が還元反応をして、チタンシリサイド（ＴｉＳｉｘ）膜
２４と水（Ｈ2 Ｏ）とを生成し、このうちＨ2 Ｏは蒸発
する。また水素還元反応時には、チタンシリサイド膜２
２が結晶化される。
ン成膜用のＣＶＤ装置の反応室（図示せず）に上記処理
した半導体基板１１を搬送し、上記反応室内を８００℃
〜９００℃の水素雰囲気にして、この雰囲気中で６０秒
〜１８０秒間のアニール処理を行う。このときの水素還
元反応によって、自然酸化膜（２３）と水素（Ｈ2 ）と
が還元反応をして、チタンシリサイド（ＴｉＳｉｘ）膜
２４と水（Ｈ2 Ｏ）とを生成し、このうちＨ2 Ｏは蒸発
する。また水素還元反応時には、チタンシリサイド膜２
２が結晶化される。
【００１７】その後直ちに、上記反応室内の反応ガス
を、流量が１０ｓｃｃｍの四塩化チタン（ＴｉＣｌ4 ）
と流量が１００ｓｃｃｍのアンモニア（ＮＨ3 ）と流量
が１００ｓｃｃｍの水素（Ｈ2 ）と流量が３０ｓｃｃｍ
のアルゴン（Ａｒ）とよりなる混合ガスに切替え、成膜
温度を４００℃〜６５０℃、成膜雰囲気の圧力を３．９
Ｐａに設定する。そして熱ＣＶＤ法による四塩化チタン
とアンモニアとの反応によって、窒化チタン（ＴｉＮ）
膜２５を成膜する。このように、水素還元反応と窒化チ
タン膜２５の成膜を同一の反応室内で行うため、この間
の半導体基板１１は酸化性の雰囲気（例えば大気）にさ
らされない。したがって、チタンシリサイド膜２４の表
面には自然酸化膜が生成されない。
を、流量が１０ｓｃｃｍの四塩化チタン（ＴｉＣｌ4 ）
と流量が１００ｓｃｃｍのアンモニア（ＮＨ3 ）と流量
が１００ｓｃｃｍの水素（Ｈ2 ）と流量が３０ｓｃｃｍ
のアルゴン（Ａｒ）とよりなる混合ガスに切替え、成膜
温度を４００℃〜６５０℃、成膜雰囲気の圧力を３．９
Ｐａに設定する。そして熱ＣＶＤ法による四塩化チタン
とアンモニアとの反応によって、窒化チタン（ＴｉＮ）
膜２５を成膜する。このように、水素還元反応と窒化チ
タン膜２５の成膜を同一の反応室内で行うため、この間
の半導体基板１１は酸化性の雰囲気（例えば大気）にさ
らされない。したがって、チタンシリサイド膜２４の表
面には自然酸化膜が生成されない。
【００１８】このため、チタンシリサイド膜２４と窒化
チタン膜２５との間の導通は優れた状態になる。またチ
タンシリサイド膜２２，２４と窒化チタン膜２５とで形
成されるバリアメタル２６は優れたオーミックコンタク
トを有し、かつステップカバレッジ性に優れたものにな
る。
チタン膜２５との間の導通は優れた状態になる。またチ
タンシリサイド膜２２，２４と窒化チタン膜２５とで形
成されるバリアメタル２６は優れたオーミックコンタク
トを有し、かつステップカバレッジ性に優れたものにな
る。
【００１９】上記形成方法では、同一反応室で、水素還
元反応と窒化チタンの成膜とを行ったが、例えば、図２
に示すように、水素還元反応を行う反応室３１と窒化チ
タン膜を成膜する反応室３２と各反応室３１，３２を接
続する搬送室３３と搬送室に接続するカセット収納室３
４とを有するいわゆるクラスターツール装置３０を用い
て、上記実施例で説明した反応を行うことも可能であ
る。なお各反応室３１，３２と搬送室３３との間にはゲ
ートバルブ３５，３６が設けられている。
元反応と窒化チタンの成膜とを行ったが、例えば、図２
に示すように、水素還元反応を行う反応室３１と窒化チ
タン膜を成膜する反応室３２と各反応室３１，３２を接
続する搬送室３３と搬送室に接続するカセット収納室３
４とを有するいわゆるクラスターツール装置３０を用い
て、上記実施例で説明した反応を行うことも可能であ
る。なお各反応室３１，３２と搬送室３３との間にはゲ
ートバルブ３５，３６が設けられている。
【００２０】上記クラスターツール装置３０によるバリ
アメタルの形成方法では、反応室３１でチタンシリサイ
ド膜２２上の自然酸化膜を除去する水素還元反応を行っ
た後、各反応室３１，３２と搬送室３３とを真空にして
から各ゲートバルブ３５，３６を開放し、水素還元反応
を行った半導体基板１１を搬送室３３を経由して搬送室
３２に搬送する。そしてゲートバルブ３６を閉じて、窒
化チタン膜の成膜を行う。
アメタルの形成方法では、反応室３１でチタンシリサイ
ド膜２２上の自然酸化膜を除去する水素還元反応を行っ
た後、各反応室３１，３２と搬送室３３とを真空にして
から各ゲートバルブ３５，３６を開放し、水素還元反応
を行った半導体基板１１を搬送室３３を経由して搬送室
３２に搬送する。そしてゲートバルブ３６を閉じて、窒
化チタン膜の成膜を行う。
【００２１】したがって、水素還元反応と窒化チタン膜
の成膜とが別々の反応室３１，３２で行えるので、単位
時間当たりの処理枚数が多くなり、スループットの向上
を図ることができる。
の成膜とが別々の反応室３１，３２で行えるので、単位
時間当たりの処理枚数が多くなり、スループットの向上
を図ることができる。
【００２２】
【発明の効果】以上、説明したように本発明によれば、
チタンシリサイド膜上に生成される自然酸化膜を水素還
元反応によって除去して、酸化性の雰囲気にさらすこと
なくバリアメタルを成膜するので、高いオーミックコン
タクトを得ることができる。またバリアメタルを化学的
気相成長法によって成膜するので、バリアメタルのステ
ップカバレッジ性が高くなる。
チタンシリサイド膜上に生成される自然酸化膜を水素還
元反応によって除去して、酸化性の雰囲気にさらすこと
なくバリアメタルを成膜するので、高いオーミックコン
タクトを得ることができる。またバリアメタルを化学的
気相成長法によって成膜するので、バリアメタルのステ
ップカバレッジ性が高くなる。
【図１】実施例の形成工程図である。
【図２】クラスターツール装置の概略構成図である。
１１ 半導体基板 ２２ チタンシリサイド膜 ２３ 自然酸化膜 ２４ チタンシリサイド膜 ２５ 窒化チタン膜 ２６ バリアメタル
Claims (1)
- 【請求項１】 チタンシリサイド膜上に形成された自然
酸化膜を水素還元反応によって除去した後、少なくとも
前記チタンシリサイド膜を酸化性雰囲気にさらすことな
く、化学的気相成長法によって前記チタンシリサイド膜
上に窒化チタン膜を成膜することを特徴とするバリアメ
タルの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23638792A JPH0661181A (ja) | 1992-08-11 | 1992-08-11 | バリアメタルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23638792A JPH0661181A (ja) | 1992-08-11 | 1992-08-11 | バリアメタルの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661181A true JPH0661181A (ja) | 1994-03-04 |
Family
ID=17000025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23638792A Pending JPH0661181A (ja) | 1992-08-11 | 1992-08-11 | バリアメタルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661181A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07322745A (ja) * | 1995-06-23 | 1995-12-12 | Iseki & Co Ltd | 脱穀排稈結束装置 |
| JPH08228569A (ja) * | 1996-04-05 | 1996-09-10 | Kubota Corp | 排ワラ処理機構 |
| JP2001144032A (ja) * | 1999-11-17 | 2001-05-25 | Tokyo Electron Ltd | ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置 |
| KR100300046B1 (ko) * | 1998-05-26 | 2002-05-09 | 김영환 | 반도체소자의제조방법 |
| WO2005048342A1 (en) * | 2003-11-08 | 2005-05-26 | Advanced Micro Devices, Inc. | Method for preventing an increase in contact hole width during contact formation |
| US7638437B2 (en) | 2004-12-31 | 2009-12-29 | Ips Ltd. | In-situ thin-film deposition method |
| WO2024014402A1 (ja) * | 2022-07-11 | 2024-01-18 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-08-11 JP JP23638792A patent/JPH0661181A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07322745A (ja) * | 1995-06-23 | 1995-12-12 | Iseki & Co Ltd | 脱穀排稈結束装置 |
| JPH08228569A (ja) * | 1996-04-05 | 1996-09-10 | Kubota Corp | 排ワラ処理機構 |
| KR100300046B1 (ko) * | 1998-05-26 | 2002-05-09 | 김영환 | 반도체소자의제조방법 |
| JP2001144032A (ja) * | 1999-11-17 | 2001-05-25 | Tokyo Electron Ltd | ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置 |
| WO2005048342A1 (en) * | 2003-11-08 | 2005-05-26 | Advanced Micro Devices, Inc. | Method for preventing an increase in contact hole width during contact formation |
| US7005387B2 (en) | 2003-11-08 | 2006-02-28 | Advanced Micro Devices, Inc. | Method for preventing an increase in contact hole width during contact formation |
| GB2423635A (en) * | 2003-11-08 | 2006-08-30 | Advanced Micro Devices Inc | Method for preventing an increase in contact hole width during contact formation |
| GB2423635B (en) * | 2003-11-08 | 2007-05-30 | Advanced Micro Devices Inc | Method for preventing an increase in contact hole width during contact formation |
| US7638437B2 (en) | 2004-12-31 | 2009-12-29 | Ips Ltd. | In-situ thin-film deposition method |
| WO2024014402A1 (ja) * | 2022-07-11 | 2024-01-18 | 富士電機株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| US4540607A (en) | Selective LPCVD tungsten deposition by the silicon reduction method | |
| US5926737A (en) | Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing | |
| US20020114886A1 (en) | Method of tisin deposition using a chemical vapor deposition process | |
| US6933021B2 (en) | Method of TiSiN deposition using a chemical vapor deposition (CVD) process | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| JP2008060603A (ja) | 成膜方法 | |
| JPH10106974A (ja) | チタン膜及びチタンナイトライド膜の連続成膜方法 | |
| JP2578192B2 (ja) | 半導体装置の製造方法 | |
| JPH10308360A (ja) | 半導体装置の製造方法 | |
| US5972790A (en) | Method for forming salicides | |
| JP4103461B2 (ja) | 成膜方法 | |
| JP3381774B2 (ja) | ＣＶＤ−Ｔｉ膜の成膜方法 | |
| JP2001308032A (ja) | １０００Åを超える厚さの低残留ハロゲン含有ＴｉＮ膜を堆積する方法及び装置 | |
| JPH0661181A (ja) | バリアメタルの形成方法 | |
| JPH08279558A (ja) | 半導体装置の製造方法 | |
| JP3393465B2 (ja) | 半導体装置の製造方法 | |
| JP3189771B2 (ja) | 半導体装置の製造方法 | |
| US7622388B2 (en) | Methods of forming titanium-containing materials | |
| TW478096B (en) | Method of silicide formation in a semiconductor device | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| JPH08186173A (ja) | 半導体装置の製造方法 | |
| JP4312291B2 (ja) | プラズマｃｖｄによる成膜方法 | |
| WO2021169816A1 (zh) | 半导体结构的制造方法 | |
| JPH05144951A (ja) | 配線形成方法 |