JPH10308360A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10308360A JPH10308360A JP9118461A JP11846197A JPH10308360A JP H10308360 A JPH10308360 A JP H10308360A JP 9118461 A JP9118461 A JP 9118461A JP 11846197 A JP11846197 A JP 11846197A JP H10308360 A JPH10308360 A JP H10308360A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- gas
- metal
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000010936 titanium Substances 0.000 claims abstract description 58
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 41
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 27
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 7
- 150000002367 halogens Chemical class 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 40
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052710 silicon Inorganic materials 0.000 abstract description 17
- 239000010703 silicon Substances 0.000 abstract description 17
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 8
- 238000002230 thermal chemical vapour deposition Methods 0.000 abstract description 5
- 239000007789 gas Substances 0.000 description 21
- 239000012535 impurity Substances 0.000 description 13
- 229910052721 tungsten Inorganic materials 0.000 description 13
- 239000010937 tungsten Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007865 diluting Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- PDBOLQCPEKXSBW-UHFFFAOYSA-M [Ti]Cl Chemical compound [Ti]Cl PDBOLQCPEKXSBW-UHFFFAOYSA-M 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- ZWYDDDAMNQQZHD-UHFFFAOYSA-L titanium(ii) chloride Chemical compound [Cl-].[Cl-].[Ti+2] ZWYDDDAMNQQZHD-UHFFFAOYSA-L 0.000 description 1
- YONPGGFAJWQGJC-UHFFFAOYSA-K titanium(iii) chloride Chemical compound Cl[Ti](Cl)Cl YONPGGFAJWQGJC-UHFFFAOYSA-K 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】コンタクトホールやスルーホールに必要な膜厚
のＣＶＤ法による窒化金属膜をクラックが入ったり剥離
したりすることを防ぐために金属シリサイド膜を残しつ
つ不要の金属膜を除去する必要があるが、その除去にお
いて、工程が多い等の問題があった。 【解決手段】半導体基板温度を５００℃以上とした化学
気相成長法により、金属膜を成膜して、その後ハロゲン
を含むエッチングガスで金属シリサイド膜以外の不要な
金属膜を選択的に除去する。
のＣＶＤ法による窒化金属膜をクラックが入ったり剥離
したりすることを防ぐために金属シリサイド膜を残しつ
つ不要の金属膜を除去する必要があるが、その除去にお
いて、工程が多い等の問題があった。 【解決手段】半導体基板温度を５００℃以上とした化学
気相成長法により、金属膜を成膜して、その後ハロゲン
を含むエッチングガスで金属シリサイド膜以外の不要な
金属膜を選択的に除去する。
Description
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、金属シリサイド膜を有する半導体装置の製
造方法に関するものである。
方法に関し、金属シリサイド膜を有する半導体装置の製
造方法に関するものである。
【０００１】
【従来の技術】ＬＳＩの高集積化に伴い、コンタクトホ
ールの微細化が進み、コンタクトホールの深さを直径で
割ったアスペクト比が増大している。このため従来から
使用されてきたスパッタ法で形成したアルミニウム等の
金属では段差被覆性が悪いため、接続抵抗が高くなった
り、断線する可能性が高くなっている。たとえ配線が可
能であっても、電流によりアルミニウムが移動するエレ
クトロマイグレーションにより断線しやすいという信頼
性の問題がある。この問題の対策として、段差被覆性に
優れた化学気相成長法により形成したタングステンによ
りコンタクトホールを埋め込むタングステンプラグ法が
提案されている。このタングステンプラグ法は、コンタ
クトホールの接続抵抗（コンタクト抵抗）を下げるため
のチタンと、タングステンとの密着性を高め、タングス
テンの基板への侵入を防ぐための窒化チタンからなるバ
リアメタルをスパッタ法により形成した後、タングステ
ンを化学気相成長法によりコンタクトホールを埋め込ん
で形成し、タングステンを全面エッチバックしてコンタ
クトホール内のみにタングステンを残してタングステン
プラグを形成している。
ールの微細化が進み、コンタクトホールの深さを直径で
割ったアスペクト比が増大している。このため従来から
使用されてきたスパッタ法で形成したアルミニウム等の
金属では段差被覆性が悪いため、接続抵抗が高くなった
り、断線する可能性が高くなっている。たとえ配線が可
能であっても、電流によりアルミニウムが移動するエレ
クトロマイグレーションにより断線しやすいという信頼
性の問題がある。この問題の対策として、段差被覆性に
優れた化学気相成長法により形成したタングステンによ
りコンタクトホールを埋め込むタングステンプラグ法が
提案されている。このタングステンプラグ法は、コンタ
クトホールの接続抵抗（コンタクト抵抗）を下げるため
のチタンと、タングステンとの密着性を高め、タングス
テンの基板への侵入を防ぐための窒化チタンからなるバ
リアメタルをスパッタ法により形成した後、タングステ
ンを化学気相成長法によりコンタクトホールを埋め込ん
で形成し、タングステンを全面エッチバックしてコンタ
クトホール内のみにタングステンを残してタングステン
プラグを形成している。
【０００２】しかしながらこの方法においても、さらに
コンタクトホールの微細化が進み、高アスペクト比にな
ると、スパッタ法ではコンタクトホール内にチタンや窒
化チタンを所望の厚さに形成することが不可能となる。
このためコンタクト抵抗が増加したり素子がタングステ
ンにより破壊されたりする問題がおこる。
コンタクトホールの微細化が進み、高アスペクト比にな
ると、スパッタ法ではコンタクトホール内にチタンや窒
化チタンを所望の厚さに形成することが不可能となる。
このためコンタクト抵抗が増加したり素子がタングステ
ンにより破壊されたりする問題がおこる。
【０００３】そこで、チタンや窒化チタンも被覆性の高
い化学気相成長（ＣＶＤ）法により形成する方法も試み
られている。特に、窒化チタンは熱反応を利用したＣＶ
Ｄ法が最も段差被覆性に優れており、広く使用されてい
る。通常、コンタクトホールの埋め込みには、チタン、
窒化チタン、タングステンの３層をＣＶＤ法で形成して
いる。しかしながらこの方法では、工程が複雑になり、
また製造コストも高くなってしまうという問題があるた
め、窒化チタンでコンタクトホールを埋め込んでタング
ステンの工程を省略するという方法が提案されている。
い化学気相成長（ＣＶＤ）法により形成する方法も試み
られている。特に、窒化チタンは熱反応を利用したＣＶ
Ｄ法が最も段差被覆性に優れており、広く使用されてい
る。通常、コンタクトホールの埋め込みには、チタン、
窒化チタン、タングステンの３層をＣＶＤ法で形成して
いる。しかしながらこの方法では、工程が複雑になり、
また製造コストも高くなってしまうという問題があるた
め、窒化チタンでコンタクトホールを埋め込んでタング
ステンの工程を省略するという方法が提案されている。
【０００４】図４（ａ）〜（ｄ）は、この先行技術を示
す工程順断面図である。まず、素子が形成されたシリコ
ン基板３０１上に層間絶縁膜としてシリコン酸化膜にリ
ンやホウ素を添加したＢＰＳＧ膜３０２をＣＶＤ法によ
り形成する。その後、素子に達するコンタクトホールを
通常のフォトリソグラフィーとドライエッチング技術に
より形成する［図４（ａ）］。ここで、コンタクトホー
ルの直径は０．４μｍ程度になされている。
す工程順断面図である。まず、素子が形成されたシリコ
ン基板３０１上に層間絶縁膜としてシリコン酸化膜にリ
ンやホウ素を添加したＢＰＳＧ膜３０２をＣＶＤ法によ
り形成する。その後、素子に達するコンタクトホールを
通常のフォトリソグラフィーとドライエッチング技術に
より形成する［図４（ａ）］。ここで、コンタクトホー
ルの直径は０．４μｍ程度になされている。
【０００５】次に、プラズマＣＶＤ法によりチタン膜３
０３を１０〜５０ｎｍ、通常の熱ＣＶＤ法により窒化チ
タン膜３０５を０．３μｍ程度の厚さに形成してコンタ
クトホールを完全にチタン膜３０３と窒化チタン３０５
で埋め込む［図４（ｂ）］。チタン膜３０４は、半導体
基板を５００℃以上に加熱することで、シリコン基板上
では、実際には下地と反応しその場でチタンシリサイド
膜３０４を形成している。
０３を１０〜５０ｎｍ、通常の熱ＣＶＤ法により窒化チ
タン膜３０５を０．３μｍ程度の厚さに形成してコンタ
クトホールを完全にチタン膜３０３と窒化チタン３０５
で埋め込む［図４（ｂ）］。チタン膜３０４は、半導体
基板を５００℃以上に加熱することで、シリコン基板上
では、実際には下地と反応しその場でチタンシリサイド
膜３０４を形成している。
【０００６】その後、ＢＰＳＧ膜３０２上にチタン膜３
０３、窒化チタン膜３０５を塩素ガスを用いたドライエ
ッチング法により除去し、コンタクトホール内のみチタ
ンシリサイド膜３０４、窒化チタン膜３０５を残す［図
４（ｃ）］。
０３、窒化チタン膜３０５を塩素ガスを用いたドライエ
ッチング法により除去し、コンタクトホール内のみチタ
ンシリサイド膜３０４、窒化チタン膜３０５を残す［図
４（ｃ）］。
【０００７】次に、スパッタ法によりＡｌ合金膜３０６
をＢＰＳＧ膜３０２上に堆積し、リソグラフィー技術及
びドライエッチング技術を用いて、Ａｌ合金３０６を所
望の形状にパターニングして、Ａｌ配線を形成する［図
４（ｄ）］。
をＢＰＳＧ膜３０２上に堆積し、リソグラフィー技術及
びドライエッチング技術を用いて、Ａｌ合金３０６を所
望の形状にパターニングして、Ａｌ配線を形成する［図
４（ｄ）］。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来例による半導体装置の製造方法では、ＣＶＤ法で
コンタクトホールを形成するために窒化チタン膜を厚く
形成すると、ＣＶＤ法で形成した窒化チタン膜には８Ｅ
１０ｄｙｎｅ／ｃｍ2 以上の大きな引っ張り応力が作用
している。さらにチタン膜と熱ＣＶＤ法で形成した窒化
チタン膜は密着性が悪い。これらのことから、窒化チタ
ン膜にクラックが入ったり、剥がれたりする事故が発生
する。窒化チタン膜の剥離が起こると、続く窒化チタン
膜のエッチング工程において下地の層間絶縁膜（ＢＰＳ
Ｇ膜）が異常にエッチングされることにより製造歩留ま
りを低下させ、また信頼性の低下を招く。また、剥離し
た窒化チタン膜は異物となってやはり歩留まりの低下の
原因となる。クラックが入った場合にも下地層の異常エ
ッチングなどの不具合が生じる。
た従来例による半導体装置の製造方法では、ＣＶＤ法で
コンタクトホールを形成するために窒化チタン膜を厚く
形成すると、ＣＶＤ法で形成した窒化チタン膜には８Ｅ
１０ｄｙｎｅ／ｃｍ2 以上の大きな引っ張り応力が作用
している。さらにチタン膜と熱ＣＶＤ法で形成した窒化
チタン膜は密着性が悪い。これらのことから、窒化チタ
ン膜にクラックが入ったり、剥がれたりする事故が発生
する。窒化チタン膜の剥離が起こると、続く窒化チタン
膜のエッチング工程において下地の層間絶縁膜（ＢＰＳ
Ｇ膜）が異常にエッチングされることにより製造歩留ま
りを低下させ、また信頼性の低下を招く。また、剥離し
た窒化チタン膜は異物となってやはり歩留まりの低下の
原因となる。クラックが入った場合にも下地層の異常エ
ッチングなどの不具合が生じる。
【０００９】そこで、図４（ｂ）において、チタン膜３
０３を堆積させたまま窒化チタン膜３０５を堆積させる
のではなく、チタン膜３０３、チタンシリサイド膜３０
４を形成したのち、チタンシリサイド膜３０４を残すよ
うにチタン膜３０３をエッチングし、その後窒化チタン
膜３０５を堆積する方法が考えられる。
０３を堆積させたまま窒化チタン膜３０５を堆積させる
のではなく、チタン膜３０３、チタンシリサイド膜３０
４を形成したのち、チタンシリサイド膜３０４を残すよ
うにチタン膜３０３をエッチングし、その後窒化チタン
膜３０５を堆積する方法が考えられる。
【００１０】しかしながら、チタン膜３０３のみを選択
的に除去する方法は、従来アンモニア水及び過酸化水素
等の混合液を使用していた。この工程では、除去にかか
る数分の時間以外にもエッチング後の水洗（１０分程
度）やスピンドライヤー等による乾燥（５分程度）など
を含む工程となっておりかなりの時間を要する。また、
大量の廃液の問題を生じることも明らかである。
的に除去する方法は、従来アンモニア水及び過酸化水素
等の混合液を使用していた。この工程では、除去にかか
る数分の時間以外にもエッチング後の水洗（１０分程
度）やスピンドライヤー等による乾燥（５分程度）など
を含む工程となっておりかなりの時間を要する。また、
大量の廃液の問題を生じることも明らかである。
【００１１】従って本発明の目的は、より良好なチタン
シリサイド膜を残しつつチタン膜をエッチングできる半
導体装置の製造方法を提供することにある。
シリサイド膜を残しつつチタン膜をエッチングできる半
導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、金属シリサイド膜及び金属膜を有する半導体
装置において、ハロゲンを含むエッチングガスにより金
属膜を選択的に除去することを特徴とする。
造方法は、金属シリサイド膜及び金属膜を有する半導体
装置において、ハロゲンを含むエッチングガスにより金
属膜を選択的に除去することを特徴とする。
【００１３】また、本発明の別の半導体装置の製造方法
は、化学気相成長法により金属膜及び金属シリサイド膜
を形成する工程と、化学気相成長法の時と同様なハロゲ
ンを含むガスを用いて金属膜を選択的に除去することを
特徴とする。
は、化学気相成長法により金属膜及び金属シリサイド膜
を形成する工程と、化学気相成長法の時と同様なハロゲ
ンを含むガスを用いて金属膜を選択的に除去することを
特徴とする。
【００１４】本発明の製造方法によれば、ウエットでは
なくドライな状態で金属膜を選択的に除去できる。
なくドライな状態で金属膜を選択的に除去できる。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の前
記並び他の目的、技術、及び効果をより明瞭にすべく本
発明の実施の形態につき詳述する。
記並び他の目的、技術、及び効果をより明瞭にすべく本
発明の実施の形態につき詳述する。
【００１６】図１は本発明の第１の実施例の主要工程を
示す工程順断面図である。
示す工程順断面図である。
【００１７】図示していないが、素子が形成されたシリ
コン基板１０１Ａ上に層間絶縁膜としてＢＰＳＧ膜１０
２をＣＶＤ法により１．５μｍ程度の厚さに形成する
［図１（ａ）］。その後、フォトレジスト膜１０３Ｂを
塗布後、露光・現像により所望の位置に直径０．３μｍ
程度の開口部を設け、フォトレジスト膜３Ｂをマスク
に、トリフロロメタン（ＣＨＦ3 ）と一酸化炭素（Ｃ
Ｏ）ガスの混合ガスによるドライエッチングによりＢＰ
ＳＧ膜１０２をシリコン基板１０１が露出するまでエッ
チングし、コンタクトホールを形成する［図１
（ｂ）］。
コン基板１０１Ａ上に層間絶縁膜としてＢＰＳＧ膜１０
２をＣＶＤ法により１．５μｍ程度の厚さに形成する
［図１（ａ）］。その後、フォトレジスト膜１０３Ｂを
塗布後、露光・現像により所望の位置に直径０．３μｍ
程度の開口部を設け、フォトレジスト膜３Ｂをマスク
に、トリフロロメタン（ＣＨＦ3 ）と一酸化炭素（Ｃ
Ｏ）ガスの混合ガスによるドライエッチングによりＢＰ
ＳＧ膜１０２をシリコン基板１０１が露出するまでエッ
チングし、コンタクトホールを形成する［図１
（ｂ）］。
【００１８】次に、フォトレジスト膜１０３を除去した
後、ＣＶＤ法により、チタン膜１０４を成膜する。チタ
ン膜１０４は四塩化チタン３〜１０ｓｃｃｍ、Ａｒ２０
０〜５００ｓｃｃｍ、水素（Ｈ2 ）１０００〜２０００
ｓｃｃｍのガスを流し、圧力を３〜１０Ｔｏｒｒとし、
半導体基板１を５００〜６００℃に加熱し、基板の対向
電極にＲＦパワー数１００Ｗを印加して、プラズマを発
生させるＣＶＤ法により１０〜３０ｎｍの厚さに形成す
る［図１（ｃ）］。このような条件では、シリコン基板
上ではＣ４９型構造のチタンシリサイド膜１０５、ＢＰ
ＳＧなどの層間絶縁膜（酸化膜）上はチタン膜１０４と
して成長する。
後、ＣＶＤ法により、チタン膜１０４を成膜する。チタ
ン膜１０４は四塩化チタン３〜１０ｓｃｃｍ、Ａｒ２０
０〜５００ｓｃｃｍ、水素（Ｈ2 ）１０００〜２０００
ｓｃｃｍのガスを流し、圧力を３〜１０Ｔｏｒｒとし、
半導体基板１を５００〜６００℃に加熱し、基板の対向
電極にＲＦパワー数１００Ｗを印加して、プラズマを発
生させるＣＶＤ法により１０〜３０ｎｍの厚さに形成す
る［図１（ｃ）］。このような条件では、シリコン基板
上ではＣ４９型構造のチタンシリサイド膜１０５、ＢＰ
ＳＧなどの層間絶縁膜（酸化膜）上はチタン膜１０４と
して成長する。
【００１９】次に、図１（ｄ）に示されるように、基板
温度は５００℃で四塩化チタンとＡｒの混合ガスを流
し、選択的にエッチングを行い、チタンシリサイド膜１
０５以外の不要のチタン膜を除去する。
温度は５００℃で四塩化チタンとＡｒの混合ガスを流
し、選択的にエッチングを行い、チタンシリサイド膜１
０５以外の不要のチタン膜を除去する。
【００２０】ここで、エッチング条件は、ＲＦパワー０
Ｗ（すなわち、プラズマは発生しない）として、他の条
件はチタン膜の成膜条件と同等として行うことができ
る。ただし、四塩化チタン以外のガスは、四塩化チタン
を希釈する目的で混合されるので、その目的さえ満たせ
ば種類は問わない。従って実施例では水素はのぞかれて
いるが、水素を混合ガスに含めてもよい。ただし水素が
あるとＲＦパワーが０Ｗであり、ラジカルな水素が発生
せず、従って、チタン膜のデポはおこらないはずである
が、よりデポの発生を防止するために水素はとりのぞい
てある。説明の都合上、ＣＶＤによる成膜と不要な膜の
除去工程を別に述べたが、実際にはこれらはその場で連
続的に行うことができ効率がよい。
Ｗ（すなわち、プラズマは発生しない）として、他の条
件はチタン膜の成膜条件と同等として行うことができ
る。ただし、四塩化チタン以外のガスは、四塩化チタン
を希釈する目的で混合されるので、その目的さえ満たせ
ば種類は問わない。従って実施例では水素はのぞかれて
いるが、水素を混合ガスに含めてもよい。ただし水素が
あるとＲＦパワーが０Ｗであり、ラジカルな水素が発生
せず、従って、チタン膜のデポはおこらないはずである
が、よりデポの発生を防止するために水素はとりのぞい
てある。説明の都合上、ＣＶＤによる成膜と不要な膜の
除去工程を別に述べたが、実際にはこれらはその場で連
続的に行うことができ効率がよい。
【００２１】図２は、四塩化チタンによるチタン基板と
チタンシリサイド基板のエッチング速度の四塩化チタン
流量依存性を示す図面である。チタン基板の場合は、四
塩化チタンによるエッチング速度が全体的に大きく、四
塩化チタンの流量を増やしていくことによりさらにエッ
チング速度が大きくなる。一方、チタンシリサイド基板
の場合は四塩化チタンではほとんどエッチングされず、
また、四塩化チタン流量流量依存性も全くない。このよ
うに、四塩化チタンはチタン基板とチタンシリサイド基
板とで高いエッチング選択性をもつ特性を有している。
チタンシリサイド基板のエッチング速度の四塩化チタン
流量依存性を示す図面である。チタン基板の場合は、四
塩化チタンによるエッチング速度が全体的に大きく、四
塩化チタンの流量を増やしていくことによりさらにエッ
チング速度が大きくなる。一方、チタンシリサイド基板
の場合は四塩化チタンではほとんどエッチングされず、
また、四塩化チタン流量流量依存性も全くない。このよ
うに、四塩化チタンはチタン基板とチタンシリサイド基
板とで高いエッチング選択性をもつ特性を有している。
【００２２】次いで、窒化チタン膜１０６は四塩化チタ
ン３０〜５０ｓｃｃｍ、ＮＨ3 ４０〜７０ｓｃｃｍ、Ｎ
2 ３０〜５０ｓｃｃｍのガスを流し、圧力を１５〜３０
Ｔｏｒｒとし、半導体基板を４００〜６５０℃に加熱
し、熱ＣＶＤ法により０．２〜０．３μｍの厚さに形成
してコンタクトホールを埋め込む［図１（ｅ）］。
ン３０〜５０ｓｃｃｍ、ＮＨ3 ４０〜７０ｓｃｃｍ、Ｎ
2 ３０〜５０ｓｃｃｍのガスを流し、圧力を１５〜３０
Ｔｏｒｒとし、半導体基板を４００〜６５０℃に加熱
し、熱ＣＶＤ法により０．２〜０．３μｍの厚さに形成
してコンタクトホールを埋め込む［図１（ｅ）］。
【００２３】次に、塩素ガスにより全面エッチングを行
って平坦部の窒化チタン膜１０６を除去してＢＰＳＧ膜
１０２の表面を露出させ、コンタクトホール内のみにこ
れらを残す［図１（ｆ）］。
って平坦部の窒化チタン膜１０６を除去してＢＰＳＧ膜
１０２の表面を露出させ、コンタクトホール内のみにこ
れらを残す［図１（ｆ）］。
【００２４】次にＡｌ合金膜１０７をスパッタリング法
により０．３〜１．０μｍの厚さに形成した後、通常の
リソグラフィー技術及びドライエッチング技術によりＡ
ｌ合金膜１０７を所望の形状にパターニングしてＡｌ配
線を形成する［図１（ｇ）］。
により０．３〜１．０μｍの厚さに形成した後、通常の
リソグラフィー技術及びドライエッチング技術によりＡ
ｌ合金膜１０７を所望の形状にパターニングしてＡｌ配
線を形成する［図１（ｇ）］。
【００２５】次に、本実施の形態の作用・効果について
説明する。
説明する。
【００２６】本発明の製造方法によれば、ＣＶＤ法で成
膜して得られたチタン膜とチタンシリサイド膜（シリコ
ン基板上）の内、チタン膜のみが四塩化チタンと希釈ガ
スの混合ガスにより選択的に除去される。窒化チタン膜
は酸化膜と非常に密着性がよく、チタン膜と窒化チタン
膜の密着性が悪いという問題がなくなる。そのため気相
成長窒化チタン膜を厚く形成しても窒化チタン膜にクラ
ックが入ったり剥離したりしてしまうことがない。
膜して得られたチタン膜とチタンシリサイド膜（シリコ
ン基板上）の内、チタン膜のみが四塩化チタンと希釈ガ
スの混合ガスにより選択的に除去される。窒化チタン膜
は酸化膜と非常に密着性がよく、チタン膜と窒化チタン
膜の密着性が悪いという問題がなくなる。そのため気相
成長窒化チタン膜を厚く形成しても窒化チタン膜にクラ
ックが入ったり剥離したりしてしまうことがない。
【００２７】また、チタン膜をＣＶＤ法で形成したチタ
ン膜は段差被覆性が良いため、ホール底に接続抵抗を下
げるのに必要な膜厚のチタン膜を形成することができ
る。さらにスパッタ法に比べ低抵抗の気相成長窒化チタ
ン膜によりコンタクトホールやスルーホール内を埋め込
むことができるため、コンタクトホール抵抗やスルーホ
ール抵抗を低抵抗にすることが可能になる。
ン膜は段差被覆性が良いため、ホール底に接続抵抗を下
げるのに必要な膜厚のチタン膜を形成することができ
る。さらにスパッタ法に比べ低抵抗の気相成長窒化チタ
ン膜によりコンタクトホールやスルーホール内を埋め込
むことができるため、コンタクトホール抵抗やスルーホ
ール抵抗を低抵抗にすることが可能になる。
【００２８】さらに、基板温度５００℃以上で四塩化チ
タンを還元して行われるチタンＣＶＤ法によればシリコ
ン基板上ではＣ４９型構造のチタンシリサイド膜がその
場で形成される。四塩化チタンは、チタン膜に対しては
エッチング速度が大きいが、チタンシリサイド膜はほと
んどエッチングされないといった高い選択エッチング性
をもち、しかも、ＣＶＤプロセスに用いている原料ガス
であるために、その場で処理が可能である。
タンを還元して行われるチタンＣＶＤ法によればシリコ
ン基板上ではＣ４９型構造のチタンシリサイド膜がその
場で形成される。四塩化チタンは、チタン膜に対しては
エッチング速度が大きいが、チタンシリサイド膜はほと
んどエッチングされないといった高い選択エッチング性
をもち、しかも、ＣＶＤプロセスに用いている原料ガス
であるために、その場で処理が可能である。
【００２９】このように、チタンＣＶＤ法と四塩化チタ
ンによる選択エッチング法を用いれば、成膜とシリサイ
ド形成と余剰チタンエッチングをその場でしかも短時間
で行うことが可能である。
ンによる選択エッチング法を用いれば、成膜とシリサイ
ド形成と余剰チタンエッチングをその場でしかも短時間
で行うことが可能である。
【００３０】熱ＣＶＤ法により形成される窒化チタン膜
１０６の下には、窒化チタンと密着性の悪いチタン膜が
存在しない。窒化チタン膜を密着性のよいＢＰＳＧ膜上
に窒化チタンを成長させることで、窒化チタン膜をある
程度まで厚く形成してもクラックが入ったり剥がれたり
することを防げる。従って、クラック、剥離の発生を防
止しつつ段差被覆性のよい窒化チタン膜をコンタクトホ
ールを形成することが可能になる。
１０６の下には、窒化チタンと密着性の悪いチタン膜が
存在しない。窒化チタン膜を密着性のよいＢＰＳＧ膜上
に窒化チタンを成長させることで、窒化チタン膜をある
程度まで厚く形成してもクラックが入ったり剥がれたり
することを防げる。従って、クラック、剥離の発生を防
止しつつ段差被覆性のよい窒化チタン膜をコンタクトホ
ールを形成することが可能になる。
【００３１】また、剥がれの原因となるチタン膜の除去
工程がＣＶＤのプロセスガスである四塩化チタンを用い
て行うことができ、その場で行え生産効率が高い。本実
施例では、チタン膜成膜直後に余剰なチタン膜のエッチ
ングを行っているが、半導体基板を別の反応室に移し、
例えば窒化チタン成膜用反応室に移し、窒化チタン成膜
直前に行っても全く同様の効果が得られる。
工程がＣＶＤのプロセスガスである四塩化チタンを用い
て行うことができ、その場で行え生産効率が高い。本実
施例では、チタン膜成膜直後に余剰なチタン膜のエッチ
ングを行っているが、半導体基板を別の反応室に移し、
例えば窒化チタン成膜用反応室に移し、窒化チタン成膜
直前に行っても全く同様の効果が得られる。
【００３２】また、本実施例においてはコンタクトホー
ル内はＣＶＤ法を行い、その結果得られたチタンシリサ
イド１０５と窒化チタン膜１０６で埋め込まれており、
アスペクト比の大きなコンタクトホールも埋め込みが可
能であるとともにシリコン基板との低接続抵抗が可能と
なる配線を容易にコンタクトホール底に形成できる。
ル内はＣＶＤ法を行い、その結果得られたチタンシリサ
イド１０５と窒化チタン膜１０６で埋め込まれており、
アスペクト比の大きなコンタクトホールも埋め込みが可
能であるとともにシリコン基板との低接続抵抗が可能と
なる配線を容易にコンタクトホール底に形成できる。
【００３３】なお、エッチングガスとして四塩化チタ
ン、三塩化チタン、二塩化チタン、及び一塩化チタン等
のハロゲンガスも可能である。
ン、三塩化チタン、二塩化チタン、及び一塩化チタン等
のハロゲンガスも可能である。
【００３４】図３は本発明の第２の実施の形態の主要工
程断面図である。本実施の形態は、サリサイドプロセス
に適用した場合に関する。
程断面図である。本実施の形態は、サリサイドプロセス
に適用した場合に関する。
【００３５】図３（ａ）に示されるように、Ｐ型シリコ
ン基板２０１にＰチャンネル絶縁膜ゲートトランジスタ
が形成される領域に、Ｎウェル２０２をイオン注入法に
より形成する。次いで、シリコン基板表面に、フィール
ド酸化膜として厚さ３００ｎｍのフィールド酸化膜２０
３を選択酸化法により形成する。このフィールド酸化膜
２０３に囲まれた活性領域に、厚さ６ｎｍのゲート絶縁
膜としてゲート酸化膜２０４を形成し、この後ゲート電
極材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。次いで、既知の方法であるフォトリソグラフィー法
とドライエッチング法により、多結晶シリコンをパター
ニングしてゲート電極２０５を形成する。次に、フォト
リソグラフィー法とイオン注入法により、低濃度のＮ型
不純物拡散層２０９と低濃度のＰ型不純物拡散層２１０
を形成する。さらに、全面に厚さ７０ｎｍのシリコン酸
化膜を成長し、エッチバック法により、ゲート電極２０
５の側面にサイドウォール２０６を形成する。
ン基板２０１にＰチャンネル絶縁膜ゲートトランジスタ
が形成される領域に、Ｎウェル２０２をイオン注入法に
より形成する。次いで、シリコン基板表面に、フィール
ド酸化膜として厚さ３００ｎｍのフィールド酸化膜２０
３を選択酸化法により形成する。このフィールド酸化膜
２０３に囲まれた活性領域に、厚さ６ｎｍのゲート絶縁
膜としてゲート酸化膜２０４を形成し、この後ゲート電
極材料として厚さ１５０ｎｍの多結晶シリコンを成長す
る。次いで、既知の方法であるフォトリソグラフィー法
とドライエッチング法により、多結晶シリコンをパター
ニングしてゲート電極２０５を形成する。次に、フォト
リソグラフィー法とイオン注入法により、低濃度のＮ型
不純物拡散層２０９と低濃度のＰ型不純物拡散層２１０
を形成する。さらに、全面に厚さ７０ｎｍのシリコン酸
化膜を成長し、エッチバック法により、ゲート電極２０
５の側面にサイドウォール２０６を形成する。
【００３６】次に、図３（ｂ）に示されるようにフォト
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層２０７、Ｐ型不純物拡散層２０８、Ｎ型多結晶シリ
コンゲート２０９、及びＰ型多結晶シリコンゲート２１
０を形成する。イオン注入後は、窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域２０７とＰ型ソース・ドレイン領域２
０８が形成される。
リソグラフィー法とイオン注入法により、Ｎ型不純物拡
散層２０７、Ｐ型不純物拡散層２０８、Ｎ型多結晶シリ
コンゲート２０９、及びＰ型多結晶シリコンゲート２１
０を形成する。イオン注入後は、窒素雰囲気中、９００
℃、２０分の熱処理により、シリコン結晶の回復と不純
物の活性化を行う。かくしてＬＤＤ構造としてＮ型ソー
ス・ドレイン領域２０７とＰ型ソース・ドレイン領域２
０８が形成される。
【００３７】次いで、図３（ｂ）に示されるように、ゲ
ート電極である多結晶シリコンの表面と半導体基板表面
の自然酸化膜を希フッ酸により除去し、ＣＶＤ法を用い
て厚さ２０ｎｍのチタン膜を半導体基板上に堆積する。
チタン膜は四塩化チタン（ＴｉＣｌ4 ）３〜１５ｓｃｃ
ｍ、アルゴン（Ａｒ）２００〜５００ｓｃｃｍ、水素
（Ｈ2 ）１０００〜２０００ｓｃｃｍのガスを流し、圧
力を３〜１０Ｔｏｒｒとし、シリコン基板を５００〜６
００℃に加熱し、基板の対向電極にＲＦパワー数１００
Ｗを印加して成膜される。このような条件では、シリコ
ン基板上ではＣ４９型構造のチタンシリサイド膜２２
２、層間絶縁膜（酸化膜）上はチタン膜２２１として成
長する。
ート電極である多結晶シリコンの表面と半導体基板表面
の自然酸化膜を希フッ酸により除去し、ＣＶＤ法を用い
て厚さ２０ｎｍのチタン膜を半導体基板上に堆積する。
チタン膜は四塩化チタン（ＴｉＣｌ4 ）３〜１５ｓｃｃ
ｍ、アルゴン（Ａｒ）２００〜５００ｓｃｃｍ、水素
（Ｈ2 ）１０００〜２０００ｓｃｃｍのガスを流し、圧
力を３〜１０Ｔｏｒｒとし、シリコン基板を５００〜６
００℃に加熱し、基板の対向電極にＲＦパワー数１００
Ｗを印加して成膜される。このような条件では、シリコ
ン基板上ではＣ４９型構造のチタンシリサイド膜２２
２、層間絶縁膜（酸化膜）上はチタン膜２２１として成
長する。
【００３８】次に、図３（ｄ）に示されるように、四塩
化チタンとＡｒの混合ガスにより、選択的にエッチング
を行い、チタンシリサイド膜２２２以外の不要のチタン
膜２２１を除去する。
化チタンとＡｒの混合ガスにより、選択的にエッチング
を行い、チタンシリサイド膜２２２以外の不要のチタン
膜２２１を除去する。
【００３９】ここで、エッチング条件は、ＲＦパワー０
Ｗとして、他の条件はチタン膜の成膜条件と同等として
行うことができる。ただし、四塩化チタン以外のガス
は、四塩化チタンを希釈する目的で混合されるので、そ
の目的さえ満たせば種類は問われない。
Ｗとして、他の条件はチタン膜の成膜条件と同等として
行うことができる。ただし、四塩化チタン以外のガス
は、四塩化チタンを希釈する目的で混合されるので、そ
の目的さえ満たせば種類は問われない。
【００４０】次に、図３（ｅ）に８００℃以上のＲＴＡ
を行い、前記のＣ４９型構造のチタンシリサイド２２２
よりも電気抵抗率の低いＣ５４型構造のチタンシリサイ
ド２２３を形成する。
を行い、前記のＣ４９型構造のチタンシリサイド２２２
よりも電気抵抗率の低いＣ５４型構造のチタンシリサイ
ド２２３を形成する。
【００４１】次に、図３（ｆ）に示されるように層間絶
縁膜として不純物を含まないシリコン酸化膜２２４を堆
積し、続いてボロンあるいはリンなどの不純物を含んだ
シリコン酸化膜２２５を堆積し、この層間絶縁膜の焼き
しめを、８００℃程度の炉アニールにより行う。
縁膜として不純物を含まないシリコン酸化膜２２４を堆
積し、続いてボロンあるいはリンなどの不純物を含んだ
シリコン酸化膜２２５を堆積し、この層間絶縁膜の焼き
しめを、８００℃程度の炉アニールにより行う。
【００４２】次に、本実施の形態の作用・効果について
説明する。
説明する。
【００４３】本発明によれば、四塩化チタンを還元して
行われるチタンＣＶＤ法において基板温度５００℃以上
おこなうことにより、シリコン基板上ではＣ４９型構造
のチタンシリサイド膜がその場で形成される。一方で、
酸化膜上ではチタン膜が形成される。四塩化チタンは図
５に示した様に、チタン膜とチタンシリサイド膜に高い
選択エッチング性をもち、ＣＶＤプロセスに用いている
ガスであるために、その場で処理が可能である。従っ
て、従来のプロセスの工程数を大幅に削減することがで
き、生産性が高い。
行われるチタンＣＶＤ法において基板温度５００℃以上
おこなうことにより、シリコン基板上ではＣ４９型構造
のチタンシリサイド膜がその場で形成される。一方で、
酸化膜上ではチタン膜が形成される。四塩化チタンは図
５に示した様に、チタン膜とチタンシリサイド膜に高い
選択エッチング性をもち、ＣＶＤプロセスに用いている
ガスであるために、その場で処理が可能である。従っ
て、従来のプロセスの工程数を大幅に削減することがで
き、生産性が高い。
【００４４】
【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、チタンを５００℃以上のＣＶＤ法
で堆積させ、シリコン基板上はチタンシリサイドとして
存在させ、シリサイド膜以外のチタンもしくはチタン酸
化物を、ＣＶＤにおける原料ガスである四塩化チタンを
含む混合ガスで選択的にエッチングするもので、このこ
とにより、チタン膜と窒化チタン膜の密着性の問題を解
決できる。そのため、窒化チタン膜をある程度厚く形成
しても、成膜された窒化チタン膜に剥離やクラックが発
生することのないようにすることができる。したがっ
て、本発明によれば、段差被覆性がよく低抵抗のＣＶＤ
法窒化チタン膜を厚く形成することができるようにな
り、アスペクト比の大きいコンタクトホールの形成も可
能になる。さらに、窒化チタン膜にクラック、剥離が発
生しなくなったことにより、製造歩留まりを高くするこ
とができるとともに製品の信頼性を向上させることがで
きる。
体装置の製造方法は、チタンを５００℃以上のＣＶＤ法
で堆積させ、シリコン基板上はチタンシリサイドとして
存在させ、シリサイド膜以外のチタンもしくはチタン酸
化物を、ＣＶＤにおける原料ガスである四塩化チタンを
含む混合ガスで選択的にエッチングするもので、このこ
とにより、チタン膜と窒化チタン膜の密着性の問題を解
決できる。そのため、窒化チタン膜をある程度厚く形成
しても、成膜された窒化チタン膜に剥離やクラックが発
生することのないようにすることができる。したがっ
て、本発明によれば、段差被覆性がよく低抵抗のＣＶＤ
法窒化チタン膜を厚く形成することができるようにな
り、アスペクト比の大きいコンタクトホールの形成も可
能になる。さらに、窒化チタン膜にクラック、剥離が発
生しなくなったことにより、製造歩留まりを高くするこ
とができるとともに製品の信頼性を向上させることがで
きる。
【００４５】さらに、プロセスガスである四塩化チタン
の高い選択エッチング性を利用しており、半導体基板を
動かすことなく、しかも、連続したプロセスで短時間に
行うことができる。このことにより、大幅に工程数が削
減でき、生産性の高い半導体装置の製造が可能である。
の高い選択エッチング性を利用しており、半導体基板を
動かすことなく、しかも、連続したプロセスで短時間に
行うことができる。このことにより、大幅に工程数が削
減でき、生産性の高い半導体装置の製造が可能である。
【図１】本発明の実施例１を工程順に示した断面図であ
る。
る。
【図２】本発明に従い、チタン基板とチタンシリサイド
基板の四塩化チタンによるエッチング速度を示す図であ
る。
基板の四塩化チタンによるエッチング速度を示す図であ
る。
【図３】本発明の実施例２を工程順に示した断面図であ
る。
る。
【図４】第１の従来例を工程順に示した断面図である。
１０３Ａ，３０１ シリコン基板 １０２，３０２ ＢＰＳＧ膜 １０３Ｂ フォトレジスト １０４，２２１，３０３ チタン膜 １０５，２２２，３０４ チタンシリサイド膜 １０６ 窒化チタン膜 １０７，３０６ Ａｌ合金膜 ２０１ Ｐ型シリコン基板 ２０２ Ｎウェル ２０３ フィールド酸化膜 ２０４ ゲート酸化膜 ２０５ ゲート電極 ２０６ サイドウォール ２０７ Ｎ型不純物拡散層 ２０８ Ｐ型不純物拡散層 ２０９ Ｎ型多結晶シリコンゲート ２１０ Ｐ型多結晶シリコンゲート ２１４ 低濃度Ｎ型不純物拡散層 ２１５ 低濃度Ｐ型不純物拡散層 ２２２ Ｃ４９型構造のチタンシリサイド ２２３ Ｃ５４型構造のチタンシリサイド ２２４ 不純物を含まないシリコン酸化膜 ２２５ 不純物を含んだシリコン酸化膜
Claims (7)
- 【請求項１】 第１の領域に形成された金属シリサイド
膜及び第２の領域に形成された金属膜を有する半導体装
置において、ハロゲンを含むエッチングガスにより前記
金属膜を選択的に除去することを特徴とする半導体装置
の製造方法。 - 【請求項２】 半導体基板上に開口部を有する絶縁膜を
形成する工程と、前記開口部内及び前記層間絶縁膜上に
金属膜を堆積し、前記開口部内に堆積した金属膜と前記
半導体基板が反応して金属シリサイド膜を形成する工程
と、前記金属シリサイド以外の金属膜をハロゲンを含む
エッチングガスで選択的に除去する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項３】 前記金属膜はチタン膜であり、前記金属
シリサイド膜は、チタンシリサイド膜であることを特徴
とする請求項１又は請求項２記載の半導体装置の製造方
法。 - 【請求項４】 前記金属膜を選択的に除去したガスは、
四塩化チタンを含むガスであることを特徴とする請求項
３記載の半導体装置の製造方法。 - 【請求項５】 前記金属膜は、四塩化チタンガスを還元
することにより得られることを特徴とする請求項３記載
の半導体装置の製造方法。 - 【請求項６】 半導体基板上に開口部を有する絶縁膜を
形成する工程と、前記開口部内及び前記層間絶縁膜上に
チタン膜を堆積しつつ前記開口部内に堆積した前記チタ
ン膜と前記半導体基板が反応して金属シリサイド膜を形
成する工程と、未反応の前記チタン膜をハロゲンを含む
エッチングガスで選択的に除去する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項７】 前記チタン膜を形成すると共に前記チタ
ン膜を除去するガスは、塩化チタンを含有する混合ガス
であることを特徴とする請求項６記載の半導体装置の製
造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09118461A JP3129232B2 (ja) | 1997-05-08 | 1997-05-08 | 半導体装置の製造方法 |
| US09/072,668 US6204170B1 (en) | 1997-05-08 | 1998-05-06 | Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed |
| CN98109731A CN1108630C (zh) | 1997-05-08 | 1998-05-08 | 制备有金属硅化物膜的半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09118461A JP3129232B2 (ja) | 1997-05-08 | 1997-05-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308360A true JPH10308360A (ja) | 1998-11-17 |
| JP3129232B2 JP3129232B2 (ja) | 2001-01-29 |
Family
ID=14737237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09118461A Expired - Fee Related JP3129232B2 (ja) | 1997-05-08 | 1997-05-08 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6204170B1 (ja) |
| JP (1) | JP3129232B2 (ja) |
| CN (1) | CN1108630C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210713A (ja) * | 2000-01-24 | 2001-08-03 | Tokyo Electron Ltd | エッチング方法、埋め込み方法及び配線層形成方法 |
| JP2007150362A (ja) * | 2007-03-07 | 2007-06-14 | Tokyo Electron Ltd | 成膜方法 |
| US7547607B2 (en) | 2004-08-04 | 2009-06-16 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit capacitors using a dry etching process |
| KR20180119113A (ko) | 2017-04-24 | 2018-11-01 | 도쿄엘렉트론가부시키가이샤 | 티타늄 실리사이드 영역을 형성하는 방법 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6525381B1 (en) | 2000-03-31 | 2003-02-25 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact using shallow-doped source, and method |
| US6441434B1 (en) * | 2000-03-31 | 2002-08-27 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact and method |
| KR100407684B1 (ko) * | 2000-06-28 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP4117156B2 (ja) * | 2002-07-02 | 2008-07-16 | 日本電気株式会社 | Ｉｉｉ族窒化物半導体基板の製造方法 |
| KR100578221B1 (ko) * | 2004-05-06 | 2006-05-12 | 주식회사 하이닉스반도체 | 확산방지막을 구비하는 반도체소자의 제조 방법 |
| US7388248B2 (en) * | 2004-09-01 | 2008-06-17 | Micron Technology, Inc. | Dielectric relaxation memory |
| US7575959B2 (en) | 2004-11-26 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| ATE425844T1 (de) * | 2005-10-14 | 2009-04-15 | Element Six Production Pty Ltd | Verfahren zur herstellung eines modifizierten schleifkírperpresslings |
| JP5352081B2 (ja) * | 2006-12-20 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5211503B2 (ja) * | 2007-02-16 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US10475654B2 (en) | 2017-08-31 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wrap-around contact plug and method manufacturing same |
| US10662522B1 (en) * | 2018-11-08 | 2020-05-26 | Sandisk Technologies Llc | Thermal metal chemical vapor deposition process |
| US10978354B2 (en) | 2019-03-15 | 2021-04-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selective dual silicide formation |
| US11233134B2 (en) | 2019-12-19 | 2022-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field effect transistors with dual silicide contact structures |
| US11489057B2 (en) | 2020-08-07 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact structures in semiconductor devices |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02241033A (ja) * | 1989-03-15 | 1990-09-25 | Sony Corp | 半導体装置の製造方法 |
| JPH0393223A (ja) * | 1989-09-06 | 1991-04-18 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH05211134A (ja) * | 1991-10-07 | 1993-08-20 | Sumitomo Metal Ind Ltd | 薄膜の形成方法及び薄膜形成装置 |
| JPH05259110A (ja) * | 1992-03-12 | 1993-10-08 | Sony Corp | 半導体装置におけるメタルプラグの形成方法 |
| JPH0799174A (ja) * | 1993-09-29 | 1995-04-11 | Central Glass Co Ltd | 薄膜形成装置のクリーニング方法 |
| JPH0963988A (ja) * | 1995-08-23 | 1997-03-07 | Mitsubishi Electric Corp | 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4619038A (en) * | 1985-08-15 | 1986-10-28 | Motorola, Inc. | Selective titanium silicide formation |
| US4957590A (en) * | 1988-02-22 | 1990-09-18 | Texas Instruments Incorporated | Method for forming local interconnects using selective anisotropy |
| JPH0622218B2 (ja) * | 1988-08-06 | 1994-03-23 | 富士通株式会社 | エッチング方法 |
| KR100214036B1 (ko) * | 1991-02-19 | 1999-08-02 | 이데이 노부유끼 | 알루미늄계 배선형성방법 |
| US5652180A (en) * | 1993-06-28 | 1997-07-29 | Kawasaki Steel Corporation | Method of manufacturing semiconductor device with contact structure |
| US5665640A (en) * | 1994-06-03 | 1997-09-09 | Sony Corporation | Method for producing titanium-containing thin films by low temperature plasma-enhanced chemical vapor deposition using a rotating susceptor reactor |
| JP2809113B2 (ja) * | 1994-09-29 | 1998-10-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5972790A (en) * | 1995-06-09 | 1999-10-26 | Tokyo Electron Limited | Method for forming salicides |
| JPH09111460A (ja) * | 1995-10-11 | 1997-04-28 | Anelva Corp | チタン系導電性薄膜の作製方法 |
| JPH09283463A (ja) * | 1996-04-15 | 1997-10-31 | Tokyo Electron Ltd | バリヤメタル層及びその形成方法 |
| US5744395A (en) * | 1996-10-16 | 1998-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low resistance, self-aligned, titanium silicide structures, using a single rapid thermal anneal procedure |
| US5926737A (en) * | 1997-08-19 | 1999-07-20 | Tokyo Electron Limited | Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing |
| US5856237A (en) * | 1997-10-20 | 1999-01-05 | Industrial Technology Research Institute | Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer |
-
1997
- 1997-05-08 JP JP09118461A patent/JP3129232B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-06 US US09/072,668 patent/US6204170B1/en not_active Expired - Lifetime
- 1998-05-08 CN CN98109731A patent/CN1108630C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02241033A (ja) * | 1989-03-15 | 1990-09-25 | Sony Corp | 半導体装置の製造方法 |
| JPH0393223A (ja) * | 1989-09-06 | 1991-04-18 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH05211134A (ja) * | 1991-10-07 | 1993-08-20 | Sumitomo Metal Ind Ltd | 薄膜の形成方法及び薄膜形成装置 |
| JPH05259110A (ja) * | 1992-03-12 | 1993-10-08 | Sony Corp | 半導体装置におけるメタルプラグの形成方法 |
| JPH0799174A (ja) * | 1993-09-29 | 1995-04-11 | Central Glass Co Ltd | 薄膜形成装置のクリーニング方法 |
| JPH0963988A (ja) * | 1995-08-23 | 1997-03-07 | Mitsubishi Electric Corp | 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210713A (ja) * | 2000-01-24 | 2001-08-03 | Tokyo Electron Ltd | エッチング方法、埋め込み方法及び配線層形成方法 |
| US7547607B2 (en) | 2004-08-04 | 2009-06-16 | Samsung Electronics Co., Ltd. | Methods of fabricating integrated circuit capacitors using a dry etching process |
| JP2007150362A (ja) * | 2007-03-07 | 2007-06-14 | Tokyo Electron Ltd | 成膜方法 |
| KR20180119113A (ko) | 2017-04-24 | 2018-11-01 | 도쿄엘렉트론가부시키가이샤 | 티타늄 실리사이드 영역을 형성하는 방법 |
| US10903086B2 (en) | 2017-04-24 | 2021-01-26 | Tokyo Electron Limited | Titanium silicide region forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1108630C (zh) | 2003-05-14 |
| JP3129232B2 (ja) | 2001-01-29 |
| US6204170B1 (en) | 2001-03-20 |
| CN1202723A (zh) | 1998-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JP4653949B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US6372643B1 (en) | Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same | |
| US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| JP2007335891A (ja) | 半導体デバイス | |
| JPH03261139A (ja) | 選択的異方性を用いて局部相互接続を形成する改良方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| TW201926556A (zh) | 半導體製作方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001210606A (ja) | 半導体装置の製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| US7858518B2 (en) | Method for forming a selective contact and local interconnect in situ | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JPH11204784A (ja) | 半導体装置の製造方法 | |
| JPH10233371A (ja) | 半導体装置の製造方法 | |
| JPH0783021B2 (ja) | 半導体装置の製造方法 | |
| JP2000216383A (ja) | 半導体装置及びその製造方法 | |
| JP2001319893A (ja) | 半導体装置の製造方法 | |
| KR100693878B1 (ko) | 낮은 저항을 갖는 반도체 장치 및 그 제조 방법 | |
| JPS63108715A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001017 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |