JPH0393223A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0393223A
JPH0393223A JP22916089A JP22916089A JPH0393223A JP H0393223 A JPH0393223 A JP H0393223A JP 22916089 A JP22916089 A JP 22916089A JP 22916089 A JP22916089 A JP 22916089A JP H0393223 A JPH0393223 A JP H0393223A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
silicon
manufacturing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22916089A
Other languages
English (en)
Inventor
Nobuyoshi Kobayashi
伸好 小林
Masayasu Suzuki
正恭 鈴樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22916089A priority Critical patent/JPH0393223A/ja
Publication of JPH0393223A publication Critical patent/JPH0393223A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は,半導体装置の製造方法に関し、詳しくは遷移
金属を用いた電極配線の形或方法に関する. 〔従来の技術〕 従来よりWFa,Mo Feなどの金属ハロゲン化物と
H2 , S i Haなどの還元ガスとを用いて、S
i上および金属上に選択的にW,Moを成長させる技術
は広く知られている.この技術に関しては,たとえば米
国特許3,697,343号に述べられている. しかしながら,従来の金属の選択成長では、ウエハ表面
汚染,装置内壁および治具等へのW付着、お浜び反応二
次生戒物により選択性が低下し、絶縁膜上にも不要なW
やMo形成が起こるという問題があった.このような選
択性低下の問題は、ソースガスを用いた成長条件の制御
のみでは原理的に解決不of能であり、金属選択成長の
実用化に対する大きな妨げとなってきた。
絶縁膜上に形威された不要なWやMoを、ウエットエツ
チや全曲ドライエッチにより除去する方法や、他の絶縁
膜をさらに重ねて不要なWやMo共にエッチングにより
取り去るリフトオフ法などが検討されている.しかしな
がら、ウエットエッチにより除去の制御性は極めて悪く
、操作も簡便でない.また、全面ドライエッチ二より除
去する方法は、WやMoを除去すると同時に絶縁膜も一
部除去したり損傷を与えるといった問題点があった.ま
た、リフトオフ法は、他の絶縁膜の形或およびード地絶
縁膜とのエッチング選択性等課題が多く、さらに操作が
複雑であるといった問題があった。
〔発明が解決しようとする1l題〕 上記従来技術では、選択成長の反応過程において,形威
されたWやMoなどの遷移金属をエッチングする反応が
含まれておらず、したがって選択性を確保するために選
択成長とは独立の後処理を行なわねばならないという問
題があった.本発明の目的は、選択成長に用いるソース
ガスにより絶縁膜上に形成されたWやMoをエッチング
して除去し、選択性を確保する方法を提供することにあ
る. 〔課題を解決するための手段〕 上記目的を達成するためには、選択成長後あるいは戒長
中にソースガスによりエッチングuJ能な物質にWやM
oを変換し、ソースガスによりエッチングして除去する
必要がある。
たとえば、ソースガスとしてW Fe, M o ?’
eを用いた選択成長において、選択性が低ドして絶縁膜
上にW,Moが形戊された場合W,Moを酸化してWo
n,Moo8に蛮換すれば、WOa,MoOaはW F
e, M o Feにより容易にエッチングして取り去
ることが呵能であることがわかった。このエッチングの
メカニズムとしては、それぞれ、W O s+ 2  
W  F e→ 3 W O トコ ↑MoOa+2M
o  Fe→ 3  M  o  O  ?’ 4  
↑の化学反応によってWOa.MoOaが蒸気圧の高い
WOFa,MoOF+に変換されるためであると考えら
れる. また、ソースガスであるWF6.MoFsと共に02を
混入させることで.W,Moの選択成長中に、W,Mo
を酸化とW,Moの酸化物のエッチングと同時に進行し
,選択性の向上および選択性制御がロ1能となる. 〔実施例〕 以下,本発明の一実施例を第1図により説明する. Si (100)基板1に、通常の局部酸化を用いて,
フィールド酸化g2を形成した後,厚さ10nmのゲー
ト酸化$2’ を形威し、厚さ300nmの多結晶シリ
コン膜3を化学気相成長(CVO)法により堆積させ、
抵抗を下げるため多結晶シリコン膜3中に不純物を添加
し、厚さ200nmのCVL)酸化膜5を堆積させた後
、多結晶シリコン膜3とCVL)酸化[5との重ね膜を
,ゲート電極ぜ状に加工した.その後,ゲート電極2を
マスクとしてイオン打込みを行ない、さらに,厚さ15
0nmのCvD酸化膜5をさらに堆積させ,全面エッチ
ングによりゲート電極側屹部にのみ.cvv酸化膜5を
残し、第2回目のイオン打込みを行ない,加熱すること
で不純物拡散M4を形或し、いわゆるLl)1)(L。
ightly Doped Drain)構造のゲート
電極を形成した(第1図(a))。
その後,ポロンを添加した犀さ゜700nmのBPSG
膜6を堆積した後、900℃で加熱しでリフローさせた
後、通常のホトリソグラフィー技術を用い、不純物拡I
IIIl層4上に,直径0.5μmのコンタクト孔を形
威した(同図(b)).その後1/2に希釈したH F
溶液に30秒没してコンタクト孔の不純物拡散層4上の
自然酸化膜を除去し、W F gとSx H aと02
とを用いた低圧CVD法によりコンタクト孔内に、微量
のシリコンを含むタングステン7を選択成長させた.C
vL)処理については,他にNFs,SFeのプラズマ
エッチングを用いることも01能である. CVD条件
は、形威温度320℃、全圧Q , 6 5 1’or
r、ガス流jtW F e= 3 0gcctm. S
 i Ha−=:8 0sccm,Ox= l Osc
cm+.さらに希釈ガスとしてA r =2 0 0 
0secm+を用いた.ソースガスにOzを添加するこ
とで,選択性を着しく向上し、BpsGM6上に不要な
W成長を起こすことなくコンタクト孔内にタングステン
7を埋め込むことができた(同図(c)). さらに、アルミニウム配線8をコンタクト孔上に形成し
た後,Cvυ酸化膜とスピン塗布(SOG)酸化膜との
重ね膜9を厚さlμm堆積させて平坦化をはかった後,
通常のホトリソグラフィー技術を用いてアルミニウム配
線8上に直径0.5μmの接続孔を形成した(同図(d
)). その後,接続孔内のアルミニウム表一の酸化膜を除去す
る目的でArを用いてスバツタエツチし,WFaとHt
とを用いた低圧CvD法によりタングステン7′を接続
孔内に選択成長させた.ここで,スパツタエツチ条件は
;Sins膜厚換算で10nmであった,アルミニウム
配線8の代わりに、タングステンおよびモリブデン配線
を用いた場合、表面の酸化膜はWFaおよびMoFsを
含むガスによりエッチングして取り去った,この場合,
CVD酸化膜とSOG膜との重ね膜9表面もスバツタ損
傷を受けたために、重ね膜9上にも不要なタングステン
核71が多数形成された.CVt+条件は、形成温度4
50℃、全圧Q.75Torr,ガス流jtW Fa=
= 2 0sccm, Hz= 2 0 0 0gcc
mであった(同図(e)). その後、低圧CVL)装置内に02を導入し,タングス
テン7′表面およびタングステン核rlzを酸化し,酸
化タングステン10’ ,10’を形成した.酸化条件
は,温度450℃,全圧5 Torr #02流量=5
000gcc鵬,酸化時間30分であった.この酸化条
件で、径が0.5μm以下のタングステン核71はすべ
て酸化タングステン101に変換された(同図(f))
.この場合、タングステン核7′の大小により,酸化条
件を適当に選ぶことにより、酸化膜上のタングステン核
を容易にすべて酸化タングステンに変換する二とができ
た.また、02を用いたプラズマ酸化等を用いれば,タ
ングステン酸化温度の低減化および時間の短縮が容易に
達成できる. その後、低圧CVD内にW F gを導入し、酸化タン
グステン10’ ,10’をすべてエッチングして取り
去った.エッチング条件は,温度450℃、全圧0 .
 7 5 Torr,ガス流mW }’s= 2 0s
ecmの他に希釈ガスとしてNz=2000scc閣,
エッチング時間は5分であった(同図(g)).このエ
ッチング工程と同時に、低圧CVL)装置内壁に付着し
ていたタングステンのうち,酸化したものについてはエ
ッチング除去された.したがって,タングステンの酸化
およびW F sによるエッチングというプロセスは、
別途に行なうことにより選択戊長用の低圧CVD装置の
内壁のクリーニングとして用いることもできる. その後,2層目のアルミニウム配線8′を接続孔上に形
或した。本実施例で作製したMoSトランジスタへの多
層配線では,選択性が十分確保された条件で微細なコン
タクトおよび接続孔へのタ彩グステン埋込みが可能なた
め、配線の平坦化がすすみアルミニウム配線の段切れ等
の信頼性上の問題点が解消された.また、タングステン
埋込み前の処理を実施例のように行なえば、不純物拡散
上およびアルミニウム配線およびタングステン,モリブ
デン配線上においても十分低い接触抵抗が得られ、接合
リーク特性等の電気特性も極めて良好であった。
なお、本実施例では、不純物拡散層4上に形威したコン
タクト孔内にタングステン7を選択成長をさせる際に、
成長初期から、02を添加したが、絶縁股上へのWの核
形成にはラグタイムが伴うので、たとえばコンタクト孔
内にタングステン7が100nm程度形成された後、0
2を添加してもかまわない. 以ト、本発明の他の実施例を第2図〜第6図により説明
する. まず、Siウエハ上にマグネトロンスバッタ法によりW
膜を300nm堆積させた後,02雰囲気中で加熱して
酸化タングステンを形威した。
第2図は、酸化温度が3050〜530℃の範囲で形威
された酸化タングステン膜の酸化温度と厚さの関係を示
す.酸化時間は30分とした.第2図に示された様に、
酸化温度を上昇させることにより,形威される酸化タン
グステン膜は厚くなる. 第3図に、形成される酸化タングステン膜の酸化時間依
存性を示す.酸化温度は、469℃とした.酸化タング
ステンS厚は、ほぼ酸化時間の平方根に比例して増加し
た. 第2図,第3図に示した様に、Wの熱酸化は酸化温度,
酸化時間を選ぶことにより、数μm程度の厚さまで形成
することが口1能である.熱酸化の他に,02プラズマ
等を用いた酸化を用いれば、酸化温度の低減,および酸
化時間の短縮をはかることができる. 次に、熱酸化により形威した500nmの酸化タングス
テン膜を.WFel#囲気中でエッチングした.第4図
は,温度を275,300,325℃に変えて,酸化タ
ングステン膜のエッチング量の時間依存性を調べた結果
を示したものである.ここで、ガス流量は、W F8=
 2 0sccm. Nz=2 0 0 0secmで
全圧は0.75Torrとした。エッチング量はエッチ
ング前後の試料の重量差を,エッチング後の試料の重量
で割って規準化した.酸化タングステン膜のエッチング
膜厚を、走査電顕により測定し、230nmに対応する
エッチング量を第4Lmに示した.エッチング量は,初
期にエッチングが進まない時間(インダクションピリオ
ド)が存在するが,その後は時間に比例して進む.また
、温度を上昇させるとエッチング速度は増大した. 第5図は,酸化タングステン膜のエッチング量のW F
 e分圧依存性を示した.温度は300℃,エッチング
時間は10分であった.エッチングは,W F s分圧
に比例して進むことがわかった.第6図には酸化タング
ステンのエッチング量に対するHz添加の効果を示す.
温度は3 0 0’C,全圧力は0.75Torr,ガ
ス流量は、WFe=201iCCII,HzまたはNx
= 2 0 0 0sccnであった.Htを添加した
場合、エッチング初期のインダクションビリオドは消失
し、実効的にエッチング速度が増大することがわかった
. 以上、第2図一第6I1!Iの結果により、Wの酸化、
およびWFeによる酸化タングステンのエッチングは温
度,時間等の基本的なパラメータを設定すれば,極めて
制御良く実現できることがわかった.なお、この実施例
では、タングステンおよび酸化タングステンの例につい
て述べたが,モリブデンおよび酸化モリブデンについて
も回様に、酸化およびエッチングが制御性良く実現でき
る.〔発明の効果〕 本発明によれば、WおよびMoを酸化することでWFs
およびMoF@等の選択成長に用いるソースガスにより
絶縁膜上に形或されたWおよびMoをエッチングして除
去し、選択性を確保することができる.本発明は、ソー
スガスを用い、しかも酸化等従来より行なわれてきた技
術で,通常の半導体プロセスの装置を用いて容易に実現
できるために、経済性,効率の上からも優れている.
【図面の簡単な説明】
第1図は、本発明の一実施例の工程説明のための断面図
、第2図は、タングステンの酸化の温度依存性の測定図
,第3図は、タングステンの酸化の時間依存性を示した
測定図、第4図は、酸化タングステンエッチング量とエ
ッチング時間の関係を示す測定図、第5図は、酸化タン
グステンエッチング量とWFa分圧の関係を示す測定図
、第6図は,′酸化タングステンのエッチング時におけ
るソースガス中へのH2添加の効果を示した測定図であ
る. 1・・・シリコン(100)基板,2・・・フィールド
酸化膜,3・・・多結晶シリコン膜,4・・・不純物拡
散層、5・・・CVL)酸化膜、6・・・B}’SG膜
、7,7′・・・タングステン,7′・・・絶縁膜上に
形成されたタングステン核、8,8′・・・アルミニウ
ム配線、9・・・CVD酸化膜とスピン塗布膜(SOG
)との重ね膜、10’   10’・・・酸化タングス
テン.第 l 図

Claims (1)

  1. 【特許請求の範囲】 1、シリコンあるいは金属膜を有する半導体基板上に絶
    縁膜を形成した後、シリコンあるいは金属表面を一部露
    出させる工程と、遷移金属W、Mo、Ti、Taを含む
    ソースガスと前記ソースガスの還元ガスとを用いて、前
    記遷移金属を含む金属を、シリコン上あるいは金属上に
    選択成長させる工程と、前記選択成長中に絶縁膜上に形
    成された遷移金属を含む金属をソースガスによりエッチ
    ング可能な物質に変換する工程と、前記エッチング可能
    な物質をソースガスを含むガスによりエッチングして除
    去する工程とを含むことを特徴とする半導体装置の製造
    方法。 2、前記基板の金属がWおよびMoの場合、金属上に選
    択成長させる前に、WおよびMo上の酸化膜をソースガ
    スを含むガスによりエッチングする工程を行なうことを
    特徴とする請求項第1項記載の半導体装置の製造方法。 3、前記ソースガスとして、WF_6、MoF_6、T
    iCl_4、TaCl_5等の遷移金属のハロゲン化ガ
    スを用いることを特徴とする請求項第1項記載の半導体
    装置の製造方法。 4、前記還元ガスとして、SiH_4、Si_2H_8
    、H_2およびそれらの混合ガスを用いることを特徴と
    する請求項第1項記載の半導体装置の製造方法。 5、前記絶縁膜として、酸化シリコン膜、窒化シリコン
    膜、窒化した酸化シリコン膜、リンガラス(PSG)膜
    、ボロン添加したリンガラス(BPSG)膜、ポリイミ
    ド膜等の有機絶縁膜の少なくとも一者もしくはこれらの
    絶縁膜の重ね膜を用いることを特徴とする請求項第1項
    記載の半導体装置の製造方法。 6、前記シリコンとしては、単結晶シリコン、多結晶シ
    リコン、非晶質シリコンおよび不純物添加されたこれら
    のシリコンを用いることを特徴とする請求項第1項記載
    の半導体装置の製造方法。 7、前記金属としては、W、Moの他に、Al、Cuお
    よびTi、Taなどの遷移金属ならびにシリサイド、T
    iN、TiW、TaNなどの化合物や合金を用いること
    を特徴とする請求項第1項記載の半導体装置の製造方法
    。 8、前記エッチング可能な物質への変換工程として、W
    、Mo、Ti、Taの酸化を用いることを特徴とする請
    求項第1項記載の半導体装置の製造方法。 9、前記遷移金属を含む金属をシリコン上あるいは金属
    上に選択成長させる工程とエッチング可能な物質への変
    換工程と、エッチング可能な物質を含むソースガスによ
    り上記エッチング可能に変換された物質をエッチングし
    て除去する工程とを同時に行なうことを特徴とする請求
    項第1項記載の半導体装置の製造方法。 10、前記エッチング可能な物質への変換工程と、エッ
    チング可能をソースガスを含むガスによりエッチングし
    て除去する工程を用いて、選択成長装置の内壁に成長し
    た前記遷移金属を含む金属をクリーニングすることを特
    徴とする請求項第1項記載の半導体装置の製造方法。
JP22916089A 1989-09-06 1989-09-06 半導体装置の製造方法 Pending JPH0393223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22916089A JPH0393223A (ja) 1989-09-06 1989-09-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22916089A JPH0393223A (ja) 1989-09-06 1989-09-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0393223A true JPH0393223A (ja) 1991-04-18

Family

ID=16887726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22916089A Pending JPH0393223A (ja) 1989-09-06 1989-09-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0393223A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308360A (ja) * 1997-05-08 1998-11-17 Nec Corp 半導体装置の製造方法
KR20180067667A (ko) * 2015-11-10 2018-06-20 레르 리키드 쏘시에떼 아노님 뿌르 레?드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 에칭 반응물 및 이를 사용한 플라즈마-부재 옥사이드 에칭 공정
WO2021117368A1 (ja) * 2019-12-09 2021-06-17 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP2021522685A (ja) * 2018-05-01 2021-08-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 選択的エッチングプロセスの選択性を高める方法
JP2021534589A (ja) * 2018-08-24 2021-12-09 ラム リサーチ コーポレーションLam Research Corporation 高アスペクト比エッチングのための金属含有パシベーション

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308360A (ja) * 1997-05-08 1998-11-17 Nec Corp 半導体装置の製造方法
US6204170B1 (en) 1997-05-08 2001-03-20 Nec Corporation Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed
KR20180067667A (ko) * 2015-11-10 2018-06-20 레르 리키드 쏘시에떼 아노님 뿌르 레?드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 에칭 반응물 및 이를 사용한 플라즈마-부재 옥사이드 에칭 공정
CN108352316A (zh) * 2015-11-10 2018-07-31 乔治洛德方法研究和开发液化空气有限公司 蚀刻反应物及使用其的无等离子体的氧化物蚀刻方法
JP2019502253A (ja) * 2015-11-10 2019-01-24 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード エッチング反応物質、およびそれを使用するプラズマフリーの酸化物エッチング方法
CN108352316B (zh) * 2015-11-10 2023-03-24 乔治洛德方法研究和开发液化空气有限公司 蚀刻反应物及使用其的无等离子体的氧化物蚀刻方法
JP2021522685A (ja) * 2018-05-01 2021-08-30 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 選択的エッチングプロセスの選択性を高める方法
JP2021534589A (ja) * 2018-08-24 2021-12-09 ラム リサーチ コーポレーションLam Research Corporation 高アスペクト比エッチングのための金属含有パシベーション
WO2021117368A1 (ja) * 2019-12-09 2021-06-17 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JPWO2021117368A1 (ja) * 2019-12-09 2021-06-17

Similar Documents

Publication Publication Date Title
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US4363868A (en) Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process
JPS6333569A (ja) 金属薄膜の製造方法
JPH0629311A (ja) 半導体装置の製法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JPH0393223A (ja) 半導体装置の製造方法
JP2000252278A (ja) 半導体装置およびその製造方法
JPH1167688A (ja) シリサイド材料とその薄膜およびシリサイド薄膜の製造方法
JP3296551B2 (ja) 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用
JPS63282274A (ja) 化学的気相成長装置およびその使用方法
JPH01100946A (ja) 半導体装置の製造方法
KR20010070488A (ko) 텅스텐실리사이드막의 성막방법 및 게이트전극/배선의제작방법
JPH04226080A (ja) 薄膜トランジスタの製造方法
US20230395391A1 (en) Ruthenium carbide for dram capacitor mold patterning
JPH0529316A (ja) 半導体装置の製造方法
JPH06120355A (ja) 半導体装置の製造方法
JPH1022379A (ja) 半導体装置の製造方法
JPH04223366A (ja) 半導体装置及びその製造方法
JP3191477B2 (ja) 配線構造およびその製造方法
JPH0817762A (ja) 半導体装置の製造方法
JPH05291179A (ja) 半導体装置の製造方法
JP3027987B2 (ja) 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法
JPH08203892A (ja) 半導体装置の製造方法および半導体製造装置
JPH0529259A (ja) 高融点金属もしくは高融点金属シリサイド膜の形成方法
JPH0817907A (ja) 半導体装置の製造方法