JP2000252278A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000252278A
JP2000252278A JP28569799A JP28569799A JP2000252278A JP 2000252278 A JP2000252278 A JP 2000252278A JP 28569799 A JP28569799 A JP 28569799A JP 28569799 A JP28569799 A JP 28569799A JP 2000252278 A JP2000252278 A JP 2000252278A
Authority
JP
Japan
Prior art keywords
copper
wiring
forming
film
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28569799A
Other languages
English (en)
Inventor
Haruhiko Sato
晴彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP28569799A priority Critical patent/JP2000252278A/ja
Publication of JP2000252278A publication Critical patent/JP2000252278A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】エレクトロマイグレーション耐性に優れた銅ま
たは銅合金配線を有する半導体装置およびその製造方法
を提供する。 【解決手段】シリコン基板１０上にシリコン酸化膜１３
を堆積する工程と、シリコン酸化膜１３上にレジストパ
ターン１４を形成する工程と、シリコン酸化膜１３に対
してレジストパターン１４をマスクとしてエッチングを
行って配線となるべき溝１５を形成する工程と、溝１５
を配線となる銅で埋め込むために銅膜１７を堆積する工
程と、銅膜１７のうち溝１５の領域以外の余分な銅を除
去しかつ平坦化して銅配線１８を形成するＣＭＰ工程
と、ＣＭＰ後に露出した銅配線１８中にボロンをドーピ
ングする工程とを含むものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、銅を主材料として
用いる多層配線構造を有する半導体装置およびその製造
方法に関し、特に銅配線表面の酸化を防止し、エレクト
ロマイグレーション耐性を向上させる技術を有する半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの高集積化に伴い、配線も微細化
していく傾向にある。そのため配線を流れる電流が増大
することになり、信頼性の確保にはエレクトロマイグレ
ーション耐性が要求される。そこでアルミニウムに代わ
る配線材料として銅を用いることが考えられている。
【０００３】ところが、銅には低温で十分に高い蒸気圧
を持つハロゲン化物が存在しないために従来のアルミニ
ウムのようにドライエッチング法で微細加工することは
非常に困難である。そこで、銅を半導体装置の配線とし
て使用するための微細加工技術として、ダマシン法が開
発されてきた。ダマシン法とは、絶縁膜に配線となる溝
をあらかじめ形成し、その溝を銅のＰＶＤ法、ＣＶＤ法
およびめっき法等で埋め込んだ後に化学機械研磨（ＣＭ
Ｐ）によって余分な金属膜を除去、平坦化することによ
って配線を形成する方法である。
【０００４】ダマシン法で銅配線を形成すると、ＣＭＰ
工程が終了した段階で銅配線の表面が露出しているた
め、銅配線表面が大気にさらされ酸化されることにな
る。また、リソグラフィー法とドライエッチング法によ
り配線上層のビアホールを形成して後に、フォトレジス
トを酸素アッシング法により除去する際にも、アッシン
グに用いられる酸素プラズマまたはオゾンによりビア底
部に露出した銅配線表面が酸化されてしまう。銅は酸化
速度が大きいため銅薄膜を酸化雰囲気中にさらすと、膜
内部まで銅の酸化が進行する。しかも、表面に形成され
る酸化銅膜はアルミニウムやアルミニウム合金の表面に
形成される酸化膜と異なり緻密ではない。そのため銅配
線上にパッシベーション膜や層間絶縁膜を被覆しても、
密着性が悪いので剥離を生じたりエレクトロマイグレー
ション耐性が低下したりする問題が生じる。そこで、銅
配線表面の耐酸化性を向上させる必要がある。
【０００５】銅配線の表面の酸化を防止するために、様
々な方法が提案されている。例えば、特開平５−２１６
３９号、特開平１−１６００３５号には銅配線の表面に
酸化防止のために導電膜を形成する方法が提案されてい
る。また、例えば特開昭６３−７３６４５号、特開昭６
３−１５６３４１号には銅配線の表面だけでなく側面か
らの酸化をも防止するために形成された配線全体を導電
膜で覆う方法が提案されている。また、例えば文献「Jo
uarnal of Applied Physics 74(1993) pp.1331-13
34」、特開平９−２８９２１１号に記載されているよう
にイオン注入法によって不純物を注入し、銅の耐酸化性
を向上させる方法も提案されている。
【０００６】
【発明が解決しようとする課題】上述のようにアルミニ
ウムやアルミニウム合金を用いた金属配線ではエレクト
ロマイグレーションによる信頼性の低下が問題となって
きたため銅を用いた配線が検討されたが、酸化により配
線表面の品質が低下したり、配線抵抗が大きくなるとい
う問題があった。そこで、酸化防止のために銅配線表面
を導電膜で覆う方法やイオン注入法によって不純物を注
入する方法が提案された。
【０００７】しかしながら、銅配線の表面を導電膜で覆
う方法はドライエッチング法によって配線を形成する際
には容易に実現できて効果的な方法であるが、ダマシン
法で配線を形成する場合では、すでに形成されている銅
配線の表面上に精密に位置合わせをして導電膜を形成す
ることは困難である。
【０００８】また、イオン注入法によって不純物を銅配
線に注入する方法では、不純物濃度が配線の深さ方向に
ガウス分布を示すため、表面近傍での不純物濃度が低く
なる。そのため銅配線の表面近傍において酸化防止の効
果が小さくなるという問題がある。また、イオン注入に
よって銅配線内部に導入される欠陥により配線抵抗が上
昇したり、エレクトロマイグレーション耐性が低下する
ことも懸念される。
【０００９】本発明は、このような従来技術の問題点を
鑑みて創案されたものであり、酸化による配線表面の劣
化や配線抵抗の増大を防止でき、エレクトロマイグレー
ション耐性に優れた銅または銅合金配線を有する半導体
装置およびその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板と、この半導体基板上に形成された銅
または銅合金からなる金属配線とを備え、金属配線が表
面近傍に不純物としてボロンを含むことを特徴とするも
のである。
【００１１】請求項１記載の半導体装置によれば、銅ま
たは銅合金からなる金属配線が表面近傍にボロンを含む
ため、金属配線の表面が保護され、酸化による配線表面
の劣化や配線抵抗の増大を防止でき、金属配線の耐酸化
性が向上する。また、銅または銅合金の表面拡散が抑制
されるので、エレクトロマイグレーション耐性も向上
し、高信頼性の金属配線を得ることができる。
【００１２】請求項２記載の半導体装置は、半導体基板
と、この半導体基板上に形成された銅または銅合金から
なる金属配線とを備え、金属配線が表面にボロン窒化物
を有することを特徴とするものである。
【００１３】請求項２記載の半導体装置によれば、ボロ
ン窒化物から成る酸化防止膜が金属配線の表面に形成さ
れていることから、酸化による表面の劣化や配線抵抗の
上昇を防止することができる。その他請求項１と同様な
効果がある。
【００１４】請求項３記載の半導体装置の製造方法は、
半導体基板上に絶縁膜を堆積する工程と、絶縁膜上にレ
ジストパターンを形成する工程と、絶縁膜に対してレジ
ストパターンをマスクとしてエッチングを行って配線と
なるべき溝を形成する工程と、溝を配線となる銅または
銅合金で埋め込むために銅または銅合金膜を堆積する工
程と、銅または銅合金膜のうち溝の領域以外の余分な銅
または銅合金を除去しかつ平坦化して銅または銅合金配
線を形成するＣＭＰ工程と、ＣＭＰ後に露出した銅また
は銅合金配線の表面をボロンを含むガスまたはプラズマ
中に曝すことにより銅または銅合金配線中にボロンをド
ーピングする工程とを含むものである。
【００１５】請求項３記載の半導体装置の製造方法によ
れば、ダマシン法によって形成された銅または銅合金配
線表面の酸化を防止することができる。また、ボロンド
ーピングの際に銅または銅合金配線中に導入される欠陥
がイオン注入法に比べて少ないので配線抵抗上昇も小さ
くすることができる。
【００１６】請求項４記載の半導体装置の製造方法は、
半導体基板上に銅または銅合金を有する金属膜を堆積す
る工程と、金属膜の上に反射防止膜を堆積する工程と、
反射防止膜の上にレジストパターンを形成する工程と、
反射防止膜および金属膜に対してレジストパターンをマ
スクとしてエッチングを行って金属膜から成る金属配線
を形成する工程と、レジストパターンを除去した後に、
金属配線において銅または銅合金が露出している領域の
表面をボロンを含むガスまたはプラズマ中に曝すことに
より金属配線中にボロンをドーピングする工程とを含む
ものである。
【００１７】請求項４記載の半導体装置の製造方法によ
れば、金属配線中にボロンをドーピングすることによ
り、ドライエッチング法によって形成された銅または銅
合金配線表面の酸化を防止することができる。また、ボ
ロンドーピングの際に銅または銅合金配線中に導入され
る欠陥がイオン注入法に比べて少ないので配線抵抗上昇
も小さくすることができる。
【００１８】請求項５記載の半導体装置の製造方法は、
半導体基板上に銅または銅合金を有する金属膜を堆積す
る工程と、金属膜の上に反射防止膜を堆積する工程と、
反射防止膜の上にレジストパターンを形成する工程と、
反射防止膜および金属膜に対してレジストパターンをマ
スクとしてエッチングを行って金属膜から成る金属配線
を形成する際にボロンを含むガスを用いてエッチングす
る工程と、レジストパターンを除去する工程とを含むも
のである。
【００１９】請求項５記載の半導体装置の製造方法によ
れば、ドライエッチング法によって銅または銅合金配線
を形成する際にエッチングすると同時に銅または銅合金
配線表面近傍にボロンをドーピングすることができ、形
成された銅または銅合金配線表面の酸化を防止すること
ができる。
【００２０】請求項６記載の半導体装置の製造方法は、
請求項３または請求項４において、ボロンをドーピング
する工程が、半導体基板をジボランＢ2 Ｈ6 に曝すこと
により配線にボロンをドーピングするものである。
【００２１】請求項６記載の半導体装置の製造方法によ
れば、請求項２または請求項３と同様な効果のほか、銅
または銅合金配線表面にすでに形成されている銅または
銅合金酸化膜を還元作用によって除去できると同時に、
銅または銅合金配線表面近傍にボロンをドーピングする
ことができる。
【００２２】請求項７記載の半導体装置の製造方法は、
請求項３または請求項４において、ボロンをドーピング
する工程のつぎに、ボロンを含んだ銅または銅合金を窒
化することにより銅または銅合金の表面にボロン窒化物
を形成する工程を含むものである。
【００２３】請求項７記載の半導体装置の製造方法によ
れば、請求項３または請求項４と同様な効果のほか、銅
または銅合金配線表面に自己整合的にボロン窒化物を形
成でき、銅または銅合金表面の酸化を防止し、さらに銅
または銅合金の絶縁物への拡散を防止することができ
る。
【００２４】請求項８記載の半導体装置の製造方法は、
請求項７において、ボロン窒化物を形成する工程が、半
導体基板を窒素ガスに曝すことにより、ボロン窒化物を
形成するものである。
【００２５】請求項８記載の半導体装置の製造方法によ
れば、請求項７と同様な効果がある。
【００２６】請求項９記載の半導体装置の製造方法は、
請求項７において、ボロン窒化物を形成する工程が、半
導体基板を窒素またはアンモニアプラズマに曝すことに
より、ボロン窒化物を形成するものである。
【００２７】請求項９記載の半導体装置の製造方法によ
れば、請求項７と同様な効果がある。
【００２８】請求項１０記載の半導体装置の製造方法
は、半導体基板上に銅または銅合金を有する金属膜を堆
積する工程と、金属膜の上に反射防止膜を堆積する工程
と、反射防止膜の上にレジストパターンを形成する工程
と、反射防止膜および金属膜に対してレジストパターン
をマスクとしてエッチングを行って金属膜から成る金属
配線を形成する際にボロンおよび窒素を含むガスまたは
プラズマを用いてエッチングを行い配線を形成すると同
時に配線表面にボロン窒化物を形成する工程と、レジス
トパターンを除去する工程とを含むものである。
【００２９】請求項１０記載の半導体装置の製造方法に
よれば、エッチングにより配線を形成すると同時に銅ま
たは銅合金配線表面に自己整合的にボロン窒化物を形成
でき、銅または銅合金表面の酸化を防止し、さらに銅ま
たは銅合金の絶縁物への拡散を防止することができる。
【００３０】請求項１１記載の半導体装置の製造方法
は、半導体基板上に絶縁膜を堆積する工程と、絶縁膜上
にレジストパターンを形成する工程と、絶縁膜に対して
レジストパターンをマスクとしてエッチングを行って配
線となるべき溝を形成する工程と、溝を配線となる銅ま
たは銅合金で埋め込むために銅または銅合金膜を堆積す
る工程と、ＣＭＰにより銅または銅合金膜のうち溝の領
域以外の余分な銅または銅合金を除去し平坦化して銅ま
たは銅合金の配線を形成する際にボロン化合物を添加し
たスラリーを用いることにより配線の表面にボロンを付
加する工程と、ＣＭＰ後に配線を真空中でアニールする
ことにより配線の表面近傍にボロンを拡散させる工程を
備えていることを特徴とするものである。
【００３１】請求項１１記載の半導体装置の製造方法に
よれば、形成された銅または銅合金の配線は形成される
と同時に表面の耐酸化性が向上しているので銅配線が酸
化されるのを防ぐことができる。
【００３２】請求項１２記載の半導体装置の製造方法
は、半導体基板上に銅または銅合金の配線を形成する工
程と、配線の上に絶縁膜を堆積する工程と、絶縁膜上に
レジストパターンを形成する工程と、絶縁膜に対してレ
ジストパターンをマスクとしてエッチングを行ってビア
ホールを形成する際にボロンを含むガスを用いてエッチ
ングする工程と、レジストパターンを除去する工程を備
えていることを特徴とするものである。
【００３３】請求項１２記載の半導体装置の製造方法に
よれば、ビアホールが銅または銅合金の配線に達すると
同時に、露出した配線の表面からボロンがドーピングさ
れ耐酸化性が向上するので、エッチング終了後に酸素プ
ラズマを用いてレジストパターンをアッシング除去する
際にもビアホールの底部で配線が酸化されることがなく
なり、配線抵抗の上昇や信頼性の低下を防ぐことができ
る。
【００３４】請求項１３記載の半導体装置の製造方法
は、半導体基板上に銅または銅合金の配線を形成する工
程と、配線の上に絶縁膜を堆積する工程と、絶縁膜上に
レジストパターンを形成する工程と、絶縁膜に対してレ
ジストパターンをマスクとしてエッチングを行ってビア
ホールを形成する工程と、ビアホールを形成した後にホ
ールの底部において露出している配線の表面をボロンを
含むガスまたはプラズマに曝すことにより配線中にボロ
ンをドーピングする工程と、レジストパターンを除去す
る工程を備えていることを特徴とするものである。
【００３５】請求項１３記載の半導体装置の製造方法に
よれば、レジストパターンを除去する際に銅配線が酸化
することを防ぐことができる。
【００３６】請求項１４記載の半導体装置の製造方法
は、半導体基板上に銅または銅合金の配線を形成する工
程と、配線の上に絶縁膜を堆積する工程と、絶縁膜上に
レジストパターンを形成する工程と、絶縁膜に対してレ
ジストパターンをマスクとしてエッチングを行ってビア
ホールを形成する工程と、レジストパターンを除去する
際にボロンを含むガスを用いてアッシングする工程を備
えていることを特徴とするものである。
【００３７】請求項１４記載の半導体装置の製造方法に
よれば、アッシングの際に銅配線の耐酸化性を向上させ
ながらレジストパターンを除去できるので銅配線の酸化
を防ぐことができる。
【００３８】
【発明の実施の形態】以下、本発明に関わる半導体装置
およびその製造方法の詳細を実施の形態に基づいて説明
する。
【００３９】（実施の形態１）本発明の第１の実施の形
態の半導体装置の製造方法について図１（ａ）〜（ｆ）
を参照しながら説明する。図１（ａ）に示すように、ま
ずシリコン基板１０の上に第１層のシリコン酸化膜１１
を堆積させた後に、エッチングストッパとなる窒化シリ
コン膜１２を堆積させる。さらに第２層のシリコン酸化
膜１３を堆積させ、その上にレジストパターン１４を形
成する。次にレジストパターン１４をマスクとして、第
２層のシリコン酸化膜１３を窒化シリコン膜１２の深さ
までドライエッチングすることによって、図１（ｂ）に
示すような、将来金属配線となるべき溝１５をシリコン
酸化膜１３中に形成する。それから、図１（ｃ）に示す
ように、窒化タンタル膜１６を反応性スパッタリング法
を用いて堆積した後に、スパッタリング法、ＣＶＤ法ま
たはめっき法を用いて銅膜１７を堆積させて、溝１５を
金属膜で埋め込む。さらにＣＭＰ法により余分な金属膜
を除去、平坦化することにより、図１（ｄ）に示すよう
な銅配線１８を形成する。銅配線１８は上面が露出して
おりこのままでは酸化してしまう。そこで、図１（ｅ）
に示すように銅配線１８が形成されたシリコン基板１０
をボロンを含むガスまたはプラズマ中に曝すことにより
銅配線１８の上面からボロンをドーピング１９する。こ
れにより、銅配線１８の酸化を防止することができる。
また、ＣＭＰ工程においてボロンまたはボロン化合物を
含むスラリーを使用することにより銅配線１８の表面に
ボロンを付加することができるので、同様の効果を得る
ことができる。図５に電解めっき法で堆積した銅薄膜に
ボロンをプラズマドーピングしたものを空気中でアニー
ルし、シート抵抗の変化を調べた結果を示す。図中、Ｑ
1 は銅にボロンを１Ｅ１５Ｂ（ボロン１０15個）／ｃｍ
2 プラズマドープしたサンプル、Ｑ2 は銅にボロンを１
Ｅ１４Ｂ／ｃｍ2 プラズマドープしたサンプル、Ｑ3 は
ドープされていないサンプルである。なお、銅Ｃｕはス
パッタ法でシード層１５０ｎｍを形成後電解めっき層４
００ｎｍを形成している。これから銅にボロンを１Ｅ１
５／ｃｍ2 プラズマドープしたサンプルではアニールし
てもシート抵抗は上昇せず耐酸化性が向上することがわ
かる。ボロンをドープした銅配線１８をさらに窒素を含
むガス、または例えば窒素もしくはアンモニアのプラズ
マ中に曝せば、図１（ｆ）に示すように銅配線１８表面
にボロン窒化物２０が形成される。これにより銅配線の
酸化を防止するとともに銅が絶縁層に拡散するのを防ぐ
ことができる。
【００４０】またこのような製造方法で製造される半導
体装置は、半導体基板１０上に形成された銅からなる主
金属配線（１８）を備え、この金属配線が不純物として
表面近傍にボロンを含んでいる。
【００４１】（実施の形態２）本発明の第２の実施の形
態について図２（ａ）〜（ｃ）または（ａ）、
（ｂ′）、（ｃ′）を参照しながら説明する。図２
（ａ）に示すように、まずシリコン基板１０の上に絶縁
層としてシリコン酸化膜２１を堆積した後に、反応性ス
パッタリング法を用いて第一の層の窒化タンタル膜２２
を堆積させる。次に配線層として銅膜２３をスパッタリ
ング法を用いて堆積させ、その上に反射防止膜として、
第二の層の窒化タンタル膜２４を反応性スパッタリング
法を用いて堆積させる。さらに、その上にレジストパタ
ーン２５を形成する。
【００４２】次にレジストパターン２５をマスクとして
窒化タンタル膜２４、銅膜２３、窒化タンタル膜２２に
対してドライエッチングを行うことによって図２（ｃ）
に示すような銅配線２７を形成するが、そのエッチング
の際のエッチングガスにボロンを混入してエッチングを
行う。それにより、図２（ｂ）に示すように銅膜２３が
エッチングされて銅配線２７が形成される過程において
表面に露出した銅表面からボロンがドーピング２６され
る。次に酸素プラズマを用いたアッシングによってレジ
ストを除去すれば、図２（ｃ）に示すような側面ボロン
がドーピング２６された銅配線２７が形成される。この
アッシング工程においても銅配線２７の上面には窒化タ
ンタルが存在し、側面はボロンドーピングにより耐酸化
性が向上しているためにダメージを受けることはない。
【００４３】また、上記エッチング工程において、図２
（ｂ’）に示すようにエッチングガスまたはプラズマに
ボロンと窒素を混入すれば、銅配線２７が形成されると
同時に図２（ｃ′）に示すように銅配線２７の側面にボ
ロン窒化物２８が形成される。これにより銅配線の酸化
を防止するとともに銅が絶縁膜中に拡散することを防ぐ
ことができる。
【００４４】（実施の形態３）本発明の第３の実施の形
態について図３（ａ）〜（ｄ）を参照しながら説明す
る。図３（ａ）に示す工程は第２の実施の形態において
図２（ａ）を参照にして説明したものと同じである。
【００４５】次にレジストパターン２５をマスクとして
窒化タンタル膜２４、銅膜２３、窒化タンタル膜２２に
対してドライエッチングを行い、アッシング工程により
レジストを除去することによって図３（ｂ）に示すよう
な銅配線３０を形成する。その後銅配線３０が形成され
たシリコン基板１０をボロンを含むガスまたはプラズマ
中に曝し、銅配線３０中にボロンをドーピング２６する
ことにより、図３（ｃ）に示すような表面が保護された
銅配線３０が得られる。
【００４６】さらにボロンドーピング２６した銅配線３
０を窒素を含むガスまたは例えば窒素もしくはアンモニ
アのプラズマ中に曝せば、図３（ｄ）に示すように銅配
線３０の側面がボロン窒化物２８で覆われる。これによ
り銅配線３０の酸化を防止するとともに銅が絶縁膜中に
拡散することを防ぐこともできる。
【００４７】（実施の形態４）本発明の第４の実施の形
態について図４（ａ）〜（ｇ）を参照しながら説明す
る。図４（ａ）〜（ｄ）に示す工程は第１の実施の形態
において図１（ａ）〜（ｄ）を参照にして説明したもの
と同じである。
【００４８】次に図４（ｅ）に示すように銅配線１８上
にキャップ層となる窒化シリコン膜４０を堆積した後に
層間膜となる酸化シリコン膜４１を堆積させ、その上に
レジストパターン４２を形成する。それからレジストパ
ターン４２をマスクとして酸化シリコン膜４１および窒
化シリコン膜４０に対してドライエッチングすることに
より、図４（ｆ）に示すようなビアホール４３を形成す
る。その際エッチングガスにボロンを含むガスを用いる
ことによりビアホール４３のエッチングが進行し銅配線
１８の表面が露出すると同時に銅配線１８中にボロンを
ドーピングする。これによりビアホール４３の底部に露
出した銅配線１８は耐酸化性が向上しているので、次に
アッシング工程によってレジストパターン４２を除去す
る際にも銅配線１８が酸化されることはなく、図４
（ｇ）に示すような銅配線１８とそれに接続したビアホ
ール４３を得ることができる。
【００４９】また、ビアホール４３を形成する際のエッ
チングガスにボロンを入れなくても、図４（ｆ）に示さ
れるようなエッチング終了後にシリコン基板１０をボロ
ンを含むガスまたはプラズマに曝すことによりビアホー
ル４３の底部に露出した銅配線１８の耐酸化性が向上
し、同様の効果が得られる。
【００５０】また、図４（ｆ）のレジストパターン４２
を除去するアッシング工程の際にボロンを含むガスを用
いてアッシングを行えばレジスト除去と同時に銅配線１
８の耐酸化性の向上が進行するので銅配線１８が酸化さ
れることはない。
【００５１】なお、第１の実施の形態から第４の実施の
形態において、銅膜および銅配線は銅のほか銅合金を用
いた場合を含み、金属膜および金属配線は例えば銅のほ
か銅合金を含む。
【００５２】また、上記の実施の形態のボロンをドーピ
ングする工程は、半導体基板をジボランＢ2 Ｈ6 に曝す
ことにより金属配線にボロンをドーピングしてもよい。
【００５３】
【発明の効果】請求項１記載の半導体装置によれば、銅
または銅合金からなる金属配線が表面近傍にボロンを含
むため、金属配線の表面が保護され、酸化による配線表
面の劣化や配線抵抗の増大を防止でき、金属配線の耐酸
化性が向上する。また、銅または銅合金の表面拡散が抑
制されるので、エレクトロマイグレーション耐性も向上
し、高信頼性の金属配線を得ることができる。
【００５４】請求項２記載の半導体装置によれば、ボロ
ン窒化物から成る酸化防止膜が金属配線の表面に形成さ
れていることから、酸化による表面の劣化や配線抵抗の
上昇を防止することができる。その他請求項１と同様な
効果がある。
【００５５】請求項３記載の半導体装置の製造方法によ
れば、ダマシン法によって形成された銅または銅合金配
線表面の酸化を防止することができる。また、ボロンド
ーピングの際に銅または銅合金配線中に導入される欠陥
がイオン注入法に比べて少ないので配線抵抗上昇も小さ
くすることができる。
【００５６】請求項４記載の半導体装置の製造方法によ
れば、金属配線中にボロンをドーピングすることによ
り、ドライエッチング法によって形成された銅または銅
合金配線表面の酸化を防止することができる。また、ボ
ロンドーピングの際に銅または銅合金配線中に導入され
る欠陥がイオン注入法に比べて少ないので配線抵抗上昇
も小さくすることができる。
【００５７】請求項５記載の半導体装置の製造方法によ
れば、ドライエッチング法によって銅配線を形成する際
にエッチングすると同時に銅または銅合金配線表面近傍
にボロンをドーピングすることができ、形成された銅ま
たは銅合金配線表面の酸化を防止することができる。
【００５８】請求項６記載の半導体装置の製造方法によ
れば、請求項２または請求項３と同様な効果のほか、銅
または銅合金配線表面にすでに形成されている銅または
銅合金酸化膜を還元作用によって除去できると同時に、
銅または銅合金配線表面近傍にボロンをドーピングする
ことができる。
【００５９】請求項７記載の半導体装置の製造方法によ
れば、請求項３または請求項４と同様な効果のほか、銅
または銅合金配線表面に自己整合的にボロン窒化物を形
成でき、銅または銅合金表面の酸化を防止し、さらに銅
または銅合金の絶縁物への拡散を防止することができ
る。
【００６０】請求項８記載の半導体装置の製造方法によ
れば、請求項７と同様な効果がある。
【００６１】請求項９記載の半導体装置の製造方法によ
れば、請求項７と同様な効果がある。
【００６２】請求項１０記載の半導体装置の製造方法に
よれば、エッチングにより配線を形成すると同時に銅ま
たは銅合金配線表面に自己整合的にボロン窒化物を形成
でき、銅または銅合金表面の酸化を防止し、さらに銅ま
たは銅合金の絶縁物への拡散を防止することができる。
【００６３】請求項１１記載の半導体装置の製造方法に
よれば、形成された銅または銅合金の配線は形成される
と同時に表面の耐酸化性が向上しているので銅配線が酸
化されるのを防ぐことができる。
【００６４】請求項１２記載の半導体装置の製造方法に
よれば、ビアホールが銅または銅合金の配線に達すると
同時に、露出した配線の表面からボロンがドーピングさ
れ耐酸化性が向上するので、エッチング終了後に酸素プ
ラズマを用いてレジストパターンをアッシング除去する
際にもビアホールの底部で配線が酸化されることがなく
なり、配線抵抗の上昇や信頼性の低下を防ぐことができ
る。
【００６５】請求項１３記載の半導体装置の製造方法に
よれば、レジストパターンを除去する際に銅配線が酸化
することを防ぐことができる。
【００６６】請求項１４記載の半導体装置の製造方法に
よれば、アッシングの際に銅配線の耐酸化性を向上させ
ながらレジストパターンを除去できるので銅配線の酸化
を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に関わる半導体装置
の製造方法の各工程を示す断面図である。
【図２】本発明の第２の実施の形態に関わる半導体装置
の製造方法の各工程を示す断面図である。
【図３】本発明の第３の実施の形態に関わる半導体装置
の製造方法の各工程を示す断面図である。
【図４】本発明の第４の実施の形態に関わる半導体装置
の製造方法の各工程を示す断面図である。
【図５】ボロンをプラズマドープした銅薄膜を空気中で
アニールした際の銅薄膜のシート抵抗の変化を示すグラ
フである。
【符号の説明】
１０ シリコン基板 １１ 酸化シリコン膜 １２ 窒化シリコン膜 １３ 酸化シリコン膜 １４ レジストパターン １５ 溝 １６ 窒化タンタル膜 １７ 銅膜 １８ 銅配線 １９ ボロンドープ銅 ２０ ボロン窒化物 ２１ 酸化シリコン膜 ２２ 窒化タンタル膜 ２３ 銅膜 ２４ 窒化タンタル膜 ２５ レジストパターン ２６ ボロンドープ銅 ２７ 銅配線 ２８ ボロン窒化物 ３０ 銅配線 ４０ 窒化シリコン膜 ４１ 酸化シリコン膜 ４２ レジストパターン ４３ ビアホール

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、この半導体基板上に形成
    された銅または銅合金からなる金属配線とを備え、前記
    金属配線が表面近傍に不純物としてボロンを含むことを
    特徴とする半導体装置。
  2. 【請求項２】 半導体基板と、この半導体基板上に形成
    された銅または銅合金からなる金属配線とを備え、前記
    金属配線が表面にボロン窒化物を有することを特徴とす
    る半導体装置。
  3. 【請求項３】 半導体基板上に絶縁膜を堆積する工程
    と、前記絶縁膜上にレジストパターンを形成する工程
    と、前記絶縁膜に対して前記レジストパターンをマスク
    としてエッチングを行って配線となるべき溝を形成する
    工程と、前記溝を配線となる銅または銅合金で埋め込む
    ために銅または銅合金膜を堆積する工程と、前記銅また
    は銅合金膜のうち溝の領域以外の余分な銅または銅合金
    を除去しかつ平坦化して銅または銅合金配線を形成する
    ＣＭＰ工程と、ＣＭＰ後に露出した前記銅または銅合金
    配線の表面をボロンを含むガスまたはプラズマ中に曝す
    ことにより銅または銅合金配線中にボロンをドーピング
    する工程とを含む半導体装置の製造方法。
  4. 【請求項４】 半導体基板上に銅または銅合金を有する
    金属膜を堆積する工程と、前記金属膜の上に反射防止膜
    を堆積する工程と、前記反射防止膜の上にレジストパタ
    ーンを形成する工程と、前記反射防止膜および金属膜に
    対して前記レジストパターンをマスクとしてエッチング
    を行って前記金属膜から成る金属配線を形成する工程
    と、前記レジストパターンを除去した後に、前記金属配
    線において銅または銅合金が露出している領域の表面を
    ボロンを含むガスまたはプラズマ中に曝すことにより前
    記金属配線中にボロンをドーピングする工程とを含む半
    導体装置の製造方法。
  5. 【請求項５】 半導体基板上に銅または銅合金を有する
    金属膜を堆積する工程と、前記金属膜の上に反射防止膜
    を堆積する工程と、前記反射防止膜の上にレジストパタ
    ーンを形成する工程と、前記反射防止膜および金属膜に
    対して前記レジストパターンをマスクとしてエッチング
    を行って前記金属膜から成る金属配線を形成する際にボ
    ロンを含むガスを用いてエッチングする工程と、前記レ
    ジストパターンを除去する工程とを含む半導体装置の製
    造方法。
  6. 【請求項６】 ボロンをドーピングする工程は、半導体
    基板をジボランＢ2Ｈ6 に曝すことにより配線にボロン
    をドーピングするものである請求項３または請求項４記
    載の半導体装置の製造方法。
  7. 【請求項７】 ボロンをドーピングする工程のつぎに、
    ボロンを含んだ銅または銅合金を窒化することにより前
    記銅または銅合金の表面にボロン窒化物を形成する工程
    を含む請求項３または請求項４記載の半導体装置の製造
    方法。
  8. 【請求項８】 ボロン窒化物を形成する工程は、半導体
    基板を窒素ガスに曝すことにより、前記ボロン窒化物を
    形成するものである請求項７記載の半導体装置の製造方
    法。
  9. 【請求項９】 ボロン窒化物を形成する工程は、半導体
    基板を窒素またはアンモニアプラズマに曝すことによ
    り、前記ボロン窒化物を形成するものである請求項７記
    載の半導体装置の製造方法。
  10. 【請求項１０】 半導体基板上に銅または銅合金を有す
    る金属膜を堆積する工程と、前記金属膜の上に反射防止
    膜を堆積する工程と、前記反射防止膜の上にレジストパ
    ターンを形成する工程と、前記反射防止膜および前記金
    属膜に対して前記レジストパターンをマスクとしてエッ
    チングを行って前記金属膜から成る金属配線を形成する
    際にボロンおよび窒素を含むガスまたはプラズマを用い
    てエッチングを行い配線を形成すると同時に配線表面に
    ボロン窒化物を形成する工程と、前記レジストパターン
    を除去する工程とを含む半導体装置の製造方法。
  11. 【請求項１１】 半導体基板上に絶縁膜を堆積する工程
    と、前記絶縁膜上にレジストパターンを形成する工程
    と、前記絶縁膜に対して前記レジストパターンをマスク
    としてエッチングを行って配線となるべき溝を形成する
    工程と、前記溝を配線となる銅または銅合金で埋め込む
    ために銅または銅合金膜を堆積する工程と、ＣＭＰによ
    り前記銅または銅合金膜のうち溝の領域以外の余分な銅
    または銅合金を除去し平坦化して銅または銅合金の配線
    を形成する際にボロン化合物を添加したスラリーを用い
    ることにより前記配線の表面にボロンを付加する工程
    と、ＣＭＰ後に前記配線を真空中でアニールすることに
    より前記配線の表面近傍にボロンを拡散させる工程を備
    えていることを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 半導体基板上に銅または銅合金の配線
    を形成する工程と、前記配線の上に絶縁膜を堆積する工
    程と、前記絶縁膜上にレジストパターンを形成する工程
    と、前記絶縁膜に対して前記レジストパターンをマスク
    としてエッチングを行ってビアホールを形成する際にボ
    ロンを含むガスを用いてエッチングする工程と、前記レ
    ジストパターンを除去する工程を備えていることを特徴
    とする半導体装置の製造方法。
  13. 【請求項１３】 半導体基板上に銅または銅合金の配線
    を形成する工程と、前記配線の上に絶縁膜を堆積する工
    程と、前記絶縁膜上にレジストパターンを形成する工程
    と、前記絶縁膜に対して前記レジストパターンをマスク
    としてエッチングを行ってビアホールを形成する工程
    と、前記ビアホールを形成した後にホールの底部におい
    て露出している前記配線の表面をボロンを含むガスまた
    はプラズマに曝すことにより前記配線中にボロンをドー
    ピングする工程と、前記レジストパターンを除去する工
    程を備えていることを特徴とする半導体装置の製造方
    法。
  14. 【請求項１４】 半導体基板上に銅または銅合金の配線
    を形成する工程と、前記配線の上に絶縁膜を堆積する工
    程と、前記絶縁膜上にレジストパターンを形成する工程
    と、前記絶縁膜に対して前記レジストパターンをマスク
    としてエッチングを行ってビアホールを形成する工程
    と、前記レジストパターンを除去する際にボロンを含む
    ガスを用いてアッシングする工程を備えていることを特
    徴とする半導体装置の製造方法。
JP28569799A 1998-12-28 1999-10-06 半導体装置およびその製造方法 Pending JP2000252278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28569799A JP2000252278A (ja) 1998-12-28 1999-10-06 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP37270098 1998-12-28
JP10-372700 1998-12-28
JP28569799A JP2000252278A (ja) 1998-12-28 1999-10-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000252278A true JP2000252278A (ja) 2000-09-14

Family

ID=26555996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28569799A Pending JP2000252278A (ja) 1998-12-28 1999-10-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000252278A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023628A3 (en) * 2000-09-15 2002-10-17 Motorola Inc Semiconductor component and method of manufacturing
US7396759B1 (en) * 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US7576006B1 (en) 2004-11-03 2009-08-18 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7648899B1 (en) * 2008-02-28 2010-01-19 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US7727880B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7727881B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7858510B1 (en) 2008-02-28 2010-12-28 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US8268722B2 (en) 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
US8753978B2 (en) 2011-06-03 2014-06-17 Novellus Systems, Inc. Metal and silicon containing capping layers for interconnects
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
JP2017520912A (ja) * 2014-05-21 2017-07-27 ソニー株式会社 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002023628A3 (en) * 2000-09-15 2002-10-17 Motorola Inc Semiconductor component and method of manufacturing
US8317923B1 (en) 2004-11-03 2012-11-27 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US8030777B1 (en) 2004-11-03 2011-10-04 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US8430992B1 (en) 2004-11-03 2013-04-30 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7704873B1 (en) 2004-11-03 2010-04-27 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US8021486B1 (en) 2004-11-03 2011-09-20 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7727881B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7576006B1 (en) 2004-11-03 2009-08-18 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7396759B1 (en) * 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US7727880B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7799671B1 (en) 2008-02-28 2010-09-21 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US7858510B1 (en) 2008-02-28 2010-12-28 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US7648899B1 (en) * 2008-02-28 2010-01-19 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US8268722B2 (en) 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
US8753978B2 (en) 2011-06-03 2014-06-17 Novellus Systems, Inc. Metal and silicon containing capping layers for interconnects
JP2017520912A (ja) * 2014-05-21 2017-07-27 ソニー株式会社 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films

Similar Documents

Publication Publication Date Title
JP4302231B2 (ja) 銅相互接続構造の形成方法
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US7341946B2 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US6020254A (en) Method of fabricating semiconductor devices with contact holes
US7319071B2 (en) Methods for forming a metallic damascene structure
US6429105B1 (en) Method of manufacturing semiconductor device
JPH06140372A (ja) 半導体装置の製造方法
KR900008387B1 (ko) 반도체장치 제조방법
JP2005094014A (ja) 相互接続構造内での低抵抗バイア・コンタクトの形成
JP2000252278A (ja) 半導体装置およびその製造方法
KR0185230B1 (ko) 금속배선 및 반도체장치
US6555465B2 (en) Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring
US6881661B2 (en) Manufacturing method of semiconductor device
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US7172965B2 (en) Method for manufacturing semiconductor device
JPH113892A (ja) 半導体装置の製造方法
US20030119303A1 (en) Method of forming a patterned tungsten damascene interconnect
JP2004207604A (ja) 半導体装置およびその製造方法
US8076235B2 (en) Semiconductor device and fabrication method thereof
JP2005005697A (ja) 半導体装置の製造方法
US6911374B2 (en) Fabrication method for shallow trench isolation region
JPH08255770A (ja) 半導体装置の製造方法
US20040219795A1 (en) Method to improve breakdown voltage by H2 plasma treat