JP2017520912A - メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法 - Google Patents

メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法 Download PDF

Info

Publication number
JP2017520912A
JP2017520912A JP2016567870A JP2016567870A JP2017520912A JP 2017520912 A JP2017520912 A JP 2017520912A JP 2016567870 A JP2016567870 A JP 2016567870A JP 2016567870 A JP2016567870 A JP 2016567870A JP 2017520912 A JP2017520912 A JP 2017520912A
Authority
JP
Japan
Prior art keywords
layer
compound
masking layer
protective film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016567870A
Other languages
English (en)
Other versions
JP6679501B2 (ja
Inventor
カムラン アクター
カムラン アクター
アシム デュッタ
アシム デュッタ
アレックス ジェイ シュリンスキー
アレックス ジェイ シュリンスキー
シェーン ジェイ トラップ
シェーン ジェイ トラップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JP2017520912A publication Critical patent/JP2017520912A/ja
Application granted granted Critical
Publication of JP6679501B2 publication Critical patent/JP6679501B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/04—Treatment of selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices

Abstract

本発明の種々の形態は、例えばＣＢＲＡＭのメモリセルおよびソース線などの金属線（３００，３０１，３０２，３１０）をパッシベートする方法を対象としている。金属線のパッシベートは、金属線の酸化を防ぐために、マスキング層（１０６）を除去する前に行う。この方法は、金属線（例えば銅）をフッ素系エッチャントに晒し、反応させることを含み、これにより、ＣｕＦXにより構成される保護膜（４００）を形成する。【選択図】図５

Description

[関連出願の相互参照]
本出願は、２０１４年５月２１日に出願されたアメリカ合衆国優先権出願ＵＳ14/283893の利益を主張し、その全ての内容を参照によって援用する。
本開示の所定の形態は、セルおよびソース線を酸化させずにドライ掘削を行う方法に関する。
種々の金属膜が代替メモリ技術として、活発に追求されている。銅を含むＣＢＲＡＭ（Conductive Bridge Random Access Memory）セルは、サブトラクティブ法フローとダマシン法フローの両方を用いて開発されている。ＣＢＲＡＭダマシンフローは、カーボンのパターニングを行い、ＣＢＲＡＭセルおよび銅のソース線を設け、続いて、ＣＭＰ（chemical-mechanical planarization）処理とカーボン掘削とを行う。通常のカーボン掘削処理の間、セルおよびソース線の銅表面は酸素プラズマに晒され、そして、高度に酸化される。それにより、銅線の構造が破壊される。場合によっては、キャッピング材料の使用または代替金属ソース線の使用によって酸化が防止される。しかしながら、これはソース線の抵抗を上昇させ、より複雑で高価な構造と処理積分スキームとが必要となる。同様に、銅膜上へのＨＡＲＣ（high aspect ratio contact）形成は、通常の酸素ストリップ（strip）中の酸化から銅を保護するため、マスクストリップの後に、一面を覆うＢＬＯＫ (Barrier Low-k)誘電体の穴あけ（パンチ）を要する。このＢＬＯＫパンチは、最上部のＣＤ（critical dimension）をかなり増加させ、コンタクトＣＤがとても小さい場合には、ＢＬＯＫパンチがスケーリングにとって重大な障壁となる。
それゆえ、当該技術分野では、本発明の例示的な形態にしたがって、銅のソース線または銅のセルを酸化させることなく、また、ソース線の抵抗を上昇させることなくドライ掘削を行う方法が必要とされている。
方法は、実質的に少なくとも１つの図面と関連付けて示され、かつ／または、記載されているように、より完全には特許請求の範囲に記載のように、銅を酸化させないドライ掘削のためのものである。
本開示のこれらの特徴および他の特徴と、利点とは、本開示の以下の詳細な説明を添付の図面とともに読むことにより認識され得る。図面では、全てにわたって同様の数字が同様の部分を指す。
図１は、本発明の例示的な形態に係る掘削処理の第１工程を示している。 図２は、本発明の例示的な形態に係る掘削処理の第２工程を示している。 図３は、本発明の例示的な形態に係る掘削処理の第３工程を示している。 図４は、本発明の例示的な形態に係る掘削処理の第４工程を示している。 図５は、本発明の例示的な形態に係る掘削処理の第５工程を示している。 図６は、本発明の例示的な形態に係る掘削処理の第６工程を示している。 図７は、本発明の例示的な形態に係る掘削処理の第１工程を示している。 図８は、本発明の例示的な形態に係る掘削処理の第２工程を示している。 図９は、本発明の例示的な形態に係る掘削処理の第３工程を示している。 図１０は、本発明の例示的な形態に係る掘削処理の第４工程を示している。 図１１は、本発明の例示的な形態に係る掘削処理の第５工程を示している。
本発明の例示的な形態は、セルおよびソース線を酸化させることなくドライ掘削を行う方法に関するものである。１つの形態によれば、典型的なダマシンフローは、ドライ掘削処理で行われるフッ素系プラズマ工程を備えている。フッ素は、セルおよびソース線（例えば、銅のセルおよび銅のソース線）の物質と反応して、薄いフッ化銅（ＣｕＦx）の膜を形成する。フッ化銅の膜は、酸素プラズマに基づくカーボン掘削処理の間、銅のセルおよび銅のソース線を酸化から保護する。
典型的なダマシン処理技術では、誘電層が半導体表面にわたって設けられる。誘電層は、典型的には酸化物であり、通常ＩＭＤ（intermetal dielectric）と呼ばれる。酸化物層は、平坦な上面が得られるように研磨される。次に、種々の金属層の間での相互接続を形成するために、一連の周知の処理工程が施される。ダマシン処理により、小さい、密接配置された相互接続およびコンタクトを形成することができる。
図１−６は、ダマシンフローにおいて、セルおよびソース線を酸化させずにカーボン掘削を行う処理を描写している。
図１は、本発明の例示的な形態に係る掘削処理の第１工程を示している。金属コンタクト１１０とともに基板１０８を含むデバイス１００が示されている。金属コンタクト１１０は、標準的な処理を用いてデバイス１００内に形成されたものである。カーボンまたはＵＬ（underlayer）の誘電層１０６は、基板１０８上に設けられている。マスキング層１０４は誘電層１０６上に設けられている。フォトレジスト層１０２はマスキング層１０４上に設けられている。フォトレジスト層１０２はパターニングされ、開口１０５が形成されている。当該技術分野の通常の知識を有するものであれば、層１０６が、掘削可能であり、フッ素と反応しないものであれば、カーボン以外のものであってもよいことは理解できるであろう。
図２は、本発明の例示的な形態に係る掘削処理の第２工程を示している。マスキング層１０４は、パターニングされたフォトレジスト層１０２を用いてエッチングされ、誘電層１０６内にトレンチ２００が形成される。トレンチ２００は金属コンタクト１１０および基板１０８を露出させる。
図３は、本発明の例示的な形態に係る掘削処理の第３工程を示している。バリアライナー層３０１は、トレンチ２００内に設けられる。バリア層３０１は、いくつかの形態において、限定されないがＣＶＤ/ＡＬＤ（Chemical Vapor Deposition / Atomic Layer Deposition）酸化物および窒化物を含んでいてもよい。続いて、いくつかの形態では、銅（Ｃｕ）のセル原料がトレンチ２００内に設けられ、セル３００が形成される。そして、別の導電性バリア金属（例えば、エレクトロマイグレーションバリア金属 （electromigration barrier metal））層３０２がセル３００上に設けられ、続いて、別の銅を設けて、ソ−ス線３１０を形成する。バリア層３０１、バリア層３０２、セル３００およびソース線３１０は、誘電層１０６の平面上に積みあげられている。
図４は、本発明の例示的な形態に係る掘削処理の第４工程を示している。積み上げられた部分は、ＣＭＰ（chemical mechanical planarization）処理を用いて平坦化され、セル３００およびソース線３１０の銅表面が露出された状態となる。
図５は、本発明の例示的な形態に係る掘削処理の第５工程を示している。ＣＭＰの後、露出されたセル３００およびソース線３１０は、パッシベーション工程でフッ素系エッチャントと反応する。インサイチュ（in-situ）でのフッ素反応は、掘削またはストリップ処理の前に、反応スパッタリングタイプのプラズマ系処理チャンバ内で行われ得る。いくつかの形態によれば、フッ素系エッチャントは、ＣＦ4，ＳＦ6，ＮＦ3，ＣＨＦ3，ＣＨ2Ｆ2または、銅をパッシベートする他のフッ素系化合物であってもよい。この形態では、パッシベーションガスは、流量比１：２、全流量が４０mTorrで１５０sccm となるよう、Ａｒ（Ｈｅ）ガスで希釈されている。プラズマは、５００WのＲＦパワー、１３．５６MHzの誘導結合ドライエッチチャンバ内で生成される。この形態によれば、銅セル３００およびソース線３１０は、フッ素系プラズマに２５秒間晒される。当該技術分野において通常の知識を有するものであれば、適宜、異なるエッチャントおよびタイミングを用いてもよいことは理解できる。銅をフッ素に晒すことにより、セル３００およびソース線３１０に保護膜４００が形成される。保護膜４００は例えばＣｕＦXにより構成されている。保護膜４００は、セル３００およびソース線３１０を酸化から保護するバリアとして機能する。誘電層１０６もまたフッ素に晒されるが、フッ素は誘電層１０６の材料とは反応しない。誘電層１０６の材料は、例えば、カーボンまたはＵＬである。
図６は、本発明の例示的な形態に係る掘削処理の第６工程を示している。ドライ掘削は、以下のような状況でなされる。誘電層１０６の掘削には酸素系プラズマが用いられるが、このとき、保護膜４００がセル３００およびソース線３１０を酸化から保護している。通常、酸素プラズマ系の掘削は、セル３００およびソース線３１０を酸化する。しかしながら、保護膜４００は酸素を透過させないので、セル３００およびソース線３１０を酸化から保護することができる。掘削の間、バリア層３０１がセル３００の側面を酸素プラズマから保護する。
１つの形態によれば、掘削後、セル物質４００が設けられた表面上の保護膜４００は、インサイチュでのＨ2，Ｈ2−Ａｒプラズマを用いてスパッタ除去される。この工程は、デバイス１００に加えられる物質がフッ素と相互作用する虞がある場合に、掘削処理後に任意で行われる。
図７−１１は、本発明の例示的な形態に従って、ＨＡＲＣエッチングにおいてコンタクトＣＤを変動（blowout）させることなく行う、ビアのエッチング処理を描写している。
図７は、本発明の例示的な形態に係るエッチング処理の第１工程を示している。最初のダマシン処理によりデバイス７００を形成する。デバイス７００は、パターニングされたフォトレジスト層７１２とともに、銅膜７０２、バリア誘電膜７０４、誘電層７０６、マスキング層７０８，７１０を含んでいる。１つの形態によれば、膜７０４はＢＬＯＫ膜（例えば、炭化シリコン／窒化シリコン）であり、誘電層７０６は酸化膜または窒化膜である。この形態では、マスキング層７０８は、カーボンポリマーマスクまたはＵＬマスクなどのカーボンマスクである。マスキング層７１０は、ＨＭ（hard mask）または標準的な酸窒化シリコンからなるＤＡＲＣ（Dielectric Anti-Reflection Coating）である。
図８は、本発明の例示的な形態に係るエッチング処理の第２工程を示している。ビア８００は、マスキング層７０８、誘電層７０６およびバリア誘電膜７０４内にエッチングされ、銅膜７０２が露出される。
図９は、本発明の例示的な形態に係るエッチング処理の第３工程を示している。銅のパッシベーションは、露出された銅膜７０２の一部にフッ素系プラズマを照射することによりなされる。図１−６に示したように、フッ素系化合物は銅膜７０２と反応して保護膜９００を形成する。保護膜９００は、フッ化銅（ＣｕＦX）化合物により形成されており、フッ化銅化合物が銅膜７０２のパッシベーション層として機能する。フッ素系エッチャントは、ＣＦ4，ＳＦ6，ＮＦ3，ＣＨＦ3，ＣＨ2Ｆ2または、銅をパッシベートする他のフッ素系化合物であってもよい。フッ素パッシベーション反応は、掘削またはストリップ処理の前に、処理チャンバ内で行われる。いくつかの形態では、ＢＬＯＫエッチングとパッシベーション工程とが組み合わされる。この場合、フッ素系エッチングを用いてなされるＢＬＯＫエッチングが、銅膜７０２をパッシベートする。
図１０は、本発明の例示的な形態に係るエッチング処理の第４工程を示している。マスキング層７０８は、酸素プラズマ系掘削処理を用いて、掘削される。これにより、マスキング層７０８が除去され、誘電層７０６で止まる。保護膜９００は、マスキング層７０８を掘削している間に、銅膜７０２が酸化されるのを防ぐ。この処理過程により、選択的なマスクの存在下でのバリア層（ＢＬＯＫ）のエッチングがなされるので、コンタクト上部のＣＤが完全な状態で維持される。これに対し、既存の技術では、銅の酸化を防ぐために、バリア層の存在下でマスクの掘削を行い、続いて、ＢＬＯＫ全面（マスクなし）での穴あけ（パンチ）により銅層を露出させる。これにより、コンタクト上部のＣＤが変動する。
図１１は、本発明の例示的な形態に係るエッチング処理の第５工程を示している。保護膜９００は、マスキング層７０８が掘削された後、フッ素と他の化合物との将来的な相互作用を防ぐために、必要に応じて除去される。保護膜９００は、インサイチュでのＨ2，Ｈ2−Ａｒプラズマを使用したスパッタ除去で除去される。
本開示は、所定の形態を参照して説明してきたが、当該技術分野の通常の知識を有するものであれば、本開示の要旨を逸脱しない範囲で、種々の変形をなしてもよく、等価物への置き換えをしてもよいことは理解できるであろう。加えて、本開示の要旨を逸脱しない範囲で、本開示の内容に対して、特定の状況または特定の材料を採用して、多くの変形例を作成してもよい。そして、本開示は、開示された特定の形態に限定されるものではなく、添付の特許請求の範囲の要旨を逸脱しない範囲の全ての形態を含む。

Claims (20)

  1. マスキング層を掘削する前に、セル構造およびソース線にパッシベーション工程を行い、前記セル構造および前記ソース線の酸化を防ぐ
    メモリセルの製造方法。
  2. 前記パッシベーション工程は、
    前記セル構造および前記ソース線の金属層をパッシベートする化合物を用いて、前記セル構造上および前記ソース線上に保護膜を形成し、
    前記マスキング層を掘削することを含み、
    前記保護膜は、前記化合物と前記金属層との反応から形成される
    請求項１に記載の方法。
  3. 前記化合物はフッ素系（fluorine-based）化合物である
    請求項２に記載の方法。
  4. 前記金属層は銅（copper）である
    請求項３に記載の方法。
  5. 前記フッ素系化合物は、ＣＦ4，ＳＦ6，ＮＦ3，ＣＨＦ3およびＣＨ2Ｆ2のうちのいずれか１つである
    請求項４に記載の方法。
  6. 前記マスキング層は、カーボン層（carbon layer）またはＵＬ（under layer）のうちの１つである
    請求項１に記載の方法。
  7. 更に、
    ＨＡＲＣ（high aspect ratio contact etching）エッチングでの前記パッシベーション工程として、前記マスキング層、酸化／窒化層およびバリア誘電層をエッチングし、前記金属層を露出させ、
    前記マスキング層を掘削することを含み、
    前記エッチングは、前記化合物と前記金属層との反応から保護膜を形成することにより、前記金属層をパッシベートする化合物を用いて行われる
    請求項１に記載の方法。
  8. 前記化合物はフッ素系（fluorine-based）化合物である
    請求項７に記載の方法。
  9. 前記金属層は銅（copper）である
    請求項８に記載の方法。
  10. 前記フッ素系化合物は、ＣＦ4，ＳＦ6，ＮＦ3，ＣＨＦ3およびＣＨ2Ｆ2のうちのいずれか１つである
    請求項９に記載の方法。
  11. マスキング層の存在下で、複数の層を同時にエッチングすることにより、コンタクトＣＤ（critical dimension）の変動が抑えられる
    請求項７に記載の方法。
  12. 前記酸化膜はＢＬＯＫ（Barrier Low-k）膜であり、前記マスキング層はカーボン膜（carbon film）またはＵＬのうちの１つである
    請求項７に記載の方法。
  13. 前記マスキング層は、酸素系プラズマを用いて掘削される
    請求項１２に記載の方法。
  14. 前記ＢＬＯＫ膜は、前記金属層上に置かれた膜であり、前記金属層より薄い
    請求項１３に記載の方法。
  15. 更に、前記セル構造から前記保護膜を除去し、前記化合物の後の工程での相互作用を防止することを含む
    請求項２に記載の方法。
  16. 前記セル構造からの前記保護膜の除去は、スパッタ除去よってなされる
    請求項１５に記載の方法。
  17. 前記スパッタ除去は、インサイチュ（in-situ）でのＨ2またはＨ2−Ａｒプラズマを用いてなされる
    請求項１６に記載の方法。
  18. 更に、前記セル構造から前記保護膜を除去し、前記化合物の後の工程での相互作用を防止することを含む
    請求項７に記載の方法。
  19. 前記セル構造からの前記保護膜の除去は、スパッタ除去よってなされる
    請求項１８に記載の方法。
  20. 前記スパッタ除去は、インサイチュ（in-situ）でのＨ2またはＨ2−Ａｒプラズマを用いてなされる
    請求項１９に記載の方法。
JP2016567870A 2014-05-21 2015-04-28 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法 Expired - Fee Related JP6679501B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/283,893 2014-05-21
US14/283,893 US20150340611A1 (en) 2014-05-21 2014-05-21 Method for a dry exhumation without oxidation of a cell and source line
PCT/JP2015/002282 WO2015177972A1 (en) 2014-05-21 2015-04-28 Method for dry etching of masking layers without oxidation of a memory cell and source line

Publications (2)

Publication Number Publication Date
JP2017520912A true JP2017520912A (ja) 2017-07-27
JP6679501B2 JP6679501B2 (ja) 2020-04-15

Family

ID=53200254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016567870A Expired - Fee Related JP6679501B2 (ja) 2014-05-21 2015-04-28 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法

Country Status (6)

Country Link
US (1) US20150340611A1 (ja)
JP (1) JP6679501B2 (ja)
KR (1) KR20170012220A (ja)
CN (1) CN106463345B (ja)
TW (1) TWI705492B (ja)
WO (1) WO2015177972A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098825A (ko) * 2020-01-31 2021-08-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 낮은 접촉 저항을 가지는 상부 전극 비아

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550626A (zh) * 2018-04-18 2018-09-18 深圳市华星光电技术有限公司 薄膜晶体管器件的制作方法和薄膜晶体管器件
US10886467B2 (en) 2019-05-02 2021-01-05 International Business Machines Corporation CBRAM by subtractive etching of metals

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041298A (ja) * 1996-07-23 1998-02-13 Toshiba Corp 半導体装置及びその製造方法
JP2000252278A (ja) * 1998-12-28 2000-09-14 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002064190A (ja) * 2000-08-18 2002-02-28 Mitsubishi Electric Corp 半導体装置
JP2002517901A (ja) * 1998-06-05 2002-06-18 アプライド マテリアルズ インコーポレイテッド 抵抗率の低下のための堆積膜の処理方法
JP2003031580A (ja) * 2001-07-18 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
JP2005045053A (ja) * 2003-07-23 2005-02-17 Elpida Memory Inc 半導体装置の製造方法
JP2006019414A (ja) * 2004-06-30 2006-01-19 Canon Inc プラズマ処理装置
JP2008519458A (ja) * 2004-11-08 2008-06-05 ティーイーエル エピオン インク． 銅相互接続配線およびこれを形成する方法
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP2009170547A (ja) * 2008-01-11 2009-07-30 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP2011243595A (ja) * 2010-05-13 2011-12-01 Sharp Corp プラズマアッシング方法及びプラズマアッシング装置
JP2013145874A (ja) * 2011-12-21 2013-07-25 Imec Ｅｕｖフォトレジスト封入

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272561A (en) * 1979-05-29 1981-06-09 International Business Machines Corporation Hybrid process for SBD metallurgies
US6440852B1 (en) * 1999-01-26 2002-08-27 Agere Systems Guardian Corp. Integrated circuit including passivated copper interconnection lines and associated manufacturing methods
US6350687B1 (en) * 1999-03-18 2002-02-26 Advanced Micro Devices, Inc. Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film
US6136707A (en) * 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers
TW523792B (en) * 2000-09-07 2003-03-11 Toshiba Corp Semiconductor device and its manufacturing method
CN101150114A (zh) * 2000-09-07 2008-03-26 株式会社东芝 半导体装置
US6506692B2 (en) * 2001-05-30 2003-01-14 Intel Corporation Method of making a semiconductor device using a silicon carbide hard mask
US6812134B1 (en) * 2001-06-28 2004-11-02 Lsi Logic Corporation Dual layer barrier film techniques to prevent resist poisoning
US6784107B1 (en) * 2003-03-18 2004-08-31 Hui Chen Method for planarizing a copper interconnect structure
US6764748B1 (en) * 2003-03-18 2004-07-20 International Business Machines Corporation Z-interconnections with liquid crystal polymer dielectric films
US20050014332A1 (en) * 2003-07-15 2005-01-20 Infineon Technologies North America Corp. Method to improve bitline contact formation using a line mask
US20050079703A1 (en) * 2003-10-09 2005-04-14 Applied Materials, Inc. Method for planarizing an interconnect structure
US7105928B2 (en) * 2003-10-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Copper wiring with high temperature superconductor (HTS) layer
US20070254476A1 (en) * 2006-04-28 2007-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning porous low-k material in the formation of an interconnect structure
JP2008226924A (ja) * 2007-03-08 2008-09-25 Tokyo Electron Ltd 半導体装置の製造方法および記録媒体
CN101364565A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US8168532B2 (en) * 2007-11-14 2012-05-01 Fujitsu Limited Method of manufacturing a multilayer interconnection structure in a semiconductor device
US7928003B2 (en) * 2008-10-10 2011-04-19 Applied Materials, Inc. Air gap interconnects using carbon-based films
KR101085620B1 (ko) * 2009-06-25 2011-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자의 게이트 패턴 형성방법
KR20110121301A (ko) * 2010-04-30 2011-11-07 삼성전자주식회사 포토레지스트 조성물, 이를 이용한 패턴 형성 방법 및 박막 트랜지스터 기판의 제조 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041298A (ja) * 1996-07-23 1998-02-13 Toshiba Corp 半導体装置及びその製造方法
JP2002517901A (ja) * 1998-06-05 2002-06-18 アプライド マテリアルズ インコーポレイテッド 抵抗率の低下のための堆積膜の処理方法
JP2000252278A (ja) * 1998-12-28 2000-09-14 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2002064190A (ja) * 2000-08-18 2002-02-28 Mitsubishi Electric Corp 半導体装置
JP2003031580A (ja) * 2001-07-18 2003-01-31 Toshiba Corp 半導体装置の製造方法
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
JP2005045053A (ja) * 2003-07-23 2005-02-17 Elpida Memory Inc 半導体装置の製造方法
JP2006019414A (ja) * 2004-06-30 2006-01-19 Canon Inc プラズマ処理装置
JP2008519458A (ja) * 2004-11-08 2008-06-05 ティーイーエル エピオン インク． 銅相互接続配線およびこれを形成する方法
JP2009010043A (ja) * 2007-06-26 2009-01-15 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP2009170547A (ja) * 2008-01-11 2009-07-30 Tokyo Electron Ltd 基板処理方法，基板処理装置，記録媒体
JP2011243595A (ja) * 2010-05-13 2011-12-01 Sharp Corp プラズマアッシング方法及びプラズマアッシング装置
JP2013145874A (ja) * 2011-12-21 2013-07-25 Imec Ｅｕｖフォトレジスト封入

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210098825A (ko) * 2020-01-31 2021-08-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 낮은 접촉 저항을 가지는 상부 전극 비아
TWI770662B (zh) * 2020-01-31 2022-07-11 台灣積體電路製造股份有限公司 積體晶片、記憶體元件及其形成方法
KR102436169B1 (ko) * 2020-01-31 2022-08-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 낮은 접촉 저항을 가지는 상부 전극 비아

Also Published As

Publication number Publication date
CN106463345A (zh) 2017-02-22
WO2015177972A1 (en) 2015-11-26
US20150340611A1 (en) 2015-11-26
JP6679501B2 (ja) 2020-04-15
CN106463345B (zh) 2020-01-14
KR20170012220A (ko) 2017-02-02
TWI705492B (zh) 2020-09-21
TW201546894A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
JP6679501B2 (ja) メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法
JP2007208170A (ja) 半導体装置及びその製造方法
JP2005116801A (ja) 半導体装置の製造方法
JPWO2007043634A1 (ja) 多層配線の製造方法
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
KR100606540B1 (ko) 반도체 소자의 구리 배선 형성 방법
US20060134921A1 (en) Plasma etching process
EP2988322A1 (en) Method for selective oxide removal
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
JP2006054251A (ja) 半導体装置の製造方法
JP2004111950A (ja) デュアルダマシン工程
JP2003332337A (ja) 半導体装置の製造方法
JP5178025B2 (ja) 半導体メモリ素子の製造方法
JP2008270509A (ja) 半導体装置の製造方法
JP4550786B2 (ja) 半導体装置の製造方法
JP4380414B2 (ja) 半導体装置の製造方法
JP2005303191A (ja) 半導体装置の製造方法
JP4797821B2 (ja) 半導体装置の製造方法
US7842608B2 (en) Method for manufacturing semiconductor device having via plug
JP2008060238A (ja) 半導体装置の製造方法
JP2009200235A (ja) 半導体装置の製造方法
JP2006165388A (ja) 半導体装置の製造方法
KR20050064661A (ko) 반도체 소자의 금속 배선 형성 방법
JP2006339479A (ja) 多層配線の製造方法および多層配線
KR20060077657A (ko) 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200123

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200318

R150 Certificate of patent or registration of utility model

Ref document number: 6679501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees