JP2008226924A - 半導体装置の製造方法および記録媒体 - Google Patents

半導体装置の製造方法および記録媒体 Download PDF

Info

Publication number
JP2008226924A
JP2008226924A JP2007059112A JP2007059112A JP2008226924A JP 2008226924 A JP2008226924 A JP 2008226924A JP 2007059112 A JP2007059112 A JP 2007059112A JP 2007059112 A JP2007059112 A JP 2007059112A JP 2008226924 A JP2008226924 A JP 2008226924A
Authority
JP
Japan
Prior art keywords
metal
insulating layer
fluoride
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007059112A
Other languages
English (en)
Inventor
Shusuke Miyoshi
秀典 三好
Eiichi Nishimura
栄一 西村
Kazuhiro Kubota
和宏 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007059112A priority Critical patent/JP2008226924A/ja
Priority to CN200880007585A priority patent/CN101627469A/zh
Priority to KR1020097018799A priority patent/KR101132487B1/ko
Priority to PCT/JP2008/053858 priority patent/WO2008108369A1/ja
Priority to TW097108053A priority patent/TWI539523B/zh
Publication of JP2008226924A publication Critical patent/JP2008226924A/ja
Priority to US12/555,283 priority patent/US20100029086A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】半導体装置を構成する金属に残留するフッ素を低減して、信頼性の高い半導体装置を提供する。
【解決手段】被処理基板に形成される半導体装置の電極あるいは配線を形成している金属に生成した金属フッ化物を除去する処理を行うフッ化物除去工程を有する半導体装置の製造方法であって、前記フッ化物除去工程では、前記被処理基板に気体状態の蟻酸を供給し、前記金属フッ化物を除去することを特徴とする半導体装置の製造方法。
【選択図】図６Ｃ

Description

本発明は、金属フッ化物を除去する処理を含む半導体装置の製造方法に関する。
半導体装置の高性能化に伴い、半導体装置の配線材料として抵抗値の小さいＣｕを用いることが広く普及してきている。しかし、Ｃｕは酸化されやすい性質を有しているため、例えばダマシン法によってＣｕの多層配線構造を形成する工程において、層間絶縁層から露出したＣｕ配線が酸化してしまう場合がある。このため、酸化されたＣｕを還元により除去するため、ＮＨ３やＨ２などの還元性を有するガスが用いられる場合があった。
しかし、ＮＨ３やＨ２を用いた場合には、Ｃｕの還元処理の処理温度を高くする必要があったため、Ｃｕ配線の周囲に形成されている、いわゆるＬｏｗ−ｋ材料よりなる層間絶縁層にダメージが生じる懸念があった。そのため、例えば蟻酸や酢酸などを気化して処理ガスとして用いることで、Ｃｕの還元を低温で行うことが提案されていた（例えば特許文献１、特許文献２参照）。
特許第３７３４４４７号公報 特開２００１−２７１１９２号公報
しかし、Ｃｕなどの金属の表面には、表面が酸化されて金属酸化物が形成される場合の他に、表面がフッ化されて金属フッ化物が形成されてしまう場合がある。例えば、Ｃｕなどの金属上を覆う絶縁層（例えばＳｉＯ２膜など）をエッチングする場合には、構成元素としてフッ素を含むガスをエッチングガスとして用いる場合がある。
上記のフッ素を含むエッチングガスによるプラズマ（ドライ）エッチングにより、金属上の絶縁層をエッチングして当該金属を露出させた場合には、露出した金属の表面がエッチングガスに含まれるフッ素によりフッ化されて、金属フッ化物（例えばＣｕＦなど）が生成されてしまう場合があった。
上記のように、金属表面にフッ素が長時間残留していると、当該金属の腐食の原因になる場合がある。また、金属表面にフッ素が残留したまま、例えば後の工程において当該金属上に別の金属など（例えば拡散防止膜など）を成膜した場合に、当該金属と別の金属の密着性が低下してしまう問題が発生する懸念があった。
また、金属フッ化物が形成されることで金属表面と拡散防止膜などの界面での電気的な抵抗値が大きくなり、構成される半導体の電気的な特性が所望の値とならない場合がある。
また、金属層の周囲に形成された絶縁層（例えば層間絶縁層）が、フッ素の影響により腐食してしまい、半導体装置の信頼性が低下してしまう懸念があった。近年の高速度で動作する半導体装置では、いわゆるＬｏｗ−ｋ材料（低誘電率材料）が層間絶縁層として用いられることが一般的となってきている。上記のＬｏｗ−ｋ材料は、フッ素の腐食に対する耐性が小さい特徴があり、フッ素によるダメージが懸念される。
また、近年の半導体装置のように、コンタクトや配線が微細化された構造においては、金属が接触する界面での抵抗値の増大や、フッ素による腐食の影響がより大きくなり、残留フッ素の問題がより顕在化してきている。
例えば、水を含む薬液により金属上のフッ素を除去することは可能だが、デバイスを構成する材料（例えば絶縁層１１Ｂ，２１など）が水によりダメージを受ける懸念があり、デバイスの全体を鑑みると好適な方法ではない。特に近年の高速度で動作する半導体装置では、層間絶縁層の材料としては、ＳｉＯ２などの従来の材料に換わって、比誘電率がＳｉＯ２より小さいＬｏｗ−ｋ材料（低誘電率材料）が用いられるようになってきている。このようなＬｏｗ−ｋ材料は、特に水などのウェット処理によってダメージを受け易い懸念があった。
また、水蒸気を用いて金属上のフッ素を除去する場合であっても、水を用いた場合に比べてダメージは低減される可能性はあるものの、デバイスを構成する材料（絶縁層など）がダメージを受ける懸念があった。
そこで、本発明では、上記の問題を解決した、新規で有用な半導体装置の製造方法、および記録媒体を提供することを統括的課題としている。
本発明の具体的な課題は、半導体装置を構成する金属に残留するフッ素を低減して、信頼性の高い半導体装置を提供することである。
本発明は、上記の課題を、請求項１に記載したように、
被処理基板に形成される半導体装置の電極あるいは配線を形成している金属に生成した金属フッ化物を除去する処理を行うフッ化物除去工程を有する半導体装置の製造方法であって、
前記フッ化物除去工程では、前記被処理基板に気体状態の蟻酸を供給し、前記金属フッ化物を除去することを特徴とする半導体装置の製造方法により、また、
請求項２に記載したように、
前記金属は、Ｃｕであることを特徴とする請求項１記載の半導体装置の製造方法により、また、
請求項３に記載したように、
前記フッ化物除去工程では、前記金属上に形成された絶縁層の開口部から露出する前記金属に生成した金属フッ化物が除去されることを特徴とする請求項１または２記載の半導体装置の製造方法により、また、
請求項４に記載したように、
前記開口部を形成する開口部形成工程をさらに有し、前記金属フッ化物は当該開口部を形成する工程で生成されることを特徴とする請求項３記載の半導体装置の製造方法により、また、
請求項５に記載したように、
前記開口部形成工程と、前記金属フッ化物除去工程は、減圧状態において連続的に処理されることを特徴とする請求項４記載の半導体装置の製造方法により、また、
請求項６に記載したように、
前記絶縁層は、シリコンおよび炭素を構成原料として含むことを特徴とする請求項３乃至５のいずれか１項記載の半導体装置の製造方法により、また、
請求項７に記載したように、
前記絶縁層は、シリコンおよび炭素を構成原料として含み、少なくとも一部が多孔質に形成されていることを特徴とする請求項３乃至５のいずれか１項記載の半導体装置の製造方法により、また、
請求項８に記載したように、
被処理基板を処理する処理容器を有する基板処理装置に、コンピュータにより基板処理方法を動作させるプログラムを記録した記録媒体であって、
前記基板処理方法は、
前記処理容器に気体状態の蟻酸を供給し、前記金属フッ化物を除去するフッ化物除去工程を有することを特徴とする記録媒体により、また、
請求項９に記載したように、
前記金属は、Ｃｕであることを特徴とする請求項８記載の記録媒体により、また、
請求項１０に記載したように、
前記フッ化物除去工程では、前記金属上に形成された絶縁層の開口部から露出する前記金属に生成した金属フッ化物が除去されることを特徴とする請求項８または９記載の記録媒体により、また、
請求項１１に記載したように、
前記開口部を形成する開口部形成工程をさらに有し、前記金属フッ化物は当該開口部を形成する工程で生成されることを特徴とする請求項１０記載の記録媒体により、また、
請求項１２に記載したように、
前記開口部形成工程と、前記金属フッ化物除去工程は、前記被処理基板が減圧状態において連続的に処理されることを特徴とする請求項１１記載の記録媒体により、また、
請求項１３に記載したように、
前記絶縁層は、シリコンおよび炭素を構成原料として含むことを特徴とする請求項１０乃至１２のいずれか１項記載の記録媒体により、また、
請求項１４に記載したように、
前記絶縁層は、シリコンおよび炭素を構成原料として含み、少なくとも一部が多孔質に形成されていることを特徴とする請求項１０乃至１２のいずれか１項記載の記録媒体により、解決する。
本発明によれば、半導体装置を構成する金属に残留するフッ素を低減して、信頼性の高い半導体装置を提供することが可能となる。
本発明による半導体装置の製造方法は、被処理基板に形成される半導体装置の電極あるいは配線を形成している金属に生成した金属フッ化物を除去する処理を行うフッ化物除去工程を有する半導体装置の製造方法であって、前記フッ化物除去工程では、前記被処理基板に気体状態の蟻酸を供給し、前記金属フッ化物を除去することを特徴としている。
以下に、上記の半導体装置の製造方法の概略を図１Ａ〜図１Ｂに基づき、説明する。
まず、図１Ａの工程は、半導体装置の多層配線構造を形成する途中の工程を示している。例えば、シリコン基板などに形成される半導体装置では、基板の最下層にＭＯＳトランジスタなどの素子が形成され、これらの素子の上層に当該素子に接続される多層配線構造が形成されることが一般的である。
例えば、上記の多層配線構造を構成する配線部１２が、絶縁層（層間絶縁層）１１に埋設されるようにして形成されている。絶縁層１１と配線部１２の間には、配線部１２を構成する金属（例えばＣｕ）の絶縁層１１への拡散を防止するための拡散防止層１２Ｂが形成されている。さらに、絶縁層１１と配線部１２を覆うように、絶縁層１１上と配線部１２上に、絶縁層（キャップ層）１１Ｂと絶縁層（層間絶縁層）２１が積層されている。
上記の配線部１２は例えばＣｕなどの金属により、バリア層１２Ｂは、例えば、Ｔａ，ＴａＮなどの金属または金属窒化物などにより、絶縁層１１，２１は例えばＳｉＯ２により、絶縁層１１Ｂは例えばＳｉＮにより形成される。
ここで、配線部１２上に積層される配線部をダマシン法により形成する場合には、配線部１２上に形成された絶縁層２１，１１Ｂをエッチングする必要がある。
そこで、図１Ｂに示す工程において、例えばフッ素を構成元素として含むフロロカーボン系のガスを用いて、絶縁層２１，絶縁層１１Ｂをエッチングする（エッチング工程）。
例えば、上記の場合、ＳｉＯ２よりなる絶縁層２１を、例えばＣ４Ｆ８を含むエッチングガスにより、プラズマ（ドライ）エッチングする。また、上記のエッチングにあたっては、絶縁層２１上に、フォトレジスト層をフォトリソグラフィ法によりパターニングして形成されるマスクパターン（図示せず）を形成しておくことが好ましい。さらに、ＳｉＮよりなる絶縁層１１Ｂを、例えばＣＨＦ３を含むエッチングガスによりプラズマエッチングする。
この結果、絶縁層２１、１１Ｂを貫通して配線部（Ｃｕ）１２を露出させる開口部（ビアホール）２１Ｈが形成される。また、絶縁層２１をエッチングする場合と、絶縁層１１Ｂをエッチングする場合とでは、上記のようにガスやエッチングの条件を変更することが好ましい。
さらに、必要に応じて、開口部２１Ｈを加工し、ビアホールとトレンチよりなる凹部などを形成し、さらに当該開口部を埋設するように配線部（ビアプラグ、パターン配線など）を形成することで、多層配線を形成することができる。
しかし、配線部１２を構成する金属（例えばＣｕ）は、配線部１２の周囲の雰囲気によって変質しやすい特徴を有している。例えば、配線部１２の周囲に酸素が存在する場合には、Ｃｕ表面は容易に酸化し、Ｃｕ表面には酸化膜（酸化銅、ＣｕＯ）が形成されてしまう。このため、当該酸化銅を除去するための方法が様々に提案されていた（例えば特許第３７３４４４７号、特開２００１−２７１１９２号公報など）。
しかし、Ｃｕなどの金属表面には、酸化膜以外にも、当該金属表面上に形成された絶縁層をエッチングするためのエッチングガスに含まれるフッ素によりフッ化されて、金属フッ化物（例えばＣｕＦなどのＣｕフッ化物）が生成されてしまう場合がある点に本発明の発明者は着目した。例えば、絶縁層を、Ｃ４Ｆ８などのフッ素を構成元素として含むガスでプラズマエッチングした場合、Ｃｕ表面がフッ化されてＣｕのフッ化物層（ＣｕＦ）が形成されてしまう場合がある。
例えば、図１Ｂを例にとると、配線部１２の上層に形成された絶縁層１１Ｂ、２１の開口部２１Ｈから露出する配線部２１の表面には、金属フッ化物層１３Ｆが形成されている。
Ｃｕ表面にＣｕのフッ化物層が形成されたまま上層に金属（Ｃｕ層やＣｕの拡散防止膜など）、または絶縁層が形成されてデバイスが形成されると、残留したフッ素によって、金属や絶縁層が腐食してしまう問題が生じる場合がある。
例えば、フッ素が残留したままの状態で通常の水分を含んだ大気中に上記の金属が形成された基板が曝露されると、大気中の水分とフッ素が容易に結合してＨＦが形成されてしまう。上記の水分を含んだＨＦにより、例えば、配線や拡散防止膜が腐食したり、または、絶縁層（層間絶縁層）が腐食してダメージを受けてしまう懸念がある。
そこで、本発明では上記の図１Ｂに示す工程の後で、上記の金属が形成された被処理基板に気体状態の蟻酸を供給し、金属フッ化物１３Ｆを除去するフッ化物除去工程を設けている。
上記のフッ化物除去工程を用いた半導体装置の製造方法では、絶縁層２１から露出した配線部１２（金属）表面の金属フッ化物を効率的に除去することが可能となり、当該金属の腐食を抑制することが可能となる。また、例えば後の工程において当該金属上に別の金属（例えば拡散防止膜層や配線部など）、または絶縁層などを成膜した場合に、配線部１２と当該金属または当該絶縁層の間での密着性が良好となる。
また、金属フッ化物が除去されることで、配線部１２の表面と、配線部１２の上層に形成される金属との界面におけるフッ素の介在による電気的な抵抗値の増大の影響が抑制され、構成される半導体装置の電気的な特性が良好となる。
また、配線部１２の周囲に形成された絶縁層１１や、配線部１２の上層に形成された絶縁層１１Ｂ，２１のフッ素の影響による腐食の影響が抑制され、構成される半導体装置の信頼性が良好となる。
例えば、水（水蒸気）により金属上のフッ素を除去する方法（例えば特開２００１−２７１１９２号公報参照）では、デバイスを構成する材料（例えば絶縁層１１Ｂ，２１など）が水によりダメージを受ける懸念があり、デバイスの全体を鑑みると好適な方法ではない。特に近年の高速度で動作する半導体装置では、層間絶縁層の材料としては、ＳｉＯ２などの従来の材料に換わって、比誘電率がＳｉＯ２より小さいＬｏｗ−ｋ材料（低誘電率材料）が用いられるようになってきている。このようなＬｏｗ−ｋ材料は、特に水などのウェット処理によってダメージを受け易い懸念があった。
Ｌｏｗ−ｋ材料としては、例えば、シリコンと酸素に加えて、さらに炭素を構成元素として含むように構成された材料（例えば炭素添加ＳｉＯ２膜などと呼ばれる場合がある）がある。また、必要に応じて上記のＬｏｗ−ｋ材料に水素を加える場合もある。このような低誘電率層は、ＳｉＯＣ、ＳｉＣＯ、ＳｉＯＣＨ、ＳｉＣＯ：Ｈなどと表現される場合がある。また、このような低誘電率層を構成する材料としては、例えばＨＳＱ（Ｈ含有ポリシロキサン）、ＭＳＱ（メチル含有ポリシロキサン）などが知られている。また、ＳｉＯ２膜や、または上記の低誘電率層を多孔質（ポーラス）にすることで、層間絶縁層の誘電率をさらに低下させる場合もある。
上記の低誘電率層や多孔質層（ポーラス層）は、従来のＳｉＯ２膜に比べて、例えば、ウェット処理などによってダメージを受けやすく、ウェット処理の時間（回数）はできるだけ少ないことが好ましい。
上記の蟻酸を用いた金属フッ化物を除去する方法では、例えばＬｏｗ−ｋ材料（または多孔質材料）のような脆弱な層間絶縁層に与えるダメージを抑制しながら、層間絶縁膜の開口部より露出する金属上に形成された金属フッ化物を効率よく除去することが可能となっている。
また、絶縁層（キャップ層）１１Ｂに関しても近年は低誘電率化が進んでいる。このため、絶縁層１１Ｂを、従来のＳｉＮに換わって、例えばＳｉＣやＳｉＣＮなど、Ｓｉと炭素を構成元素として含む材料により構成される構造が提案されている。
上記の蟻酸を用いた金属フッ化物を除去する方法では、ＳｉＮに比べてエッチングやダメージの影響を受けやすいＳｉＣやＳｉＣＮなどの材料に与えるダメージを抑制することが可能である。
また、本発明によるフッ化物除去工程では、蟻酸を用いているため、例えば酢酸を用いた場合に比べて、フッ化物除去に関する反応性が高くなる（フッ化物を除去する除去速度が大きくなる）効果を奏する。このため、フッ化物除去工程における基板温度を低く（例えば２５０℃以下）とすることができる。この結果、デバイスに与えるダメージをより小さくすることが可能となる。
例えば、酢酸は反応（フッ化物除去）に係る官能基が一つ（カルボキシル基）であるのに対して、蟻酸は反応に係る官能基が実質的に二つ（カルボキシル基とアルデヒド基）である点で相違する。すなわち、蟻酸は、ＣとＯの２重結合（Ｃ＝Ｏ）を、カルボキシル基とアルデヒド基で共有する構造であると考えられる。このことが、上記の２つの酸の反応性の違いに寄与すると考えられる。
また、蟻酸は、酢酸及び水に比べて蒸気圧が高いため、気化して供給することが容易である特徴を有している。
図２は、蟻酸、酢酸および水の蒸気圧曲線図を示したものである（The properties of Gases and Liquids,5th Edition参照）。図２を参照するに、水や酢酸の蒸気圧に比べて蟻酸は広い温度範囲において蒸気圧が高いことがわかる。このため、蟻酸は、気化して供給することが容易であり、安定供給の面で優位であることがわかる。
また、蟻酸は上記のように蒸気圧が高いためにフッ化物除去後の金属（Ｃｕ）表面に残留しにくく、処理時間（残留物の除去を考慮するための時間）を短くすることが可能となって効率よく処理を行うことが可能となる効果を奏する。
なお、蟻酸による金属（例えばＣｕ）フッ化物の除去に関しては、以下の反応のいずれかが生じると考えられる。
２ＣｕＦ２＋ＨＣＯＯＨ → ２ＣｕＦ＋２ＨＦ＋ＣＯ２
２ＣｕＦ＋ＨＣＯＯＨ → ２Ｃｕ＋２ＨＦ＋ＣＯ２
ＣｕＦ２＋ＨＣＯＯＨ → Ｃｕ＋２ＨＦ＋ＣＯ２
ＣｕＦ＋ＨＣＯＯＨ → Ｃｕ（ＨＣＯＯ）＋ＨＦ
ＣｕＦ２＋２ＨＣＯＯＨ → Ｃｕ（ＨＣＯＯ）２＋２ＨＦ
２ＣｕＦ２＋３ＨＣＯＯＨ → ２Ｃｕ（ＨＣＯＯ）＋４ＨＦ＋ＣＯ２
次に、上記のフッ化物除去工程を実施する基板処理装置の構成の具体的な例について、図面に基づき、以下に説明する。
図３は、本発明の実施例１による基板処理装置の構成の例を模式的に示した図である。図３を参照するに、本実施例による基板処理装置１００は、内部に処理空間１０１Ａが画成される処理容器１０１を有している。処理空間１０１Ａには、被処理基板Ｗを保持する保持台１０３が設置されている。保持台１０３には、被処理基板Ｗを加熱するヒータ１０３Ａが埋設されており、ヒータ１０３Ａは電源１０４に接続されて被処理基板Ｗを所望の温度に加熱することが可能となるように構成されている。
また、処理空間１０１Ａは、処理容器１０１に接続された排気ライン１０５から真空排気され、減圧状態に保持される。排気ライン１０５は、圧力調整バルブ１０５Ａを介して排気ポンプ１０６に接続され、処理空間１０１Ａを所望の圧力の減圧状態とすることが可能になっている。
また、処理容器１０１の、保持台１０３に対向する側には、処理容器１０１内に処理ガスを供給するための、例えばシャワーヘッド構造よりなるガス供給部１０２が設置されている。ガス供給部１０２には、蟻酸よりなる処理ガスを供給するためのガス供給ライン１０７が接続されている。
ガス供給ライン１０７には、バルブ１０８、質量流量コントローラ（ＭＦＣ）１０９が設置され、さらに蟻酸よりなる原料１１０ａを保持する原料供給手段１１０に接続されている。原料供給手段１１０には、ヒータ１１０Ａが設置され、原料１１０ａは、ヒータ１１０Ａによって加熱されることで気化し、気化した原料はガス供給ライン１０７からガス供給部１０２に供給される構造になっている。なお、ガス供給ライン１０７は、原料の加熱気化温度以上に加熱されるようにすると、供給ライン１０７内でのガスの凝縮を防止しやすくできるために更に好ましい。
ガス供給部１０２に供給された処理ガス（気化された原料１０１ａ）は、ガス供給部１０２に形成された複数のガス穴１０２Ａより、処理空間１０１Ａに供給される。処理空間１０１Ａに供給された処理ガスは、ヒータ１０３Ａによって所定の温度に加熱された被処理基板Ｗに到達し、例えば該被処理基板Ｗに形成されたＣｕ配線のフッ化物の除去が行われる。
また、原料１１０ａを気化させる場合や、気化した原料１１０ａ（処理ガス）を処理空間１０１Ａに供給する場合に、例えばＡｒやＮ２、またはＨｅなどのキャリアガスを用いて、当該キャリアガスとともに処理ガスが前記処理空間１０１Ａに供給されるようにしてもよい。
上記のキャリアガスは化学的に不活性であればいいことから、ＡｒやＨｅ以外の希ガス（例えばＮｅ、Ｋｒ、Ｘｅなど）を用いることも可能である。また、使用済みのガス（排気されたガス）から希ガス分離生成装置を用いて希ガスを分離することで、希ガスをリサイクルして使用することも可能である。
また、処理ガスに化学的に被処理物質に影響を及ぼさないガスや、または、還元性を有する他のガスを加えることも可能である。還元性を有する他のガスとしては、例えばＨ２やＮＨ３などがある。
また、基板処理装置１００の、基板処理に係る動作は、制御手段１００Ａによって制御され、さらに制御手段１００Ａは、コンピュータ１００Ｂに記憶されたプログラムに基づき、制御される構造になっている。なお、これらの配線は図示を省略している。
制御手段１００Ａは、温度制御手段１００ａと、ガス制御手段１００ｂ、および圧力制御手段１００ｃと、を有している。温度制御手段１００ａは、電源１０４を制御することで保持台１０３の温度を制御し、保持台１０３によって加熱される被処理基板Ｗの温度を制御する。
ガス制御手段１００ｂは、バルブ１０８の開閉や、ＭＦＣ１０９による流量制御を統括し、処理空間１０１Ａに供給される処理ガスの状態を制御する。さらに、圧力制御手段１００ｃは、排気ポンプ１０６および圧力調整バルブ１０５Ａの開度を制御し、処理空間１０１Ａが所定の圧力となるように制御する。
また、制御手段１００Ａは、コンピュータ１００Ｂによって制御されており、基板処理装置１００は、コンピュータ１００Ｂによって動作される。コンピュータ１００Ｂは、ＣＰＵ１００ｄ、記録媒体１００ｅ、入力手段１００ｆ、メモリ１００ｇ、通信手段１００ｈ、および表示手段１００ｉを有している。例えば、基板処理に係る基板処理方法のプログラムは、記録媒体１００ｅに記録されており、基板処理は当該プログラムに基づき、行われる。また、当該プログラムは、通信手段１００ｈより入力されたり、または入力手段１００ｆによって入力されてもよい。
次に、上記の基板処理装置１００を用いた具体的な基板処理の一例と、その結果の詳細について以下に説明する。
まず、基板処理の準備として、原料供給手段１１０に、原料１１０ａとして蟻酸を封入しておいた。また、原料供給手段１１０部の周囲のヒータ１１０Ａによって、原料１１０ａが２９８〜３３３Ｋ（２５〜６０℃）になるように加熱し、原料の蒸気圧が十分高く得られるようにした。本実施例の場合、２９８Ｋ（２５℃）に設定して使用した。この状態で６ｋＰａ程度の蒸気圧が得られ、十分なガス流量を確保することができた。
以下に示す基板処理は、先に説明したプログラムによって実施される。まず、処理したい金属（層）が少なくとも一部を占める被処理基板Ｗを保持台１０３に設置し、温度制御手段１００ｂによってヒータ１０３Ａを制御し、被処理基板Ｗが３７３〜５２３Ｋ（１００〜２５０℃）になるように加熱した。
次に、保持台１０３から基板Ｗへの熱伝導を考慮し、被処理基板Ｗを保持台１０３に設置してから３分後に、バルブ１０８を開放してガス供給部１０２から被処理基板Ｗ上に、均一に処理ガス（蟻酸）を供給した。
ここでは、ガス制御手段１００ｂによってＭＦＣ１０９を制御し、流量が１０〜５００ｓｃｃｍとなるように気体の蟻酸を処理容器内に供給した。また、圧力制御手段１００ｃによって圧力調整バルブ１０５Ａを制御し、処理空間１０１Ａの圧力が、１０〜２０００Ｐａになるようにした。本実施例の場合、蟻酸の流量を１００ｓｃｃｍ、処理空間１０１Ａの圧力が１００Ｐａ、基板温度が２５０℃になるようにした。このような処理圧力とガス供給を行った状態で被処理基板Ｗを保持台１０３上に５分間保持して処理を施した。その後、バルブ１０８を閉じて、排気ポンプ１０６によって、処理空間１０１Ａ内に残存する処理ガスを排気して処理を完了させ、被処理基板Ｗを取り出した。
図４は、上記の処理を行う前後における被処理基板上のＣｕ表面を、ＸＰＳ（Ｘ線光電子分光）により調べた結果を示す図である。なお、上記の処理を行う前には、被処理基板上のＣｕをＣＦ系のガスに曝す処理をおこなって、Ｃｕ表面にＣｕフッ化物層を形成した。また、上記のＣＦ系のガスに曝す処理は、上部電極、および下部電極にそれぞれ高周波電力（ＲＦ電力）を印加することが可能に構成された基板処理容器内において行った。上記の処理では、基板処理容器内の圧力を６Ｐａとして、基板処理容器内に供給されるＣＦ４の流量を９０ｓｃｃｍ、Ｎ２の流量を３０ｓｃｃｍ、上部電極と下部電極の電極間隔を６０ｍｍ、上部電極のＲＦ電力を４００Ｗ、下部電極のＲＦ電力を１００Ｗ、処理時間を６０秒とした。
図４を参照するに、上記の蟻酸によるフッ化物除去処理を行った後では、処理前に検出されていたフッ素が検出されなくなっている（少なくとも検出下限値である１原子％以下となっている）ことがわかる。したがって、上記の処理によって、Ｃｕのフッ化物層が除去されていることが確認された。
また、図５Ａは、蟻酸処理前のＸＰＳのＦ１ｓのスペクトルを、図５Ｂは上記の蟻酸処理後のＸＰＳのＦ１ｓのスペクトルを示したものである。図５Ａ，図５Ｂの縦軸はそれぞれ任意単位であり、図５Ａと図５Ｂでは縦軸の単位が異なる。また、図５Ａ，図５Ｂには、Ｃ−Ｆ結合に対応する結合エネルギー、Ｓｉ−Ｆ結合に対応する結合エネルギー、および金属−Ｆ結合に対応する結合エネルギーの位置をそれぞれ示している。図５Ａ，図５Ｂを参照するに、蟻酸の処理の後には、金属−Ｆ結合のピークが大幅に小さくなっており、金属と結合したＦが除去されていることが確認されている。
次に、上記の実施例１に記載した基板処理装置を用いた、半導体装置の製造方法の具体的な一例について、図６Ａ〜図６Ｅに基づき、手順を追って説明する。
まず、図６Ａに示した工程における半導体装置では、シリコンからなる半導体基板（被処理基板Ｗに相当）上に形成されたＭＯＳトランジスタなどの素子（図示せず）を覆うように、例えばシリコン酸化膜よりなる絶縁層（層間絶縁層）２０１が形成されている。また、当該素子に電気的に接続されている、例えばＷ（タングステン）からなる配線層（図示せず）と、これに接続された、例えばＣｕからなる配線層２０２が形成されている。
また、絶縁層２０１上には、配線層２０２を覆うように、第１の絶縁層（層間絶縁層）２０３が形成されている。第１の絶縁層２０３には、溝部２０４ａおよびホール部２０４ｂが形成されている。溝部２０４ａおよびホール部２０４ｂには、Ｃｕにより形成された、トレンチ配線とビアプラグからなる配線部２０４が形成され、これが前述の配線層２０２と電気的に接続された構成となっている。
また、第１の絶縁層２０３と配線部２０４の間には、Ｃｕ拡散防止膜２０４ｃが形成されている。Ｃｕ拡散防止膜２０４ｃは、配線部２０４から第１の絶縁層２０３へＣｕが拡散するのを防止する機能を有する。さらに、配線部２０４および第１の絶縁層２０３を覆うように、絶縁層２０５（Ｃｕのキャップ層）および第２の絶縁層（層間絶縁層）２０６が積層されて形成されている。
以下では、第２の絶縁層２０６に、先に説明したフッ化物除去工程を適用して、Ｃｕの配線を形成して半導体装置を製造する方法を説明する。なお、配線部２０４に関しても、以下に説明する方法と同様の方法で形成することが可能である。
図６Ｂに示す工程では、第２の絶縁層２０６に、溝部２０７ａおよびホール部２０７ｂ（当該ホール部２０７ｂは前記絶縁層２０５も貫通）よりなる開口部を、例えばフッ素を構成元素として含むフロロカーボン系のエッチングガスを用いたプラズマエッチング法などによって形成する（エッチング（開口部形成）工程）。
また、例えば上記のエッチング工程の後に、上記のエッチング工程で用いたレジストパターン（図示せず）をアッシングして除去するアッシング工程を設けてもよい。
ここで、第２の絶縁層２０６に形成された開口部より、Ｃｕよりなる配線部２０４の一部が露出する。露出した配線部２０４の表層は、絶縁層２０６（絶縁層２０５）をエッチングするためのエッチングガスに含まれるフッ素によりフッ化されて、Ｃｕフッ化物層２０５Ｆが形成される。
次に、図６Ｃに示す工程において、先に実施例１で説明したように前記基板処理装置１００を用いて、露出した配線部２０４のＣｕフッ化物層２０５Ｆの除去を行う。この場合、被処理基板上に気化された蟻酸を供給するとともに、被処理基板を加熱し、Ｃｕフッ化物層２０５Ｆの除去を行う。
また、被処理基板の温度は、低すぎると還元反応が十分に促進されないため、３７３Ｋ（１００℃）以上であることが好ましい。すなわち、被処理基板の温度は、３７３Ｋ乃至５２３Ｋ（１００℃乃至２５０℃）であることが好ましい。
次に、図６Ｄに示す工程において、溝部２０７ａおよびホール部２０７ｂの内壁面を含む第２の絶縁層２０６上、および配線部２０４の露出面に、Ｃｕ拡散防止膜２０７ｃの成膜を行う。前記Ｃｕ拡散防止膜２０７ｃは、例えば高融点金属膜やこれらの窒化膜、または高融点金属膜と窒化膜の積層膜からなる。例えば当該Ｃｕ拡散防止膜２０７ｃは、Ｔａ／ＴａＮ膜、ＷＮ膜、またはＴｉＮ膜などからなり、スパッタ法やＣＶＤ法などの方法により、形成することが可能である。また、このようなＣｕ拡散防止膜は、いわゆるＡＬＤ法によって形成することも可能である。
次に図６Ｅに示す工程において、Ｃｕ拡散防止膜２０７ｃの上に、溝部２０７ａおよびホール部２０７ｂを埋設するように、Ｃｕよりなる配線部２０７を形成する。この場合、例えばスパッタ法やＣＶＤ法でＣｕよりなるシード層を形成した後、Ｃｕの電解メッキにより、配線部２０７を形成し、さらに、配線部２０７形成後に、ＣＭＰによって平坦化を行い、余剰なＣｕを除去する。また、ＣＶＤ法やＡＬＤ法により、配線部２０７を形成してもよい。
また、本工程の後に、さらに第２の絶縁層２０６の上部に第２＋ｎ（ｎは自然数）の絶縁層を形成し、それぞれの絶縁層に上記の方法によりＣｕよりなる配線部を形成し、多層配線構造を有する半導体装置を形成することが可能である。
また、本実施例では、デュアルダマシン法を用いて、Ｃｕの多層配線構造を形成する場合を例にとって説明したが、シングルダマシン法を用いてＣｕの多層配線構造を形成する場合にも上記の方法を適用できることは明らかである。
また、本実施例では、絶縁層に形成される金属配線（金属層）として、おもにＣｕ配線を例にとって説明したが、これに限定されるものではない。例えば、Ｃｕのほかに、Ａｌ，Ａｇ，Ｗ，Ｃｏ，Ｎｉ，Ｒｕ，Ｔｉ，Ｔａなどの金属配線や金属電極（金属層）に対しても本実施例を適用することが可能である。
例えば、本発明を適用して、ＭＯＳトランジスタのソース電極やドレイン電極上を覆う絶縁層をフロロカーボン系のガスを用いてプラズマエッチングした後に、ソース電極やドレイン電極のフッ化物層を除去することができる。例えば、ソース電極やドレイン電極は、ＮｉやＣｏのシリサイド化合物よりなるため、これらのＮｉやＣｏのフッ化物を除去する場合にも本発明を適用することができる。
また、本発明を適用して、例えば、Ａｌなどの金属よりなるゲート電極上を覆う絶縁層をフロロカーボン系のガスを用いてプラズマエッチングした後に、ゲート電極のフッ化物層を除去することができる。
また、上記に示したエッチング工程やフッ化物除去工程は、例えばクラスター型の基板処理装置を用いて連続的に行ってもよい。また、クラスター型の基板処理装置を用いれば、フッ化物除去工程の後のＣｕ拡散防止膜の成膜工程や、さらには、Ｃｕの電解メッキのためのシード層形成工程を連続的に実施することが可能となる。次に、上記のクラスター型の基板処理装置の構成の一例について説明する。
図７は、先に説明した基板処理装置１００を有するクラスター型の基板処理装置３００の構成を模式的に示す平面図である。図７を参照するに、本図に示す基板処理装置３００の概略は、内部が所定の減圧状態または不活性ガス雰囲気とされる搬送室３０１に、基板処理装置１００（処理容器１０１）に加えて、処理容器４０１，４０２，４０３，４０４，４０５が接続されてなる構造を有している。
また、搬送室３０１の内部には、回転・伸縮可能に構成された搬送アーム３０２が設置されており、搬送アーム３０２によって被処理基板Ｗが複数の処理容器の間を搬送されるように構成されている。
さらに搬送室３０１には、ロードロック室３０３、３０４が接続されている。上記のロードロック室３０３、３０４の、搬送室３０１と接続された側の反対側には、被処理基板搬入出室３０５が接続されている。さらに、被処理基板搬入出室３０５には、被処理基板Ｗを収容可能なキャリアＣを取り付けるポート３０７、３０８、３０９が設けられている。また、被処理基板搬入出室３０５の側面にはアライメント室３１０が設けられており、被処理基板Ｗのアライメントが行われる。
また、被処理基板搬入出室３０５内には、キャリアＣに対する被処理基板Ｗの搬入出、およびロードロック室３０３、３０４に対する被処理基板Ｗの搬入出を行う搬送アーム３０６が設置されている。上記の搬送アーム３０６は、多関節アーム構造を有しており、被処理基板Ｗを載せてその搬送を行う構造になっている。
上記の処理容器１０１，４０１，４０２，４０３，４０４，４０５、およびロードロック室３０３、３０４は、搬送室３０１にゲートバルブＧを介して接続されている。上記の処理容器またはロードロック室は、ゲートバルブＧを開放することにより搬送室３０１と連通され、ゲートバルブＧを閉じることにより搬送室３０１から遮断される。また、同様のゲートバルブＧは、ロードロック室３０３、３０４と、被処理基板搬入出室３０５が接続される部分にも設けられている。
また、上記の被処理基板Ｗの搬送に係る動作は、制御部３１１によって制御される構造になっている。制御部３１１は、図２で先に説明したコンピュータ１００Ｂに接続されている（接続配線は図示を省略）。基板処理装置３００の基板処理（被処理基板Ｗの搬送）に係る動作は、コンピュータ１００Ｂの記録媒体１００ｅに記憶されたプログラムによって実行される。また、コンピュータ１００Ｂの記録媒体１００ｅに記憶されたプログラムによって、処理容器４０１〜４０５の基板処理が行われる構造になっている。
上記の基板処理装置３００による基板処理は、以下のようにして行われる。まず、搬送アーム３０６により、キャリアＣから、Ｃｕ配線が絶縁層で覆われた構造が形成された被処理基板Ｗ（図６Ａの状態に相当）が取り出されて、ロードロック室３０３に搬入される。次に、搬送アーム３０２により、被処理基板Ｗがロードロック室３０３から、搬送室３０１を介して処理容器４０１または処理容器４０２に搬送される。処理容器４０１または処理容器４０２では、先に説明した図６Ｂに相当するエッチング工程に係る処理が行われ、Ｃｕ配線上の絶縁層に開口部が形成されてＣｕ配線の一部が露出される。
次に、搬送アーム３０２により、被処理基板Ｗが処理容器４０１または処理容器４０２から処理容器４０３に搬送される。処理容器４０３ではアッシングが行われ、エッチングに用いたレジストマスクが除去される。
次に、搬送アーム３０２により、被処理基板Ｗが処理容器４０３から処理容器１０１に搬送される。処理容器１０１では、先に説明した図６Ｃに係る処理が行われ、Ｃｕ配線表面に形成されたＣｕフッ化物が除去される。
次に、搬送アーム３０２により、被処理基板Ｗが処理容器１０１から処理容器４０４に搬送される。処理容器４０４では、先に説明した図６Ｄに係る処理が行われ、例えばスパッタ法やＣＶＤ法などによって、絶縁層およびＣｕ配線上に、例えば、Ｔａ／ＴａＮ膜、ＷＮ膜、またはＴｉＮ膜などよりなるＣｕ拡散防止膜が形成される。
次に、搬送アーム３０２により、被処理基板Ｗが処理容器４０４から処理容器４０５に搬送される。処理容器４０５では、Ｃｕ拡散防止膜上に、例えばスパッタ法やＣＶＤ法により、Ｃｕよりなるシード層が形成される。
上記の処理が施された被処理基板Ｗは、搬送アーム３０２によりロードロック室３０４に搬送され、さらに搬送アーム３０６によってロードロック室３０４から所定のキャリアＣに搬送される。このような一連の処理を、キャリアＣに収容されている枚数の被処理基板Ｗに対して連続的に行うことで、複数の被処理基板を連続的に処理することが可能となる。
上記の基板処理装置３００によれば、被処理基板Ｗが酸素に曝されることによるＣｕ配線の酸化や、水分に曝されることによるＬｏｗ−ｋ膜の劣化、あるいは、汚染物質の被処理基板Ｗへの付着などが抑制され、清浄に基板処理を行うことが可能となる。
また、クラスター型の基板処理装置の構成は上記に限定されず、処理容器の構成や処理容器の個数は様々に変形・変更してもよい。また、例えば、先に説明したエッチング工程の後に蟻酸による処理を行い、この後でアッシングを行うようにしてもよい。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、半導体装置を構成する金属に残留するフッ素を低減して、信頼性の高い半導体装置を提供することが可能となる。
本発明の概要を示す図（その１）である。 本発明の概要を示す図（その２）である。 蟻酸、酢酸および水の蒸気圧曲線を示した図である。 本発明を実施する基板処理装置の一例を模式的に示す図である。 本発明の効果を示す図である。 蟻酸処理前のＸＰＳのＦ１ｓのスペクトルを示す図である。 蟻酸処理後のＸＰＳのＦ１ｓのスペクトルを示す図である。 半導体装置の製造方法を示す図（その１）である。 半導体装置の製造方法を示す図（その２）である。 半導体装置の製造方法を示す図（その３）である。 半導体装置の製造方法を示す図（その４）である。 半導体装置の製造方法を示す図（その５）である。 基板処理装置の別の構成例である。
符号の説明
１１，１１Ｂ，２１ 絶縁層
１２ 配線部
１２Ｂ 拡散防止層
１３Ｆ 金属フッ化物層
２１Ｈ 開口部
１００ 基板処理装置
１００Ａ 制御手段
１００ａ 温度制御手段
１００ｂ ガス制御手段
１００ｃ 圧力制御手段
１００Ｂ コンピュータ
１００ｄ ＣＰＵ
１００ｅ 記録媒体
１００ｆ 入力手段
１００ｇ メモリ
１００ｈ 通信手段
１００ｉ 表示手段
１０１ 処理容器
１０１Ａ 処理空間
１０２ ガス供給部
１０２Ａ ガス穴
１０３ 保持台
１０３Ａ ヒータ
１０４ 電源
１０５ 排気ライン
１０５Ａ 圧力調整バルブ
１０６ 排気ポンプ
１０７ ガス供給ライン
１１０ 原料供給手段１１０
１１０ａ 原料
１１０Ａ ヒータ
１０８ バルブ
１０９ ＭＦＣ
２０１，２０３，２０６ 絶縁層
２０２ 配線層
２０４，２０５，２０７ 配線部
２０４ｃ Ｃｕ拡散防止膜
２０５Ｆ Ｃｕフッ化物
３００ 基板処理装置
３０１ 搬送室
３０２，３０６ 搬送アーム
３０３，３０４ ロードロック室
３０５ 被処理基板搬入出室
３０７，３０８，３０９ ポート
３１０ アライメント室
３１１ 制御部
４０１，４０２，４０３，４０４，４０５ 処理容器

Claims (14)

  1. 被処理基板に形成される半導体装置の電極あるいは配線を形成している金属に生成した金属フッ化物を除去する処理を行うフッ化物除去工程を有する半導体装置の製造方法であって、
    前記フッ化物除去工程では、前記被処理基板に気体状態の蟻酸を供給し、前記金属フッ化物を除去することを特徴とする半導体装置の製造方法。
  2. 前記金属は、Ｃｕであることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記フッ化物除去工程では、前記金属上に形成された絶縁層の開口部から露出する前記金属に生成した金属フッ化物が除去されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記開口部を形成する開口部形成工程をさらに有し、前記金属フッ化物は当該開口部を形成する工程で生成されることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記開口部形成工程と、前記金属フッ化物除去工程は、減圧状態において連続的に処理されることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記絶縁層は、シリコンおよび炭素を構成原料として含むことを特徴とする請求項３乃至５のいずれか１項記載の半導体装置の製造方法。
  7. 前記絶縁層は、シリコンおよび炭素を構成原料として含み、少なくとも一部が多孔質に形成されていることを特徴とする請求項３乃至５のいずれか１項記載の半導体装置の製造方法。
  8. 被処理基板を処理する処理容器を有する基板処理装置に、コンピュータにより基板処理方法を動作させるプログラムを記録した記録媒体であって、
    前記基板処理方法は、
    前記処理容器に気体状態の蟻酸を供給し、前記金属フッ化物を除去するフッ化物除去工程を有することを特徴とする記録媒体。
  9. 前記金属は、Ｃｕであることを特徴とする請求項８記載の記録媒体。
  10. 前記フッ化物除去工程では、前記金属上に形成された絶縁層の開口部から露出する前記金属に生成した金属フッ化物が除去されることを特徴とする請求項８または９記載の記録媒体。
  11. 前記開口部を形成する開口部形成工程をさらに有し、前記金属フッ化物は当該開口部を形成する工程で生成されることを特徴とする請求項１０記載の記録媒体。
  12. 前記開口部形成工程と、前記金属フッ化物除去工程は、減圧状態において連続的に処理されることを特徴とする請求項１１記載の記録媒体。
  13. 前記絶縁層は、シリコンおよび炭素を構成原料として含むことを特徴とする請求項１０乃至１２のいずれか１項記載の記録媒体。
  14. 前記絶縁層は、シリコンおよび炭素を構成原料として含み、少なくとも一部が多孔質に形成されていることを特徴とする請求項１０乃至１２のいずれか１項記載の記録媒体。
JP2007059112A 2007-03-08 2007-03-08 半導体装置の製造方法および記録媒体 Pending JP2008226924A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007059112A JP2008226924A (ja) 2007-03-08 2007-03-08 半導体装置の製造方法および記録媒体
CN200880007585A CN101627469A (zh) 2007-03-08 2008-03-04 半导体装置的制造方法和记录介质
KR1020097018799A KR101132487B1 (ko) 2007-03-08 2008-03-04 반도체 장치의 제조 방법 및 기록 매체
PCT/JP2008/053858 WO2008108369A1 (ja) 2007-03-08 2008-03-04 半導体装置の製造方法および記録媒体
TW097108053A TWI539523B (zh) 2007-03-08 2008-03-07 Semiconductor device manufacturing method and recording medium
US12/555,283 US20100029086A1 (en) 2007-03-08 2009-09-08 Method for manufacturing semiconductor device and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007059112A JP2008226924A (ja) 2007-03-08 2007-03-08 半導体装置の製造方法および記録媒体

Publications (1)

Publication Number Publication Date
JP2008226924A true JP2008226924A (ja) 2008-09-25

Family

ID=39738247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007059112A Pending JP2008226924A (ja) 2007-03-08 2007-03-08 半導体装置の製造方法および記録媒体

Country Status (6)

Country Link
US (1) US20100029086A1 (ja)
JP (1) JP2008226924A (ja)
KR (1) KR101132487B1 (ja)
CN (1) CN101627469A (ja)
TW (1) TWI539523B (ja)
WO (1) WO2008108369A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011161797A1 (ja) * 2010-06-24 2011-12-29 富士通株式会社 配線構造の形成方法、半導体装置の製造方法、基板処理装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933991B1 (ko) * 2012-08-23 2019-03-25 해성디에스 주식회사 회로기판의 제조방법
US20150340611A1 (en) * 2014-05-21 2015-11-26 Sony Corporation Method for a dry exhumation without oxidation of a cell and source line

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056880A (ja) * 1991-06-27 1993-01-14 Toshiba Corp 表面処理方法
JP2003224185A (ja) * 2002-01-28 2003-08-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004095728A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736002A (en) * 1994-08-22 1998-04-07 Sharp Microelectronics Technology, Inc. Methods and equipment for anisotropic, patterned conversion of copper into selectively removable compounds and for removal of same
JP3734447B2 (ja) * 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2006310603A (ja) * 2005-04-28 2006-11-09 Nissan Chem Ind Ltd ホウ素化合物を含む半導体用洗浄液組成物及び洗浄方法
TW200721311A (en) * 2005-10-11 2007-06-01 Toshiba Kk Semiconductor device manufacturing method and chemical fluid used for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056880A (ja) * 1991-06-27 1993-01-14 Toshiba Corp 表面処理方法
JP2003224185A (ja) * 2002-01-28 2003-08-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004095728A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011161797A1 (ja) * 2010-06-24 2011-12-29 富士通株式会社 配線構造の形成方法、半導体装置の製造方法、基板処理装置
JP5537657B2 (ja) * 2010-06-24 2014-07-02 富士通株式会社 配線構造の形成方法、半導体装置の製造方法、基板処理装置
US8956967B2 (en) 2010-06-24 2015-02-17 Fujitsu Limited Method of forming an interconnection structure

Also Published As

Publication number Publication date
US20100029086A1 (en) 2010-02-04
WO2008108369A1 (ja) 2008-09-12
TW200901322A (en) 2009-01-01
TWI539523B (zh) 2016-06-21
CN101627469A (zh) 2010-01-13
KR101132487B1 (ko) 2012-03-30
KR20090109578A (ko) 2009-10-20

Similar Documents

Publication Publication Date Title
US9653327B2 (en) Methods of removing a material layer from a substrate using water vapor treatment
US7767578B2 (en) Damascene interconnection structure and dual damascene process thereof
JP4999419B2 (ja) 基板処理方法および基板処理システム、ならびにコンピュータ読取可能な記憶媒体
US8470390B2 (en) Oxidation-free copper metallization process using in-situ baking
KR19980032792A (ko) 반도체 장치의 제조 방법
JP2009043973A (ja) 半導体装置の製造方法、半導体基板の処理装置及び記憶媒体
JP4567587B2 (ja) 半導体装置の製造方法
JP2008028059A (ja) 半導体装置の製造方法、半導体装置の製造装置及び記憶媒体
KR101132487B1 (ko) 반도체 장치의 제조 방법 및 기록 매체
JP3781729B2 (ja) 半導体装置の製造方法
WO2015177972A1 (en) Method for dry etching of masking layers without oxidation of a memory cell and source line
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
JP2008205177A (ja) 半導体装置及びその製造方法
JP5178025B2 (ja) 半導体メモリ素子の製造方法
JP2004119539A (ja) レジストパターンの除去方法
JP2007220882A (ja) 埋込配線の形成方法
US9502290B2 (en) Oxidation-free copper metallization process using in-situ baking
US8742587B1 (en) Metal interconnection structure
JP2009094477A (ja) 半導体素子の金属配線形成方法
JP2006286802A (ja) 埋込配線の形成方法
JP2006303179A (ja) 埋込導電体の形成方法
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
JP4643975B2 (ja) 半導体装置の製造方法
JP2007227706A (ja) 埋込配線の形成方法
JP2006339479A (ja) 多層配線の製造方法および多層配線

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113