KR19980032792A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR19980032792A
KR19980032792A KR1019970052451A KR19970052451A KR19980032792A KR 19980032792 A KR19980032792 A KR 19980032792A KR 1019970052451 A KR1019970052451 A KR 1019970052451A KR 19970052451 A KR19970052451 A KR 19970052451A KR 19980032792 A KR19980032792 A KR 19980032792A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
film
semiconductor device
manufacturing
Prior art date
Application number
KR1019970052451A
Other languages
English (en)
Inventor
다구찌미쯔루
Original Assignee
이데이노부유끼
소니가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이노부유끼, 소니가부시끼가이샤 filed Critical 이데이노부유끼
Publication of KR19980032792A publication Critical patent/KR19980032792A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

고압 리플로우법에 의해 접속홀 또는 홈에 배선 재료를 매립할 때 양호한 매립을 행할 수 있는 반도체 장치의 제조 방법을 제공한다.
반도체 기판(1)상에 층간 절연막(2)을 사이에 두고 하층 Al 합금 배선(3)과, 층간 절연막(4)을 순차 형성한다. 흡습성이 높아 수분을 많이 함유한 층간 절연막(5)의 성막 후, 층간 절연막(5)을 에치백하여 하층 Al 합금 배선(3)에 의한 단차를 평탄화한다. 층간 절연막(6)을 형성하고, 층간 절연막(6, 4)에 접속홀(C)을 형성한다. 이 후, TiN/Ti막(7)을 형성하기 전에 열처리하여 층간 절연막(4∼6)의 탈가스를 행한다. TiN/Ti막(7)을 형성할 때에는 두께를 80nm 이상으로 한다. 다른 예에서는, 층간 절연막(5)의 에치백 후에 열처리를 행하는 층간 절연막(5)의 탈가스를 중점적으로 행한다. 또한, 다른 예에서는, 접속홀(C)의 측벽에 보호막(9)을 형성하든가, 접속홀(C)을 형성한 층간 절연막(6, 4) 또는 층간 절연막(5)의 표면을 질화하든가 하여 층간 절연막(4∼6)의 탈가스를 방지한다.

Description

반도체 장치의 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 고압 리플로우법에에 의해 접속홀 및 홈의 매립을 행하도록 한 반도체 장치의 제조 방법에 이용하기 적당한 것이다.
초대규모 집적 회로(VLSI)의 고집적화에 따라 내부 배선의 미세화가 진행하고, 접속홀의 애스팩스비가 증대하고 있다. 이 때문에, 미세하고, 또 고애스펙트비의 접속홀을 배선 재료로 매립하는 기술이 대단히 중요하게 되고 있다.
한편으로 최근, 소위 매립 배선 기술이 빈번하게 검토되고 있다. 매립 배선 기술로는, 미리 층간 절연막에 소정의 홈을 형성하고, 이 홈 부분에 알루미늄(Al)이나 동(Cu) 등의 배선 재료를 매립하도록 성막, 퇴적하고, 후에 CMP(화학 기계 연마법) 등에 의해 홈 이외의 부분에 퇴적한 배선 재료를 제거하며, 홈 부분에만 배선 재료를 남겨 이것을 배선으로 하는 방법이 있다. 이 매립 배선 기술에서는, 특히 미세한 홈에 배선 재료를 매립하는 기술이 중요하다.
상술의 미세한 접속홀이나 홈을 매립하는 기술로서, 블랭킷 텅스텐(W) 화학 기상 성장(CVD)법, 알루미늄(Al) 또는 동(Cu)의 고온 스퍼터링법, 리플로우법, 고압 리플로우법 등 각종 기술이 검토되고, 일부 실용화되어 있다.
블랭킷 WCVD법은, 접속홀을 매립하는 능력이 높아 안정한 것이기에 접속홀의 매립 기술로서는 현재 널리 이용되고, 실용화 되어 있다. 그러나, 이 블랭킷 WCVD법은 밀착층의 형성, W막의 형성 및 W막의 에치백, 배선의 형성 공정이 필요하고, 공정이 복잡하다는 결점을 갖는다.
Al 또는 Cu의 고온 스퍼터링법이나 리플로우법은, 상술의 블랭킷 WCVD법에 비해 공정이 간편하고, 비용이 저하하고 있다는 이점을 갖는다. 그러나, 접속홀의 매립을 행하기 위해서는 미리 500∼550℃ 이상의 고온 기판 가열 필요하고, 이 고온 기판 가열에 따른 배선의 신뢰성 저하, 배선 자체의 표면 평탄성의 악화라는 문제가 생긴다. 또한, 이들 고온 스퍼터링법이나 리플로우법은 매립 능력이 그만큼 높게 되어, 예를 들어 접속홀의 경우에서 애스펙트비가 2∼3 정도 까지가 한계이다. 이 때문에, 이후 더 미세화를 진행한 디바이스의 적용은 곤란하다고 보고 있다.
Al 또는 Cu 등의 고온 리플로우법은, 상술한 통상의 리플로우 기술의 매립성을 향상시킨 기술로서 최근 주목되고 있다. 이 고압 리플로우법은 이상적인 조건하에서는, 애스팩스비가 4∼5 정도의 접속홀을 매립하는 것이 가능하고, 홈의 매립으로의 적용도 포함하여 유망한 방법으로서 기대되고 있다. 도 14∼도 16은 접속홀에 고압 리플로우법에 의해 Al 합금을 매립하도록 한 종래의 반도체 장치의 제조 방법을 도시한다.
즉, 이 종래의 반도체 장치의 제조 방법에 있어서는, 먼저 도 14에 도시하는 바와 같이, 소정의 가공 공정이 실시된 Si 웨이퍼와 같은 반도체 기판(101)상에 SiO2막과 같은 층간 절연막(102)을 사이에 두고 Ai-Cu합금으로 이루어지는 하층 Al 합금 배선(103)을 형성한다. 다음에, 예를 들어 화학 기상 성장(CVD)법에 의해 SiO2막과 같은 층간 절연막(104)을 전면에 형성한 후 이 층간 절연막(104)의 소정 위치를 건식 에칭법에 의해 선택적으로 에칭함으로써, 하층 Al 합금 배선(103)에 이르는 접속홀(C')을 형성한다. x', y'는 이 접속홀(C')의 구경 및 깊이를 각각 나타낸다. 여기서, x', y'의 일례를 나타내면 x'=0.3μm, y'=1μm이다.
다음에, 하층 배선층으로서, 예를 들어 반도체 기판(101)의 온도를 400℃로 하고, 스퍼터링법에 의해 티탄(Ti)막 및 질화 티탄(TiN)막을 순차 형성함으로써, TiN/Ti막(105)을 형성한다. 여기서, 이 TiN/Ti막(105)은, 예를 들어 하층의 Ti막의 두께가 20nm, 상층의 TiN막의 두께가 50nm로 선택되면, 전체로서 70nm 두께를 갖는다. 이어서, 이 TiN/Ti막(105)상에, 배선 주재료로서, 예를 들어 반도체 기판(101)의 온도를 400℃로 하고, 스퍼터링법에 의해, 예를 들어 Al-Cu 합금과 같은 Al 합금 배선(106)을 형성한다. t'는 이 Al 합금막(106)의 두께를 나타낸다. 이 경우, Al 합금막(106)의 두께(t')는 접속홀(C')의 상부가 Al 합금막(106)에 의해 폐색되고, 또 접속홀(C')의 내부가 공동(보이드) 형상으로 되도록 접속홀(C')의 구경(x')보다 크게 선택된다. 구체적으로는, 예를 들어 이 Al 합금막(106)의 두께(t')는 500nm로 선택된다.
다음에, Al 합금막(106)의 형성에 이어, 도 15에 도시하는 바와 같이 고진공 분위기중에서 반도체 기판(101)을 400∼450℃ 정도로 가열하여 Al 합금막(106)을 연화시키고, 또 고압 가스를 도입하여 Al 합금막(106)을 유동시키면서 접속홀(C') 내에 삽입하여, 도 16에 도시하는 바와 같이 접속홀(C') 안을 Al 합금막(106)으로 완전히 매립한다.
이 종래의 반도체 장치의 제조 방법에 있어서, TiN/Ti막(105)의 형성, Al 합금막(106)의 형성 및 Al 합금막(106)의 고압 리플로우의 일련의 공정은 반도체 기판(101)이 대기에 접촉하지 않도록 반도체 기판(101)을 진공 반송함으로써 연속적으로 행하여진다.
그러나, 상술한 종래의 반도체 장치의 제조 방법에 있어서, 고압 리플로우법에 의한 접속홀이나 홈의 매립을 행할 때의 매립율은 접속홀이나 홈이 형성된 층간 절연막(104)의 막질에 대단히 민감하다. 특히, 이 층간 절연막(104)의 표면으로부터 방출되는 수증기 등의 가스량이 많을 경우, 매립율이 현저하게 열화한다는 문제가 있었다. 이 층간 절연막(104)으로부터 탈리한 가스가 문제로 될 경우로서, 예를 들어 다음과 같은 경우가 있다. 즉, VLSI의 미세화나 다층 배선화에 따라, 배선을 형성하는 하지 표면의 평탄화의 요청이 강해짐과 더불어 평탄성이 양호한 절연막이 빈번하게 이용되는 경향이 있다. 구체적으로는, 상술의 종래의 반도체 장치의 제조 방법의 경우에서는, 하층 Al 합금 배선(103)에 의한 단차를 매립할 때 평탄성이 양호한 절연막이 이용되는 것이 있다. 이와 같은 절연막으로서는, 예를 들어 반응 가스로서 오존(O3) 및 테트라에톡시실란(TEOS)을 이용한 상압 CVD법에 의해 형성된 SiO2막 등이 알려져 있지만, 이로써 형성된 SiO2막은 평탄성은 좋지만 흡습성이 높아 수분을 많이 함유하고 있다. 이와 같이, 층간 절연막(104)의 일부에 수분을 많이 함유한 부분을 갖을 경우, 예를 들어 그 수분을 많이 함유한 부분이 외부에 노출하고 있지 않아도 층간 절연막(104)을 통해 외부로 수증기 등이 방출되기 때문에 매립율이 열화한다.
이는, 이하와 같은 이유에 따른다. 즉, 상술한 종래의 반도체 장치의 제조 방법에 있어서, TiN/Ti 적층층(105)의 형성, Al 합금막(106)의 형성 및 Al 합금막(106)의 고압 리플로우의 일련의 공정은, 400∼450℃ 정도의 반도체 기판(101)의 가열과 항께 행하여지고, 이 때 층간 절연막(104)으로부터 수증기 등의 가스가 탈리한다. 이 층간 절연막(104)으로부터 탈리한 수증기 등의 가스는, 접속홀(C')의 측벽에 형성된 TiN/Ti막(105)을 투과하기 때문에 TiN/Ti막(105)의 표면에 물분자가 도달한다. 이 때문에, 도 17에 도시하는 바와 같이, TiN/Ti막(105)의 표면이 산화되고, 이 부분에 산화 Ti층(108)이 형성된다. 또한, 이와 같이 TiN/Ti막(105)의 표면에 산화 Ti층(108)이 형성된 경우 고압 리플로우법에 의해 Al 합금막(106)을 접속홀(C')로 압입할 때, 도 18에 도시하는 바와 같이 TiN/Ti막(105)과의 계면에서의 Al 합금막(106)이 산화되고, 이 부분은 이산화 알루미늄(Al2O3)과 같은 산화 Al층(109)이 형성된다. 이 산화 Al층(109)은 유동하기 어렵고, 이 부분에서 Al 합금막(106)의 리플로우가 억제되기 때문에, 매립 불량이 발생한다고 사료된다.
특히, 고압 리플로우법에 의해 미세회된 접속홀이나 배선 재료를 매립할 경우, 상술의 문제가 현저하게 되고, 매립 불량에 의한 배선의 신뢰성 저하나 배선 저항 상승의 문제가 있었다. 이 때문에, 층간 절연막(104)의 막질에 의하지 않고, 양호한 매립을 행하기 위한 개선 대책이 요구되고 있다.
따라서, 본 발명의 목적은 고압 리플로우에 의해 접속홀 또는 홈에 배선 재료를 매립할 때 양호한 매립을 행할 수 있는 반도체 장치의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에서의 제1 발명은, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립하도록 한 반도체 장치의 제조 방법에 있어서, 적어도 일부에 수분을 함유하는 층간 절연막을 형성한 후, 배선 재료의 하지(下地) 배선층을 형성하기 전에 열처리를 행하는 공정을 갖는 것을 특징으로 한다.
본 발명에서의 제2 발명은, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립하도록 한 반도체 장치의 제조 방법에 있어서, 하지 배선층의 두께를 80nm 이상으로 하는 것을 특징으로 한다.
본 발명에서의 제3 발명은, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립하도록 한 반도체 장치의 제조 방법에 있어서, 접속홀 또는 홈의 측벽에 보호막을 형성하는 공정을 갖는 것을 특징으로 한다.
본 발명에서의 제4 발명은, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립하도록 한 반도체 장치의 제조 방법에 있어서, 적어도 일부에 수분을 함유하는 층간 절연막을 형성한 후 배선 재료를 성막하기 전에 층간 절연막의 표면을 질화 처리하는 공정을 갖는 것을 특징으로 한다.
상술과 같이 구성된 본 발명에서의 제1 발명에 따르면, 적어도 일부에 수분을 함유하는 층간 절연막을 형성한 후, 배선 재료를 성막하기 전에 열처리를 행하는 공정을 갖기 때문에, 배선 재료를 성막하기 전까지 층간 절연막중에 함유되는 수분을 충분히 외부로 방출할 수 있다. 따라서, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립할 때 층간 절연막에서 방출되는 물분자의 수를 저감할 수 있다. 구체적으로는, 이 열처리에 의해 층간 절연막의 표면에서 방출되는 물 분자의 수를, 예를 들어 5×1017/cm2이하로 하는 것이 가능하다.
상술과 같이 구성된 본 발명에서의 제2 발명에 따르면, 하지 배선층의 두께를 80nm 이상으로 하고 있기 때문에, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립할 때 층간 절연막에서 방출되는 물분자가 하지 배선층의 표면에 도달하는 것이 방지된다.
상술과 같이 구성된 본 발명에서의 제3 발명에 따르면, 접속홀 또는 홈의 측벽에 보호막을 형성하도록 하고 있기 때문에, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립할 때 층간 절연막으로부터의 가스 방출이 방지된다.
상술과 같이 구성된 본 발명에서의 제4 발명에 따르면, 적어도 일부에 수분을 함유하는 층간 절연막을 형성한 후, 배선 재료를 성막하기 전에 층간 절연막의 표면을 질화 처리하고, 층간 절연막의 표면에 질화막을 형성하도록 하고 있기 때문에, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립할 때 층간 절연막으로부터의 가스 방출이 방지된다.
따라서, 본 발명에 따르면, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립할 때 양호한 매립을 행할 수 있다. 또한, 본 발명에 따라, 고압 리플로우법에 의한 공정을, 적어도 일부에 수분을 함유하는 층간 절연막을 이용했을 경우 등 갖가지 층간 절연막을 이용했을 경우에 적용하는 것이 가능하게 된다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 2는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 3은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 4는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 5는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 6은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 7은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 8은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 9는 TiN/Ti막의 두께에 대한 접속홀의 매립율을 나타내는 그래프.
도 10은 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 11은 본 발명의 제4 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 12는 본 발명의 제5 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 13은 본 발명의 제5 실시 형태의 변형예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 14는 종래의 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 15는 종래의 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 16은 종래의 반도체 장치의 제조 방법을 설명하기 위한 단면도.
도 17은 종래의 반도체 장치의 제조 방법의 문제점을 설명하기 위한 단면도.
도 18은 종래의 반도체 장치의 제조 방법의 문제점을 설명하기 위한 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판
2, 4, 5, 6 : 층간 절연막
3 : 하층 Al 합금 배선
7 : TiN/Ti막
8 : Al 합금막
9 : 보호막
10 : SiN막
C : 접속홀
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다. 여기서는, 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립하도록 한 반도체 장치의 제조 방법으로서, 하층 배선과 상층 배선을 접속홀을 사이에 두고 접속할 경우를 예로 설명한다. 또, 실시 형태의 모든 도면에 있어서 동일 또는 대응하는 부분에는 동일한 부호를 붙인다.
먼저, 본 발명의 제1 실시 형태에 대해서 설명한다. 도 1∼도 9는 본 제1 실시 형태에 따른 반도체 장치의 제조 방법을 공정순으로 나타낸다.
본 반도체 장치의 제조 방법에 있어서는, 먼저 도 1에 도시하는 바와 같이 소정의 가공 공정을 실시한 Si 웨이퍼와 같은 반도체 기판(1)상의 전면에, 예를 들어 CVD법에 의해 SiO2막으로 이루어지는 층간 절연막(2)을 형성한다. 다음에, 이 층간 절연막(2)상에 스퍼터링법으로, 예를 들어 Al-Cu로 이루어지는 Al 합금막을 형성한 후 이 Al 합금막을 소정 형상으로 패터닝함으로써 하층 Al 합금 배선(3)을 형성한다.
다음에, 도 2에 도시하는 바와 같이, 하층 Al 합금 배선(3)을 덮도록, 예를 들어 플라즈마 CVD법에 의해 SiO2막으로 이루어지는 층간 절연막(4)을 형성한다. 다음에, 이 층간 절연막(4)상에, 예를 들어 반응 가스로서 O3및 TEOS를 이용했고, 갭 매립성에 우수한 상압 CVD법에 의해 SiO2막으로 이루어지는 층간 절연막(5)을, 그 표면이 평탄하게 되도록 형성한다. 이와 같이 형성된 층간 절연막(5)은 양호한 평탄성을 갖지만, 흡습성이 높아 수분을 많이 함유하고 있다.
다음에, 도 3에 도시하는 바와 같이, 반응성 이온 에칭(RIE)법에 의해, 층간 절연막(5)을 하층 Al 합금 배선(3)상의 층간 절연막(4)의 표면이 노출하기까지 에치백한다. 이로써, 하층 Al 합금 배선(3)에 의한 단차 부분을 층간 절연막(5)으로 매립한다.
다음에, 도 4에 도시하는 바와 같이, 층간 절연막(4) 및 층간 절연막(5)상에, 예를 들어 플라즈마 CVD법에 의해 SiO2막으로 이루어지는 층간 절연막(6)을 형성한다.
다음에, 층간 절연막(6)상에, 예를 들어 포토리소그래피법에 의해 소정 형상의 레지스트 패턴(도시하지 않음)을 형성한 후, 이 레지스트 패턴을 마스크로서, 예를 들어 건식 에칭법에 의해 층간 절연막(6) 및 층간 절연막(4)을 선택적으로 에칭함으로써, 도 5에 도시하는 바와 같이 하층 Al 합금 배선(3)에 이르는 접속홀(C)을 형성한다. 이 후, 접속홀(C)을 형성하기 위한 마스크로서 이용한 레지스트 패턴을 제거한다. x, y는 접속홀(C)의 구경 및 깊이를 각각 나타낸다. 여기서, 접속홀(C)의 구경(x)은, 예를 들어 약 0.3μ로 선택되고, 깊이(y)는 예를 들어 약 1μm로 선택된다. 이 경우, 애스펙트비(y/x)는 거의 3.3으로 된다.
이와 같이 층간 절연막(6, 4)에 접속홀(C)을 형성한 후, 이 반도체 장치의 제조 방법에 있어서는, 배선 재료를 성막하기 전에 반도체 기판(1)의 열처리를 행하고, 층간 절연막(4∼6)에 함유되는 수분을 충분히 탈(脫)가스한다. 이 경우, 특히 층간 절연막(5)은 흡습성이 높아 수분을 많이 함유하고 있기 때문에, 이 층간 절연막(5)의 탈가스가 충분히 행해지도록 한다. 이 경우, 이 열처리에 의해 층간 절연막(5)으로부터 탈리한 수증기 등의 가스는, 층간 절연막(6)의 표면이나 접속홀(C)의 측벽을 통해 외부로 방출된다.
상술의 반도체 기판(1)의 열처리는, 층간 절연막(4∼6)의 탈가스를 효과적으로 행하고, 또 하층 Al 합금 배선(3)의 표면의 열화를 방지하기 위해, 예를 들어 430℃ 이상 550℃ 이하의 온도로 행하여진다. 바람직하게는, 이 열처리를 450℃ 이상 500℃ 이하의 온도로 행하여진다. 구체적으로는, 예를 들어 이 반도체 기판(1)의 열처리는 Ar 가스 분위기중에서 행하여지고, 이 때의 반도체 기판(1)의 가열 온도는 450℃, 가열 시간은 15분간으로 선택된다.
상술한 반도체 기판(1)의 열처리 후, 예를 들어 공정 가스로서 Ar 가스를 이용한 스퍼터 에칭법에 의해 접속홀(C)의 저부에서의 하층 Al 합금 배선(3)에 형성된 자연 산화막을 에칭 제거한다.
다음에, 도 6에 도시하는 바와 같이, 하지 배선층으로서, 예를 들어 DC 마그네트론 스퍼터링법에 의해 Ti막 및 TiN막을 순차 형성함으로써, TiN/Ti막(7)을 형성한다. 이 TiN/Ti막(7)의 하층의 Ti막을 형성할 때에는, 예를 들어 DC 전원을 6kW, Ar 가스의 유량을 100sccm, 압력을 0.4Pa, 형성 온도를 400℃로 하고, 상층의 TiN막을 형성할 때에는, 예를 들어 DC 전원을 12kW, Ar 가스의 유량을 20sccm, N2가스의 유량을 70sccm, 압력을 0.4Pa, 형성 온도를 400℃로 한다.
여기서, 접속홀(C) 부분에서의 TiN/Ti막(7)의 Ti막 또는 TiN막의 각각의 두께 혹은 이들의 합계의 두께는, 예를 들어 80nm 이상, 바람직하게는 90nm 이상으로 하는 것이 바람직하다. 또한, 이 경우 Ti막보다도 TiN막쪽이 물분자가 투과하기 어렵기 때문에, 이 TiN/Ti막(7)은 Ti막보다도 TiN막을 두껍게 하는 것이 바람직하다. 이 경우, TiN/Ti막(7)의 하층의 Ti막의 두께는, 예를 들어 20nm, 상층의 TiN막의 두께는, 예를 들어 100nm로 선택된다.
이 TiN/Ti막(7)의 형성에 이어, 도 7에 도시하는 바와 같이 TiN/Ti막(7)상에 주배선층으로서, 예를 들어 DC 마그네트론 스퍼터링법에 의해 예를 들어 Al-0.5% Cu 합금으로 이루어지는 Al 합금막(8)을 형성한다. 이 Al 합금막(8)을 형성할 때에는, 예를 들어 DC 전원을 12kW, Ar 가스의 유량을 100sccm, 압력을 0.4Pa, 형성 온도를 400℃로 한다. 이 때, 도 7에 도시하는 바와 같이, 접속홀(C)의 상부가 Al 합금막(8)에 의해 폐색(閉塞)되고, 또 접속홀(C)의 내부가 보이드 형상으로 되도록 Al 합금막(8)의 두께(t)는 접속홀(C)의 구경(x)보다도 크게 선택된다. 구체적으로는, 이 경우 Al 합금막(8)의 두께(t)는, 예를 들어 500nm로 선택된다.
이 Al 합금막(8)의 형성에 이어, 도 8에 도시하는 바와 같이, 고압 리플로우법에 의해 Al 합금막(8)을 유동시키면서 접속홀(C) 내로 압입시키고, 이 접속홀(C) 내부가 완전히 Al 합금막(8)으로 매립되도록 한다. 이 고압 리플로우법일 때에는, 예를 들어 공정 가스로서 Ar 가스를 이용하고, 압력을 7×107Pa, 반도체 기판(1)의 온도를 450℃, 가열 시간을 1분으로 한다. 이 후, 이 Al 합금막(8) 및 TiN/Ti막(7)을 소정 형상으로 패터닝함으로써 상층 Al 합금 배선을 형성하여 목적으로 하는 반도체 장치가 제조된다.
이 반도체 장치의 제조 방법에 있어서, 접속홀(C)을 형성한 후에 행하여지는 반도체 기판(1)을 열처리하는 공정으로부터 고압 리플로우법에 의해 접속홀(C)에 Al 합금막(8)을 매립하는 공정까지의 일련의 공정 가운데는, 반도체 기판(1)이 대기에 접촉하지 않도록 반도체 기판(1)을 진공 반송하여 연속적으로 행하는 것이 바람직하다. 따라서, 이 경우 상술한 일련의 공정은 스퍼터링 장치 및 고압 리플로우 장치가 진공 반송로에 의해 결합된 다중 챔버 장치를 이용해 연속적으로 행하여진다.
상술한 바와 같이 구성된 본 반도체 장치의 제조 방법에 따르면, 접속홀(C)을 형성한 후 TiN/Ti막(7)을 형성하기 전에, 반도체 기판(1)의 열처리를 행하도록 하고 있기 때문에, 층간 절연막(4∼6)의 탈가스가 충분히 행하여지고, 특히 층간 절연막(5)에 함유되는 수분이 충분히 방출된다. 이 때문에, 이 후에 행하여지는 반도체 기판(1)의 가열을 수반한 TiN/Ti막(7)의 형성, Al 합금막(8)의 형성 및 Al 합금막(8)의 고압 리플로우의 일련의 공정중에, 층간 절연막(6)의 표면으로부터 외부로 방출되는 물분자를 저감할 수 있다. 구체적으로는, 반도체 기판(1)을 상술의 조건으로 열처리함으로써, 층간 절연막(6)의 표면으로부터 방출되는 물분자의 수를, 예를 들어 5×1017/cm2이하로 하는 것이 가능하다.
이에 더하여, 본 반도체 장치의 제조 방법에 따르면, TiN/Ti막(7)의 두께를 80nm 이상(이 경우, 120nm)로 하고 있기 때문에, 이 TiN/Ti막(7)을 형성할 때나 이 후에 행하여지는 Al 합금막(8)의 형성 및 Al 합금막(8)의 고압 리플로우의 공정에 있어서, 반도체 기판(1)을 가열함으로써 층간 절연막(6)의 표면이나 접속홀(C)의 측벽으로부터 외부로 방출되는 물분자가 TiN/Ti막(7) 표면에 도달하는 것이 방지된다. 도 9는, TiN/Ti막(7)의 두께에 대한 접속홀(C)의 매립율을 나타내는 그래프이다. 여기서는, 접속홀(C)의 구경을 0.4μm, 애스펙트비를 3.2로 하고, TiN/Ti막(7)의 하층의 Ti막의 두께를 20nm로 고정하여 상층의 TiN막의 두께를 변화시켰을 때의 접속홀(C)의 매립율을 측정했다. 이에 따르면, TiN/Ti막(7)의 두께의 증가와 함께 접속홀(C)의 매립율이 상승하는 경향이 있지만, TiN/Ti막(7)의 두께가 70nm(TiN막의 두께가 50nm) 정도 이하일 경우는 매립이 불충분하다. 그러나, TiN/Ti막(7)의 두께가 80nm(TiN막의 두께가 60nm) 이상일 경우는 접속홀(C)의 매립율이 100%로 되어 완전한 매립이 행하여진다는 것을 안다.
따라서, 본 반도체 장치의 제조 방법에 따르면, 층간 절연막(4∼6)으로부터 탈리한 수증기가 TiN/Ti막(7)의 표면에 도달하는 것이 방지되기 때문에, 고압 리플로우법에 의해 접속홀(C)에 Al 합금막(8)을 매립할 때 매립성이 향상한다. 이로써, 이 Al 합금막(8)에 의해 배선을 구성했을 경우, 이 배선의 신뢰성이 향상하고, 배선 저항이 저하한다는 효과를 얻을 수 있다. 또한, 고압 리플로우법에 의한 공정을, 흡습성이 높아 수분을 많이 함유한 층간 절연막(5)을 이용했을 경우에 적용하는 것이 가능하다.
다음에, 본 발명의 제2 실시 형태에 대해서 설명한다. 상술의 제1 실시 형태에 의한 반도체 장치의 제조 방법에서는, 접속홀(C)을 형성한 후 TiN/Ti막(7)을 형성하기 전에 반도체 기판(1)을 열처리하여 층간 절연막(4∼6)의 탈가스를 행하도록 하고 있다. 이 경우, 층간 절연막(4∼6)중 가장 흡습성이 높아 수분을 많이 함유한 층간 절연막(5)의 탈가스가 문제로 된다. 이 층간 절연막(5)의 탈가스가 충분히 행하여지지 않으면, 예를 들어 층간 절연막(5) 자체가 접속홀(C)의 측벽에서 노출하고 있지 않아도, 이 층간 절연막(5)으로부터 방출된 물 등의 분자는 용이하게 층간 절연막(6)을 투과하여 접속홀(C)의 측벽에 도달한다. 이 때문에, 이 흡습성이 높은 층간 절연막(5)의 탈가스를 효과적으로 행하는 것이 중요하게 되고 있다. 따라서, 이 제2 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 층간 절연막(5)이 외부로 노출하고 있는 단계에서 반도체 기판(1)의 열처리를 행하도록 하고 있다.
즉, 본 반도체 장치의 제조 방법에 있어서는, 상술의 제1 실시 형태에 따른 반도체 장치의 제조 방법의 경우와 마찬가지의 공정에 따라, 층간 절연막(5)을 에치백하는 공정까지 행하고, 제1 실시 형태의 도 3에 도시하는 바와 같이, 흡습성이 높은 층간 절연막(5)이 외부로 노출한 상태로 한다. 이 상태에서, 예를 들어 반도체 기판(1)을 열처리하고, 이 층간 절연막(5)의 탈가스를 중점적으로 행한다. 이 반도체 기판(1)의 열처리는, 예를 들어 어닐로(爐)를 이용해 질소(N2) 가스 분위기중에서 행하여지고, 이 때의 반도체 기판(1)의 가열 온도는 예를 들어 450℃, 가열 시간은 예를 들어 15분간으로 선택된다.
이 열처리 후, 제1 실시 형태에 따른 반도체 장치의 제조 방법과 마찬가지의 공정에 따라, 층간 절연막(6)의 형성 및 접속홀(C)의 형성을 행하고, 접속홀(C)의 저부에서의 하층 Al 합금 배선(3)의 표면의 자연 산화막을 제거한 후 TiN/Ti막(7)의 형성 이후의 공정을 행한다. 그 외의 것은 제1 실시 형태에 따른 반도체 장치의 제조 방법과 마찬가지이기 때문에 설명을 생략한다.
이 제2 실시 형태에 따른 반도체 장치의 제조 방법에 의하면, 흡습성이 높아 수분을 함유한 층간 절연막(5)을 형성한 후, 이 층간 절연막(5)이 외부에 노출하고 있는 단계에서 반도체 기판(1)의 열처리를 행하기 때문에, 이 층간 절연막(5)에 함유되는 수증기 등의 탈가스를 효율 좋게 행할 수 있다. 이로써, 제1 실시 형태에 따른 반도체 장치의 제조 방법과 마찬가지의 효과를 얻을 수 있다.
다음에, 본 발명의 제3 실시 형태에 대해서 설명한다. 본 제3 실시 형태에 의한 반도체 장치의 제조 방법에 있어서는, 제1 실시 형태에 의한 반도체 장치의 제조 방법과 마찬가지 공정에 따라, 층간 절연막(6, 4)에 접속홀(C)을 형성하는 공정까지 행한 후, 예를 들어 플라즈마 CVD법에 의해 SiN막을 전면에 형성하고, 이 SiN막을 건식 에칭법에 의해 에치백함으로써 도 10에 도시하는 바와 같이 접속홀(C)의 측벽의 부분에 보호막(9)을 형성한다.
그 외의 것은 제1 실시 형태에 따른 반도체 장치의 제조 방법과 마찬가지이기 때문에 설명을 생략한다.
상술한 바와 같이 구성된 본 반도체 장치의 제조 방법에 따르면, 접속홀(C)을 형성한 후 TiN/Ti막(7)을 형성하기 전에 접속홀(C)의 측벽에 SiN막으로 이루어지는 보호막(9)을 형성하도록 하고 있다. 이 보호막(9)은 물이 투과하기 어렵기 때문에 이 후에 행하여지는 TiN/Ti막(7)의 형성으로부터 Al 합금막(8)의 고압 리플로우까지의 일련의 공정중에 층간 절연막(4∼6)으로부터 탈리한 가스, 특히 흡습성이 높은 층간 절연막(5)으로부터 방출되는 수증기 등의 가스가 TiN/Ti막(7)의 표면에 도달하는 것을 방지한다. 이로써, 고압 리플로우법에 의한 접속홀(C)의 매립성이 양호하게 되기 때문에 제1 실시 형태에 의한 반도체 장치의 제조 방법과 마찬가지의 효과를 얻을 수 있다.
다음에, 본 발명의 제4 실시 형태에 대해서 설명한다. 본 제4 실시 형태에 따른 반도체 장치의 제조 방법에 있어서는, 제1 실시 형태에 의한 반도체 장치의 제조 방법과 마찬가지의 공정에 따라, 층간 절연막(6, 4)에 접속홀(C)을 형성하는 공정까지 행한 후 외부에 노출한 층간 절연막(6, 4)의 표면을 질화함으로써, 도 11에 도시하는 바와 같이 이 부분에 SiN막(10)을 형성한다. 이 질화 때에는, 예를 들어 ECR방식에 의한 플라즈마 질화 처리가 이용된다. 이 ECR방식에 의한 플라즈마 질화 처리 때에는, 예를 들어 공정 가스로서 수소(H2), 암모니아(NH3) 및 Ar 가스의 혼합 가스를 이용하고, H2가스의 유량을 30sccm, NH3가스의 유량을 8sccm, Ar 가스의 유량을 170sccm으로 하고, 압력을 0.23Pa, 고주파 전원을 2300W, 반도체 기판(1)의 가열 온도를 400℃로 한다. 여기서, 공정 가스로서 NH3가스 대신 N2가스를 이용하는 것도 가능하다. 이 플라즈마 질화 처리에 의해 형성되는 SiN막(10)의 두께는 5nm 이상으로 하는 것이 바람직하다. 이 경우, 이 SiN막(10)의 두께는 예를 들어 10nm로 선택된다.
이 후, 제1 실시 형태에 의한 반도체 장치의 제조 방법과 마찬가지 공정에 따라 TiN/Ti막(7)을 형성한다. 이 경우, 예를 들어 TiN/Ti막(7)의 하층의 Ti막의 두께는 20nm, 상층의 TiN막의 두께는 50nm로 선택된다. 그 외의 것은 제1 실시 형태에 의한 반도체 장치의 제조 방법과 마찬가지이기 때문에 설명을 생략한다.
상술과 같이 구성된 본 반도체 장치의 제조 방법에 의하면, 층간 절연막(6, 4)에 접속홀(C)을 형성한 후 TiN/Ti막(7)을 형성하기 전에 접속홀(C)이 형성된 층간 절연막(6, 4)의 외부에 노출한 표면을 질화 처리하도록 하고 있기 때문에 이 부분에 SiN막(10)이 형성된다. 이와 같이 SiN막(10)이 형성됨으로써, 이 후에 행하여지는 TiN/Ti막(7)의 형성으로부터 Al 합금막(8)의 고압 리플로우까지의 일련의 공정중에 층간 절연막(4∼6)으로부터 탈리한 가스, 특히 흡습성이 높은 층간 절연막(5)으로부터 방출되는 수증기 등의 가스가 TiN/Ti막(7)의 표면에 이르는 것이 방지된다. 이로써, 고압 리플로우법에 의해 접속홀(C)에 Al 합금막(8)을 매립할 때의 매립성이 양호하게 되기 때문에, 제1 실시 형태에 의한 반도체 장치의 제조 방법과 마찬가지의 효과를 얻을 수 있다.
다음에, 본 발명의 제5 실시 형태에 대해서 설명한다. 상술의 제4 실시 형태에 따른 반도체 장치의 제조 방법에서는, 접속홀(C)이 형성된 층간 절연막(6, 4)의 외부에 노출한 표면에 질화 처리를 실시하여 층간 절연막(4∼6)의 탈가스를 방지하고 있다. 그러나, 이 경우 층간 절연막(4∼6)중 가장 흡습성이 높아 수분을 많이 함유한 층간 절연막(5)으로부터 탈리한 가스가 문제로 된다. 이 때문에, 이 흡습성이 높은 층간 절연막(5)으로부터의 탈가스를 방지하는 것이 보다 중요하게 되고 있다. 따라서, 본 제5 실시 형태에 의한 반도체 장치의 제조 방법에 있어서는, 층간 절연막(5)이 외부에 노출하고 있는 단계에서 이 층간 절연막(5)의 표면에 질화 처리를 실시하도록 하고 있다.
즉, 본 반도체 장치의 제조 방법에 있어서는, 제1 실시 형태에 따른 반도체 장치의 제조 방법과 마찬가지의 공정에 따라, 층간 절연막(5)의 에치백까지 행한 후, 제1 실시 형태의 도 3에 도시하는 바와 같이 이 층간 절연막(5)의 표면이 외부에 노출하고 있는 단계에서 이 층간 절연막(5)의 표면을 질화한다. 이로써, 도 12에 도시하는 바와 같이, 층간 절연막(5)의 외부에 노출한 표면에 SiN막(10)을 형성한다. 이 질화 때에는, 예를 들어 상술의 제4 실시 형태의 경우와 마찬가지로 ECR 방식에 의한 플라즈마 질화 처리가 이용된다.
이 후, 제1 실시 형태에 의한 반도체 장치의 제조 방법과 마찬가지의 공정에 따라 층간 절연막(6)의 형성 및 접속홀(C)의 형성을 행하고, 접속홀(C)의 저부에서의 하층 Al 합금 배선(3)의 표면의 자연 산화막을 제거한 후, TiN/Ti막(7)의 형성 이후의 공정을 행한다. 그 외의 것은 제4 실시 형태에 의한 반도체 장치의 제조 방법과 마찬가지이기 때문에 설명을 생략한다.
본 반도체 장치의 제조 방법에 의하면, 탈가스의 문제가 가장 현저한 층간 절연막(5)의 표면이 외부에 노출하고 있는 단계에서, 이 층간 절연막(5)에 대해 질화 처리를 실시하도록 하고 있기 때문에, 이 층간 절연막(5)의 탈가스가 효과적으로 방지되고, 층간 절연막(5)으로부터 방출되는 수증기 등의 가스가 TiN/Ti막(7)의 표면에 도달하는 것이 방지된다. 이로써, 고압 리플로우법에 의해 접속홀(C)에 Al 합금막(8)을 매립할 때의 매립성이 양호하게 되기 때문에, 제1 실시 형태에 따른 반도체 장치의 제조 방법과 마찬가지의 효과를 얻을 수 있다.
이상 본 발명의 실시 형태에 대해서 구체적으로 설명했지만, 본 발명은 상술의 실시 형태에 한정되는 것은 아니고, 본 발명의 기술적 사상에 기초하여 각종 변형이 가능하다. 예를 들어, 실시 형태에 있어서 권장된 수치, 재료 등은 어디까지나 일례일 뿐으로, 이에 한정되는 것은 아니다.
예를 들어, 상술의 제1∼제5 실시 형태는, 고압 리플로우법에 의해 홈에 Al 합금막(8)을 매립할 경우에도 적용할 수 있다. 또한, 상술의 제1∼제5 실시 형태는, 흡습성이 높은 층간 절연막(5)으로서 스핀온 유리(SOG)막을 이용한 경우도 적용할 수 있다.
또한, 상술의 제1에서 제5 실시 형태에 있어서는, 주배선층(Al 합금막(8))의 재료로서 Al-Cu 합금을 이용한 경우에 대해서 나타냈지만, 이 재료는 순(純) Al이어도 좋고, Al-Si, Al-Si-Cu, Al-Ge 등의 다른 Al 합금이어도 좋다. 또한, 이 배선 재료로서는 Al계 재료 이외에 은(Ag)이나 Cu 등을 이용해도 된다.
또, 예를 들어 상술의 제1∼제5 실시 형태에 있어서는, 하지 배선층을 TiN/Ti막(7)으로 하고 있지만, 이 외에 Ti막, TiN막, TiW막, W막으로 해도 되고, 이들의 적층막으로서도 된다. 적층막으로 할 경우는, 예를 들어 Ti/TiN/Ti막으로 해도 된다.
또한, 상술의 제1 및 제2 실시 형태에 있어서는, 반도체 기판(1)의 열처리를, 접속홀(C)을 형성한 후 TiN/Ti막(7)을 형성하기 전에 행할 경우와, 층간 절연막(5)의 에치백을 행한 후 층간 절연막(5)이 외부에 노출하고 있는 단계에서 행할 경우에 대해서 나타내고 있지만, 이 반도체 기판(1)의 열처리는, 흡습성이 높아 수분을 함유하는 층간 절연막(5)을 형성한 후이면, 하지 배선층으로서의 TiN/Ti막(7)을 형성하기 전 등의 단계에서 행하여도 된다.
또, 상술의 제1 실시 형태에 있어서는, 접속홀(C)을 형성하는 공정 후부터 TiN/Ti막(7)을 형성하는 공정 전에 행하여지는 반도체 기판(1)의 열처리를 다중 챔버 장치에서 행할 경우에 대해서 나타냈지만, 이 반도체 기판(1)의 열처리는 다른 어닐 장치, 예를 들어 통상의 어닐로에서 행하여도 된다. 이 어닐로를 이용한 열처리 조건은, 예를 들어 제2 실시 형태에서의 반도체 기판(1)의 열처리의 경우와 동일하게 해도 된다. 또한, 이와 같이 어닐로를 이용해 반도체 기판(1)을 열처리한 경우는 반도체 기판(1)의 반송중에 반도체 기판(1)이 대기에 접촉하지만, 이에 따른 층간 절연막(4∼6)으로의 수분의 흡습량은 미소하기 때문에 문제로 되지 않는다.
또한, 상술의 제2 실시 형태에 있어서는, 접속홀(C)을 형성한 후 TiN/Ti막(7)을 형성하기 전에, 재차 반도체 기판(1)의 열처리를 행하도록 해도 된다. 이 경우의 열처리는, 예를 들어 제1 실시 형태의 경우와 마찬가지의 조건으로 행할 수 있다.
또, 예를 들어 상술의 제3 실시 형태에 있어서는, 보호막(11)으로서 SiN막을 이용하는 외에, 아몰퍼스 Si막을 이용해도 되고, 상술의 제4 및 제5 실시 형태에 있어서는 ECR방식에 의한 플라즈마 질화 처리 대신 평행 평판 방식이나 마그네트론 방식에 의한 플라즈마 질화 처리를 행하도록 해도 된다.
또한, 상술의 제5 실시 형태에 있어서는, 접속홀(C)을 형성한 후에 도 13에 도시하는 바와 같이 접속홀(C)을 형성한 층간 절연막(6, 4)을 질화 처리함으로써, 이들의 층간 절연막(6, 4)의 외부에 노출한 표면에 SiN막(10)을 형성해도 된다. 이 경우의 질화 처리는, 예를 들어 제4 실시 형태의 경우와 마찬가지의 조건으로 행할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 적어도 일부에 수분을 함유하는 층간 절연막을 형성한 후 배선 재료를 성막하기 전에 열처리를 행하든가, 하지 배선층의 두께를 80nm 이상으로 하든가, 접속홀 또는 홈의 측벽에 보호막을 형성하든가, 또는 적어도 일부에 수분을 함유하는 층간 절연막을 형성한 후 배선 재료를 형성하기 전에 층간 절연막의 표면을 질화 처리함으로써 접속홀 또는 홈에 고압 리플로우법에 의해 배선 재료를 매립할 때 양호한 매립을 행할 수 있다. 또한, 본 발명에 의해 고압 리플로우법에 의한 공정을, 적어도 일부에 수분을 함유하는 층간 절연막을 이용한 경우 등, 여러가지 층간 절연막을 이용한 경우에 적용하는 것이 가능하다.

Claims (24)

  1. 적어도 일부가 수분을 함유하는 층간 절연막 재료로 이루어지는 층간 절연막을 형성하는 공정과,
    상기 층간 절연막중에 개구부를 형성하는 공정,
    상기 층간 절연막에 열처리를 행하는 공정,
    상기 개구부를 포함하는 층간 절연막상에 배선 재료를 성막하는 공정, 및
    상기 층간 절연막의 개구부 내에, 고압 리플로우법에 의해 상기 배선 재료를 매립하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 층간 절연막에 열처리를 행하는 공정과, 상기 배선 재료를 성막하는 공정, 및 상기 고압 리플로우법에 의해 상기 배선 재료를 매립하는 공정까지를 대기에 노출하는 일 없이 진공중에서 연속하여 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 층간 절연막에 열처리를 행하는 공정이, 상기 수분을 함유하는 층간 절연막 재료상에 별도의 층간 절연막 재료가 성막되기 전에 행하여지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 층간 절연막에 열처리를 행하는 공정이, 상기 층간 절연막중에 개구부를 형성하는 공정의 후에 행하여지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 층간 절연막에 열처리를 행하는 공정이, 430℃ 이상 550℃ 이하의 온도로 행하여지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 층간 절연막에 열처리를 행하는 공정이, 450℃ 이상 500℃ 이하의 온도로 행하여지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 개구부가 접속홀인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 개구부가 매립 배선을 위한 홈인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 열처리에 의해, 상기 배선 재료의 성막에서 상기 개구부에 고압 리플로우법에 의해 상기 배선 재료를 매립할 때까지의 동안에, 상기 층간 절연막으로부터 방출되는 물분자의 수가 5×1017/cm2이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 적어도 일부가 수분을 함유하는 층간 절연막 재료로 이루어지는 층간 절연막을 형성하는 공정과,
    상기 층간 절연막중에 개구부를 형성하는 공정,
    상기 개구부 내에 막 두께가 80nm 이상인 하지(下地) 배선층을 형성하는 공정,
    상기 하지 배선층을 형성한 개구부를 포함하는 층간 절연막상에 배선 재료를 성막하는 공정, 및
    상기 층간 절연막의 개구부 내에 고압 리플로우법에 의해 상기 배선 재료를 매립하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 하지 배선층의 막 두께가 90nm 이상인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제10항에 있어서, 상기 하지 배선층은 티탄막, 질화 티탄막, 티탄 텅스텐 합금막, 텅스텐막 또는 이들의 적층막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제10항에 있어서, 상기 하지 배선층은 티탄막, 질화 티탄막의 적층 구조로 이루어지고, 또 질화 티탄의 막 두께가 티탄의 막 두께보다도 두꺼운 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제10항에 있어서, 상기 개구부가 접속홀인 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제10항에 있어서, 상기 개구부가 매립 배선을 위한 홈인 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제10항에 있어서, 개구부를 포함하는 층간 절연막상에 배선 재료를 성막하는 공정 전에, 상기 층간 절연막을 열처리하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 적어도 일부가 수분을 함유하는 층간 절연막 재료로 이루어지는 층간 절연막을 형성하는 공정과,
    상기 층간 절연막중에 개구부를 형성하는 공정,
    상기 개구부의 적어도 측벽에 보호막을 형성하는 공정,
    상기 보호막을 형성한 개구부를 포함하는 층간 절연막상에 배선 재료를 성막하는 공정, 및
    상기 층간 절연막의 개구부 내에, 고압 리플로우법에 의해 상기 배선 재료를 매립하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제17항에 있어서, 상기 보호막은 질화 실리콘막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제18항에 있어서, 상기 질화 실리콘막은 상기 층간 절연막의 표면을 질화하는 것으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제19항에 있어서, 상기 질화 실리콘막은 상기 층간 절연막의 표면을 플라즈마 처리하는 것으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제17항에 있어서, 상기 보호막은 아몰퍼스 실리콘막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제17항에 있어서, 상기 개구부가 접속홀인 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제17항에 있어서, 상기 개구부가 매립 배선을 위한 홈인 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제17항에 있어서, 상기 배선 재료를 개구부 내에 매립하는 공정 전에, 상기 층간 절연막을 열처리하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019970052451A 1996-10-15 1997-10-14 반도체 장치의 제조 방법 KR19980032792A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-293379 1996-10-15
JP8293379A JPH10125782A (ja) 1996-10-15 1996-10-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR19980032792A true KR19980032792A (ko) 1998-07-25

Family

ID=17794020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052451A KR19980032792A (ko) 1996-10-15 1997-10-14 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US5985747A (ko)
JP (1) JPH10125782A (ko)
KR (1) KR19980032792A (ko)
TW (1) TW360947B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480572B1 (ko) * 1997-11-13 2005-09-30 삼성전자주식회사 알루미늄배선층형성방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0924760A3 (en) * 1997-12-19 2001-05-16 Texas Instruments Incorporated Address transition detection circuit
US6365521B1 (en) * 1997-12-31 2002-04-02 Intel Corporation Passivation for tight metal geometry
JP2000150653A (ja) * 1998-09-04 2000-05-30 Seiko Epson Corp 半導体装置の製造方法
US6143644A (en) * 1998-09-17 2000-11-07 Taiwan Semiconductor Manufacturing Company Method to prevent passivation from keyhole damage and resist extrusion
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
GB9904427D0 (en) 1999-02-26 1999-04-21 Trikon Holdings Ltd Method treating an insulating layer
JP2000252359A (ja) * 1999-03-03 2000-09-14 Sony Corp 絶縁膜のエッチング方法および配線層の形成方法
US6159853A (en) * 1999-08-04 2000-12-12 Industrial Technology Research Institute Method for using ultrasound for assisting forming conductive layers on semiconductor devices
US6146987A (en) * 1999-08-25 2000-11-14 Promos Tech., Inc. Method for forming a contact plug over an underlying metal line using an etching stop layer
US6531389B1 (en) * 1999-12-20 2003-03-11 Taiwan Semiconductor Manufacturing Company Method for forming incompletely landed via with attenuated contact resistance
US6473960B1 (en) 2000-01-07 2002-11-05 Storage Technology Corporation Method of making nitrided active elements
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
US6933246B2 (en) * 2002-06-14 2005-08-23 Trikon Technologies Limited Dielectric film
KR100514166B1 (ko) * 2004-01-20 2005-09-13 삼성전자주식회사 상보형 반도체 소자 형성방법
US7351656B2 (en) 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
TW200814156A (en) * 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
US8232175B2 (en) 2006-09-14 2012-07-31 Spansion Llc Damascene metal-insulator-metal (MIM) device with improved scaleability
JP2010530619A (ja) * 2007-06-18 2010-09-09 ミクロガン ゲーエムベーハー 垂直コンタクト部を備える電気回路
JP5193542B2 (ja) * 2007-09-20 2013-05-08 パナソニック株式会社 半導体装置の製造方法
JP4745370B2 (ja) * 2008-06-11 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4819188B2 (ja) * 2011-02-02 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9507609B2 (en) 2013-09-29 2016-11-29 Taplytics Inc. System and method for developing an application

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176017B2 (ja) * 1995-02-15 2001-06-11 株式会社東芝 半導体装置の製造方法
JP2950218B2 (ja) * 1995-09-18 1999-09-20 ヤマハ株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480572B1 (ko) * 1997-11-13 2005-09-30 삼성전자주식회사 알루미늄배선층형성방법

Also Published As

Publication number Publication date
TW360947B (en) 1999-06-11
US5985747A (en) 1999-11-16
JPH10125782A (ja) 1998-05-15

Similar Documents

Publication Publication Date Title
KR19980032792A (ko) 반도체 장치의 제조 방법
JP3456391B2 (ja) 半導体装置の製造方法
US6479407B2 (en) Semiconductor device and process for producing the same
JP4302231B2 (ja) 銅相互接続構造の形成方法
US6136680A (en) Methods to improve copper-fluorinated silica glass interconnects
US6838300B2 (en) Chemical treatment of low-k dielectric films
US6614096B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
JPH0529254A (ja) 配線形成方法
US6790778B1 (en) Method for capping over a copper layer
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
US7232763B2 (en) Method of manufacturing semiconductor device
US6692580B2 (en) Method of cleaning a dual damascene structure
JPH0653337A (ja) 半導体装置の製造方法
US7033930B2 (en) Interconnect structures in a semiconductor device and processes of formation
US20040152336A1 (en) Semiconductor device and its manufacturing method
US6812140B2 (en) Method for contact profile improvement
JP3768480B2 (ja) 半導体装置及びその製造方法
US6495466B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
JPH10256372A (ja) 半導体装置の製造方法
KR101132487B1 (ko) 반도체 장치의 제조 방법 및 기록 매체
JP2008205177A (ja) 半導体装置及びその製造方法
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
KR20010003789A (ko) 반도체 소자의 층간 절연막 형성 방법
KR20040103554A (ko) 금속 마스크층을 사용한 배선 형성 방법
JPH05218030A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid