JP2001291720A - 半導体集積回路装置および半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置および半導体集積回路装置の製造方法

Info

Publication number
JP2001291720A
JP2001291720A JP2000104015A JP2000104015A JP2001291720A JP 2001291720 A JP2001291720 A JP 2001291720A JP 2000104015 A JP2000104015 A JP 2000104015A JP 2000104015 A JP2000104015 A JP 2000104015A JP 2001291720 A JP2001291720 A JP 2001291720A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000104015A
Other languages
English (en)
Other versions
JP2001291720A5 (ja
Inventor
Junji Noguchi
純司 野口
Tadashi Ohashi
直史 大橋
Tatsuyuki Saito
達之 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000104015A priority Critical patent/JP2001291720A/ja
Priority to TW090107703A priority patent/TW531892B/zh
Priority to KR1020010018003A priority patent/KR100698987B1/ko
Priority to US09/825,946 priority patent/US6764950B2/en
Publication of JP2001291720A publication Critical patent/JP2001291720A/ja
Priority to US10/811,927 priority patent/US7232757B2/en
Publication of JP2001291720A5 publication Critical patent/JP2001291720A5/ja
Priority to US11/790,760 priority patent/US20080132059A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 ダマシン法を用いて形成された銅配線の絶縁
破壊耐性（信頼性）を向上する。 【解決手段】 酸化シリコン膜３９の配線溝４０に埋め
込むＣｕ配線４６ａ〜４６ｅをＣＭＰを用いた研磨で形
成し、ＣＭＰ後の洗浄工程を経た後に、酸化シリコン膜
３９およびＣｕ配線４６ａ〜４６ｅの表面を還元性プラ
ズマ（アンモニアプラズマ）で処理する。その後、真空
破壊することなく、連続的にキャップ膜（窒化シリコン
膜）を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法および半導体集積回路装置技術に関し、特
に、銅を主導電層とする埋め込み配線を有する半導体集
積回路装置の製造方法および半導体集積回路装置に適用
して有効な技術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置、半導体装置、電子
回路装置または電子装置等を構成する配線の形成技術と
しては、絶縁膜上に、例えばアルミニウムまたはタング
ステン等のような導体膜を堆積した後、これを通常のフ
ォトリソグラフィ技術およびドライエッチング技術によ
ってパターニングすることで配線を形成する技術が確立
されている。
【０００３】しかし、上記配線形成技術においては、上
記半導体集積回路装置等を構成する素子や配線の微細化
に伴い、配線抵抗の増大が顕著となり、配線遅延が生じ
る結果、半導体集積回路装置等の性能をさらに向上させ
る上で限界が生じつつある。そこで、近年は、例えばダ
マシン（Damascene）と呼ばれる配線形成技術が検討さ
れている。このダマシン法は、シングルダマシン（Sing
le-Damascene）法とデュアルダマシン（Dual-Damascen
e）法とに大別できる。
【０００４】シングルダマシン法は、例えば絶縁膜に配
線溝を形成した後、その絶縁膜上および配線溝内に配線
形成用の主導電層を堆積し、さらに、その主導電層を、
例えば化学的機械的研磨法（ＣＭＰ；Chemical Mechani
cal Polishing）によって配線溝内のみに残されるよう
に研磨することにより、配線溝内に埋め込み配線を形成
する方法である。
【０００５】また、デュアルダマシン法は、絶縁膜に配
線溝および下層配線との接続を行うための接続孔を形成
した後、その絶縁膜上、配線溝および接続孔内に配線形
成用の主導電層を堆積し、さらに、その主導電層をＣＭ
Ｐ等によって配線溝および接続孔内のみに残されるよう
に研磨することにより、配線溝および接続孔内に埋め込
み配線を形成する方法である。
【０００６】いずれの方法においても、配線の主導電層
材料としては、半導体集積回路装置の性能を向上させる
観点等から、例えば銅等のような低抵抗な材料が使用さ
れる。銅はアルミニウムよりも低抵抗で信頼性における
許容電流が２桁以上大きいという利点を持つ。したがっ
て、同じ配線抵抗を得るのに膜を薄くすることができる
ので、隣接する配線間の容量も低減できるからである。
【０００７】しかし、銅は、例えばアルミニウムやタン
グステン等のような他の金属と比較して絶縁膜中に拡散
され易いとされている。このため、銅を配線材料として
用いる場合、銅からなる主導電層の表面（底面および側
面）、すなわち、配線溝の内壁面（側面および底面）
に、銅の拡散を防止するための薄い導電性バリア膜を形
成する必要性があるとされている。また、配線溝が形成
された絶縁膜の上面上の全面に、上記埋め込み配線の上
面を覆うように、例えば窒化シリコン膜等からなるキャ
ップ膜を堆積することにより、埋め込み配線中の銅が、
埋め込み配線の上面から絶縁膜中に拡散するのを防止す
る技術がある。
【０００８】なお、このような埋め込み配線技術につい
ては、例えば特開平１０−１５４７０９号公報に記載が
あり、埋め込み型配線を、酸素濃度または硫黄濃度が３
ｐｐｍ以下の高純度の銅とすることにより、銅の表面拡
散性や流動性を促進させて、微細でアスペクト比の高い
コンタクトホールの埋め込み性を向上させる技術が開示
されている。
【０００９】また、例えば特開平１１−８７３４９号公
報には、絶縁膜に配線溝および接続孔を形成した後、純
度が９９．９９９ｗｔ％（５Ｎ）以上のターゲットを用
いたスパッタリング法によって銅膜を形成する技術が開
示されている。また、この公報には、銅の埋め込み性を
容易にするため、配線溝および接続孔の表面に窒化チタ
ン／チタン膜をバリア層として形成する技術が開示され
ている。
【００１０】また、例えば特開平１１−８７５０９号公
報または特開平１１−２２００２３号公報には、ビアの
底面のバリア層を除去し、ビアの抵抗を低減する技術が
開示されている。
【００１１】また、例えば特開平１１−１６９１２号公
報には、接続孔の底部から露出する配線部分に形成され
た酸化層を、還元性の雰囲気中において、熱、プラズマ
または紫外線照射処理を施すことにより、消失させる技
術が開示されている。
【００１２】
【発明が解決しようとする課題】ところが、本発明者ら
の検討結果によれば、上記銅を主導電層とする埋め込み
配線を有する半導体集積回路装置技術においては、以下
の課題があることを見い出した。
【００１３】すなわち、第１に、銅を主導電層とする埋
め込み配線の寸法（配線の幅、厚さ、隣接配線の中心か
ら中心までの距離および隣接配線の間隔）が微細化され
るに連れて、配線断面積中に占める高抵抗の導電性バリ
ア膜の断面積が相対的に大きくなる結果、埋め込み配線
の抵抗が増大する問題がある。このため、性能向上のた
めに配線材料として銅を用いたのにもかかわらず、半導
体集積回路装置の性能向上が阻害される問題が生じる。
【００１４】第２に、上記第１の問題を解決すべく、何
ら技術的な処理を施すことなく、ただ単純にバリア膜を
薄くしたりあるいは無くしたりすれば、配線抵抗の低減
は図れるが、銅の拡散が生じ、互いに隣接する埋め込み
配線間の絶縁破壊耐性が著しく低下する問題がある。こ
のため、信頼性の高い半導体集積回路装置を提供するこ
とができなくなる問題が生じる。また、半導体集積回路
装置の歩留まりが低下する結果、半導体集積回路装置の
コストが高くなる問題が生じる。
【００１５】第３に、銅を主導電層とする埋め込み配線
上のキャップ膜として窒化シリコン膜を用いると、銅と
窒化シリコン膜との界面にシリサイド物が形成され、そ
の埋め込み配線の抵抗が増大する問題がある。また、こ
のシリサイド物は、後述するように銅の拡散の主要な原
因の１つであることが本発明者らの実験によって初めて
見出された。このため、半導体集積回路装置の性能向上
が阻害される問題がある。また、半導体集積回路装置の
歩留まりおよび信頼性が大幅に低下する問題が生じる。
【００１６】第４に、埋め込み配線の配線層と、その上
層に形成された絶縁膜（例えば上記キャップ膜）との間
に剥離が生ずる問題がある。このため、半導体集積回路
装置の歩留まりおよび信頼性が大幅に低下する問題が生
じる。
【００１７】そこで、本発明の目的は、銅を主導電層と
する埋め込み配線の抵抗を低減させることのできる技術
を提供することにある。
【００１８】また、本発明の他の目的は、銅を主導電層
とする埋め込み配線間の絶縁破壊耐性を向上させること
のできる技術を提供することにある。
【００１９】また、本発明の他の目的は、銅を主導電層
とする埋め込み配線の配線層とキャップ膜との密着性を
向上させることのできる技術を提供することにある。
【００２０】また、本発明の他の目的は、銅を主導電層
とする埋め込み配線を有する半導体集積回路装置の信頼
性を向上させることのできる技術を提供することにあ
る。
【００２１】また、本発明の他の目的は、銅を主導電層
とする埋め込み配線を有する半導体集積回路装置の歩留
まりを向上させることのできる技術を提供することにあ
る。
【００２２】また、本発明の他の目的は、銅を主導電層
とする埋め込み配線を有する半導体集積回路装置の性能
を向上させることのできる技術を提供することにある。
【００２３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００２５】１．本発明は、絶縁膜に形成された凹部内
に導電性バリア層を介して埋め込まれた銅を主成分とす
る埋め込み配線層、上記絶縁膜および埋め込み配線層の
上面を覆うように形成されたキャップ絶縁膜を有し、上
記埋め込み配線層中の銅以外の成分の濃度は、半導体チ
ップとして完成した時点において、０．８Ａｔ．％以下
とするものである。
【００２６】２．本発明は、上記項１において、上記凹
部内の側壁部において、上記導電性バリア膜の最も厚い
部分または最も薄い部分の膜厚は１０ｎｍ未満とするも
のである。
【００２７】３．本発明は、上記項１において、上記凹
部の側壁部において、上記導電性バリア膜の最も厚い部
分または最も薄い部分の膜厚は２ｎｍ以下とするもので
ある。
【００２８】４．本発明は、上記項１において、上記凹
部内に、上記導電性バリア膜自体が存在しないものであ
る。
【００２９】５．本発明は、上記項１において、上記凹
部内に上記埋め込みメタル配線層が直接接しているもの
である。
【００３０】６．本発明は、半導体基板上に形成された
絶縁膜に凹部を形成する工程、上記凹部内を含む絶縁膜
上に導電性バリア膜を堆積する工程、上記凹部内を含む
導電性バリア膜上に銅を主成分を有するメタル膜を堆積
する工程、上記メタル膜および導電性バリア膜を除去す
ることにより上記凹部内に導電性バリア膜を介して埋め
込みメタル配線層を形成する工程を有し、上記半導体基
板から形成された半導体チップの完成時点の上記埋め込
みメタル配線層における銅以外の成分の濃度が０．８Ａ
ｔ．％以下であり、上記埋め込みメタル配線層を形成す
るために、銅を主成分とするメタル膜を形成した時点で
の前記メタル膜の銅の純度は９９．９９９％以上とする
ものである。
【００３１】７．本発明は、上記項６において、上記メ
タル膜は、銅の純度が９９．９９９％以上であるターゲ
ットを用いたスパッタリング法によって形成するもので
ある。
【００３２】８．本発明は、上記項６において、上記メ
タル膜は、銅の純度は９９．９９９９％以上であるター
ゲットを用いたスパッタリングによって形成するもので
ある。
【００３３】９．本発明は、上記項６において、上記メ
タル膜を化学機械研磨法により除去して埋め込み配線層
を形成した後、上記絶縁膜および埋め込み配線層の上面
を、還元性を有する気体の雰囲気中でプラズマ処理する
工程、前記プラズマ処理後の上記絶縁膜および埋め込み
メタル配線層上にキャップ絶縁膜を形成する工程を有す
るものである。
【００３４】１０．本発明は、上記項９において、上記
還元性を有する気体の雰囲気は水素を主要な構成要素と
して含むものである。
【００３５】１１．本発明は、上記項９において、上記
還元性を有する気体の雰囲気は更に窒化作用を有するも
のである。
【００３６】１２．本発明は、上記項９において、上記
還元性を有する気体の雰囲気はアンモニアを主要な構成
要素として含むものである。
【００３７】１３．本発明は、上記項９において、上記
メタル膜を除去して埋め込みメタル配線層を形成する工
程は、砥粒フリー化学機械研磨で行われるものである。
【００３８】１４．本発明は、上記項９において、上記
銅以外の成分の濃度は０．０２Ａｔ．％以下とするもの
である。
【００３９】１５．本発明は、上記項９において、上記
凹部内の側壁部において、上記導電性バリア膜の最も厚
い部分または最も薄い部分の膜厚は１０ｎｍ未満とする
ものである。
【００４０】１６．本発明は、上記項９において、上記
凹部内の側壁部において、上記導電性バリア膜の最も厚
い部分または最も薄い部分の膜厚は２ｎｍ以下とするも
のである。
【００４１】１７．本発明は、上記凹部を形成した後、
上記導電性バリア膜を堆積する工程に先立って、前記半
導体基板に対して、還元性を有する気体の雰囲気中でプ
ラズマ処理する工程を有するものである。
【００４２】１８．本発明は、半導体基板上に形成され
た絶縁膜に凹部を形成する工程、上記凹部内を含む絶縁
膜上に銅を主成分を有するメタル膜を導電性バリア膜を
介さずに堆積する工程、上記メタル膜を除去することに
より上記凹部内に導電性バリア膜を介さずに埋め込みメ
タル配線層を形成する工程を有し、上記半導体基板から
形成された半導体チップの完成時点の上記埋め込みメタ
ル配線層における銅以外の成分の濃度が０．８Ａｔ．％
以下であり、上記埋め込みメタル配線層を形成するため
に、銅を主成分とするメタル膜を形成した時点での前記
メタル膜の銅の純度を９９．９９９％以上とするもので
ある。
【００４３】１９．本発明は、半導体基板上の絶縁膜に
凹部を形成する工程、上記凹部を含む絶縁膜上に導電性
バリア膜を堆積する工程、上記凹部を含む導電性バリア
膜上に銅を主成分とするメタル膜を堆積する工程、上記
メタル膜および導電性バリア膜を除去することにより上
記凹部内に導電性バリア膜を介して埋め込みメタル配線
層を形成する工程、前記絶縁膜および埋め込みメタル配
線層上にキャップ絶縁膜を形成する工程とを有するダマ
シン配線形成工程を有し、上記半導体基板から形成され
た半導体チップの完成時点の上記埋め込みメタル配線層
における銅以外の成分の濃度を０．８Ａｔ．％以下と
し、上記埋め込みメタル配線層を形成するために、銅を
主成分とするメタル膜を形成した時点での前記メタル膜
の銅の純度を９９．９９９％以上とするものである。
【００４４】２０．本発明は、半導体基板上の絶縁膜に
埋め込み配線溝および接続孔を形成する工程、上記埋め
込み配線溝および接続孔を含む絶縁膜上に導電性バリア
膜を堆積する工程、上記埋め込み配線溝および接続孔を
含む導電性バリア膜上に銅を主成分とするメタル膜を堆
積する工程、上記メタル膜および導電性バリア膜を除去
することにより上記埋め込み配線溝および接続孔内に導
電性バリア膜を介して埋め込みメタル配線層を形成する
工程、上記絶縁膜および埋め込みメタル配線層上にキャ
ップ絶縁膜を形成する工程とを有するデュアルダマシン
配線形成工程を有し、上記半導体基板から形成された半
導体チップの完成時点の上記埋め込みメタル配線層にお
ける銅以外の成分の濃度を０．８Ａｔ．％以下とし、上
記埋め込みメタル配線層を形成するために、銅を主成分
とするメタル膜を形成した時点での前記メタル膜の銅の
純度を９９．９９９％以上とするものである。
【００４５】２１．本発明は、上記項２０において、上
記埋め込み配線溝および接続孔を形成した後、上記導電
性バリア膜を堆積する工程に先立って、上記半導体基板
に対して、還元性を有する気体の雰囲気中でプラズマ処
理する工程を有するものである。
【００４６】２２．本発明は、上記項２０において、上
記メタル膜を化学機械研磨法により除去して埋め込み配
線層を形成する工程の後、上記キャップ絶縁膜の形成工
程の前に、上記絶縁膜および埋め込み配線層の上面を、
還元性を有する気体の雰囲気中でプラズマ処理する工程
を有するものである。
【００４７】
【発明の実施の形態】本願発明の実施の形態を説明する
にあたり、本願における用語の基本的な意味を説明する
と次の通りである。
【００４８】１．ＴＤＤＢ（Time Dependence on Diele
ctric Breakdown）寿命とは、所定の温度（たとえば１
４０℃）の測定条件下で電極間に比較的高い電圧を加
え、電圧印加から絶縁破壊までの時間を印加電界に対し
てプロットしたグラフを作成し、このグラフから実際の
使用電界強度（たとえば０．２ＭＶ／ｃｍ）に外挿して
求めた時間（寿命）をいう。図８５は、本願のＴＤＤＢ
寿命測定に使用した試料を示し、（ａ）は平面図、
（ｂ）および（ｃ）は（ａ）におけるＢ−Ｂ’線断面お
よびＣ−Ｃ’線断面を各々示す。この試料は実際には半
導体ウエハのＴＥＧ（Test Equipment Group）領域に形
成できる。図示するように一対の櫛形配線Ｌを第２配線
層Ｍ２に形成し、最上層のパットＰ１，Ｐ２に各々接続
する。この櫛形配線Ｌ間に電界が印加され電流が測定さ
れる。パットＰ１，Ｐ２は測定端子である。櫛形配線Ｌ
の配線幅、配線間隔、配線厚さは何れも０．５μｍであ
る。また配線対向長は１．５８×１０5μｍとした。図
８６は、測定の概要を示した概念図である。試料は測定
ステージＳに保持され、パッドＰ１，Ｐ２間に電流電圧
測定器（Ｉ／Ｖ測定器）を接続する。試料ステージＳは
ヒータＨで加熱され試料温度が１４０℃に調整される。
図８７は電流電圧測定結果の一例である。試料温度１４
０℃、電界強度５ＭＶ／ｃｍの場合を例示した。ＴＤＤ
Ｂ寿命測定には定電圧ストレス法と低電流ストレス法と
があるが、本願では絶縁膜に印加される平均電界が一定
となる定電圧ストレス法を用いている。電圧印加の後、
時間の経過とともに電流密度は減少し、その後急激な電
流増加（絶縁破壊）が観測される。ここでは、リーク電
流密度が１μＡ／ｃｍ2に達した時間をＴＤＤＢ寿命
（５ＭＶ／ｃｍにおけるＴＤＤＢ寿命）とした。なお、
本願において、ＴＤＤＢ寿命とは、特に言及しない限り
０．２ＭＶ／ｃｍにおける破壊時間（寿命）をいうが、
広義には所定の電界強度に言及したうえで破壊までの時
間としてＴＤＤＢ寿命の語を用いる場合もある。また、
特に言及しない限り、ＴＤＤＢ寿命は、試料温度１４０
℃の場合をいう。なお、ＴＤＤＢ寿命は前記の櫛形配線
Ｌで測定した場合をいうが、実際の配線間の破壊寿命を
反映することはいうまでもない。
【００４９】２．プラズマ処理とは、プラズマ状態にあ
る環境に基板表面、あるいは、基板上に絶縁膜、金属膜
等の部材が形成されている時にはその部材表面を暴露
し、プラズマの化学的、機械的（ボンバードメント）作
用を表面に与えて処理することをいう。一般にプラズマ
は特定のガス（処理ガス）に置換した反応室内に必要に
応じて処理ガスを補充しつつ、高周波電界等の作用によ
りガスを電離させて生成するが、現実には完全に処理ガ
スで置換することはできない。よって、本願では、たと
えばアンモニアプラズマと称しても、完全なアンモニア
プラズマを意図するものではなく、そのプラズマ内に含
まれる不純物ガス（窒素、酸素、二酸化炭素、水蒸気
等）の存在を排除するものではない。同様に、言うまで
もないことであるが、プラズマ中に他の希釈ガスや添加
ガスを含むことを排除するものではない。
【００５０】還元性雰囲気のプラズマとは、還元作用、
すなわち、酸素を引き抜く作用を有するラジカル、イオ
ン、原子、分子等の反応種が支配的に存在するプラズマ
環境をいい、ラジカル、イオンには、原子あるいは分子
状のラジカルあるいはイオンが含まれる。また、環境内
には単一の反応種のみならず、複数種の反応種が含まれ
ていても良い。たとえば水素ラジカルとＮＨ２ラジカル
とが同時に存在する環境でもよい。
【００５１】３．本願でガスの濃度という場合には、質
量流量における流量比を言うものとする。すなわち、ガ
スＡとガスＢとの混合ガスにおいて、ガスＡの濃度が５
％という時には、ガスＡの質量流量をＦａ、ガスＢの質
量流量をＦｂとして、Ｆａ／（Ｆａ＋Ｆｂ）＝０．０５
のことをいう。
【００５２】４．化学機械研磨（ＣＭＰ）とは、一般に
被研磨面を相対的に軟らかい布様のシート材料などから
なる研磨パッドに接触させた状態で、スラリを供給しな
がら面方向に相対移動させて研磨を行うことをいい、本
願においてはその他、被研磨面を硬質の砥石面に対して
相対移動させることによって研磨を行うＣＭＬ(Chemica
l Mechanical Lapping)、その他の固定砥粒を使用する
もの、及び砥粒を使用しない砥粒フリーＣＭＰなども含
むものとする。
【００５３】砥粒フリー化学機械研磨は、一般に砥粒の
重量濃度が０．５％以下のスラリを用いた化学機械研磨
をいい、有砥粒化学機械研磨とは、砥粒の重量濃度が
０．５％よりも高濃度のスラリを用いた化学機械研磨を
いう。しかし、これらは相対的なものであり、第１ステ
ップの研磨が砥粒フリー化学機械研磨で、それに続く第
２ステップの研磨が有砥粒化学機械研磨である場合、第
１ステップの研磨濃度が第２ステップの研磨濃度よりも
１桁以上、望ましくは２桁以上小さい場合などには、こ
の第１ステップの研磨を砥粒フリー化学機械研磨という
場合もある。本明細書中において、砥粒フリー化学機械
研磨と言うときは、対象とする金属膜の単位平坦化プロ
セス全体を砥粒フリー化学機械研磨で行う場合の他、主
要プロセスを砥粒フリー化学機械研磨で行い、副次的な
プロセスを有砥粒化学機械研磨で行う場合も含むものと
する。
【００５４】５．研磨液（スラリ）とは、一般に化学エ
ッチング薬剤に研磨砥粒を混合した懸濁液をいい、本願
においては発明の性質上、研磨砥粒が混合されていない
ものを含むものとする。
【００５５】また、砥粒（スラリ粒子）とは、一般にス
ラリに含まれるアルミナ、シリカなどの粉末をいう。
【００５６】６．防食剤とは、金属の表面に耐食性、疎
水性あるいはその両方の性質を有する保護膜を形成する
ことによって、ＣＭＰによる研磨の進行を阻止または抑
制する薬剤をいい、一般にベンゾトリアゾール（ＢＴ
Ａ）などが使用される（詳しくは特開平８−６４５９４
号公報参照）。
【００５７】７．導電性バリア膜とは、一般に銅が層間
絶縁膜内や下層へ拡散するのを防止するために、埋め込
み配線の側面または底面に比較的薄く形成される拡散バ
リア性の導電膜であり、一般に、窒化チタン（Ｔｉ
Ｎ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等の
ような高融点金属またはその窒化物等が使用される。
【００５８】８．埋め込み配線または埋め込みメタル配
線とは、一般にシングルダマシン(single damascene)や
デュアルダマシン(dual damascene)などのように、絶縁
膜に形成された溝などの内部に導電膜を埋め込んだ後、
絶縁膜上の不要な導電膜を除去する配線形成技術によっ
てパターニングされた配線をいう。また、一般に、シン
グルダマシンとは、プラグメタルと、配線用メタルとの
２段階に分けて埋め込む、埋め込み配線プロセスを言
う。同様にデュアルダマシンとは、一般にプラグメタル
と、配線用メタルとを一度に埋め込む、埋め込み配線プ
ロセスを言う。一般に、銅埋め込み配線を多層構成で使
用されることが多い。
【００５９】９．選択的除去、選択的研磨、選択的エッ
チング、選択的化学機械研磨というときは、いずれも選
択比が５以上のものをいう。
【００６０】１０．選択比について、「ＡのＢに対す
る」（または「Ｂに対するＡの」）選択比がＸというと
きは、研磨レートを例にとった場合、Ｂに対する研磨レ
ートを基準にしてＡに対する研磨レートを計算したとき
にＸになることをいう。
【００６１】１１．本願において半導体集積回路装置と
いうときは、特に単結晶シリコン基板上に作られるもの
だけでなく、特にそうでない旨が明示された場合を除
き、ＳＯＩ(Silicon On Insulator)基板やＴＦＴ(Thin
Film Transistor)液晶製造用基板などといった他の基板
上に作られるものを含むものとする。また、ウエハとは
半導体集積回路装置の製造に用いる単結晶シリコン基板
（一般にほぼ円盤形）、ＳＯＳ基板、ガラス基板その他
の絶縁、半絶縁または半導体基板などやそれらを複合し
た基板をいう。
【００６２】１２．半導体集積回路ウエハ（半導体集積
回路基板）または半導体ウエハ（半導体基板）とは、半
導体集積回路の製造に用いるシリコンその他の半導体単
結晶基板（一般にほぼ平面円形状）、サファイア基板、
ガラス基板、その他の絶縁、反絶縁または半導体基板等
並びにそれらの複合的基板を言う。なお、基板表面の一
部または全部あるいはゲート電極の全部または一部を他
の半導体、例えばＳｉＧｅ等で形成しても良い。
【００６３】また、半導体集積回路チップ（半導体集積
回路基板）または半導体チップ（半導体基板）とは、ウ
エハ工程が完了した半導体ウエハを単位回路群に分割し
たものを言う。
【００６４】１３．シリコンナイトライド、窒化ケイ素
または窒化シリコン膜というときは、Ｓｉ3Ｎ4のみでは
なく、シリコンの窒化物で類似組成の絶縁膜を含むもの
とする。
【００６５】１４．キャップ膜は、埋め込み配線の情報
の電気的接続部以外に形成される絶縁性および拡散バリ
ア性の高い絶縁膜で、一般に層間絶縁膜の主要部とは別
の材料、例えば窒化シリコン膜で形成される。
【００６６】１５．ウエハプロセスとは、前工程とも呼
ばれ、鏡面研磨ウエハ（ミラーウエハ）の状態から出発
し、素子および配線形成工程を経て、表面保護膜を形成
し、最終的にプローブにより電気的試験を行える状態に
するまでの工程をいう。
【００６７】１６．導電性バリア膜の配線溝（凹部）ま
たは接続孔（凹部）内におけるカバレージは、サイドカ
バレージと、ボトムカバレージとを有している。図８８
は、絶縁膜６０の上面およびその絶縁膜６０に形成され
た配線溝６１内に、バリア膜６２をスパッタリング法で
堆積した状態を模式的に示している。バリア膜のデポ膜
厚という時は、一般的に絶縁膜６０の上面上のバリア膜
６２の膜厚Ｄ１を言う。サイドカバレージは、配線溝６
１内の側壁部（側面と底面との交差部における角部も含
む）におけるバリア膜６２の被覆性をいい、その部分で
の膜厚Ｄ２が最も膜厚が薄くなる。また、ボトムカバレ
ージは、配線溝６１内の底面におけるバリア膜６２の被
覆性をいい、その部分での膜厚Ｄ３は上記デポ膜厚の次
に厚くなる。例えば本発明者らの実験結果によれば、例
えばアスペクト比が１の配線溝内に、バリア膜を指向性
を特に考慮しない通常のスパッタリング法で堆積した場
合においては、バリア膜のデポ膜厚が１００ｎｍで、サ
イドカバレージが３０ｎｍ程度、ボトムカバレージが５
０ｎｍ程度であった。また、バリア膜をロングスロース
パッタリング法により堆積した場合においては、バリア
膜のデポ膜厚が１００ｎｍで、サイドカバレージが２０
ｎｍ程度、ボトムカバレージが９０ｎｍ程度であった。
【００６８】１７．ロングスロースパッタリング（Long
Throw Sputtering）法とは、ボトムカバレージ向上の
一方法であって、スパッタリング粒子の垂直成分だけを
基板に到達させるため、ターゲットと基板との間の距離
を離し、低圧で安定放電させるスパッタリング法を言
う。
【００６９】１８．コリメートスパッタリング法は、ア
スペクト比の大きな配線溝や接続孔等のような凹部に成
膜する際、底部まで充分な膜厚が得られるように、ター
ゲットと基板との間に格子状の板を挿入し、強制的に垂
直成分を高める機構を有するスパッタリング法を言う。
【００７０】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
【００７１】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
【００７２】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
【００７３】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
【００７４】また、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
【００７５】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳＦＥＴ（Metal Insulato
r Semiconductor Field Effect Transistor）を単にＭ
ＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。
【００７６】（実施の形態１）本実施の形態１において
は、例えば本発明をＣＭＯＳ（Complementary MOS）−
ＬＳＩ（Large Scale Integrated circuit）の製造方法
に適用した場合を図１〜図１９によって工程順に説明す
る。
【００７７】まず、図１に示すように、例えば１〜１０
Ωcm程度の比抵抗を有するｐ型の単結晶シリコンからな
る半導体基板（以下、基板という）１に深さ３５０ｎｍ
程度の素子分離溝２をフォトリソグラフィとドライエッ
チングを用いて形成した後、溝の内部を含む基板１上に
ＣＶＤ法で酸化シリコン膜３を堆積する。続いて溝の上
部の酸化シリコン膜３を化学機械研磨（ＣＭＰ）によっ
てその表面を平坦化する。これにより、溝型の素子分離
部２Ａ（トレンチアイソレーション）を形成する。その
後、基板１にｐ型不純物（ホウ素）およびｎ型不純物
（例えばリン）をイオン打ち込みすることによって、ｐ
型ウエル４およびｎ型ウエル５を形成した後、基板１を
スチーム酸化することによって、ｐ型ウエル４およびｎ
型ウエル５の表面に膜厚６ｎｍ程度のゲート絶縁膜６を
形成する。なお、ここでいうゲート絶縁膜６の膜厚と
は、二酸化シリコン換算膜厚であり、実際の膜厚と一致
しない場合もある。
【００７８】ゲート絶縁膜６は、酸化シリコン膜に代え
て酸窒化シリコン膜で構成しても良い。酸窒化シリコン
膜は、酸化シリコン膜に比べて膜中における界面準位の
発生を抑制したり、電子トラップを低減したりする効果
が高いので、ゲート絶縁膜６のホットキャリア耐性を向
上でき、絶縁耐性を向上させることができる。酸窒化シ
リコン膜を形成するには、例えば基板１をＮＯ、ＮＯ2
またはＮＨ3といった含窒素ガス雰囲気中で熱処理すれ
ば良い。また、ｐ型ウエル４およびｎ型ウエル５のそれ
ぞれの表面に酸化シリコンからなるゲート絶縁膜６を形
成した後、基板１を上記した含窒素ガス雰囲気中で熱処
理し、ゲート絶縁膜６と基板１との界面に窒素を偏析さ
せることによっても、上記と同様の効果を得ることがで
きる。
【００７９】また、ゲート絶縁膜６を、例えば窒化シリ
コン膜あるいは酸化シリコン膜と窒化シリコン膜との複
合絶縁膜で形成しても良い。酸化シリコンからなるゲー
ト絶縁膜６を二酸化シリコン換算膜厚で５ｎｍ未満、特
に３ｎｍ未満まで薄くすると、直接トンネル電流の発生
やストレス起因のホットキャリア等による絶縁耐圧の低
下が顕在化する。窒化シリコン膜は、酸化シリコン膜よ
りも誘電率が高いためにその二酸化シリコン換算膜厚は
実際の膜厚よりも薄くなる。すなわち、窒化シリコン膜
を有する場合には、物理的に厚くても、相対的に薄い二
酸化シリコン膜と同等の容量を得ることができる。従っ
て、ゲート絶縁膜６を単一の窒化シリコン膜あるいはそ
れと酸化シリコンとの複合膜で構成することにより、そ
の実効膜厚を、酸化シリコン膜で構成されたゲート絶縁
膜よりも厚くすることができるので、トンネル漏れ電流
の発生やホットキャリアによる絶縁耐圧の低下を改善す
ることができる。また、酸窒化シリコン膜は、酸化シリ
コン膜に比べて不純物が貫通し難いので、ゲート絶縁膜
６を酸窒化シリコン膜で構成することにより、ゲート電
極材料中の不純物が半導体基板側に拡散することに起因
するしきい値電圧の変動を抑制することができる。
【００８０】ここで、単一絶縁膜または複合絶縁膜の二
酸化シリコン換算膜厚（以下、単に換算膜厚ともいう）
ｄrとは、対象となる絶縁膜の比誘電率をεi、その膜厚
をｄi、二酸化シリコンの比誘電率をεsとしたときに、
次式で定義される膜厚である。
【００８１】
【数１】 例えば酸化シリコン（ＳｉＯ2）および窒化シリコン
（Ｓｉ3Ｎ4）の誘電率は、それぞれ４〜４．２および８
である。そこで、窒化シリコンの誘電率を酸化シリコン
の誘電率の２倍として計算すると、例えば膜厚６ｎｍの
窒化シリコン膜の二酸化シリコン換算膜厚は３ｎｍとな
る。すなわち、膜厚６ｎｍの窒化シリコン膜からなるゲ
ート絶縁膜と膜厚３ｎｍの酸化シリコン膜からなるゲー
ト絶縁膜とは容量が等しい。また、膜厚２ｎｍの酸化シ
リコン膜と膜厚２ｎｍの窒化シリコン膜（換算膜厚＝１
ｎｍ）との複合膜からなるゲート絶縁膜の容量は、膜厚
３ｎｍの単一酸化シリコン膜からなるゲート絶縁膜の容
量と同じである。
【００８２】次に、図２に示すように、ゲート絶縁膜６
の上部に、低抵抗多結晶シリコン膜、ＷＮ（窒化タング
ステン）膜およびＷ（タングステン）膜からなるゲート
電極７を形成する。多結晶シリコン膜はＣＶＤ法によ
り、ＷＮ膜およびＷ膜はスパッタ法により形成できる。
ゲート電極７は、これら堆積膜のパターニングにより形
成する。ゲート電極７は、低抵抗多結晶シリコン膜上に
Ｗシリサイド膜またはコバルト（Ｃｏ）シリサイド膜を
堆積した積層膜などを使って形成しても良い。また、ゲ
ート電極７の材料として多結晶または単結晶のシリコン
（Ｓｉ）とゲルマニウム（Ｇｅ）との合金を用いても良
い。このようなゲート電極７を形成した後、イオン打ち
込みすることによって、ｐ型ウエル４に低不純物濃度の
ｎ-型半導体領域１１を、ｎ型ウエル５に低不純物濃度
のｐ-型半導体領域１２を形成する。
【００８３】次に、図３に示すように、たとえば窒化シ
リコン膜をＣＶＤ法で堆積し、これを異方的にエッチン
グすることによって、ゲート電極７の側壁にサイドウォ
ールスペーサ１３を形成する。この後、イオン打ち込み
することによって、ｐ型ウエル４に高不純物濃度のｎ+
型半導体領域１４（ソース、ドレイン）を形成し、ｎ型
ウエル５に高不純物濃度のｐ+ 型半導体領域１５（ソー
ス、ドレイン）を形成する。なお、ｎ型不純物にはリン
またはヒ素を、ｐ型不純物にはボロンを例示できる。そ
の後、チタン、コバルト等の金属膜を堆積し、熱処理の
後に未反応の金属膜を除去するいわゆるサリサイド法を
用いて、ｎ+型半導体領域１４（ソース、ドレイン）の
表面およびｐ+型半導体領域１５（ソース、ドレイン）
の表面にシリサイド層９を形成する。ここまでの工程
で、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型
ＭＩＳＦＥＴＱｐが完成する。
【００８４】次に、図４に示すように、基板１上にＣＶ
Ｄ法で酸化シリコン膜１８を堆積し、続いてフォトレジ
スト膜をマスクにして酸化シリコン膜１８をドライエッ
チングすることにより、ｎ+型半導体領域１４（ソー
ス、ドレイン）の上部にコンタクトホール２０を形成
し、ｐ+型半導体領域１５（ソース、ドレイン）の上部
にコンタクトホール２１を形成する。またこのとき、ゲ
ート電極７の上部にもコンタクトホール２２を形成す
る。
【００８５】酸化シリコン膜１８は、ゲート電極７、７
の狭いスペースを埋め込むことのできるリフロー性の高
い膜、例えばＢＰＳＧ(Boron-doped Phospho Silicate
Glass)膜で構成する。また、スピン塗布法によって形成
されるＳＯＧ(Spin On Glass) 膜で構成してもよい。
【００８６】次に、コンタクトホール２０、２１、２２
の内部にプラグ２３を形成する。プラグ２３を形成する
には、例えばコンタクトホール２０、２１、２２の内部
を含む酸化シリコン膜１８の上部にＣＶＤ法でＴｉＮ膜
およびＷ膜を堆積した後、酸化シリコン膜１８の上部の
不要なＴｉＮ膜およびＷ膜を化学機械研磨（ＣＭＰ）法
またはエッチバック法によって除去し、コンタクトホー
ル２０、２１、２２の内部のみにこれらの膜を残す。
【００８７】次に、図５に示すように、酸化シリコン膜
１８の上部に第１層目の配線となるＷ配線２４〜３０を
形成する。Ｗ配線２４〜３０を形成するには、例えば酸
化シリコン膜１８の上部にスパッタリング法でＷ膜を堆
積した後、フォトレジスト膜をマスクにしてこのＷ膜を
ドライエッチングする。第１層目のＷ配線２４〜３０
は、コンタクトホール２０、２１、２２を通じてｎチャ
ネル型ＭＩＳＦＥＴＱｎのソース、ドレイン（ｎ+ 型半
導体領域）、ｐチャネル型ＭＩＳＦＥＴＱｐのソース、
ドレイン（ｐ+ 型半導体領域）あるいはゲート電極７と
電気的に接続される。
【００８８】次に、図６（ａ）、（ｂ）に示すように、
第１層目のＷ配線２４〜３０の上部に酸化シリコン膜３
１を堆積し、続いてフォトレジスト膜をマスクにしたド
ライエッチングで酸化シリコン膜３１にスルーホール３
２〜３６を形成した後、スルーホール３２〜３６の内部
にプラグ３７を形成する。なお、図６（ａ）は半導体基
板の主面の要部平面図、（ｂ）は（ａ）のＡ−Ａ線の断
面図である。
【００８９】酸化シリコン膜３１は、例えばオゾン（ま
たは酸素）とテトラエトキシシラン（ＴＥＯＳ）とをソ
ースガスに用いたプラズマＣＶＤ法で堆積する。また、
プラグ３７は、例えばＷ膜で構成し、前記コンタクトホ
ール２０、２１、２２の内部にプラグ２３を形成した方
法と同じ方法で形成する。
【００９０】次に、図７（ａ）、（ｂ）に示すように、
酸化シリコン膜３１の上部にプラズマＣＶＤ法で膜厚５
０ｎｍの薄い窒化シリコン膜３８を堆積し、続いて窒化
シリコン膜３８の上部にプラズマＣＶＤ法で膜厚４５０
ｎｍ程度の酸化シリコン膜３９を堆積する。その後、フ
ォトレジスト膜をマスクにしたドライエッチングでスル
ーホール３２〜３６の上部の酸化シリコン膜３９および
窒化シリコン膜３８を除去し、配線溝４０〜４４を形成
する。なお、図７（ａ）は半導体基板の主面の要部平面
図、（ｂ）は（ａ）のＡ−Ａ線の断面図である。
【００９１】配線溝４０〜４４を形成するには、まず窒
化シリコン膜３８をエッチングストッパにして酸化シリ
コン膜３９を選択的にエッチングし、その後、窒化シリ
コン膜３８をエッチングする。このように、配線溝４０
〜４４が形成される酸化シリコン膜３９の下層に薄い窒
化シリコン膜３８を形成しておき、この窒化シリコン膜
３８の表面でエッチングを一旦停止した後、窒化シリコ
ン膜３８をエッチングすることにより、配線溝４０〜４
４の掘り過ぎを生じることなく、その深さを精度良く制
御することができる。
【００９２】次に、上記配線溝４０〜４４の内部に以下
のような方法で第２層目の配線となる埋め込みＣｕ配線
を形成する。
【００９３】まず、図８に示すように、配線溝４０〜４
４の内部を含む酸化シリコン膜３９の上部にスパッタリ
ング法で、薄いＴｉＮ（窒化チタン）膜４５を堆積した
後、ＴｉＮ膜４５の上部に配線溝４０〜４４の深さより
も十分に厚い膜厚（例えば８００ｎｍ程度）のＣｕ膜４
６をスパッタリング法で堆積する。このＴｉＮ膜４５お
よびＣｕ膜４６スパッタリング法としては、通常のスパ
ッタリング法でも良いし、例えばロングスロースパッタ
リング法やコリメートスパッタリング法等のような指向
性の高いスパッタリング法でも良い。
【００９４】続いて、例えば４７５℃程度の非酸化性雰
囲気（例えば水素雰囲気）中で基板１を熱処理すること
によってＣｕ膜４６をリフローさせ、配線溝４０〜４４
の内部に隙間なくＣｕ膜４６を埋め込む。なお、ここで
は、スパッタリング法によるＣｕ膜４６と、その後のリ
フローによる埋め込みを説明したが、薄いＣｕ膜をスパ
ッタリング法により形成し、その後、Ｃｕ膜４６に相当
する高純度のＣｕ膜をメッキ法で形成しても良い。
【００９５】ＴｉＮ膜４５は、Ｃｕの拡散を防止する機
能を有している。また、ＴｉＮ膜４５は、Ｃｕ膜４６と
酸化シリコン膜３９との密着性を向上させる機能を有し
ている。さらに、ＴｉＮ膜４５は、上記Ｃｕ膜４６のリ
フロー時にＣｕ膜４６の濡れ性を向上させる機能を有し
ている。
【００９６】本実施の形態１においては、ＴｉＮ膜４５
の最も厚い部分の厚さが５０ｎｍの場合を例示するが、
本発明者らの検討結果によれば、このＴｉＮ膜４５をさ
らに薄く、または、無くすこともできることが判明し
た。これについては、後の実施の形態６以降において説
明する。
【００９７】このような機能を有する膜としては、Ｔｉ
Ｎに代えて、Ｃｕと殆ど反応しないＷＮ、ＴａＮ（窒化
タンタル）などの高融点金属窒化物を用いることが好ま
しい。また、そのＴｉＮに代えて、高融点金属窒化物に
Ｓｉ（シリコン）を添加した材料や、Ｃｕと反応し難い
Ｔａ、Ｔｉ、Ｗ、ＴｉＷ合金などの高融点金属を用いる
こともできる。
【００９８】次に、このようなＣｕ膜４６およびＴｉＮ
膜４５を上記ＣＭＰ法等によって研磨する。この研磨工
程に使用するＣＭＰ装置の全体構成の一例を図９に示
す。
【００９９】このＣＭＰ装置１００は、上記Ｃｕ膜４６
の研磨に用いる枚葉式のＣＭＰ装置であり、表面にＣｕ
膜４６が形成された基板１を複数枚収容するローダ１２
０、Ｃｕ膜４６を研磨、平坦化する研磨処理部１３０、
研磨が終了した基板１の表面に防蝕処理を施す防蝕処理
部１４０、防蝕処理が終了した基板１を後洗浄するまで
の間、その表面が乾燥しないように維持しておく浸漬処
理部１５０、防蝕処理が終了した基板１を後洗浄する後
洗浄処理部１６０および後洗浄が終了した基板１を複数
枚収容するアンローダ１７０を備えている。
【０１００】図１０に示すように、ＣＭＰ装置１００の
研磨処理部１３０は、上部が開口された筐体１０１を有
しており、この筐体１０１に取り付けられた回転軸１０
２の上端部には、モータ１０３によって回転駆動される
研磨盤（プラテン）１０４が取り付けられている。この
研磨盤１０４の表面には、多数の気孔を有する合成樹脂
を均一に貼り付けて形成した研磨パッド１０５が取り付
けられている。
【０１０１】また、この研磨処理部１３０は、基板１を
保持するためのウエハキャリア１０６を備えている。ウ
エハキャリア１０６を取り付けた駆動軸１０７は、ウエ
ハキャリア１０６と一体となってモータ（図示せず）に
より回転駆動され、かつ研磨盤１０４の上方で上下動さ
れるようになっている。
【０１０２】基板１は、ウエハキャリア１０６に設けら
れた真空吸着機構（図示せず）により、その主面すなわ
ち被研磨面を下向きとしてウエハキャリア１０６に保持
される。ウエハキャリア１０６の下端部には、基板１が
収容される凹部１０６ａが形成されており、この凹部１
０６ａ内に基板１を収容すると、その被研磨面がウエハ
キャリア１０６の下端面とほぼ同一か僅かに突出した状
態となる。
【０１０３】研磨盤１０４の上方には、研磨パッド１０
５の表面と基板１の被研磨面との間に研磨スラリ（Ｓ）
を供給するためのスラリ供給管１０８が設けられてお
り、その下端から供給される研磨スラリ（Ｓ）によって
基板１の被研磨面が化学的および機械的に研磨される。
研磨スラリ（Ｓ）としては、例えばアルミナなどの砥粒
と過酸化水素水または硝酸第二鉄水溶液などの酸化剤と
を主成分とし、これらを水に分散または溶解させたもの
が使用される。
【０１０４】また、この研磨処理部１３０は、研磨パッ
ド１０５の表面を整形（ドレッシング）するための工具
であるドレッサ１０９を備えている。このドレッサ１０
９は、研磨盤１０４の上方で上下動する駆動軸１１０の
下端部に取り付けられ、モータ（図示せず）により回転
駆動されるようになっている。
【０１０５】研磨が終了した基板１は、防蝕処理部１４
０において、その表面に防蝕処理が施される。防蝕処理
部１４０は、上記した研磨処理部１３０の構成と類似し
た構成になっており、ここでは、まず研磨盤（プラテ
ン）の表面に取り付けた研磨パッドに基板１の主面が押
し付けられて研磨スラリが機械的に除去された後、例え
ばベンゾトリアゾール（ＢＴＡ）などの防蝕剤を含んだ
薬液が基板１の主面に供給されることによって、基板１
の主面に形成されたＣｕ配線の表面部分に疎水性保護膜
が形成される。
【０１０６】研磨スラリの機械的洗浄（前洗浄）は、例
えば図１１に示すように、水平面内で回転させた基板１
の両面をＰＶＡ（ポリビニルアルコール）のような合成
樹脂の多孔質体からなる円筒状のブラシ１２１Ａ、１２
１Ｂで挟み、ブラシ１２１Ａ、１２１Ｂを基板１の面に
対して垂直な面内で回転しながら基板１の両面を同時に
洗浄する。また、前洗浄後の防蝕処理に際しては、必要
に応じて純水スクラブ洗浄、純水超音波洗浄、純水流水
洗浄または純水スピン洗浄などを防蝕処理に先行または
並行して行うことにより、研磨処理部１３０で基板１の
主面に付着した研磨スラリ中の酸化剤を十分に除去し、
酸化剤が実質的に作用しない条件下で疎水性の保護膜を
形成するようにする。
【０１０７】防蝕処理が終了した基板１は、その表面の
乾燥を防ぐために、浸漬処理部１５０に一時的に保管さ
れる。浸漬処理部１５０は、防蝕処理が終了した基板１
を後洗浄するまでの間、その表面が乾燥しないように維
持するためのもので、例えば純水をオーバーフローさせ
た浸漬槽（ストッカ）の中に所定枚数の基板１を浸漬さ
せて保管する構造になっている。このとき、Ｃｕ配線２
８〜３０の電気化学的腐蝕反応が実質的に進行しない程
度の低温に冷却した純水を浸漬槽に供給することによ
り、Ｃｕ配線２８〜３０の腐蝕をより一層確実に防止す
ることができる。
【０１０８】基板１の乾燥防止は、例えば純水シャワー
の供給など、少なくとも基板１の表面を湿潤状態に保持
することのできる方法であれば、上記した浸漬槽中での
保管以外の方法で行ってもよい。
【０１０９】後洗浄処理部１６０へ搬送された基板１
は、その表面の湿潤状態が保たれた状態で直ちに後洗浄
に付される。ここでは、酸化剤を中和するためにＮＨ４
ＯＨを含む洗浄液などの弱アルカリ薬液を供給しなが
ら、基板１の表面をスクラブ洗浄（またはブラシ洗浄）
した後、フッ酸水溶液を基板１の表面に供給してエッチ
ングによる異物粒子（パーティクル）の除去を行う。ま
た、上記のスクラブ洗浄に先行または並行して、基板１
の表面を純水スクラブ洗浄、純水超音波洗浄、純水流水
洗浄または純水スピン洗浄したり、基板１の裏面を純水
スクラブ洗浄したりしてもよい。
【０１１０】上記後洗浄処理が終了した基板１は、純水
リンスおよびスピンドライの後、乾燥した状態でアンロ
ーダ１７０に収容され、複数枚単位で一括して次工程へ
搬送される。
【０１１１】なお、図１２に示すように、防蝕処理が終
了した基板１の表面乾燥を防ぐための浸漬処理部（ウエ
ハ保管部）１５０を遮光構造にし、保管中の基板１の表
面に照明光などが照射されないようにすることができ
る。これにより、光起電力効果による短絡電流の発生を
防ぐようにできる。浸漬処理部１５０を遮光構造にする
には、具体的には浸漬槽（ストッカ）の周囲を遮光シー
トなどで被覆することによって、浸漬槽（ストッカ）の
内部の照度を少なくとも５００ルクス以下、好ましくは
３００ルクス以下、さらに好ましくは１００ルクス以下
にする。
【０１１２】また、図１３に示すように、研磨処理の直
後、すなわちその表面に残った研磨スラリ中の酸化剤に
よる電気化学的腐蝕反応が開始される前に直ちに乾燥処
理部に搬送され、研磨スラリ中の水分が強制乾燥によっ
て除去されてもよい。図１３に示すＣＭＰ装置２００
は、表面にＣｕ膜が形成された基板１を複数枚収容する
ローダ２２０、Ｃｕ膜を研磨、平坦化して配線を形成す
る研磨処理部２３０、研磨が終了した基板１の表面を乾
燥させる乾燥処理部２４０、基板１を後洗浄する後洗浄
処理部２５０および後洗浄が終了した基板１を複数枚収
容するアンローダ２６０を備えている。このＣＭＰ装置
２００を使ったＣｕ配線形成プロセスでは、研磨処理部
２３０において研磨処理に付された基板１は、研磨処理
の直後、すなわちその表面に残った研磨スラリ中の酸化
剤による電気化学的腐蝕反応が開始される前に直ちに乾
燥処理部２４０に搬送され、研磨スラリ中の水分が強制
乾燥によって除去される。その後、基板１は、乾燥状態
が維持されたまま後洗浄処理部２５０に搬送され、後洗
浄処理に付された後、純水リンスおよびスピンドライを
経てアンローダ２６０に収容される。この場合、研磨処
理の直後から後洗浄が開始されるまでの間、基板１の表
面が乾燥状態に保たれるために、電気化学的腐蝕反応の
開始が抑制され、これにより、Ｃｕ配線の腐蝕を有効に
防止することが可能となる。
【０１１３】このようなＣＭＰ法による研磨工程を経
て、酸化シリコン膜３９上のＣｕ膜４６およびＴｉＮ膜
４５を除去し、図１４に示すように、配線溝４０〜４４
内にＣｕ配線４６ａ〜４６ｅを形成する。
【０１１４】次に、Ｃｕ配線４６ａ〜４６ｅと酸化シリ
コン膜３９の表面にプラズマ処理を施す。図１５は、プ
ラズマ処理に用いる処理装置の一例を示した断面図
（ａ）および平面図（ｂ）である。なお、このプラズマ
処理については、本願発明者などによる特願平１１−２
２６８７６号に記載されている。
【０１１５】この処理装置には、ロードロック室３０１
に２つの処理室３０２ａ，３０２ｂとカセットインタフ
ェイス３０３が取り付けられている。ロードロック室３
０１内には基板１を搬送するロボット３０４を有する。
ロードロック室３０１と処理室３０２ａ，３０２ｂとの
間には、処理中にもロードロック室３０１内の高真空状
態が保てるようにゲートバルブ３０５を有する。
【０１１６】処理室３０２ａ，３０２ｂ内には基板１を
保持するサセプタ３０６、ガス流を整えるバッフル板３
０７、サセプタ３０６を支持する支持部材３０８、サセ
プタ３０６に対向して配置されるメッシュ状の電極３０
９、バッフル板３０７にほぼ対向して配置された絶縁板
３１０を有する。絶縁板３１０はサセプタ３０６と電極
３０９の間以外の不必要な領域での寄生放電を抑制する
作用がある。サセプタ３０６の裏面側には反射ユニット
３１１内に設置されたランプ３１２が配置され、ランプ
３１２を発した赤外線３１３が石英窓３１４を通過して
サセプタ３０６および基板１に照射される。これにより
基板１が加熱される。なお、基板１はサセプタ３０６上
にフェイスアップで設置される。
【０１１７】処理室３０２ａ，３０２ｂはその内部を高
真空に排気することが可能であり、処理ガスおよび高周
波電力がガスポート３１５から供給される。処理ガスは
メッシュ状の電極３０９を通過して基板１の近傍に供給
される。処理ガスは真空マニホールド３１６から排出さ
れ、処理ガスの供給流量および排気速度を制御すること
により圧力が制御される。高周波電力は電極３０９に印
加され、サセプタ３０６と電極３０９との間でプラズマ
を生成する。高周波電力はたとえば１３．５６ＭＨｚの
周波数を用いる。
【０１１８】処理室３０２ａでは、たとえば次に説明す
るアンモニアプラズマ処理が行われる。また、処理室３
０２ｂでは、後に説明するキャップ膜（窒化シリコン
膜）の堆積が行われる。処理室３０２ａと処理室３０２
ｂとはロードロック室３０１を介して接続されているた
め、アンモニアプラズマ処理の後に真空破壊することな
く基板１を処理室３０２ｂに搬送することができ、アン
モニアプラズマ処理とキャップ膜の形成を連続的に行う
ことができる。
【０１１９】次に、上記したプラズマ処理装置を用い
て、基板１にアンモニアプラズマ処理を施す。カセット
インタフェイス３０３から基板１がロボット３０４によ
りロードロック室３０１に搬入される。ロードロック室
３０１を十分な減圧状態になるまで真空排気し、ロボッ
ト３０４を用いて処理室３０２ａに基板１を搬送する。
処理室３０２ａのゲートバルブ３０５を閉じ、処理室３
０２ａ内が十分な真空度になるまで排気した後、処理室
３０２ａにアンモニアガスを導入し、圧力調整を行って
所定の圧力に維持する。その後、高周波電源から電極３
０９に電界を印加し、図１６に示すように、基板１の表
面をプラズマ処理する。所定時間の経過後高周波電界を
停止し、プラズマを停止する。その後、処理室３０２ａ
内を真空排気し、ゲートバルブ３０５を開いてロボット
３０４により基板１をロードロック室３０１に搬出す
る。なお、ロードロック室３０１は高真空状態に維持さ
れているため、基板１の表面が大気雰囲気に曝されるこ
とがない。
【０１２０】プラズマ処理条件は、たとえば、基板１の
サイズを８インチ（＝２０ｃｍ程度）とした場合、処理
圧力を５．０Ｔｏｒｒ（＝６．６６６１×１０2Ｐ
ａ）、ＲＦ電力を６００Ｗ、基板温度を４００℃、アン
モニア流量を２００ｓｃｃｍ、処理時間を１０秒とする
ことができる。電極間距離は６００ｍｉｌｓとした。な
お、プラズマ処理条件は、これら例示した条件に限られ
ないのはもちろんである。本発明者らの検討では、圧力
が高いほどプラズマダメージを低減でき、基板温度が高
いほどＴＤＤＢ寿命の基板内ばらつきの低減と長寿命化
がはかれる。また、基板温度が高く、ＲＦ電力が大き
く、処理時間が長いほどＣｕの表面にヒロックが発生し
やすい、という知見が得られている。これらの知見と装
置構成による条件のばらつきを考慮すると、処理圧力は
０．５〜６Ｔｏｒｒ（＝０．６６６６１×１０2〜７．
９９９３２×１０2Ｐａ）、ＲＦ電力は３００〜６００
Ｗ、基板温度は３５０〜４５０℃、アンモニア流量は２
０〜５００ｓｃｃｍ、処理時間は５〜１８０秒、電極間
距離は３００〜６００ｍｉｌｓの範囲で設定することが
できる。
【０１２１】このように、Ｃｕ配線４６ａ〜４６ｅと酸
化シリコン膜３９の表面にプラズマ処理を施すことによ
り、Ｃｕ配線４６ａ〜４６ｅおよび酸化シリコン膜３９
の表面のごく薄い領域に各々の下地材料の窒化膜を形成
することができる。これにより、次に説明するキャップ
膜（窒化シリコン膜）とＣｕ配線４６ａ〜４６ｅおよび
酸化シリコン膜３９との密着性が向上し、ＴＤＤＢ寿命
を著しく向上できる。この点は、本発明者らの実験結果
の解析とともに後に詳しく説明する。
【０１２２】次に、ロボット３０４を用いて基板１を処
理室３０２ｂに搬送する。処理室３０２ｂのゲートバル
ブ３０５を閉じ、処理室３０２ｂ内が十分な真空度にな
るまで排気した後、処理室３０２ｂにシラン（ＳｉＨ４
）、アンモニア、窒素の混合ガスを導入し、圧力調整
を行って所定の圧力に維持する。その後、高周波電源か
ら電極３０９に電界を印加してプラズマを発生し、図１
７に示すように、Ｃｕ配線４６ａ〜４６ｅおよび酸化シ
リコン膜３９の表面に窒化シリコン膜４７（キャップ
膜）を堆積する。所定時間の経過後高周波電界を停止し
プラズマを停止する。その後、処理室３０２ｂ内を真空
排気し、ゲートバルブ３０５を開いてロボット３０４に
より基板１をロードロック室３０１に搬出する。さら
に、ロボット３０４を用いてカセットインタフェイス３
０３に基板１を排出する。
【０１２３】窒化シリコン膜４７の膜厚は、たとえば５
０ｎｍとする。その後、第３層目の配線と第２層目の配
線（Ｃｕ配線４６ａ〜４６ｅ）とを接続するプラグを形
成するための酸化シリコン膜を形成し、前記したのと同
様の方法で、第３層目以降の埋め込みＣｕ配線が形成さ
れる。図１８は、上述したＣｕ配線４６ａ〜４６ｅの形
成プロセスの全体フロー図である。
【０１２４】図１９に第７層目の配線までを形成したＣ
ＭＯＳ−ＬＳＩの一例を示す。第１層目の配線（Ｍ１）
は、前記した通りタングステン膜からなる。第１層目の
配線の膜厚および配線ピッチ（隣接配線の中心から中心
までの距離）は、例えば０．４μｍ程度または０．２５
μｍ程度である。
【０１２５】また、第２層配線（Ｍ２）から第５層配線
（Ｍ５）までは、前記したＣｕ配線の形成方法で製造す
る。第２層配線（Ｍ２）および第３層配線（Ｍ３）のＴ
ｉＮ膜の厚さは、例えば０．０５μｍ程度、Ｃｕ膜の厚
さは、例えば０．３５μｍ程度、配線幅および配線ピッ
チは、例えば０．５μｍ程度または０．２５μｍ程度で
ある。第４層配線（Ｍ４）および第５層配線（Ｍ５）の
ＴｉＮ膜の厚さは、例えば０．０５μｍ程度、Ｃｕ膜の
厚さは、例えば０．９５μｍ程度、配線幅および配線ピ
ッチは、例えば１．０μｍ程度または０．２５μｍ程度
である。
【０１２６】また、第６層配線（Ｍ６）は、例えばタン
グステン膜、アルミニウム膜およびタングステン膜の３
層構成とされている。また、第７層配線（Ｍ７）は、例
えばアルミニウム膜からなる。第７層配線（Ｍ７）のパ
ッドには、バンプ電極が形成される、またはボンディン
グワイヤが接続されるが図示を省略している。なお、第
７層配線（Ｍ７）をアルミニウムとタングステンとの積
層膜で構成している理由の１つのとして、その積層膜
は、ダマシン配線構造を採用しない通常の半導体集積回
路装置の最上層に使用しており、バンプ電極やボンディ
ングワイヤとの接続上の信頼性を確保できることが経験
的に実証されているからである。
【０１２７】第１層配線Ｍ１と第２層配線Ｍ２とを接続
するスルーホールの直径は、例えば０．４５μｍ程度ま
たは０．２５μｍ程度である。第２層配線Ｍ２と第３層
配線Ｍ３とを接続するスルーホールの直径は、例えば
０．５μｍ程度または０．２５μｍ程度である。第３層
配線Ｍ３と第４層配線Ｍ４とを接続するスルーホールの
直径は、例えば０．５μｍ程度または０．２５μｍ程度
である。第４層配線Ｍ４と第５層配線Ｍ５とを接続する
スルーホールの直径は、例えば１．０μｍ程度または
０．２５μｍ程度である。第５層配線Ｍ５と第６層配線
Ｍ６とを接続するスルーホールの直径は、例えば０．５
μｍ程度または０．２５μｍ程度である。
【０１２８】本実施の形態によれば、ＴＤＤＢ寿命が大
幅に改善される。図２０は、本実施の形態の第２層配線
Ｍ２（Ｃｕ配線４６ａ〜４６ｅ）と同層に形成されたＴ
ＥＧサンプルのＴＤＤＢ寿命を示すグラフであり、本実
施の形態の場合のデータをラインＡに示す。比較のため
にアンモニアプラズマ処理をしない場合のＴＤＤＢ寿命
データ（ラインＲｅｆ）も同時に示す。図から明らかな
通り、本実施の形態では、比較データと比べて約６桁の
寿命向上が見られる。
【０１２９】図２１は、本実施の形態で適用した酸化シ
リコン膜３９をそれよりも緻密で強固な窒化シリコン膜
に置き換えた場合のデータ（ラインＢ）を示す。絶縁膜
を窒化シリコンに置き換えた場合であってもアンモニア
プラズマ処理を施さなければ絶縁膜を酸化シリコン膜と
した場合と何ら相違はない（ラインＲｅｆ）。一方、窒
化シリコン膜を絶縁膜に適用し、アンモニアプラズマ処
理を施せば、本実施の形態以上にＴＤＤＢ寿命が向上す
る。しかし、その向上の割合は大きくなく、アンモニア
プラズマ処理を行うことによる要因の方が支配的である
ことがわかる。これは、ＴＤＤＢ寿命を支配する要因は
絶縁膜のバルクよりは、その界面が支配的であることを
示している。
【０１３０】そこで、本発明者らは、アンモニアプラズ
マ処理によりＴＤＤＢ寿命が向上する機構を解析するた
めに銅と酸化シリコン膜の表面分析を行った。以下に解
析の結果を説明する。
【０１３１】図２２〜図２４は、Ｃｕ配線表面のＸＰＳ
（X-ray Photo-electron Spectroscopy ）分析の結果を
示したグラフである。各図の（ａ）、（ｃ）はＣｕ２ｐ
の分光結果を示し、（ｂ）、（ｄ）はＮ１ｓの分光結果
を示す。
【０１３２】図２２（ａ）、（ｂ）はアズデポ状態のＣ
ｕ膜表面を分析した結果である。Ｃｕ２ｐのピークが観
察され、Ｎ１ｓのピークはノイズレベルであることか
ら、アズデポ状態のＣｕ膜には窒素は存在しないことが
わかる。図２２（ｃ）、（ｄ）は、Ｃｕ膜にＣＭＰのみ
を施した直後のＣｕ配線表面を分析した結果である。Ｃ
ｕ２ｐのピークとともにＮ１ｓのピークが観察される。
前記した通りスラリにはＢＴＡが含まれるため、Ｃｕ表
面に残留したＢＴＡ内の窒素を観察しているものと推察
できる。図２３（ａ）、（ｂ）は、ＣＭＰ後に後洗浄ま
で行った状態のＣｕ配線表面を分析した結果である。Ｃ
ｕ２ｐピークに変化は見られないが、Ｎ１ｓピークが低
下している。洗浄によりＢＴＡが除去されたと考えられ
る。図２３（ｃ）、（ｄ）は、後洗浄後大気雰囲気に２
４時間放置した状態のＣｕ配線表面を分析した結果であ
る。Ｃｕ２ｐのピークとともにＣｕＯのピークが観察さ
れる。Ｎ１ｓピークには放置による変化は見られない。
放置によりＣｕ表面が酸化され、ＣｕＯが生成している
ことがわかる。
【０１３３】このように酸化されたＣｕ配線にアンモニ
アプラズマ処理を施した状態のＣｕ配線表面を分析した
結果が図２４（ａ）、（ｂ）である。ＣｕＯのピークは
ほぼ消失している。一方、Ｎ１ｓピークは強く生じてい
る。Ｃｕ表面が還元されて酸素が引き抜かれているとと
もに表面が窒化されていると考えられる。比較のため、
酸化されたＣｕ配線に３５０℃の水素熱処理を施した状
態のＣｕ配線表面を分析した。結果は図２４（ｃ）、
（ｄ）である。Ｃｕ２ｐピークについて、図２４（ｃ）
と図２４（ａ）とを比較すれば、よりアズデポ状態（図
２２（ａ））に近いことから、水素熱処理の方が還元性
は強いと考えられる。一方、Ｎ１ｓピークはほとんど観
察されないことから、水素熱処理ではＣｕ表面が還元さ
れるのみである。
【０１３４】以上の結果から、アンモニアプラズマ処理
によりＣｕ配線４６ａ〜４６ｅの表面は還元されるとと
もに窒化層が形成されてことがわかる。この窒化層は、
アンモニアプラズマ処理の後に窒化シリコン膜を堆積す
る際の原料ガスに含まれるシランと銅との反応を防止
し、銅のシリサイドの形成を抑制する働きを有すると考
えられる。シリサイド形成の防止は配線抵抗の増加を抑
制する効果がある。
【０１３５】図２５は、酸化シリコン膜表面のＸＰＳ分
析を行った結果を示すグラフであり、図２６および図２
７は、酸化シリコン膜の質量分析（ＴＤＳ−ＡＰＩＭ
Ｓ）を行った結果を示すグラフである。酸化シリコン膜
の分析においては、ＣＭＰ後に洗浄まで行った状態（プ
ロファイルＣ）、ＣＭＰ後洗浄後に水素プラズマ処理を
行った状態（プロファイルＤ）、ＣＭＰ後洗浄後にアン
モニアプラズマ処理を行った状態（プロファイルＥ）、
ＣＭＰ後洗浄後に窒素プラズマ処理を行った状態（プロ
ファイルＦ）について分析した。なお、プロファイルＣ
の１ｅＶ程度の高エネルギー方向へのずれはチャージア
ップの影響によるものである。
【０１３６】図２５（ａ）、（ｂ）はともにＳｉ２ｐス
ペクトルを観察したデータであり、（ａ）は１０ｎｍ程
度の深さを、（ｂ）は２ｎｍ程度の深さを分析したもの
である。図２５（ｃ）、（ｄ）、（ｅ）は各々Ｎ１ｓ、
Ｏ１ｓ、Ｃ１ｓスペクトルを観察したデータである。
【０１３７】図２５（ｂ）から、水素プラズマ処理（プ
ロファイルＤ）の低エネルギー側（１０２ｅＶ付近）に
ブロードなピークが見られる。これはＳｉ−Ｈ結合が存
在すると考えられ、水素プラズマ処理により酸化シリコ
ン膜表面にＳｉ−Ｈが形成されると推察される。
【０１３８】図２５（ａ）から、アンモニアプラズマ処
理（プロファイルＥ）と窒素プラズマ処理（プロファイ
ルＦ）の１０５ｅＶのピークが低エネルギー側に広がっ
た非対称なピークになっている。非対称部分のピーク
（１０３．５ｅＶ）はＳｉ−Ｏ−Ｎ結合と考えられる。
アンモニアプラズマ処理および窒素プラズマ処理により
酸化シリコン膜の表面が窒化されていると推察される。
また、図２５（ａ）と（ｂ）との比較から、窒化は表面
でより強くされていると考えられる。アンモニアプラズ
マ処理および窒素プラズマ処理による窒化は、図２５
（ｃ）でも確認できる。
【０１３９】図２５（ｅ）から、水素プラズマ処理（プ
ロファイルＤ）では炭素はほとんど検出されない。水素
プラズマ処理により表面の有機物が除去されていること
がわかる。また、ＣＭＰ後（プロファイルＣ）の２８９
ｅＶのピークはＣ−Ｏ結合と考えられる。ＣＭＰ後では
スラリが残留していると考える。
【０１４０】図２５（ｆ）は、ＳｉピークとＮピークと
からそれらの存在比を求め、Ｎ量を推定した値を示す。
アンモニアプラズマ処理と窒素プラズマ処理とではほぼ
同等の窒化がなされていると考える。
【０１４１】図２６（ａ）、（ｂ）、（ｃ）、（ｄ）は
各々質量数４１（Ａｒ−Ｈ）、質量数２７（Ｃ２ Ｈ３
）、質量数５７（Ｃ４ Ｈ９ ）、質量数５９（Ｃ３
Ｈ７ Ｏ）を測定したグラフである。また、図２７
（ａ）、（ｂ）、（ｃ）、（ｄ）は各々質量数２８（Ｓ
ｉ、Ｃ２ Ｈ４ ）、質量数４４（ＳｉＯ、Ｃ３ Ｈ
６）、質量数２９（ＳｉＨ、Ｃ２ Ｈ５ ）、質量数３
１（ＳｉＨ３ ）を測定したグラフである。
【０１４２】図２６（ａ）から、プラズマ処理による水
素の脱離量の相違はほとんどないが、水素プラズマ処理
（プロファイルＤ）の脱離温度が他の場合（５６０℃）
と比較して５２０℃と低いことがわかる。
【０１４３】図２６（ａ）、（ｂ）、（ｃ）から、各プ
ロセスとも有機物の離脱が見られる。一方、図２７
（ａ）〜（ｄ）から、有機物の離脱以外のピークの存在
が見られる。すなわち、３００〜４００℃のピークは各
々、Ｓｉ、ＳｉＯ、ＳｉＨ、ＳｉＨ３ と思われる。各
図を比較すると、水素、アンモニア、窒素の各プラズマ
処理で、ＳｉＯの離脱は見られるが、アンモニアプラズ
マ処理ではＳｉＨ、ＳｉＨ３ の離脱はほとんど観察さ
れない。すなわち、アンモニアプラズマ処理ではＳｉ−
Ｏ−Ｎが形成され、比較的低いエネルギーで容易に離脱
する。また、離脱に必要なエネルギーは窒素プラズマ処
理の場合が最も高く、水素プラズマ処理とアンモニアプ
ラズマ処理とではほぼ同じと言える。
【０１４４】これらの結果から、酸化シリコン膜表面の
ダングリングボンドの原因となるＳｉ−ＯＨやＳｉ−Ｏ
−は、アンモニアプラズマ処理により、弱い結合のＳｉ
−Ｏ−Ｎで終端されると考えられる。アンモニアプラズ
マ処理の後の窒化シリコン膜の成膜において、ごく表面
のＳｉ−Ｏ−Ｎが離脱し、バルクのＳｉ−Ｏ結合と窒化
シリコン膜のＳｉ−Ｎとが強固に結合し、連続的な界面
を形成する。これが界面の密着性を向上する機構と考え
られる。一方、アンモニアプラズマ処理を行わない場合
には、そもそもＳｉ−ＯＨ結合の多い酸化シリコン膜の
表面と窒化シリコン膜の原料ガスであるアンモニアとが
縮合反応し、ダングリングボンドの原因であるＳｉ−Ｏ
−結合が多数発生していると考えられる。酸化シリコン
膜と窒化シリコン膜との界面に多数のダングリングボン
ドが存在すれば、そこはリークパスを形成することとな
り配線間のリーク電流、ひいては絶縁破壊の原因となっ
ていると考えられる。
【０１４５】以上の分析結果から、アンモニアプラズマ
処理により、酸化されたＣｕ配線の表面は還元されてＣ
ｕ単元素に変換され、イオン化されたＣｕよりも電気的
に安定な状態になり、かつ、酸化シリコン膜／窒化シリ
コン膜界面は連続的な強固な膜になることから、リーク
電流が減少し、ＴＤＤＢ寿命も大幅に向上すると考えら
れる。
【０１４６】本発明者らはアンモニアプラズマ処理を行
った場合と、行わなかった場合について、配線層と窒化
シリコン膜（キャップ膜）との界面のＴＥＭ写真を撮影
した。その結果、アンモニアプラズマ処理を行った本実
施の形態の場合は、その界面に薄い被膜の存在が確認で
きた。その薄い被膜は、前記した窒化層であると考えら
れる。一方、アンモニアプラズマ処理を行わない場合
は、そのような被膜は確認できない。
【０１４７】また、本実施の形態では、Ｃｕ配線の抵抗
を低減できる。図２８は、各種の処理を行った場合の配
線抵抗の測定結果である。処理無し（プラズマ処理な
し）とアンモニアプラズマ処理をした場合とでは、他の
場合（水素プラズマ処理、水素アニール、窒素プラズマ
処理）と比較して有意に低い値となっている。図２９お
よび図３０は、これら各処理を施した場合のＣｕ配線と
キャップ膜（窒化シリコン膜）との界面を観察したＴＥ
Ｍ写真のトレース図面である。
【０１４８】処理無しとアンモニアプラズマ処理の場合
（図２９）では界面に特異ものは見られないが、水素ア
ニール、窒素プラズマ処理の場合（図３０）では界面に
銅のシリサイド（ＣｕＳｉ）層が形成されている。この
シリサイド層が抵抗増加の原因と思われる。このような
シリサイド層は、窒化シリコン膜の形成の際のシランガ
スとの反応で形成されるが、アンモニアプラズマ処理を
行っている場合にはＣｕ表面にごく薄い窒化膜が形成さ
れており、この窒化膜がシリサイド化のブロッキング層
として機能していると考えられる。一方、水素アニール
等、単に銅表面を還元するのみでは活性なＣｕ表面が露
出してシリコンとの反応が促進されるため、シリサイド
層が生成され易いと考えられる。また、水素プラズマ処
理（図３０（ｃ））の場合には、界面に何らかの生成物
が見られる。ただし、多くの場合にはそのような生成物
が形成されない場合もあり、水素プラズマ処理の場合に
はシリサイド化の程度は小さいと考えられる。
【０１４９】上記した分析結果から、ＴＤＤＢ寿命の劣
化機構として、以下のようなモデルが考えられることが
本発明者らの検討結果によって初めて見出された。図３
１（ａ）は、ＴＤＤＢ劣化のメカニズムの概略図を示
し、（ｂ）はそのエネルギーバンドを示している。すな
わち、本実施の形態のアンモニアプラズマ処理を施さな
い場合には、Ｃｕ配線の表面には、その後の表面プロセ
スに影響され、酸化銅（ＣｕＯ）が形成され、また、キ
ャップ膜（窒化シリコン膜４７）の形成の際に銅シリサ
イド（Ｃｕ化合物）が形成される。このような酸化銅あ
るいは銅シリサイドは、純粋な銅と比較してイオン化さ
れ易く、このようなイオン化された銅は配線間の電界に
よりドリフトされ、配線間の絶縁膜に拡散される。
【０１５０】また、銅配線を埋め込んで形成する絶縁膜
（酸化シリコン膜３９）とキャップ膜（窒化シリコン膜
４７）との界面は、本実施の形態のアンモニアプラズマ
処理を施さない場合には、ＣＭＰダメージ、有機物また
はダングリングボンドが多く形成され、不連続であり、
密着性にも乏しい。このようなダングリングボンドの存
在は銅イオンの拡散を助長する作用を有し、銅イオンは
界面に沿ってドリフトされ拡散する。すなわち、配線間
の前記界面にリークパスが形成される。リークパスを流
れるリーク電流は、長時間のリーク作用と電流による熱
ストレスも加わり、その後加速度的に電流値が増加して
絶縁破壊に至る（ＴＤＤＢ寿命の低下）。
【０１５１】これに対し、図３２（ａ），（ｂ）は、上
記アンモニアプラズマ処理を施した場合のＴＤＤＢ向上
のメカニズムの概略図およびそのエネルギーバンドを示
している。本実施の形態においては、Ｃｕ配線４６ａ〜
４６ｅの表面にアンモニアプラズマ処理を施すため、Ｃ
ｕ配線４６ａ〜４６ｅ表面の酸化層は還元されて消失
し、Ｃｕ配線４６ａ〜４６ｅの表面に薄い窒化層が形成
されるため窒化シリコン膜４７の形成の際に銅シリサイ
ドが形成されない。このため、リークおよび絶縁破壊の
原因となる銅イオンを支配的に供給する原因物質を生じ
なくすることができる。また、本実施の形態では、酸化
シリコン膜３９の表面にアンモニアプラズマ処理を施す
ため、窒化シリコン膜４７との接続を連続的にし、ダン
グリングボンドの密度を低減してリークパスの形成を抑
制できる。また、酸化シリコン膜３９の表面を清浄な状
態にできる。したがって、本実施の形態においては、Ｔ
ＤＤＢ寿命低下の原因となる銅イオンの発生を抑制し、
かつ、銅の拡散を抑制できるような酸化シリコン膜３９
と窒化シリコン膜４７との接合界面を形成できる。これ
によりＴＤＤＢ寿命を向上できるのである。
【０１５２】また、前記した解析から、水素プラズマ処
理でもＴＤＤＢ寿命を向上できると考えられる。すなわ
ち、水素プラズマ処理により、Ｃｕ表面は還元され、Ｓ
ｉ−Ｏ−等のダングリングボンドや、その原因となるＳ
ｉ−ＯＨがＳｉ−Ｈで終端される。そして、窒化シリコ
ン膜の形成の際に、結合の弱い表面のＳｉ−Ｈが離脱
し、Ｓｉ−Ｎで置換される。これにより連続的な酸化シ
リコン膜と窒化シリコン膜の界面が形成される。ただし
配線抵抗は前記の通り増加する。
【０１５３】図３３は、水素プラズマ処理を行った場合
のＴＤＤＢ寿命のデータを示したグラフである。参考に
ラインＲｅｆ（処理無し）とラインＡ（アンモニアプラ
ズマ処理）を示した。水素プラズマ処理（ラインＣ）で
は、ＴＤＤＢ寿命が格段に向上することがわかる。水素
プラズマ処理の場合にはプラズマダメージが軽減される
ことが期待されるので、キャップ膜として窒化シリコン
膜にかわる他の材料であってＣｕとの反応生成物を生じ
ないような材料が適用できるときにはきわめて有効であ
る。なお、窒素プラズマ処理（ラインＤ）ではＴＤＤＢ
寿命がかえって低下する。図２６，２７からもわかるよ
うに、窒素プラズマ処理によってかえって有機物の付着
が増加していることに起因すると思われる。
【０１５４】本実施の形態では、さらに、Ｃｕ配線４６
ａ〜４６ｅおよび酸化シリコン膜３９とキャップ膜４７
との接着性が向上しているため、界面の剥離強度が増
し、マージンが大きくなるという効果もある。
【０１５５】なお、アンモニア、水素の単一ガスに限ら
れず、窒素、アルゴン、ヘリウム等の不活性ガスとの混
合ガスプラズマで処理しても良い。すなわち、アンモニ
アと水素、窒素、アルゴンまたはヘリウムとの混合ガ
ス、あるいは、水素とアンモニア、窒素、アルゴンまた
はヘリウムとの混合ガスでも良い。さらに、これらのガ
スから選択された３元系、４元系等多元系の混合ガスで
あっても良い。このとき、水素、アンモニア、あるいは
水素とアンモニアとの和は、総流量（質量流量）に対し
て５％以上混合されていることが必要である。
【０１５６】（実施の形態２）本発明の他の実施の形態
であるＣＭＯＳ−ＬＳＩの製造方法を図３４〜図４３を
用いて工程順に説明する。
【０１５７】本実施の形態の製造方法は、実施の形態１
における図１〜図８までの工程については同様である。
すなわち、Ｃｕ膜の堆積工程までは同じである。そこ
で、以下、ＣＭＰ工程以降の工程を説明する。
【０１５８】図３４は、埋め込みＣｕ配線の形成に用い
るＣＭＰ装置の全体構成の一例を示す概略図である。
【０１５９】図示のように、ＣＭＰ装置４００は、研磨
処理部４０１とその後段に設けられた後洗浄部４０２と
によって構成されている。研磨処理部４０１には、ウエ
ハ（基板）１の研磨処理を行う２台の定盤（第１定盤４
０３Ａ、第２定盤４０３Ｂ）、研磨処理が終わった基板
１を予備洗浄し、その表面に防食処理を施すクリーン・
ステーション４０４、基板１をローダ４０６、第１定盤
４０３Ａ、第２定盤４０３Ｂ、クリーン・ステーション
４０４、アンローダ４０７間に移動させる回転アーム４
０５などが設置されている。
【０１６０】研磨処理部４０１の後段には予備洗浄が終
わった基板１の表面をスクラブ洗浄する後洗浄部４０２
が設けられている。後洗浄部４０２には、ローダ４０
８、第１洗浄部４０９Ａ、第２洗浄部４０９Ｂ、スピン
ドライヤ４１０、アンローダ４１１などが設置されてい
る。また、後洗浄部４０２は、洗浄中の基板１の表面に
光が照射するのを防ぐために、全体が遮光壁４３０で囲
まれ、内部が１８０ルックス、好ましくは１００ルック
ス以下の暗室状態となっている。これは、表面に研磨液
が付着した基板１に湿潤状態で光が照射されると、シリ
コンの光起電力によってｐｎ接合に短絡電流が流れ、ｐ
ｎ接合のｐ側（＋側）に接続されたＣｕ配線の表面から
Ｃｕイオンが解離して配線腐食を引き起こすからであ
る。
【０１６１】図３５に示すように、第１定盤４０３Ａ
は、その下部に設けられた駆動機構４１２によって水平
面内で回転駆動する。また、第１定盤４０３Ａの上面に
は多数の気孔を有するポリウレタンなどの合成樹脂を均
一に貼り付けて形成した研磨パッド４１３が取り付けら
れている。第１定盤４０３Ａの上方には、駆動機構４１
４によって上下動および水平面内で回転駆動するウエハ
キャリア４１５が設置されている。基板１は、このウエ
ハキャリア４１５の下端部に設けられたウエハチャック
４１６およびリテーナリング４１７によって、その主面
（被研磨面）を下向きにして保持され、所定の荷重で研
磨パッド４１３に押し付けられる。研磨パッド４１３の
表面と基板１の被研磨面との間にはスラリ供給管４１８
を通じてスラリ（研磨液）Ｓが供給され、基板１の被研
磨面が化学的および機械的に研磨される。また、第１定
盤４０３Ａの上方には、駆動機構４１９によって上下動
および水平面内で回転駆動するドレッサ４２０が設置さ
れている。ドレッサ４２０の下端部にはダイヤモンド粒
子を電着した基材が取り付けられており、研磨パッド４
１３の表面は、研磨砥粒による目詰まりを防ぐために、
この基材によって定期的に切削される。なお、第２定盤
４０３Ｂは、２本のスラリ供給管４１８ａ、４１８ｂが
設けられている点を除き、第１定盤４０３Ａとほぼ同様
の構成になっている。
【０１６２】上記ＣＭＰ装置４００を使ってＣｕ配線を
形成するには、ローダ４０６に収容された基板１を回転
アーム４０５を使って研磨処理部４０１に搬入し、まず
図３６に示すように、第１定盤４０３Ａの上において、
砥粒を含まないスラリを使用した化学機械研磨（砥粒フ
リー化学機械研磨）（第１ステップのＣＭＰ）を行い、
前記配線溝４０〜４４の外部のＣｕ膜４６を除去する
（図３７）。
【０１６３】ここで砥粒フリー化学機械研磨とは、アル
ミナ、シリカなどの粉末からなる砥粒の含有量が０．５
重量％以下の研磨液（スラリ）を使用した化学機械研磨
を意味し、研磨液としては、特に砥粒の含有量が０．１
重量％以下のものが好ましく、０．０５重量％以下ある
いは０．０１重量％以下のものはさらに好ましい。
【０１６４】また、研磨液としては、Ｃｕの腐食域に属
するようにそのｐＨが調整されたものが使用され、さら
にＴｉＮ膜４５（バリア層）に対するＣｕ膜４６の研磨
選択比が少なくとも５以上となるようにその組成が調整
されたものが使用される。このような研磨液として、酸
化剤と有機酸とを含んだスラリを例示することができ
る。酸化剤としては、過酸化水素、水酸化アンモニウ
ム、硝酸アンモニウム、塩化アンモニウムなどを例示す
ることができ、有機酸としては、クエン酸、マロン酸、
フマル酸、リンゴ酸、アジピン酸、安息香酸、フタル
酸、酒石酸、乳酸、コハク酸などを例示することができ
る。これらのうち、過酸化水素は金属成分を含まず、か
つ強酸ではないため、研磨液に用いて好適な酸化剤であ
る。また、クエン酸は食品添加物としても一般に使用さ
れており、毒性が低く、廃液としての害も低く、臭いも
なく、水への溶解度も高いため、研磨液に用いて好適な
有機酸である。本実施の形態では、例えば純水に５体積
％の過酸化水素と０．０３重量％のクエン酸とを加え、
砥粒の含有量を０．０１重量％未満にした研磨液を使用
する。
【０１６５】上記研磨液で化学機械研磨を行うと、まず
Ｃｕ表面が酸化剤によって酸化され、表面に薄い酸化層
が形成される。次に酸化物を水溶性化する物質が供給さ
れると上記酸化層が水溶液となって溶出し、上記酸化層
の厚さか減る。酸化層が薄くなった部分は再度酸化性物
質に晒されて酸化層の厚さが増し、この反応を繰り返し
て化学機械研磨が進行する。なお、このような砥粒フリ
ーの研磨液を使用した化学機械研磨については、本願発
明者などによる日本特願平９−２９９９３７号および特
願平１０−３１７２３３号に詳しく記載されている。
【０１６６】研磨の条件は、一例として荷重＝２５０ｇ
/cm2、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッド
は、米国ロデール(Rodel) 社の硬質パッド（ＩＣ１４０
０）を使用する。研磨の終点は、Ｃｕ膜４６が除去され
て下地のＴｉＮ膜４５が露出した時点とし、終点の検出
は、研磨対象がＣｕ膜４６からＴｉＮ膜４５になったと
きに変化する定盤またはウエハキャリアの回転トルク信
号強度を検出することによって行う。また、研磨パッド
の一部に穴を開け、ウエハ表面からの光反射スペクトル
変化に基づいて終点を検出したり、スラリの光学的スペ
クトル変化に基づいて終点を検出したりしてもよい。
【０１６７】図３７に示すように、上記の砥粒フリー化
学機械研磨を行うことにより、配線溝４０〜４４の外部
のＣｕ膜４６は殆ど除去されて下層のＴｉＮ膜４５が露
出するが、図３８（ａ），（ｂ）に拡大して示すよう
に、下地段差に起因して生じたＴｉＮ膜４５の窪み（矢
印で示す）などには、この研磨では除去しきれなかった
Ｃｕ膜４６が残存する。
【０１６８】次に、配線溝４０〜４４の外部のＴｉＮ膜
４５とその上面に局所的に残ったＣｕ膜４６とを除去す
るために、基板１を、上記図３４〜図３６に示した第１
定盤４０３Ａから第２定盤４０３Ｂに移し、砥粒を含む
研磨液（スラリ）を使用した化学機械研磨（有砥粒化学
機械研磨）（第２ステップのＣＭＰ）を行う。ここで有
砥粒化学機械研磨とは、アルミナ、シリカなどの粉末か
らなる砥粒の含有量が０．５重量％よりも多いの研磨液
を使用した化学機械研磨を意味する。本実施の形態で
は、研磨液として純水に５体積％の過酸化水素、０．０
３重量％のクエン酸および０．５重量％の砥粒を混合し
たものを使用するが、これに限定されるものではない。
この研磨液は、前記のスラリ供給管４１８ａを通じて第
２定盤４０３Ｂの研磨パッド４１３に供給される。
【０１６９】また、この有砥粒化学機械研磨において
は、ＴｉＮ膜４５の上面に局所的に残ったＣｕ膜４６の
除去に引き続いて、配線溝４０〜４４の外部のＴｉＮ膜
４５を除去する。そこで、ＴｉＮ膜４５（バリア層）に
対するＣｕ膜４６の研磨選択比が前記砥粒フリー化学機
械研磨のそれよりも低い条件、例えば選択比３以下の条
件で研磨を行い、配線溝４０〜４４の内部のＣｕ膜４６
の表面が研磨されるのを抑制する。
【０１７０】研磨の条件は、一例として荷重＝１２０ｇ
/cm2、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッド
は、ロデール社のＩＣ１４００を使用する。研磨量はＴ
ｉＮ膜４５の膜厚相当分とし、研磨の終点は、ＴｉＮ膜
４５の膜厚および研磨速度から算出した時間によって制
御する。
【０１７１】図３９に示すように、上記の有砥粒化学機
械研磨を行うことにより、配線溝４０〜４４の外部のＴ
ｉＮ膜４５は殆ど除去されて下層の酸化シリコン膜３９
が露出するが、図４０（ａ）、（ｂ）に拡大して示すよ
うに、下地段差に起因して生じた酸化シリコン膜３９の
窪み（矢印で示す）などには、上記の研磨で除去しきれ
なかったＴｉＮ膜４５が残存する。
【０１７２】次に、配線溝４０〜４４の内部のＣｕ膜４
６の研磨を可能な限り抑制しつつ、配線溝４０〜４４の
外部の酸化シリコン膜３９上に局所的に残ったＴｉＮ膜
４５（バリア層）を除去するための選択的化学機械研磨
（第３ステップのＣＭＰ）を行う。この選択的化学機械
研磨は、Ｃｕ膜４６に対するＴｉＮ膜４５の研磨選択比
が少なくとも５以上となる条件で行う。また、この化学
機械研磨は、Ｃｕ膜４６の研磨速度に対する酸化シリコ
ン膜３９の研磨速度の比が１よりも大きくなる条件で行
う。
【０１７３】上記選択的化学機械研磨を行うには、一般
に前記有砥粒化学機械研磨で使用したような０．５重量
％よりも多いの砥粒を含有する研磨液に防食剤を添加し
たものを使用する。防食剤とは、Ｃｕ膜４６の表面に耐
食性の保護膜を形成することによって研磨の進行を阻止
または抑制する薬剤をいい、ベンゾトリアゾール（ＢＴ
Ａ）、ＢＴＡカルボン酸などのＢＴＡ誘導体、ドデシル
メルカプタン、トリアゾール、トリルトリアゾールなど
が使用されるが、特にＢＴＡを使用した場合に安定な保
護膜を形成することができる。
【０１７４】防食剤としてＢＴＡを使用する場合、その
濃度はスラリの種類にもよるが、通常は０．００１〜１
重量％、より好ましくは０．０１〜１重量％、さらに好
ましくは０．１〜１重量％（３段階）の添加で十分な効
果が得られる。本実施の形態では、研磨液として前記第
２ステップの有砥粒化学機械研磨で使用した研磨液に防
食剤として０．１重量％のＢＴＡを混合したものを使用
するが、これに限定されるものではない。また、防食剤
の添加による研磨速度の低下を避けるために、ポリアク
リル酸、ポリメタクリル酸、これらのアンモニウム塩ま
たはエチレンジアミン四酢酸（ＥＤＴＡ）などを必要に
応じて添加してもよい。なお、このような防食剤を含む
スラリを使用した化学機械研磨については、本願発明者
などによる特願平１０−２０９８５７号、特願平９−２
９９９３７号および特願平１０−３１７２３３号に詳し
く記載されている。
【０１７５】この選択的化学機械研磨（第３ステップの
ＣＭＰ）は、前記の有砥粒化学機械研磨（第２ステップ
のＣＭＰ）が終了した後、引き続いて図３４〜図３６に
示したＣＭＰ装置の第２定盤４０３Ｂの上で行われる。
防食剤を添加した研磨液は、前記のスラリ供給管４１８
ｂを通じて研磨パッド４１３の表面に供給される。研磨
の条件は、一例として荷重＝１２０ｇ/cm2、ウエハキャ
リア回転数＝３０rpm、定盤回転数＝２５rpm 、スラリ
流量＝１９０cc/minとする。
【０１７６】図４１および図４２（ａ）、（ｂ）に示す
ように、上記の選択的化学機械研磨を行うことにより、
配線溝４０〜４４の外部のＴｉＮ膜４５がすべて除去さ
れ、配線溝４０〜４４の内部に埋め込みＣｕ配線４６ａ
〜４６ｅが形成される。
【０１７７】埋め込みＣｕ配線４６ａ〜４６ｅの形成が
完了した上記基板１の表面には、砥粒などのパーティク
ルやＣｕ酸化物などの金属粒子を含んだスラリ残渣が付
着している。そこで、このスラリ残渣を除去するため
に、まず、前記図３４に示すクリーン・ステーション４
０４においてＢＴＡを含む純水で基板１を洗浄する。こ
のとき、洗浄液に８００ｋＨｚ以上の高周波振動を加え
て基板１の表面からスラリ残渣を遊離させるメガソニッ
ク洗浄を併用してもよい。次に、表面の乾燥を防ぐため
に基板１を湿潤状態に保持した状態で研磨処理部４０１
から後洗浄部４０２に搬送し、第１洗浄部４０９Ａにお
いて０．１重量％のＮＨ４ ＯＨを含む洗浄液を用いた
スクラブ洗浄を行い、続いて第２洗浄部４０９Ｂにおい
て純水を用いたスクラブ洗浄を行う。前記のように、後
洗浄部４０２は、洗浄中の基板１の表面に光が照射する
ことに起因してＣｕ配線４６ａ〜４６ｅに腐食が発生す
るのを防ぐため、全体が遮光壁４３０で覆われている。
【０１７８】上記スクラブ洗浄（後洗浄）が完了した基
板１は、スピンドライヤ４１０で乾燥された後、次工程
へ搬送される。その後の工程は実施の形態１と同様であ
る。図４３は、上述したＣｕ配線４６ａ〜４６ｅの形成
プロセスの全体フロー図である。
【０１７９】本実施の形態によれば、実施の形態１の場
合よりさらにＴＤＤＢ寿命を向上できる。図４４は本実
施の形態の場合のＴＤＤＢ寿命を示したグラフである。
本実施の形態の場合のデータはラインＥで示している。
参考のため、処理無し（ラインＲｅｆ）と有砥粒の化学
機械研磨の場合（実施の形態１）のデータ（ラインＡ）
を同時に示している。なお、アンモニアプラズマ処理を
行わず、砥粒フリーの化学機械研磨のみを行っただけで
もラインＦに示すようにＴＤＤＢ特性が改善する。この
ように砥粒フリーの場合にＴＤＤＢ寿命が向上するのは
酸化シリコン膜に与えるダメージを低減できるためと考
えられる。有砥粒の場合、スラリには２〜３μｍの粒径
（２次粒径）の砥粒（アルミナ等）が含まれる。この砥
粒によりマイクロスクラッチが生じ、酸化シリコン膜３
９の表面にダメージを与える。しかし、砥粒フリーの場
合にはスラリに砥粒が含まれず、あるいは含まれていて
もごく少数であるため、ダメージを大幅に軽減できる。
このため、ＴＤＤＢ特性が改善されたものと考えられ
る。
【０１８０】なお、次の実施の形態で説明する酸処理
（ＨＦ処理）を組み合わせると、さらにＴＤＤＢ特性が
改善する（ラインＧ）。酸処理は、ＣＭＰ後洗浄後、さ
らに酸性水溶液（たとえばＨＦ水溶液）で基板１を処理
し、その後アンモニアプラズマ処理を行うものである。
酸処理により表面のダメージ層が除去されて界面の密着
性が向上しＴＤＤＢ寿命が改善したものと考えられる。
【０１８１】（実施の形態３）図４５は、本実施の形態
３のＣｕ配線４６ａ〜４６ｅの形成プロセスの全体フロ
ー図である。同図に示すように、ＨＦまたはクエン酸に
よる洗浄工程を挿入した以外は実施の形態１と同様であ
る。
【０１８２】ＨＦ洗浄は、たとえばブラシスクラブ洗浄
を用い、ＨＦ濃度を０．５％、洗浄時間を２０秒の条件
が選択できる。
【０１８３】あるいはＨＦ洗浄に代えてクエン酸洗浄を
用いても良い。クエン酸洗浄は、たとえばブラシスクラ
ブ洗浄を用い、クエン酸濃度を５％、洗浄時間を４５秒
の条件が選択できる。
【０１８４】このようにＨＦまたはクエン酸洗浄を用い
ることにより、ＣＭＰ等で生じた表面のダメージ層を除
去することができる。これによりＴＤＤＢ寿命を向上で
きる。図４６は、本実施の形態の場合のＴＤＤＢ寿命を
示したグラフである。本実施の形態の場合のクエン酸を
適用したデータはラインＨ、ＨＦ洗浄を適用したデータ
はラインＩで示している。参考のため、処理無し（ライ
ンＲｅｆ）と実施の形態１のデータ（ラインＡ）を同時
に示している。なお、アンモニアプラズマ処理を行わ
ず、ＨＦ洗浄のみを行っただけでもラインＪに示すよう
にＴＤＤＢ特性が改善する。これは、ダメージ層の除去
により界面の特性を向上できたためと思われる。
【０１８５】（実施の形態４）図４７〜図４９は、本発
明の実施の形態４である半導体集積回路装置の製造方法
を示した平面図および断面図である。図４７〜図４９に
おいては配線部のみ示している。
【０１８６】図４７に示すように、絶縁膜５０１上に配
線形成用の絶縁膜５０２を形成し、この絶縁膜５０２に
埋め込んで銅配線５０３を形成する。銅配線５０３の形
成方法は実施の形態１〜３と同様である。
【０１８７】さらに、窒化シリコン膜５０４、低誘電率
の酸化シリコン膜５０５およびＴＥＯＳを原料ガスに用
いてプラズマＣＶＤ法により形成した酸化シリコン膜
（ＴＥＯＳ酸化膜）５０６を形成する。
【０１８８】低誘電率の酸化シリコン膜５０５は、例え
ば水素シルセスキオキサン(Hydrogen Silsesquioxane)
を原料とする無機系ＳＯＧ膜、テトラアルコキシシラン
(tetra alkoxy silane) ＋アルキルアルコキシシラン(a
lkyl alkoxy silane) を原料とする有機系ＳＯＧ膜とい
った塗布型絶縁膜や、プラズマＣＶＤ法で成膜するフロ
ロカーボンポリマー膜など、比誘電率（ε）が３．０以
下の酸化シリコン系絶縁膜によって構成する。このよう
な低誘電率の酸化シリコン膜を用いることによって配線
間寄生容量を低減し、配線遅延の問題を回避できる。
【０１８９】次に、図４８（ａ）に示すようなパターン
で、図４８（ｂ）に示すように、接続孔５０７を開口す
る。接続孔５０７の開口にはフォトリソグラフィとエッ
チングを用いる。ところで、低誘電率の酸化シリコン膜
５０５は、表面が粗な膜構造を有し、Ｓｉ−ＯＨ結合を
多く有する。このためその上層に形成する膜の膜質や界
面状態が良くないことは経験的に判明している。また、
次工程で説明するバリア膜（窒化チタン）をそのまま未
処理で成膜するとＴＤＤＢ特性が良くないことも経験的
に判明している。そこで、次に、実施の形態１で説明し
たアンモニアプラズマ処理を接続孔５０７内部の酸化シ
リコン膜５０５露出部に施す。これにより、表面のＳｉ
−ＯＨ結合が改質されて、実施の形態１で説明したよう
にＳｉ−Ｏ−Ｎ結合に転換される。
【０１９０】次に、図４９に示すように、接続孔５０７
内に窒化チタンおよびタングステンからなるプラグ５０
８を形成する。この窒化チタンの堆積の際、実施の形態
１と同様にＳｉ−Ｏ−Ｎ結合が離脱し、窒化チタンと低
誘電率の酸化シリコン膜５０５との界面が改善され接着
性が向上する。
【０１９１】なお、このような接続孔内のプラズマ処理
は、配線溝にも適用できることはもちろんである。
【０１９２】また、アンモニアプラズマ処理に代えて水
素プラズマ処理、窒素、アルゴン、ヘリウム等が混合さ
れたプラズマ処理であっても良い。
【０１９３】なお、接続孔５０７の開口後にフォトレジ
スト膜を除去するためのアッシング工程に置いて、接続
孔５０７底部の配線５０３の表面が酸化される場合があ
る。このような酸化層を除去する技術として、特開平１
１−１６９１２号公報に記載の技術がある。
【０１９４】また、低誘電率の酸化シリコン膜５０５
は、パッシベーション膜として形成される保護膜に含ま
れる酸化シリコン膜（たとえばＴＥＯＳ酸化膜）の誘電
率よりも低い誘電率を有する酸化シリコン膜と定義でき
る。
【０１９５】（実施の形態５）上記した埋め込みＣｕ配
線４６ａ〜４６ｅの形成方法は、デュアルダマシン法を
用いた埋め込みＣｕ配線の形成に適用することもでき
る。この場合は、第１層目のＷ配線２４〜３０を形成し
た後、まず、図５０に示すように、第１層目のＷ配線２
４〜３０の上部にプラズマＣＶＤ法で膜厚１２００ｎｍ
程度の酸化シリコン膜３１、膜厚５０ｎｍ程度の薄い窒
化シリコン膜３８および膜厚３５０ｎｍ程度の酸化シリ
コン膜３９を順次堆積する。
【０１９６】次に、図５１に示すように、フォトレジス
ト膜をマスクにしたドライエッチングで第１層目のＷ配
線２４、２６、２７、２９、３０の上部の酸化シリコン
膜３９、窒化シリコン膜３８および酸化シリコン膜３１
を順次除去した後、図５２（ａ）、（ｂ）に示すよう
に、別のフォトレジスト膜をマスクに用い、窒化シリコ
ン膜３８をエッチングのストッパしたドライエッチング
で酸化シリコン膜３９を除去することによって、スルー
ホールを兼ねた配線溝５０〜５４を形成する。
【０１９７】次に、図５３に示すように、配線溝５０〜
５４の内部を含む酸化シリコン膜３９の上部に膜厚５０
ｎｍ程度の薄いＴｉＮ膜４５を堆積した後、ＴｉＮ膜４
５の上部に配線溝５０〜５４の深さよりも十分に厚い膜
厚のＣｕ膜４６を堆積する。スルーホールを兼ねた配線
溝５０〜５４は、前記配線溝４０〜４４に比べてアスペ
クト比が大きいため、ＴｉＮ膜４５はＣＶＤ法で堆積す
る。また、Ｃｕ膜４６はスパッタリングを２回以上繰り
返すことによって堆積する。また、ＣＶＤ法、電解メッ
キ法あるいは無電解メッキ法で形成してもよい。メッキ
法でＣｕ膜４６を形成する場合には、配線溝５０〜５４
の下層にＣｕのシード層をスパッタリング法などで形成
する工程が必要となる。
【０１９８】次に、図５４に示すように、前述した砥粒
フリー化学機械研磨、有砥粒化学機械研磨および選択的
化学機械研磨によって配線溝５０〜５４の外部のＣｕ膜
４６とＴｉＮ膜４５とを除去し、配線溝５０〜５４の内
部に埋め込みＣｕ配線４６ａ〜４６ｅを形成する。その
後の工程は、前記シングルダマシン法を用いた埋め込み
Ｃｕ配線４６ａ〜４６ｅの形成方法と同じである。
【０１９９】（実施の形態６）前記したように、Ｃｕを
配線材料に用いた場合は、ＴＤＤＢ寿命が、他の金属材
料（たとえばアルミニウム、タングステン）よりも著し
く短くなることが一般的に知られている。ここで、図５
５は、Ｃｕ配線、アルミニウム配線、タングステン配線
のＴＤＤＢ特性を測定したデータを示すグラフである。
縦軸にＴＤＤＢ寿命を横軸に電界強度を割り当ててい
る。
【０２００】アルミニウム配線の特性（データＡ）およ
びタングステン配線の特性（データＢ）を外挿すると、
電界強度が０．２ＭＶ／ｃｍ（通常使用状態）における
ＴＤＤＢ寿命は、本発明者らの開発目標である３×１０
8ｓｅｃ（１０年）を優に越える。一方、Ｃｕ配線の特
性（データＣ）を外挿すると、１０年の開発目標に対し
てほとんどマージンのない状態であることがわかる。
【０２０１】この試験において、アルミニウム配線は、
被膜の堆積とフォトリソグラフィを用いたパターニング
により形成しているが、タングステン配線は、Ｃｕ配線
と同様にダマシン法を用いて形成している。すなわち、
Ｃｕ配線とタングステン配線の相違は材料のみであり、
構造上の相違はない。それにもかかわらずＴＤＤＢ特性
の顕著な相違があることは、配線材料の相違に起因する
ことが示唆される。なお、ここでのＴＤＤＢ特性は１４
０℃の温度下で行ったデータを示している。
【０２０２】このようなＴＤＤＢ寿命の劣化原因は、配
線材料に適用されたＣｕが周辺に拡散し、これが配線間
の絶縁耐圧を低下させると一般には考えられている。し
たがって、Ｃｕ配線の実用化に際しては、Ｃｕの拡散を
防止するためのバリア膜が必須と考えられている。しか
し、配線の微細化に連れて、配線断面積中に占める高抵
抗のバリア膜の断面積が増加することにより配線抵抗が
増加する結果、配線材料として銅を適用したメリットが
薄れるという問題が発生する。
【０２０３】そこで、本発明者らは、銅の拡散現象につ
いて改めて実験を行い検討した。その結果、本発明者ら
は、前記したように銅の拡散現象について本質的なメカ
ニズムを初めて見出した。すなわち、配線中の銅は原子
状の銅よりも、酸化銅あるいは銅シリサイドから供給さ
れるイオン化銅が配線間の電位でドリフトし拡散する要
因が支配的である。また、銅の拡散経路は銅配線が形成
された絶縁膜とキャップ膜との界面が支配的である。す
なわち、銅配線の表面に酸化銅あるいは銅シリサイドが
形成され、これら銅の化合物から銅イオンが形成され、
イオン化された銅が配線形成用絶縁膜とキャップ膜との
界面に沿って配線間電界によりドリフトして拡散し、こ
の拡散した銅原子がリーク電流を増加させる原因にな
る。そして、そのリーク電流の増加は熱ストレスを増加
させ、最終的にリークパスで絶縁破壊が生じてＴＤＤＢ
寿命に至る。
【０２０４】図５６は、前記各種の表面処理（アンモニ
アプラズマ処理、水素プラズマ処理、水素アニール処
理、窒素プラズマ処理）および処理なし時のＣｕ配線中
のＳｉの含有量を示したグラフである。なお、この検査
結果は、前記Ｃｕ配線（ＴｉＮ膜（バリア膜）を含む）
の形成工程、前記洗浄工程、前記各種の表面処理工程、
前記キャップ膜の形成工程および前記層間絶縁膜の形成
工程後に行った検査により作成されたものである。ま
た、酸素や硫黄等のような他の不純物においてもＳｉと
同じような結果が得られると考えられる。
【０２０５】各種の表面処理におけるＣｕシリサイド
は、前記したように主としてキャップ膜（窒化シリコン
等）の成膜時のセットフローによるものである。この検
査時点における水素アニール処理および窒素プラズマ処
理においては、アンモニアプラズマ処理や水素プラズマ
処理に比較して、Ｃｕ配線の表面近傍（ｄ＝１０〜６０
ｎｍ程度）および内部（ｄ＝９０〜３００ｎｍ程度）に
おけるＳｉの含有量が多い。特に、表面近傍において極
めて多いことが分かる。これらの処理では、前記図３３
に示したように、ＴＤＤＢ特性が悪かった。
【０２０６】一方、この検査時点におけるアンモニアプ
ラズマ処理や水素プラズマ処理においては、水素アニー
ル処理および窒素プラズマ処理に比較して、Ｃｕ配線の
表面近傍および内部におけるＳｉの含有量が少ない。特
に、表面近傍におけるＳｉの含有量が極めて少ない。す
なわち、これらの処理では、Ｃｕ配線における不純物の
含有量が少ない上、配線溝が形成された絶縁膜の表面の
清浄度が高く、また、配線溝が形成された絶縁膜の表面
のダングリングボンド等が少ない。したがって、前記図
３３に示したように、ＴＤＤＢ特性が良好であった。こ
のようにＴｉＮ膜（導電性バリア膜）がある場合におい
て、ＴＤＤＢ特性は、界面の影響のみで決定される。
【０２０７】このような新しい見地から本発明者らは、
配線溝内の側壁部および底部にイオン化されていない中
性Ｃｕを成膜すること（銅の純度を上げること）、前記
アンモニアプラズマ処理または水素プラズマ処理を施す
こと、あるいはこれらと前記ＣＭＰ処理または前記洗浄
処理等とを組み合わせることにより、バリア膜の膜厚を
１０ｎｍ未満に薄くしても、あるいは、バリア膜自体を
無くしてしまっても、Ｃｕ配線を有する半導体集積回路
装置のＴＤＤＢ寿命を向上させることができることを初
めて見出した。
【０２０８】ここで、図５７に配線抵抗（ＴｉＮ・ｘ
（膜厚）ｎｍ／ＴｉＮ・５０ｎｍ比）のＴｉＮ膜（バリ
ア膜）厚の依存性を示す。同図は、配線幅が、例えば
０．４μｍ程度および１．０μｍ程度、配線溝の深さ
が、例えば０．４μｍ程度の溝形状に対して、配線抵抗
の実測値と理論値（計算値）とを示している。なお、Ｔ
ｉＮ膜の膜厚は、配線溝の底部の膜厚とする。
【０２０９】この図５７から、ＴｉＮ膜（バリア膜）の
厚さが薄くなるに連れて配線抵抗も減少し、計算値と実
測値とがほぼ一致することが分かる。したがって、Ｔｉ
Ｎの膜厚が、５０ｎｍの場合の配線抵抗と比較し、Ｔｉ
Ｎ膜が無い場合は、配線幅が０．４μｍ程度の場合で１
９％、配線幅が１．０μｍ程度の場合で１５％程度、配
線抵抗を大幅に低減できる。また、ＴｉＮ膜の膜厚が１
０ｎｍ程度の場合でも、配線幅が０．４μｍ程度の場合
で１６％、配線幅が１．０μｍ程度の場合で１２％程
度、配線抵抗を低減できることが分かる。
【０２１０】また、図５８に、Ｃｕ配線をロングスロー
スパッタリング法によって形成した場合におけるＴＤＤ
Ｂ特性のＴｉＮ膜依存性を示す。同図からＴｉＮ膜の膜
厚が１０〜５０ｎｍ程度のＴＤＤＢ特性は前述している
のと同等であることが分かる。一方、ＴｉＮ膜が無い場
合の試料のＴＤＤＢ特性は、ＴｉＮ膜が１０〜５０ｎｍ
程度のＴＤＤＢ特性に比べて、傾きが緩くなるが新制度
目標（例えば０．２ＭＶ／ｃｍ、１１０℃、１０年＝３
×１０8秒）を充分に越えることが分かる。
【０２１１】また、図５９に、ＴｉＮ膜が無い場合およ
びＴｉＮ膜の厚さが１０ｎｍ程度で形成した場合におけ
る各々のＣｕ配線における熱処理の有無によるＴＤＤＢ
特性を示す。同図から、ＴｉＮ膜が無い試料でも、例え
ば４００℃、３時間の熱処理でＴＤＤＢ特性が劣化しな
いことが分かる。
【０２１２】この図５８および図５９の評価結果から、
ＴｉＮ膜が無い場合、すなわち、Ｃｕのみで配線を構成
した場合でも充分は信頼度を達成することができ、実用
的なＣｕ配線を形成することが可能であることが本発明
者らの実験によって初めて判明した。
【０２１３】次に、本実施の形態６の半導体集積回路装
置の配線構造の具体的な一例を図６０に示す。図６０
は、半導体集積回路装置の一部（第１層配線と第２層配
線部分）を抜き出して示した断面図であり、（ａ）はシ
ングルダマシン法によって形成された箇所、（ｂ）はデ
ュアルダマシン法によって形成された箇所をそれぞれ示
している。なお、窒化シリコン膜４７上には、酸化シリ
コン膜４８が堆積されている。また、同図（ｂ）におい
ては、酸化シリコン膜３１ａおよびＷ配線２７上に窒化
シリコン膜４９を介して酸化シリコン膜３１ｂが堆積さ
れている。そして、その酸化シリコン膜３１ｂおよび窒
化シリコン膜４９には、Ｗ配線２７の上面の一部が露出
されるようなスルーホール３４が形成されている場合が
例示されている。また、以下の説明においては、説明を
容易にするために、第１層配線と第２層配線部分のみを
抜き出して説明するが、本発明は、その部分のみに適用
されることに限定されるものではなく、他の配線層部分
に適用することも可能である。
【０２１４】配線の幅（配線溝４２の幅）および隣接配
線間隔（隣接配線の互いに対向する側面から側面までの
距離）は、例えば０．４μｍ以下である。本発明者らが
検討している配線幅および隣接配線間隔は、例えば０．
２５μｍ以下、あるいは０．２μｍ以下の配線構造を有
する半導体集積回路装置である。配線溝４２のアスペク
ト比は、例えば１である。
【０２１５】また、ＴｉＮ膜４５で例示される導電性バ
リア膜の厚さは、例えば１０ｎｍ未満、好ましくは６〜
７ｎｍ程度である。本実施の形態６においては、そのＴ
ｉＮ膜４５の膜厚を、例えば５ｎｍ以下、またはそれよ
りも薄い３ｎｍ以下、あるいはさらに薄い２ｎｍ程度と
してもＴＤＤＢ特性を向上させることができた。ここで
言うＴｉＮ膜４５の厚さは、最も薄く被着される面部分
を指している。すなわち、ここでは、前述したように配
線溝（配線溝４２等）または接続孔（スルーホール３４
等）内のＴｉＮ膜４５の膜厚において側壁部が最も薄く
被着されることから、その側壁部のＴｉＮ膜４５の厚さ
のことを指している。そして、さらに、その場合に、例
えば次の２通りの構造がある。１つは、配線溝や接続孔
内の側壁部（溝や孔の底部角を含む）において、ＴｉＮ
膜４５が最も薄い部分の厚さが、上記厚さ（例えば１０
ｎｍ未満、好ましくは６〜７ｎｍ程度、５ｎｍ以下、３
ｎｍ以下、または２ｎｍ程度）である。他の１つは、配
線溝や接続孔内の側壁部において、ＴｉＮ膜４５の最も
厚い部分の厚さが、上記厚さ（例えば１０ｎｍ未満、好
ましくは６〜７ｎｍ程度、５ｎｍ以下、３ｎｍ以下、ま
たは２ｎｍ程度）である。
【０２１６】上記のように厚さ１０ｎｍ未満のＴｉＮ膜
４５を形成したことにより、ＴｉＮ膜４５の方が、酸化
シリコン膜３９との密着性がＣｕ膜よりも良いので、Ｃ
ＭＰ処理時にＣｕ膜４６が剥離するのを防止できる。ま
た、ＴｉＮ膜４５を設けない場合（後の実施の形態８で
説明）に比べて配線抵抗は上昇するものの、信頼性の高
いＣｕ配線構造を実現できる。また、ＴｉＮ膜４５を設
けない場合に比べてＴＤＤＢ特性を向上させることがで
きる。これは、ＴｉＮ膜４５が無い場合、Ｃｕ膜４６の
成膜時にＣｕが配線溝４２の側壁部に衝突しＳｉＯ2と
反応する結果、Ｃｕイオンが僅かに発生するためと考え
られる。熱処理後であってもＴＤＤＢ特性は劣化しない
ことから、その僅かなＣｕ／ＳｉＯ2界面のＣｕイオン
層が影響していると考えられる。したがって、本実施の
形態によれば、僅か１０ｎｍ未満のＴｉＮ膜４５でもイ
オン化したＣｕに対してバリアとなり、ＴＤＤＢ特性を
向上させることができると考えられる。
【０２１７】また、Ｃｕ配線４６ｃで例示されるＣｕ配
線のＣｕ以外の成分の濃度は、０．８原子％（ａｔｏｍ
ｉｃ％またはＡｔ．％）以下または０．２ａｔｏｍｉｃ
％以下である。また、本発明者らの実測結果では、その
Ｃｕ以外の成分の濃度を、例えば０．０８ａｔｏｍｉｃ
％以下、または、それよりも低い０．０５ａｔｏｍｉｃ
％以下、あるいはそれよりもさらに低い０．０２ａｔｏ
ｍｉｃ％以下にすることが可能であった。このＣｕ以外
の成分の濃度の値は、半導体チップが完成した時点、す
なわち、ウエハプロセスを経て半導体ウエハから半導体
チップが切り出された時点での値であって、そのＣｕ以
外の成分が、Ｃｕ配線形成後の絶縁膜や金属膜の成膜処
理時等の熱（例えばタングステン等では成膜時に４５０
℃程度の熱が加わる）によってＣｕ配線中に拡散したこ
とを想定して算出した値である。実際のＣｕ配線におい
て、そのＣｕ以外の成分は、Ｃｕ配線の上層部（キャッ
プ膜が接する部分）の濃度が高く、Ｃｕ配線の中心に向
かって次第に薄くなるような状態で分布していると考え
られる。そのＣｕ以外の成分としては、例えばシリコ
ン、酸素、硫黄（硫黄はＣｕ配線をメッキ法で形成した
場合に考えられる）またはそれらの任意の組合せがあ
る。
【０２１８】また、酸化シリコン膜３１ａ，３１ｂ，３
１，３９，４８等に代えて、層間絶縁膜の材料を、例え
ばＳｉＯＦ、有機ＳＯＧ（Spin On Glass）またはＰＳ
Ｇ（Phospho Silicate Glass）膜としても良い。ＳｉＯ
Ｆや有機ＳＯＧ膜等のような誘電率の低い絶縁材料で構
成した場合、配線容量を低減できるので、半導体集積回
路装置のさらに性能を向上させることが可能となる。ま
た、ＰＳＧ膜を用いた場合、Ｃｕの拡散を防止する機能
を有するので、ＴＤＤＢ寿命をさらに向上させることが
可能となる。したがって、半導体集積回路装置の信頼性
をさらに向上させることが可能となる。
【０２１９】次に、このようなシングルダマシン法によ
るＣｕ配線構造の形成方法の一例を図６１〜図６５によ
って説明する。なお、図６１〜図６５の各々の（ａ）
は、半導体集積回路装置の製造工程中の要部平面図を示
し、（ｂ）は各図（ａ）のＡ−Ａ線の断面図を示してい
る。また、図６１〜図６４の（ａ）は平面図であるが、
図面を分かり易くするために金属膜にハッチングを付
す。
【０２２０】まず、前記実施の形態１等で説明した図１
〜図６の工程を経た後、図７を用いた説明と同様にして
図６１に示すように、配線溝４２を形成する。配線溝４
２の底面からはプラグ３７の上面が露出している。続い
て、図６２に示すように、例えばＴａ膜４５ａ（導電性
バリア膜）を、例えばデポ膜厚で３０ｎｍ程度、前記実
施の形態１と同様のスパッタリング法等によって堆積す
る。この際、配線溝４２の側壁部には、最も厚い箇所
で、または、最も薄い箇所で、例えば１０ｎｍ未満以
下、６〜７ｎｍ程度のＴａ膜４５ａが被着される。な
お、ここでは、導電性バリア膜をＴａとしているが、前
記したのと同様に、ＴｉＮやその他に例示した膜でも良
い。
【０２２１】その後、Ｔａ膜４５ａ上に、Ｃｕ膜４６
を、例えばデポ膜厚で３００ｎｍ程度、前記実施の形態
１と同様のスパッタリング法によって堆積する。この際
の条件は、例えば次の通りである。圧力は、例えば０．
０２Ｐａ、直流（ＤＣ）パワーは、例えば１０ｋＷ、タ
ーゲットと基板１との距離は、例えば３００〜４００ｍ
ｍ、温度は、例えば室温である。
【０２２２】このように本実施の形態においては、Ｃｕ
膜４６をスパッタリング法によって堆積することによ
り、ＣＶＤ法やメッキ法に比べて、化合物の生成を非常
に少なくすることができる。また、その際のターゲット
として、例えば９９．９９９％（５Ｎ）以上、好ましく
は、９９．９９９９％（６Ｎ）以上の純度の高い無酸素
Ｃｕを用いた。これにより、例えば成膜時のＣｕ膜４６
のＣｕの濃度を９９．９９９％以上、好ましくは、９
９．９９９９％以上にできる。したがって、さらに純度
の高いＣｕを堆積できる。
【０２２３】Ｔａ膜４５ａおよびＣｕ膜４６の堆積に際
しては、通常のスパッタリング法でも良いが、ロングス
ロースパッタリング法やコリメートスパッタリング法等
のような指向性の高いスパッタリング法を用いても良
い。その場合、配線溝４２への金属膜のカバレージを向
上させることができる。
【０２２４】次いで、水素アニール処理を施す。これに
より、Ｃｕ膜４６を配線溝４２内に良好に埋め込む。そ
の際の条件は、例えば４７５℃、３分、２６．６６４４
×１０2Ｐａ、５００ｓｃｃｍ程度である。
【０２２５】続いて、Ｃｕ膜４６およびＴａ膜４５ａ
を、図６３に示すように、前記実施の形態１，２で説明
したのと同様のＣＭＰ法等によって研磨し余分な部分を
除去することにより、Ｃｕ配線４６ｃを形成する。続い
て、前記実施の形態１、２で説明したのと同様の防食プ
ロセスおよび前記実施の形態１〜３で説明したのと同様
の洗浄処理を施す。その後、図６４の網掛けのハッチン
グで示すように、絶縁膜３９およびＣｕ配線４６ｃの表
面に対して、前記実施の形態１で説明したアンモニアプ
ラズマ処理または水素プラズマ処理を施す。
【０２２６】アンモニアプラズマ処理を施した場合に
は、酸化シリコン膜３９の表面部分に、ＳｉＨ結合およ
びＳｉＮ結合が形成される結果、酸化シリコン膜３９の
表面部分の膜質、清浄度および電気的な安定性を向上で
き、Ｃｕの拡散防止性能を向上させることが可能とな
る。また、前記実施の形態１で説明したように、キャッ
プ膜との接着性を向上させることも可能となる。また、
Ｃｕ配線４６ｃの表面部分においては、ＣｕＮが形成さ
れ、そのＣｕＮが、後の工程でシリコンや酸素の結合を
阻止するように作用する結果、銅シリサイドや酸化銅の
形成を防止でき、銅の純度を向上させることが可能とな
る。したがって、Ｃｕの拡散を防止でき、ＴＤＤＢ寿命
を向上させることが可能となる。また、Ｃｕの純度が高
いので半導体チップとして完成された状態においてＣｕ
配線の抵抗を目的通りに下げることができる。このた
め、半導体集積回路装置の性能を向上させることが可能
となる。
【０２２７】一方、水素プラズマ処理を施した場合に
は、酸化シリコン膜３９の表面部分で、ＳｉＨ結合が形
成される結果、アンモニアプラズマ処理の場合とほぼ同
じ効果が得られた。また、本発明者らの実験結果によれ
ば、水素プラズマ処理においては、その後のキャップ膜
の形成工程においてＣｕが数％程度のシリコンと反応す
るが、水素アニール、窒素プラズマ処理あるいは無処理
の場合に比べて、リーク電流を大幅に低減することがで
き、ＴＤＤＢ寿命を向上させることが可能であった。ま
た、Ｃｕ配線の抵抗は、アンモニアプラズマ処理に比べ
れば劣るものの、水素アニールまたは窒素プラズマ処理
の場合に比べて低下させることができた。
【０２２８】その後、図６５に示すように、窒化シリコ
ン膜（キャップ膜）４７を前記実施の形態１等と同様に
堆積する。その後、図６０（ａ）に示したように、窒化
シリコン膜４７上に、例えばＴＥＯＳ（Tetraethoxysil
ane）ガスを用いたプラズマＣＶＤ法等によって酸化シ
リコン膜４８を堆積する。
【０２２９】次に、デュアルダマシン法によるＣｕ配線
構造の形成方法の一例を図６６〜図７７によって説明す
る。なお、図６６〜図７７の各々の（ａ）は、半導体集
積回路装置の製造工程中の要部平面図を示し、（ｂ）は
各図（ａ）のＡ−Ａ線の断面図を示している。また、図
７３〜図７６の（ａ）は平面図であるが、図面を分かり
易くするために金属膜にハッチングを付す。
【０２３０】まず、前記実施の形態１等で説明した図１
〜図５の工程を経て、前記実施の形態５の図５０の工程
を経た後、図６６に示すように、酸化シリコン膜３９上
に、反射防止膜６５を塗布し、その上にフォトレジスト
パターン６６を形成する。フォトレジストパターン６６
は、例えば平面円形状の孔を形成するためのマスクパタ
ーンであり、通常のフォトリソグラフィ技術によって形
成されている。続いて、図６７に示すように、フォトレ
ジストパターン６６をマスクとして、そこから露出する
反射防止膜６５をドライエッチング法によってエッチン
グ除去した後、さらに、酸化シリコン膜３９，窒化シリ
コン膜３８および酸化シリコン膜３１ｂをドライエッチ
ング法によってエッチング除去することにより、スルー
ホール３４を形成する。この酸化シリコン膜３９，窒化
シリコン膜３８および酸化シリコン膜３１ｂのエッチン
グ処理では、最初、非選択で行い、途中から、酸化シリ
コン膜と窒化シリコン膜とのエッチング選択比を大きく
し、酸化シリコン膜の方が窒化シリコン膜よりもエッチ
ング除去され易い条件でエッチングする。これにより、
窒化シリコン膜４９をエッチングストッパとしてスルー
ホール３４を穿孔する。したがって、この段階では、ス
ルーホール３４の底面からは窒化シリコン膜４９が露出
されている。
【０２３１】次いで、フォトレジストパターン６６およ
び反射防止膜６５をアッシング法等によって図６８に示
すように除去した後、再度、図６９に示すように、反射
防止膜６７をスルーホール３４内に埋め込まれるように
酸化シリコン膜３９上に全面に塗布する。続いて、図７
０に示すように、反射防止膜６７上に、フォトレジスト
パターン６８を形成する。フォトレジストパターン６８
は、例えば平面帯状の配線溝を形成するためのマスクパ
ターンであり、通常のフォトリソグラフィ技術によって
形成されている。その後、図７１に示すように、フォト
レジストパターン６８をマスクとして、そこから露出す
る反射防止膜６７をドライエッチング法によってエッチ
ング除去した後、さらに、酸化シリコン膜３９をドライ
エッチング法によってエッチング除去することにより、
配線溝４２を形成する。この酸化シリコン膜３９のエッ
チング処理では、酸化シリコン膜と窒化シリコン膜との
エッチング選択比を大きくし、酸化シリコン膜の方が窒
化シリコン膜よりもエッチング除去され易い条件でエッ
チングする。これにより、窒化シリコン膜３８をエッチ
ングストッパとして配線溝４２を形成する。したがっ
て、この段階では、配線溝４２の底面からは窒化シリコ
ン膜３８が露出されている。
【０２３２】次いで、フォトレジストパターン６８およ
び反射防止膜６７をアッシング法等によって図７２に示
すように除去した後、配線溝４２およびスルーホール３
４の底部に露出される窒化シリコン膜３８，４９を選択
的に除去する。このエッチング処理では、酸化シリコン
膜と窒化シリコン膜とのエッチング選択比を大きくし、
窒化シリコン膜の方が酸化シリコン膜よりもエッチング
除去され易い条件でエッチングする。これにより、図７
３に示すように、配線溝４２およびスルーホール３４の
底面から酸化シリコン膜３９およびＷ配線２７の一部を
露出させる。これは、Ｗ配線２７と上層埋め込み配線と
の電気的な接続をとるためである。また、酸化シリコン
膜よりも誘電率の高い窒化シリコン膜３８，４９を可能
な限り減らすことで、配線容量の低減を図るためでもあ
る。このようにして、配線溝４２およびスルーホール３
４を形成する。
【０２３３】次いで、図７４に示すように、例えばＴａ
膜４５ａ（導電性バリア膜）を、本実施の形態６で説明
したシングルダマシン法の場合と同様の条件でスパッタ
リング法によって堆積する。この際、配線溝４２および
スルーホール３４の側壁部には、最も厚い箇所で、また
は、最も薄い箇所で、例えば１０ｎｍ未満以下、６〜７
ｎｍ程度のバリア膜４５ａが被着される。なお、ここで
も、導電性バリア膜をＴａとしているが、前記したのと
同様に、ＴｉＮやその他に例示した膜でも良い。
【０２３４】続いて、Ｔａ膜４５ａ上に、Ｃｕ膜４６
を、例えばデポ膜厚で１５０ｎｍ程度、本実施の形態６
で説明したシングルダマシン法の場合と同様の条件でス
パッタリング法によって堆積する。その際のターゲット
として、例えば９９．９９９％（５Ｎ）以上、好ましく
は、９９．９９９９％（６Ｎ）以上の純度の高い無酸素
Ｃｕを用いた。これにより、例えば成膜時のＣｕ膜４６
のＣｕの濃度を９９．９９９％以上、好ましくは、９
９．９９９９％以上にできる。したがって、Ｃｕ配線の
底面および側面部に純度の高いＣｕを堆積できる。
【０２３５】その後、電解メッキ法等によってＣｕ膜４
６を形成する。Ｃｕ膜４６を電解メッキ法によりスルー
ホール３４内に埋め込む時の条件は、例えば電流密度が
０．５〜１．０Ａ／ｄｍ2、４０秒程度である。また、
Ｃｕ膜４６を配線溝４２内に埋め込む時の条件は、例え
ば電流密度が１．０〜２．０Ａ／ｄｍ2、１４０秒程度
である。
【０２３６】次いで、本実施の形態６で説明したシング
ルダマシン法の場合と同様に水素アニール処理を施す。
なお、この処理は場合によって無くても良い。
【０２３７】続いて、Ｃｕ膜４６およびＴａ膜４５ａ
を、図７５に示すように、前記実施の形態１，２で説明
したのと同様のＣＭＰ法等によって研磨し余分な部分を
除去することによりＣｕ配線４６ｃを形成した後、前記
実施の形態１、２で説明したのと同様の防食プロセスお
よび前記実施の形態１〜３で説明したのと同様の洗浄処
理を施す。その後、図７６の網掛けのハッチングで示す
ように、絶縁膜３９およびＣｕ配線４６ｃの表面に対し
て、前記実施の形態１で説明したアンモニアプラズマ処
理または水素プラズマ処理を施す。これにより、本実施
の形態６のシングルダマシン法で説明した場合と同様の
効果を得ることができた。
【０２３８】その後、図７７に示すように、窒化シリコ
ン膜（キャップ膜）４７を前記実施の形態１等と同様に
堆積した後、図６０（ｂ）に示したように、窒化シリコ
ン膜４７上に、例えばＴＥＯＳガスを用いたプラズマＣ
ＶＤ法等によって酸化シリコン膜４８を堆積する。
【０２３９】このような本実施の形態６では、上記本実
施の形態６の構成で得られる効果の他、前記実施の形態
１〜５と同じ構成部分については、前記実施の形態１〜
５で説明したのと同じ効果を得ることが可能となる。
【０２４０】（実施の形態７）本実施の形態７において
は、配線溝や接続孔を穿孔した後に上記アンモニアプラ
ズマ処理または水素プラズマ処理を施すものである。シ
ングルダマシン法でもデュアルダマシン法でも同じなの
で、デュアルダマシン法を一例として本実施の形態７を
図７８および図７９によって説明する。なお、図７８、
７９の各々の（ａ）は、半導体集積回路装置の製造工程
中の要部平面図を示し、（ｂ）は各図（ａ）のＡ−Ａ線
の断面図を示している。また、図７８、７９の（ａ）は
平面図であるが、図面を分かり易くするために金属膜に
ハッチングを付す。
【０２４１】本実施の形態７においては、前記実施の形
態６の図６６〜図７３を用いて説明した製造工程を経た
後、図７８の網掛けのハッチングで示すように、上記ア
ンモニアプラズマ処理または水素プラズマ処理を施す。
【０２４２】アンモニアプラズマ処理を施した場合に
は、酸化シリコン膜３９の上面、配線溝４２の側壁部の
酸化シリコン膜３９の表面、配線溝４２の底部の酸化シ
リコン膜３１ｂの上面およびスルーホール３４の側壁部
の酸化シリコン膜３１ｂの表面に、ＳｉＨ結合およびＳ
ｉＮ結合が形成される（例えば厚さ１０ｎｍ未満の薄い
窒化シリコン膜が形成される）結果、酸化シリコン膜３
９の上面、配線溝４２の側壁部の酸化シリコン膜３９の
表面、配線溝４２の底部の酸化シリコン膜３１ｂの上面
およびスルーホール３４の側壁部の酸化シリコン膜３１
ｂの表面部分の膜質、清浄度、電気的な安定性を向上で
き、Ｃｕの拡散防止性能を向上させることが可能とな
る。また、前記実施の形態１で説明したのと同様に、酸
化シリコン膜３９とキャップ膜との接着性を向上させる
ことも可能となる。なお、アンモニアプラズマ処理を施
した後、軽くドライエッチング処理を施すことにより、
Ｗ配線２７の上部に形成された窒化膜（この場合はＷＮ
膜）を除去しても良い。
【０２４３】一方、水素プラズマ処理を施した場合に
は、酸化シリコン膜３９の上面、配線溝４２の側壁部の
酸化シリコン膜３９の表面、配線溝４２の底部の酸化シ
リコン膜３１ｂの上面およびスルーホール３４の側壁部
の酸化シリコン膜３１ｂの表面で、ＳｉＨ結合が形成さ
れる結果、アンモニアプラズマ処理の場合とほぼ同じ効
果が得られる。
【０２４４】続いて、図７９に示すように、前記実施の
形態６と同様にしてＴａ膜４５ａおよびＣｕ膜４６を下
層から順に堆積する。この後の工程は、前記実施の形態
６で説明したのと同じなので説明を省略する。
【０２４５】このような本実施の形態７では、前記実施
の形態６で得られた効果の他に、配線溝４２およびスル
ーホール３４の側壁部に対してもアンモニアプラズマ処
理または水素プラズマ処理を施すことにより、ＴＤＤＢ
寿命をさらに向上させることができるので、半導体集積
回路装置の信頼性および歩留まりをさらに向上させるこ
とできる、という効果が得られる。
【０２４６】（実施の形態８）本実施の形態８の半導体
集積回路装置の配線構造の具体的な一例を図８０に示
す。図８０は、半導体集積回路装置の一部を抜き出して
示した断面図であり、（ａ）はシングルダマシン法によ
って形成された箇所、（ｂ）はデュアルダマシン法によ
って形成された箇所をそれぞれ示している。
【０２４７】本実施の形態８においては、導電性バリア
膜が形成されていない。すなわち、配線溝４２またはス
ルーホール３４内には、Ｃｕのみが埋め込まれている。
したがって、Ｃｕ配線４６ｃの側壁部および底部は、ほ
ぼ直接に酸化シリコン膜３９と直接接した状態とされ
る。ただし、前記実施の形態７で説明した形成方法を採
用した場合には、Ｃｕ配線４６ｃの側壁部および底部
は、配線溝４２およびスルーホール３４内の酸化シリコ
ン膜３９の側壁部や底部に形成された薄い窒化シリコン
膜に直接接した状態とされる。
【０２４８】また、Ｃｕ配線４６ｃで例示されるＣｕ配
線のＣｕ以外の成分の濃度や分布は、前記実施の形態６
で説明したのと同じである。また、酸化シリコン膜３１
ａ，３１ｂ，３１，３９，４８等に代えて使用する層間
絶縁膜の材料についても同じである。さらに、配線の幅
（配線溝４２の幅）および隣接配線間隔（隣接配線の互
いに対向する側面から側面までの距離）等、各寸法は、
前記実施の形態６の図６０で説明したのと同じである。
【０２４９】このような本実施の形態８においても、前
記実施の形態６で説明したように、ＴＤＤＢ寿命を向上
させることができた。したがって、半導体集積回路装置
の歩留まりおよび信頼性を向上させることが可能とな
る。また、本実施の形態８においては、導電性バリア膜
が設けられておらず、配線溝４２やスルーホール３４内
にはＣｕ膜４６のみが埋め込まれているので、配線抵抗
を大幅に向上させることが可能となっている。また、異
層配線間が導電性バリア膜（Ｔａ膜４５ａやＴｉＮ膜４
５等）を介さずに直接接続される（ここでは、Ｃｕ配線
４６ｃとＷ配線２７とが直接接続される構造を例示した
が、配線層の異なるＣｕ配線同士が直接接続される場合
もある）ので、その異層配線間の接触抵抗を大幅に低減
させることができ、微細なスルーホールでの抵抗を低減
させることが可能となっている。したがって、配線溝４
２やスルーホール３４が微細化されたとしても半導体集
積回路装置の性能を向上させることが可能となる。
【０２５０】このようなＣｕ配線構造の形成方法は、前
記実施の形態６，７で説明したのと同じである。一例と
して、本実施の形態８のＣｕ配線構造をデュアルダマシ
ン法により形成する方法を図８１〜図８４によって説明
する。なお、図８１〜図８４の各々の（ａ）は、半導体
集積回路装置の製造工程中の要部平面図を示し、（ｂ）
は各図（ａ）のＡ−Ａ線の断面図を示している。また、
図８１〜図８３の（ａ）は平面図であるが、図面を分か
り易くするために金属膜にハッチングを付す。
【０２５１】本実施の形態８においては、前記実施の形
態６の図６６〜図７３を用いて説明した製造工程を経た
後、図８１の網掛けのハッチングで示すように、上記ア
ンモニアプラズマ処理または水素プラズマ処理を施す。
【０２５２】アンモニアプラズマ処理または水素プラズ
マ処理を施すことにより、前記実施の形態７で説明した
ように、酸化シリコン膜３９の上面、配線溝４２の側壁
部の酸化シリコン膜３９の表面、配線溝４２の底部の酸
化シリコン膜３１ｂの上面およびスルーホール３４の側
壁部の酸化シリコン膜３１ｂの表面部分の膜質、清浄
度、電気的な安定性を向上でき、Ｃｕの拡散防止性能を
向上させることが可能となる。また、前記実施の形態１
で説明したのと同様に、酸化シリコン膜３９とキャップ
膜との接着性を向上させることも可能となる。なお、前
記実施の形態７で説明したように、アンモニアプラズマ
処理を施した後、軽くドライエッチング処理を施すこと
により、Ｗ配線２７の上部に形成された窒化膜（この場
合はＷＮ膜）を除去しても良い。
【０２５３】続いて、図８２に示すように、前記実施の
形態６のＣｕ膜の成膜処理と同様にして純度の高いＣｕ
膜４６を堆積する。すなわち、本実施の形態８において
は、導電性バリア膜（Ｔａ膜４５ａやＴｉＮ膜４５等）
を堆積せずに、直接的に、純度の高いＣｕ膜４６を酸化
シリコン膜３９上（配線溝４２およびスルーホール３４
の内部を含む）に堆積する。配線溝４２およびスルーホ
ール３４内に埋め込まれたＣｕ膜４６は、その側壁部お
よび底部において薄い窒化シリコン膜に直接接している
と考えられる。したがって、そのＣｕ膜４６の側壁部お
よび底部においてＣｕがイオン化され難い構造となって
いる。
【０２５４】その後、Ｃｕ膜４６を、前記実施の形態６
で説明したのと同様に、ＣＭＰ法等によって研磨して除
去した後、洗浄処理を施す。これにより、図８３に示す
ように、Ｃｕ配線４６ｃを形成する。Ｃｕ配線４６ｃ
は、基本的にＣｕで形成されている。
【０２５５】次いで、図８３の網掛けのハッチングで示
すように、酸化シリコン膜３９の上面およびＣｕ配線４
６ｃの上面（露出面）に、上記アンモニアプラズマ処理
または水素プラズマ処理を施す。これにより、前記実施
の形態６で説明したように、Ｃｕの拡散を防止でき、Ｔ
ＤＤＢ寿命を向上させることが可能となる。また、Ｃｕ
の純度が高いままとすることができるので半導体チップ
として完成された状態においてＣｕ配線の抵抗を下げる
ことが可能となる。
【０２５６】続いて、図８４に示すように、前記実施の
形態６で説明したのと同様に、窒化シリコン膜（キャッ
プ膜）４７を前記実施の形態１等と同様に堆積した後、
その上に、図８０（ｂ）に示したように、例えばＴＥＯ
Ｓガスを用いたプラズマＣＶＤ法等によって酸化シリコ
ン膜４８を堆積する。
【０２５７】このような本実施の形態８では、上記本実
施の形態１〜７の構成で得られる効果の他、以下の効果
を得ることが可能となる。すなわち、導電性バリア膜を
設けないことにより、Ｃｕ配線４６ｃの抵抗を大幅に低
減させることが可能となる。したがって、半導体集積回
路装置の性能を向上させることが可能となる。
【０２５８】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【０２５９】例えば前記実施の形態１〜８は、各々独立
に適用できることはもちろん、相互に組み合わせて適用
できることは言うまでもない。たとえば実施の形態２の
技術を適用して砥粒フリーで化学機械研磨を施し、その
後実施の形態３を適用して酸処理を施し、さらに実施の
形態１を適用してアンモニアあるいは水素、その他のプ
ラズマ処理を施しても良い。
【０２６０】また、前記実施の形態１〜８では、アンモ
ニアプラズマ処理後の窒化シリコン膜４７の形成を真空
破壊することなく連続的に行ったが、アンモニアプラズ
マ処理の後、一旦真空破壊をして、その後窒化シリコン
膜４７を形成しても良い。真空破壊しない方が本発明の
効果をより効果的に奏することができるが、アンモニア
プラズマ処理により薄い窒化層が形成されるため、真空
破壊を行い大気雰囲気に暴露しても酸化層の形成を抑制
できる。よって、真空破壊した場合であっても、本実施
の形態の効果をある程度奏することは可能である。
【０２６１】また、前記実施の形態１〜８では、Ｃｕ膜
をスパッタリング法で形成した場合について説明した
が、Ｃｕの純度を高く確保できる条件でならば、スパッ
タリング法に代えてメッキ法やＣＶＤ法を用いても良
い。
【０２６２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ−ＬＳＩ技術に適用した場合について説明したが、そ
れに限定されるものではなく、例えばＤＲＡＭ（Dynami
c Random Access Memory）、ＳＲＡＭ（Static Random
Access Memory）、フラッシュメモリ（ＥＥＰＲＯＭ；E
lectric Erasable Programmable Read Only Memory）ま
たはＦＲＡＭ（Ferroelectric Random Access Memory）
等のようなメモリ回路を有する半導体集積回路装置、マ
イクロプロセッサ等のような論理回路を有する半導体集
積回路装置または上記メモリ回路と論理回路とを同一半
導体基板に設けている混載型の半導体集積回路装置にも
適用できる。本発明は、少なくとも微細銅配線構造を有
する半導体集積回路装置、半導体装置、電子回路装置ま
たは電子装置等に適用可能である。
【０２６３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、上記埋め込み配線層中の銅以外の
成分の濃度を半導体チップとして完成した時点において
０．８Ａｔ．％以下とすることにより、銅を主成分とす
る埋め込み配線の抵抗を低減させることが可能となる。 (2)．本発明によれば、上記凹部内の側壁部において、
上記導電性バリア膜の最も厚い部分の膜厚は１０ｎｍ未
満とすることにより、銅を主成分とする埋め込み配線の
抵抗を低減させることが可能となる。 (3).本発明によれば、上記凹部内に、上記導電性バリア
膜自体が存在しないことにより、銅を主成分とする埋め
込み配線の抵抗を低減させることが可能となる。 (4).本発明によれば、上記埋め込み配線層中の銅以外の
成分の濃度を半導体チップとして完成した時点において
０．８Ａｔ．％以下とすることにより、銅を主成分とす
る埋め込み配線間の絶縁破壊耐性を向上させることが可
能となる。 (5).本発明によれば、上記メタル膜を化学機械研磨法に
より除去して埋め込み配線層を形成した後、上記絶縁膜
および埋め込み配線層の上面を、還元性を有する気体の
雰囲気中でプラズマ処理する工程、前記プラズマ処理後
の上記絶縁膜および埋め込みメタル配線層上にキャップ
絶縁膜を形成する工程を有することにより、銅を主成分
とする埋め込み配線間の絶縁破壊耐性を向上させること
が可能となる。 (6).本発明によれば、上記メタル膜を化学機械研磨法に
より除去して埋め込み配線層を形成した後、上記絶縁膜
および埋め込み配線層の上面を、還元性を有する気体の
雰囲気中でプラズマ処理する工程、前記プラズマ処理後
の上記絶縁膜および埋め込みメタル配線層上にキャップ
絶縁膜を形成する工程を有することにより、銅を主成分
とする埋め込み配線の配線層とキャップ膜との密着性を
向上させることが可能となる。 (7).上記(1)〜(6)により、銅を主成分とする埋め込み配
線を有する半導体集積回路装置の性能を向上させること
が可能となる。 (8).上記(4)〜(6)により、銅を主成分とする埋め込み配
線を有する半導体集積回路装置の信頼性を向上させるこ
とが可能となる。 (9).上記(4)〜(6)により、銅を主成分とする埋め込み配
線を有する半導体集積回路装置の歩留まりを向上させる
ことが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態（実施の形態１）である
半導体集積回路装置の製造方法を示す半導体基板の要部
断面図である。
【図２】実施の形態１の製造方法を示す半導体基板の要
部断面図である。
【図３】実施の形態１の製造方法を示す半導体基板の要
部断面図である。
【図４】実施の形態１の製造方法を示す半導体基板の要
部断面図である。
【図５】実施の形態１の製造方法を示す半導体基板の要
部断面図である。
【図６】（ａ）は実施の形態１の製造方法を示す平面
図、（ｂ）は実施の形態１の製造方法を示す要部断面図
である。
【図７】（ａ）は実施の形態１の製造方法を示す平面
図、（ｂ）は実施の形態１の製造方法を示す要部断面図
である。
【図８】実施の形態１の製造方法を示す半導体基板の要
部断面図である。
【図９】埋め込みＣｕ配線の形成に用いるＣＭＰ装置の
全体構成の一例を示す概略図である。
【図１０】埋め込みＣｕ配線の形成に用いるＣＭＰ装置
の一部を示す概略図である。
【図１１】ウエハのスクラブ洗浄方法を示す斜視図であ
る。
【図１２】埋め込みＣｕ配線の形成に用いるＣＭＰ装置
の全体構成の他の例を示す概略図である。
【図１３】埋め込みＣｕ配線の形成に用いるＣＭＰ装置
の全体構成のさらに他の例を示す概略図である。
【図１４】実施の形態１の製造方法を示す半導体基板の
要部断面図である。
【図１５】（ａ）は、アンモニアプラズマ処理および窒
化シリコン膜の堆積に用いるプラズマ処理装置の概要を
示した断面図であり、（ｂ）は同じく平面図である。
【図１６】実施の形態１の製造方法を示す半導体基板の
要部断面図である。
【図１７】実施の形態１の製造方法を示す半導体基板の
要部断面図である。
【図１８】実施の形態１の半導体集積回路装置の製造方
法を示すフロー図である。
【図１９】実施の形態１の半導体集積回路装置の概要を
示す断面図である
【図２０】ＴＤＤＢ寿命を示すグラフである。
【図２１】ＴＤＤＢ寿命を示すグラフである。
【図２２】（ａ）〜（ｄ）は、ＸＰＳデータを示すグラ
フである。
【図２３】（ａ）〜（ｄ）は、ＸＰＳデータを示すグラ
フである。
【図２４】（ａ）〜（ｄ）は、ＸＰＳデータを示すグラ
フである。
【図２５】（ａ）〜（ｅ）は、ＸＰＳデータを示すグラ
フである。（ｆ）は組成比を示す表図である。
【図２６】（ａ）〜（ｄ）は、質量分析結果を示すグラ
フである。
【図２７】（ａ）〜（ｄ）は、質量分析結果を示すグラ
フである。
【図２８】配線抵抗を示すグラフである。
【図２９】（ａ）は処理無しの場合における配線部分を
示すＴＥＭ写真をトレースした断面図、（ｂ）は実施の
形態１の配線部分を示すＴＥＭ写真をトレースした断面
図である。
【図３０】（ａ）〜（ｃ）は、比較として示すＴＥＭ写
真をトレースした断面図である。
【図３１】（ａ）および（ｂ）はＴＤＤＢ劣化のメカニ
ズムを示す説明図である。
【図３２】（ａ）および（ｂ）はＴＤＤＢ向上のメカニ
ズムを示す説明図である。
【図３３】ＴＤＤＢ寿命を示すグラフである。
【図３４】本発明の実施の形態２である半導体集積回路
装置の製造方法に用いるＣＭＰ装置の全体構成の一例を
示す概略図である。
【図３５】埋め込みＣｕ配線の形成に用いるＣＭＰ装置
の一部を示す概略図である
【図３６】Ｃｕ膜の研磨状態を示すＣＭＰ装置の概略図
である。
【図３７】実施の形態２の半導体集積回路装置の製造方
法を示す半導体基板の要部断面図である。
【図３８】（ａ）は、実施の形態２の半導体集積回路装
置の製造方法を示す半導体基板の要部平面図、（ｂ）は
同じく要部断面図である。
【図３９】実施の形態２の半導体集積回路装置の製造方
法を示す半導体基板の要部断面図である。
【図４０】（ａ）は、実施の形態２の半導体集積回路装
置の製造方法を示す半導体基板の要部平面図、（ｂ）は
同じく要部断面図である。
【図４１】実施の形態２の半導体集積回路装置の製造方
法を示す半導体基板の要部断面図である。
【図４２】（ａ）は、実施の形態２の半導体集積回路装
置の製造方法を示す半導体基板の要部平面図、（ｂ）は
同じく要部断面図である。
【図４３】実施の形態２の半導体集積回路装置の製造方
法を示すフロー図である。
【図４４】ＴＤＤＢ寿命を示すグラフである。
【図４５】実施の形態３の半導体集積回路装置の製造方
法を示すフロー図である。
【図４６】ＴＤＤＢ寿命を示すグラフである。
【図４７】実施の形態４の半導体集積回路装置の製造方
法を示す半導体基板の要部断面図である。
【図４８】（ａ）は、実施の形態４の半導体集積回路装
置の製造方法を示す半導体基板の要部平面図、（ｂ）は
同じく要部断面図である。
【図４９】実施の形態４の半導体集積回路装置の製造方
法を示す半導体基板の要部断面図である。
【図５０】本発明の他の実施の形態の半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図５１】本発明の他の実施の形態の半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図５２】（ａ）は、他の実施の形態の半導体集積回路
装置の製造方法を示す半導体基板の要部平面図、（ｂ）
は同じく要部断面図である。
【図５３】本発明の他の実施の形態の半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図５４】本発明の他の実施の形態の半導体集積回路装
置の製造方法を示す半導体基板の要部断面図である。
【図５５】銅配線、アルミニウム配線、タングステン配
線のＴＤＤＢ特性を測定したデータを示すグラフであ
る。
【図５６】各処理を行った際の銅配線中に含まれるシリ
コンの量を示すグラフである。
【図５７】埋め込み銅配線の抵抗における導電性バリア
膜厚さ依存性を示すグラフである。
【図５８】ＴＤＤＢ特性の導電性バリア膜厚さ依存性を
示すグラフである。
【図５９】導電性バリア膜が無い場合および厚さ１０ｎ
ｍ未満の場合におけるアニール処理後のＴＤＤＢ特性を
示すグラフである。
【図６０】（ａ）および（ｂ）は、本発明の他の実施の
形態である半導体集積回路装置の銅埋め込み配線層の要
部断面図である。
【図６１】（ａ）は本発明の実施の形態である半導体集
積回路装置の製造工程中における要部平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。
【図６２】（ａ）は図６１に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図６３】（ａ）は図６２に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図６４】（ａ）は図６３に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図６５】（ａ）は図６４に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図６６】（ａ）は本発明の実施の形態である半導体集
積回路装置の製造工程中における要部平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。
【図６７】（ａ）は図６６に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図６８】（ａ）は図６７に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図６９】（ａ）は図６８に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図７０】（ａ）は図６９に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図７１】（ａ）は図７０に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図７２】（ａ）は図７１に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図７３】（ａ）は図７２に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図７４】（ａ）は図７３に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図７５】（ａ）は図７４に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図７６】（ａ）は図７５に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図７７】（ａ）は図７６に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図７８】（ａ）は本発明の実施の形態である半導体集
積回路装置の製造工程中における要部平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。
【図７９】（ａ）は図７８に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図８０】（ａ）および（ｂ）は、本発明のさらに他の
実施の形態である半導体集積回路装置の銅埋め込み配線
層の要部断面図である。
【図８１】（ａ）は本発明の実施の形態である半導体集
積回路装置の製造工程中における要部平面図、（ｂ）は
（ａ）のＡ−Ａ線の断面図である。
【図８２】（ａ）は図８１に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図８３】（ａ）は図８２に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図８４】（ａ）は図８３に続く半導体集積回路装置の
製造工程中における要部平面図、（ｂ）は（ａ）のＡ−
Ａ線の断面図である。
【図８５】本願のＴＤＤＢ寿命測定に使用した試料を示
し、（ａ）は平面図、（ｂ）および（ｃ）は（ａ）にお
けるＢ−Ｂ’線断面およびＣ−Ｃ’線断面を各々示す説
明図である。
【図８６】測定の概要を示した概念図である。
【図８７】電流電圧測定結果の一例である。
【図８８】導電性バリア膜の配線溝または接続孔内にお
けるカバレージの説明図である。
【符号の説明】
１ 基板 ２ 素子分離溝 ３ 酸化シリコン膜 ４ ｐ型ウエル ５ ｎ型ウエル ６ ゲート絶縁膜 ７ ゲート電極 ９ シリサイド層 １１ ｎ- 型半導体領域 １２ ｐ- 型半導体領域 １３ サイドウォールスペーサ １４ ｎ+ 型半導体領域 １５ ｐ+ 型半導体領域 １８ 酸化シリコン膜 ２０〜２２ コンタクトホール ２３ プラグ ２４〜３０ Ｗ配線 ２８〜３０ Ｃｕ配線 ３１ 酸化シリコン膜 ３１ａ 酸化シリコン膜 ３１ｂ 酸化シリコン膜 ３２〜３６ スルーホール ３７ プラグ ３８ 窒化シリコン膜 ３９ 酸化シリコン膜 ４０〜４４ 配線溝 ４５ ＴｉＮ膜 ４６ Ｃｕ膜 ４６ａ〜４６ｅ Ｃｕ配線 ４７ 窒化シリコン膜（キャップ膜） ４８ 酸化シリコン膜 ４９ 窒化シリコン膜 ５０〜５４ 配線溝 ６０ 絶縁膜 ６１ 配線溝 ６２ バリア膜 ６５ 反射防止膜 ６６ フォトレジストパターン ６７ 反射防止膜 ６８ フォトレジストパターン １００ ＣＭＰ装置 １０１ 筐体 １０２ 回転軸 １０３ モータ １０４ 研磨盤 １０５ 研磨パッド １０６ ウエハキャリア １０６ａ 凹部 １０７ 駆動軸 １０８ スラリ供給管 １０９ ドレッサ １１０ 駆動軸 １２０ ローダ １２１Ａ ブラシ １３０ 研磨処理部 １４０ 防蝕処理部 １５０ 浸漬処理部 １６０ 後洗浄処理部 １７０ アンローダ ２００ ＣＭＰ装置 ２２０ ローダ ２３０ 研磨処理部 ２４０ 乾燥処理部 ２５０ 後洗浄処理部 ２６０ アンローダ ３０１ ロードロック室 ３０２ａ 処理室 ３０２ｂ 処理室 ３０３ カセットインタフェイス ３０４ ロボット ３０５ ゲートバルブ ３０６ サセプタ ３０７ バッフル板 ３０８ 支持部材 ３０９ 電極 ３１０ 絶縁板 ３１１ 反射ユニット ３１２ ランプ ３１３ 赤外線 ３１４ 石英窓 ３１５ ガスポート ３１６ 真空マニホールド ４００ ＣＭＰ装置 ４０１ 研磨処理部 ４０２ 後洗浄部 ４０３Ａ 第１定盤 ４０３Ｂ 第２定盤 ４０４ クリーン・ステーション ４０５ 回転アーム ４０６ ローダ ４０７ アンローダ ４０８ ローダ ４０９Ａ 第１洗浄部 ４０９Ｂ 第２洗浄部 ４１０ スピンドライヤ ４１１ アンローダ ４１２ 駆動機構 ４１３ 研磨パッド ４１４ 駆動機構 ４１５ ウエハキャリア ４１６ ウエハチャック ４１７ リテーナリング ４１８ スラリ供給管 ４１８ａ スラリ供給管 ４１８ｂ スラリ供給管 ４１９ 駆動機構 ４２０ ドレッサ ４３０ 遮光壁 ５０１ 絶縁膜 ５０２ 絶縁膜 ５０３ 配線 ５０４ 窒化シリコン膜 ５０５ 酸化シリコン膜 ５０７ 接続孔 ５０８ プラグ Ｑｎ ｎチャネル型ＭＩＳＦＥＴ Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8238 Ｈ０１Ｌ 27/08 ３２１Ｆ 27/092 (72)発明者 齋藤 達之 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5F033 HH04 HH11 HH18 HH19 HH21 HH23 HH25 HH28 HH32 HH33 HH34 JJ11 JJ18 JJ33 KK01 KK11 KK19 LL01 LL03 MM01 MM02 MM05 MM12 MM13 NN40 PP06 PP15 PP22 PP26 PP33 QQ08 QQ09 QQ10 QQ11 QQ16 QQ21 QQ25 QQ31 QQ37 QQ48 QQ50 QQ58 QQ65 QQ73 QQ75 QQ90 QQ91 QQ98 RR04 RR06 RR09 RR11 RR14 RR15 RR24 RR25 SS04 SS15 TT02 TT08 VV06 WW01 WW02 WW04 XX10 XX31 5F048 AA05 AA07 AC03 BF01 BF07 BF12 BG07 BG14

Claims (45)

    【特許請求の範囲】
  1. 【請求項１】 以下の構成を含むことを特徴とする半導
    体集積回路装置； (a)第１の主面を有する半導体チップ； (b)上記半導体チップの上記第１の主面上に形成された
    第１の絶縁膜； (c)上記第１の絶縁膜表面に形成された埋め込み配線
    溝； (d)上記埋め込み配線溝の底面に設けられ、下層の導電
    層と接続するための接続孔； (e)上記埋め込み配線溝および上記接続孔の底面および
    側面の表面領域に形成された導電性バリア膜； (f)上記導電性バリア膜が形成された上記配線溝及び上
    記接続孔内に埋め込まれた銅を主成分とする埋め込みメ
    タル配線層； (g)上記埋め込みメタル配線層及び上記第１の絶縁膜の
    上面を覆うように形成されたキャップ絶縁膜； (h)上記キャップ絶縁膜上に形成された上層絶縁膜； 上記半導体チップが完成した時点の上記埋め込みメタル
    配線層の銅以外の成分の濃度は、０．８Ａｔ．％以下で
    ある。
  2. 【請求項２】 請求項１記載の半導体集積回路装置にお
    いて、上記銅以外の成分はシリコンを主要な不純物成分
    として含むことを特徴とする半導体集積回路装置。
  3. 【請求項３】 請求項１記載の半導体集積回路装置にお
    いて、上記銅以外の成分は酸素を主要な不純物成分とし
    て含むことを特徴とする半導体集積回路装置。
  4. 【請求項４】 請求項１記載の半導体集積回路装置にお
    いて、上記銅以外の成分は硫黄を主要な不純物成分とし
    て含むことを特徴とする半導体集積回路装置。
  5. 【請求項５】 請求項１記載の半導体集積回路装置にお
    いて、上記銅以外の主要な不純物成分は、シリコン、酸
    素または硫黄またはそれらの任意の組合せであることを
    特徴とする半導体集積回路装置。
  6. 【請求項６】 請求項１記載の半導体集積回路装置にお
    いて、上記銅以外の成分の濃度は０．２Ａｔ．％以下で
    あることを特徴とする半導体集積回路装置。
  7. 【請求項７】 請求項１記載の半導体集積回路装置にお
    いて、上記銅以外の成分の濃度は０．０８Ａｔ．％以下
    であることを特徴とする半導体集積回路装置。
  8. 【請求項８】 請求項１記載の半導体集積回路装置にお
    いて、上記銅以外の成分の濃度は０．０５Ａｔ．％以下
    であることを特徴とする半導体集積回路装置。
  9. 【請求項９】 請求項１記載の半導体集積回路装置にお
    いて、上記銅以外の成分の濃度は０．０２Ａｔ．以下で
    あることを特徴とする半導体集積回路装置。
  10. 【請求項１０】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝および上記接続孔内の側壁
    部において、上記導電性バリア膜の最も薄い部分の膜厚
    は１０ｎｍ未満であることを特徴とする半導体集積回路
    装置。
  11. 【請求項１１】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝および上記接続孔内の側壁
    部において、上記導電性バリア膜の最も薄い部分の膜厚
    は５ｎｍ以下であることを特徴とする半導体集積回路装
    置。
  12. 【請求項１２】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝および上記接続孔内の側壁
    部において、上記導電性バリア膜の最も薄い部分の膜厚
    は３ｎｍ以下であることを特徴とする半導体集積回路装
    置。
  13. 【請求項１３】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝および上記接続孔内の側壁
    部において、上記導電性バリア膜の最も厚い部分の膜厚
    は１０ｎｍ未満であることを特徴とする半導体集積回路
    装置。
  14. 【請求項１４】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝および上記接続孔内の側壁
    部において、上記導電性バリア膜の最も厚い部分の膜厚
    は５ｎｍ以下であることを特徴とする半導体集積回路装
    置。
  15. 【請求項１５】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝および上記接続孔内の側壁
    部において、上記導電性バリア膜の最も厚い部分の膜厚
    は３ｎｍ以下であることを特徴とする半導体集積回路装
    置。
  16. 【請求項１６】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝および上記接続孔内の側壁
    部において、上記導電性バリア膜の最も厚い部分の膜厚
    は２ｎｍ以下であるか、または上記導電性バリア膜自体
    が存在しないことを特徴とする半導体集積回路装置。
  17. 【請求項１７】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝の幅は０．４μｍ以下であ
    ることを特徴とする半導体集積回路装置。
  18. 【請求項１８】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝の幅は０．２５μｍ以下で
    あることを特徴とする半導体集積回路装置。
  19. 【請求項１９】 請求項１記載の半導体集積回路装置に
    おいて、上記埋め込み配線溝の幅は０．２μｍ以下であ
    ることを特徴とする半導体集積回路装置。
  20. 【請求項２０】 (a)第１の主面を有する半導体基板； (b)上記半導体基板の上記第１の主面上に形成された第
    １の絶縁膜； (c)上記第１の絶縁膜表面に形成された埋め込み配線
    溝； (d)上記埋め込み配線溝の底面に設けられ、下層の導電
    層と接続するための接続孔； (e)上記埋め込み配線溝および上記接続孔の底面および
    側面の表面領域に形成された導電性バリア膜； (f)上記導電性バリア膜が形成された上記埋め込み配線
    溝および上記接続孔内に埋め込まれた銅を主成分とする
    埋め込みメタル配線層； (g)上記メタル配線層および上記第１の絶縁膜の上面を
    覆うように形成されたキャップ絶縁膜を有し、 上記半導体基板から形成された半導体チップの完成時点
    の上記埋め込みメタル配線層における銅以外の成分の濃
    度が０．８Ａｔ．％以下であり、 上記埋め込みメタル配線層を形成するために、銅を主成
    分とする埋め込みメタル膜を形成した時点での前記メタ
    ル膜の銅の純度は９９．９９９％以上にすることを特徴
    とする半導体集積回路装置の製造方法。
  21. 【請求項２１】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記銅の純度は９９．９９９９％
    以上であることを特徴とする半導体集積回路装置の製造
    方法。
  22. 【請求項２２】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記メタル膜の形成は、銅の純度
    が９９．９９９％以上であるターゲットを用いたスパッ
    タリングによって行われることを特徴とする半導体集積
    回路装置の製造方法。
  23. 【請求項２３】 請求項２１記載の半導体集積回路装置
    の製造方法において、上記メタル膜の形成は、銅の純度
    は９９．９９９９％以上であるターゲットを用いたスパ
    ッタリングによって行われることを特徴とする半導体集
    積回路装置の製造方法。
  24. 【請求項２４】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記形成されたメタル膜を化学機
    械研磨により平坦化した後、上記キャップ絶縁膜を形成
    する前に、上記半導体基板の上記第１の主面を、還元性
    を有する気体の雰囲気中でプラズマ処理することを特徴
    とする半導体集積回路装置の製造方法。
  25. 【請求項２５】 請求項２４記載の半導体集積回路装置
    の製造方法において、上記気体雰囲気は水素を主要な構
    成要素として含むことを特徴とする半導体集積回路装置
    の製造方法。
  26. 【請求項２６】 請求項２４記載の半導体集積回路装置
    の製造方法において、上記気体雰囲気は更に窒化作用を
    有することを特徴とする半導体集積回路装置の製造方
    法。
  27. 【請求項２７】 請求項２６記載の半導体集積回路装置
    の製造方法において、上記気体雰囲気はアンモニアを主
    要な構成要素として含むことを特徴とする半導体集積回
    路装置の製造方法。
  28. 【請求項２８】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込みメタル配線層を形成
    するための化学機械研磨は砥粒フリー化学機械研磨で行
    われることを特徴とする半導体集積回路装置の製造方
    法。
  29. 【請求項２９】 請求項２８記載の半導体集積回路装置
    の製造方法において、上記砥粒フリー化学機械研磨に用
    いられるスラリー中の砥粒の割合は質量比で０．５％以
    下であることを特徴とする半導体集積回路装置の製造方
    法。
  30. 【請求項３０】 請求項２８記載の半導体集積回路装置
    の製造方法において、上記砥粒フリー化学機械研磨に用
    いられるスラリー中の砥粒の割合は質量比で０．１％以
    下であることを特徴とする半導体集積回路装置の製造方
    法。
  31. 【請求項３１】 請求項２８記載の半導体集積回路装置
    の製造方法において、上記砥粒フリー化学機械研磨に用
    いられるスラリー中の砥粒の割合は質量比で０．０５％
    以下であることを特徴とする半導体集積回路装置の製造
    方法。
  32. 【請求項３２】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記銅以外の成分の濃度は０．２
    Ａｔ．％以下であることを特徴とする半導体集積回路装
    置の製造方法。
  33. 【請求項３３】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記銅以外の成分の濃度は０．０
    ８Ａｔ．％以下であることを特徴とする半導体集積回路
    装置の製造方法。
  34. 【請求項３４】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記銅以外の成分の濃度は０．０
    ５Ａｔ．％以下であることを特徴とする半導体集積回路
    装置の製造方法。
  35. 【請求項３５】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記銅以外の成分の濃度は０．０
    ２Ａｔ．％以下であることを特徴とする半導体集積回路
    装置の製造方法。
  36. 【請求項３６】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝および上記接
    続孔内の側壁部において、上記導電性バリア膜の最も薄
    い部分の膜厚は１０ｎｍ未満であることを特徴とする半
    導体集積回路装置の製造方法。
  37. 【請求項３７】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝および上記接
    続孔内の側壁部において、上記導電性バリア膜の最も薄
    い部分の膜厚は５ｎｍ以下であることを特徴とする半導
    体集積回路装置の製造方法。
  38. 【請求項３８】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝および上記接
    続孔内の側壁部において、上記導電性バリア膜の最も薄
    い部分の膜厚は３ｎｍ以下であることを特徴とする半導
    体集積回路装置の製造方法。
  39. 【請求項３９】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝および上記接
    続孔内の側壁部において、上記導電性バリア膜の最も厚
    い部分の膜厚は１０ｎｍ未満であることを特徴とする半
    導体集積回路装置の製造方法。
  40. 【請求項４０】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝および上記接
    続孔内の側壁部において、上記導電性バリア膜の最も厚
    い部分の膜厚は５ｎｍ以下であることを特徴とする半導
    体集積回路装置の製造方法。
  41. 【請求項４１】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝および上記接
    続孔内の側壁部において、上記導電性バリア膜の最も厚
    い部分の膜厚は３ｎｍ以下であることを特徴とする半導
    体集積回路装置の製造方法。
  42. 【請求項４２】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝および上記接
    続孔内の側壁部において、上記導電性バリア膜の最も厚
    い部分の膜厚は２ｎｍ以下であるか、または上記導電性
    バリア膜自体が存在しないことを特徴とする半導体集積
    回路装置の製造方法。
  43. 【請求項４３】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝の幅は０．４
    μｍ以下であることを特徴とする半導体集積回路装置の
    製造方法。
  44. 【請求項４４】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝の幅は０．２
    ５μｍ以下であることを特徴とする半導体集積回路装置
    の製造方法。
  45. 【請求項４５】 請求項２０記載の半導体集積回路装置
    の製造方法において、上記埋め込み配線溝の幅は０．２
    μｍ以下であることを特徴とする半導体集積回路装置の
    製造方法。
JP2000104015A 2000-04-05 2000-04-05 半導体集積回路装置および半導体集積回路装置の製造方法 Pending JP2001291720A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000104015A JP2001291720A (ja) 2000-04-05 2000-04-05 半導体集積回路装置および半導体集積回路装置の製造方法
TW090107703A TW531892B (en) 2000-04-05 2001-03-30 Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device
KR1020010018003A KR100698987B1 (ko) 2000-04-05 2001-04-04 반도체 집적 회로 장치의 제조 방법
US09/825,946 US6764950B2 (en) 2000-04-05 2001-04-05 Fabrication method for semiconductor integrated circuit device
US10/811,927 US7232757B2 (en) 2000-04-05 2004-03-30 Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device
US11/790,760 US20080132059A1 (en) 2000-04-05 2007-04-27 Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000104015A JP2001291720A (ja) 2000-04-05 2000-04-05 半導体集積回路装置および半導体集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007310344A Division JP2008141204A (ja) 2007-11-30 2007-11-30 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001291720A true JP2001291720A (ja) 2001-10-19
JP2001291720A5 JP2001291720A5 (ja) 2006-03-23

Family

ID=18617635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000104015A Pending JP2001291720A (ja) 2000-04-05 2000-04-05 半導体集積回路装置および半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (3) US6764950B2 (ja)
JP (1) JP2001291720A (ja)
KR (1) KR100698987B1 (ja)
TW (1) TW531892B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
JP2004363516A (ja) * 2003-06-09 2004-12-24 Sony Corp 埋め込み配線の形成方法
US6858549B2 (en) 2001-12-27 2005-02-22 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6881660B2 (en) 2001-12-27 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6919267B2 (en) 2001-12-27 2005-07-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US7323781B2 (en) 2003-03-25 2008-01-29 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2008193120A (ja) * 2008-04-23 2008-08-21 Fujitsu Ltd 絶縁膜形成方法
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
US7687917B2 (en) 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US8012871B2 (en) 2002-10-17 2011-09-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2012060149A (ja) * 2007-07-27 2012-03-22 Siltronic Ag 半導体材料から構成された基板を研磨する方法
JP2014112692A (ja) * 2013-12-27 2014-06-19 Jx Nippon Mining & Metals Corp 半導体用銅合金配線及びスパッタリングターゲット並びに半導体用銅合金配線の形成方法
JP2015128174A (ja) * 2002-05-17 2015-07-09 株式会社半導体エネルギー研究所 半導体装置
JP2016219620A (ja) * 2015-05-21 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびそれに用いられるｆｏｕｐ
JP2017126802A (ja) * 2017-04-24 2017-07-20 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
TW462085B (en) * 2000-10-26 2001-11-01 United Microelectronics Corp Planarization of organic silicon low dielectric constant material by chemical mechanical polishing
US6727158B2 (en) * 2001-11-08 2004-04-27 Micron Technology, Inc. Structure and method for forming a faceted opening and a layer filling therein
JP4340040B2 (ja) * 2002-03-28 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2003318140A (ja) * 2002-04-26 2003-11-07 Applied Materials Inc 研磨方法及び装置
DE10224167B4 (de) 2002-05-31 2007-01-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
JP2005050903A (ja) * 2003-07-30 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
US20050054206A1 (en) * 2003-09-04 2005-03-10 Nanya Technology Corporation Etching method and recipe for forming high aspect ratio contact hole
US20060172526A1 (en) * 2003-10-16 2006-08-03 United Microelectronics Corp. Method for preventing edge peeling defect
US7341946B2 (en) * 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7180195B2 (en) * 2003-12-17 2007-02-20 Intel Corporation Method and apparatus for improved power routing
SG157226A1 (en) * 2004-02-24 2009-12-29 Taiwan Semiconductor Mfg A method for improving time dependent dielectric breakdown lifetimes
US20050230354A1 (en) * 2004-04-14 2005-10-20 Hardikar Vishwas V Method and composition of post-CMP wetting of thin films
JP4703129B2 (ja) * 2004-05-06 2011-06-15 富士通セミコンダクター株式会社 半導体装置およびその製造方法、設計方法
US7465595B2 (en) 2004-11-09 2008-12-16 Fujitsu Limited Quantum device, manufacturing method of the same and controlling method of the same
US7332422B2 (en) * 2005-01-05 2008-02-19 Chartered Semiconductor Manufacturing, Ltd. Method for CuO reduction by using two step nitrogen oxygen and reducing plasma treatment
US20060194427A1 (en) * 2005-02-25 2006-08-31 Yi-Ching Wu Interconnecting process and method for fabricating complex dielectric barrier layer
US7348276B2 (en) * 2005-03-30 2008-03-25 Fujitsu, Limited Fabrication process of semiconductor device and polishing method
JP4956919B2 (ja) * 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP4964442B2 (ja) * 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US7348238B2 (en) * 2005-08-22 2008-03-25 Micron Technology, Inc. Bottom electrode for memory device and method of forming the same
KR100741882B1 (ko) * 2005-12-29 2007-07-23 동부일렉트로닉스 주식회사 고전압 소자 및 그 제조방법
US7378339B2 (en) * 2006-03-30 2008-05-27 Freescale Semiconductor, Inc. Barrier for use in 3-D integration of circuits
US7510967B2 (en) * 2006-05-29 2009-03-31 Nec Electronics Corporation Method for manufacturing semiconductor device
EP2124250A4 (en) 2007-03-13 2014-06-25 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US20080299780A1 (en) * 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction
US7758403B2 (en) * 2007-11-16 2010-07-20 Hitachi Global Storage Technologies Netherlands B.V. System, method and apparatus for lapping workpieces with soluble abrasives
US9026370B2 (en) * 2007-12-18 2015-05-05 Hospira, Inc. User interface improvements for medical devices
US8138041B2 (en) * 2008-06-12 2012-03-20 International Business Machines Corporation In-situ silicon cap for metal gate electrode
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2010049881A1 (en) * 2008-10-27 2010-05-06 Nxp B.V. Biocompatible electrodes
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US20100171197A1 (en) 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
US20110052797A1 (en) * 2009-08-26 2011-03-03 International Business Machines Corporation Low Temperature Plasma-Free Method for the Nitridation of Copper
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
JP5859758B2 (ja) * 2011-07-05 2016-02-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8525339B2 (en) 2011-07-27 2013-09-03 International Business Machines Corporation Hybrid copper interconnect structure and method of fabricating same
JP2014027012A (ja) * 2012-07-24 2014-02-06 Toshiba Corp 半導体装置の製造方法および半導体装置の製造装置
KR20140028735A (ko) * 2012-08-30 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9312203B2 (en) 2013-01-02 2016-04-12 Globalfoundries Inc. Dual damascene structure with liner
JP6255728B2 (ja) 2013-06-17 2018-01-10 富士通セミコンダクター株式会社 半導体装置、半導体装置の製造方法及び設計プログラム
US9887160B2 (en) * 2015-09-24 2018-02-06 International Business Machines Corporation Multiple pre-clean processes for interconnect fabrication
US20180134546A1 (en) * 2016-11-14 2018-05-17 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US11195748B2 (en) * 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US11139242B2 (en) * 2019-04-29 2021-10-05 International Business Machines Corporation Via-to-metal tip connections in multi-layer chips
US11152455B2 (en) 2019-09-23 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce breakdown failure in a MIM capacitor
US11810857B2 (en) * 2020-08-25 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Via for semiconductor device and method
CN112038228B (zh) * 2020-08-27 2022-08-09 上海华力集成电路制造有限公司 改善TiN薄膜连续性的表面处理方法
US11430729B2 (en) 2020-09-16 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor with a symmetrical capacitor insulator structure

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072807B2 (ja) 1992-07-15 2000-08-07 日本電信電話株式会社 半導体装置の製造方法
JP3156886B2 (ja) 1993-01-26 2001-04-16 日本電信電話株式会社 半導体装置の製造方法
KR0161883B1 (ko) * 1995-05-23 1999-02-01 문정환 반도체장치의 금속배선 형성방법
JPH0922896A (ja) * 1995-07-07 1997-01-21 Toshiba Corp 金属膜の選択的形成方法
JP3517802B2 (ja) * 1995-09-01 2004-04-12 富士通株式会社 埋め込み導電層の形成方法
JPH0982798A (ja) 1995-09-12 1997-03-28 Toshiba Corp 半導体装置およびその製造方法
JPH10154709A (ja) 1996-09-25 1998-06-09 Toshiba Corp 半導体装置の製造方法
US5990008A (en) * 1996-09-25 1999-11-23 Kabushiki Kaisha Toshiba Semiconductor device with pure copper wirings and method of manufacturing a semiconductor device with pure copper wirings
US6537621B1 (en) * 1996-10-01 2003-03-25 Tokyo Electron Limited Method of forming a titanium film and a barrier film on a surface of a substrate through lamination
JPH10125782A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
US5954997A (en) * 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
JP3150095B2 (ja) 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
US6048789A (en) * 1997-02-27 2000-04-11 Vlsi Technology, Inc. IC interconnect formation with chemical-mechanical polishing and silica etching with solution of nitric and hydrofluoric acids
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
JPH1116912A (ja) 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
JP3463979B2 (ja) * 1997-07-08 2003-11-05 富士通株式会社 半導体装置の製造方法
JPH1187349A (ja) 1997-07-16 1999-03-30 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6171957B1 (en) * 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process
US5904565A (en) 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
JPH11204523A (ja) * 1998-01-07 1999-07-30 Toshiba Corp 半導体装置の製造方法
JPH11220023A (ja) 1998-02-02 1999-08-10 Sharp Corp 半導体装置及びその製造方法
JP3955386B2 (ja) * 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JP3080071B2 (ja) * 1998-06-12 2000-08-21 日本電気株式会社 半導体装置及びその製造方法
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US6177364B1 (en) * 1998-12-02 2001-01-23 Advanced Micro Devices, Inc. Integration of low-K SiOF for damascene structure
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
US6153523A (en) * 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
US6169036B1 (en) * 1999-03-25 2001-01-02 Lucent Technologies Inc. Method for cleaning via openings in integrated circuit manufacturing
US6177347B1 (en) * 1999-07-02 2001-01-23 Taiwan Semiconductor Manufacturing Company In-situ cleaning process for Cu metallization
US6159857A (en) * 1999-07-08 2000-12-12 Taiwan Semiconductor Manufacturing Company Robust post Cu-CMP IMD process
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6136680A (en) * 2000-01-21 2000-10-24 Taiwan Semiconductor Manufacturing Company Methods to improve copper-fluorinated silica glass interconnects
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6348410B1 (en) * 2000-11-02 2002-02-19 Advanced Micro Devices, Inc. Low temperature hillock suppression method in integrated circuit interconnects

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
US6858549B2 (en) 2001-12-27 2005-02-22 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6881660B2 (en) 2001-12-27 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US6919267B2 (en) 2001-12-27 2005-07-19 Matsushita Electric Industrial Co., Ltd. Method for forming wiring structure
US8642467B2 (en) 2002-05-08 2014-02-04 Renesas Electronics Corporation Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method
US8115318B2 (en) 2002-05-08 2012-02-14 Renesas Electronics Corporation Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method
US7842602B2 (en) 2002-05-08 2010-11-30 Renesas Electronics Corporation Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method
US7687917B2 (en) 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US7737555B2 (en) 2002-05-08 2010-06-15 Nec Electronics Corporation Semiconductor method having silicon-diffused metal wiring layer
JP2015128174A (ja) * 2002-05-17 2015-07-09 株式会社半導体エネルギー研究所 半導体装置
US9847355B2 (en) 2002-05-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, and semiconductor device
JP2015216406A (ja) * 2002-05-17 2015-12-03 株式会社半導体エネルギー研究所 半導体装置
US8012871B2 (en) 2002-10-17 2011-09-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US7323781B2 (en) 2003-03-25 2008-01-29 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US8053893B2 (en) 2003-03-25 2011-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US7777343B2 (en) 2003-03-25 2010-08-17 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US8431480B2 (en) 2003-03-25 2013-04-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8617981B2 (en) 2003-03-25 2013-12-31 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9659867B2 (en) 2003-03-25 2017-05-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10121693B2 (en) 2003-03-25 2018-11-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US10304726B2 (en) 2003-03-25 2019-05-28 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8810034B2 (en) 2003-03-25 2014-08-19 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9064870B2 (en) 2003-03-25 2015-06-23 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9818639B2 (en) 2003-03-25 2017-11-14 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9490213B2 (en) 2003-03-25 2016-11-08 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP2004363516A (ja) * 2003-06-09 2004-12-24 Sony Corp 埋め込み配線の形成方法
JP2008545253A (ja) * 2005-05-10 2008-12-11 ラム リサーチ コーポレーション 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法
JP2012060149A (ja) * 2007-07-27 2012-03-22 Siltronic Ag 半導体材料から構成された基板を研磨する方法
US8647985B2 (en) 2007-07-27 2014-02-11 Siltronic Ag Method for polishing a substrate composed of semiconductor material
JP2008193120A (ja) * 2008-04-23 2008-08-21 Fujitsu Ltd 絶縁膜形成方法
JP2014112692A (ja) * 2013-12-27 2014-06-19 Jx Nippon Mining & Metals Corp 半導体用銅合金配線及びスパッタリングターゲット並びに半導体用銅合金配線の形成方法
JP2016219620A (ja) * 2015-05-21 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびそれに用いられるｆｏｕｐ
JP2017126802A (ja) * 2017-04-24 2017-07-20 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US6764950B2 (en) 2004-07-20
US20010030367A1 (en) 2001-10-18
KR100698987B1 (ko) 2007-03-26
TW531892B (en) 2003-05-11
US20080132059A1 (en) 2008-06-05
US20040180534A1 (en) 2004-09-16
US7232757B2 (en) 2007-06-19
KR20010095332A (ko) 2001-11-03

Similar Documents

Publication Publication Date Title
JP4554011B2 (ja) 半導体集積回路装置の製造方法
JP2001291720A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US7084063B2 (en) Fabrication method of semiconductor integrated circuit device
JP2003051481A (ja) 半導体集積回路装置の製造方法
JP2003188254A (ja) 半導体装置の製造方法および半導体装置
JP2003332426A (ja) 半導体装置の製造方法および半導体装置
JP2003142579A (ja) 半導体装置の製造方法および半導体装置
JP2008141204A (ja) 半導体集積回路装置の製造方法
KR100746895B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP2003347299A (ja) 半導体集積回路装置の製造方法
JP2002329780A (ja) 半導体装置の製造方法および半導体装置
JP2007005840A (ja) 半導体集積回路装置の製造方法
JP2003124311A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080229

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422