JP2003124311A

JP2003124311A - 半導体装置の製造方法および半導体装置

Info

Publication number: JP2003124311A
Application number: JP2001316557A
Authority: JP
Inventors: Tadashi Ohashi; 直史大橋; Hiroyuki Maruyama; 裕之丸山; Junji Noguchi; 純司野口
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-10-15
Filing date: 2001-10-15
Publication date: 2003-04-25

Abstract

(57)【要約】【課題】銅を主導体層とする配線間の絶縁破壊耐性を
向上させる。【解決手段】銅を主成分とする主導体膜１７ａを有す
る埋込み第２層配線Ｌ２の上部において電界が集中する
箇所が、その周囲の絶縁膜１１ｂの研磨面から離間する
ように、その絶縁膜１１ｂの上層を還元性プラズマ処理
において若干エッチング除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法および半導体装置技術に関し、特に、銅を主導体層
とする埋込み配線を有する半導体装置の製造方法および
半導体装置に適用して有効な技術に関するものである。

【０００２】

【従来の技術】近年は、例えばダマシン（Damascene）
と呼ばれる配線形成技術が検討されている。このダマシ
ン法は、シングルダマシン（Single-Damascene）法とデ
ュアルダマシン（Dual-Damascene）法とに大別できる。
シングルダマシン法は、例えば絶縁膜に配線溝を形成し
た後、その絶縁膜上および配線溝内に配線形成用の主導
電層を堆積し、さらに、その主導電層を、例えば化学的
機械的研磨法（ＣＭＰ；Chemical Mechanical Polishin
g）によって配線溝内のみに残されるように研磨するこ
とにより、配線溝内に埋込み配線を形成する方法であ
る。また、デュアルダマシン法は、絶縁膜に配線溝およ
び下層配線との接続を行うための孔を形成した後、その
絶縁膜上、配線溝および孔内に配線形成用の主導電層を
堆積し、さらに、その主導電層をＣＭＰ等によって配線
溝および孔内のみに残されるように研磨することによ
り、配線溝および孔内に埋込み配線を形成する方法であ
る。いずれの方法においても、配線の主導体材料として
は、半導体装置の性能を向上させる観点等から、例えば
銅等のような低抵抗な材料が使用される。銅はアルミニ
ウムよりも低抵抗で信頼性における許容電流が２桁以上
大きいという利点を持ち、同じ配線抵抗を得るのに膜を
薄くすることができるので、隣接する配線間の容量も低
減できる。しかし、銅は、例えばアルミニウム等のよう
な金属と比較して絶縁膜中に拡散され易いとされてい
る。このため、銅を配線材料として用いる場合、銅から
なる主導体層の表面（底面および側面）、すなわち、配
線溝の内壁面（側面および底面）に、銅の拡散を防止す
るための薄い導電性バリア膜を形成する必要性があると
されている。また、配線溝が形成された絶縁膜の上面上
の全面に、上記埋め込み配線の上面を覆うように、例え
ば窒化シリコン膜等からなるキャップ膜を堆積すること
により、埋め込み配線中の銅が、埋込み配線の上面から
絶縁膜中に拡散するのを防止する技術がある。

【０００３】なお、ダマシン配線技術については、例え
ば特開２０００−２９９３７６号公報に記載があり、デ
ュアルダマシン法において接続孔の側壁にテーパを設け
て配線材料の埋め込みを容易にする技術が開示されてい
る。また、例えば特開２０００−２５２３５７号公報に
は、低誘電率な有機絶縁膜に形成された配線用の溝を埋
め込むようにバリア層および銅膜を順に堆積した後、銅
膜の表面にアルゴンプラズマ照射しながら熱処理を施す
技術が開示されている。また、例えば特開２０００−１
１４３６８号公報には、層間接続孔を設けた後、銅系金
属汚染物に対し錯体形成能力を有する錯化剤を含有する
洗浄液で層間接続孔内を洗浄する技術が開示されてい
る。また、例えば特開２０００−２７７６０６号公報に
は、配線層間に用いる絶縁膜として、ジメチルアリーエ
ーテル絶縁膜を使用する技術が開示されている。

【０００４】

【発明が解決しようとする課題】ところが、本発明者ら
の検討結果によれば、上記銅を主導体層とする埋込み配
線技術においては、以下の課題があることを見い出し
た。

【０００５】すなわち、銅を配線材料に用いた場合、Ｔ
ＤＤＢ（Time Dependence on Dielectric Breakdown）
寿命が、他の金属材料（例えばアルミニウムやタングス
テン）に比べて著しく短いという問題がある。その上、
配線ピッチの微細化が進み、実効電界強度が増加する傾
向にあることに加え、近年は配線容量を低減する観点等
から酸化シリコンよりも誘電率の低い絶縁材料を配線間
の絶縁膜として使用する方向にあるが、誘電率の低い絶
縁膜は一般的に絶縁耐圧も低いことから、ＴＤＤＢ寿命
の確保が益々困難になる状況にある。

【０００６】本発明の目的は、銅を主導体層とする配線
間の絶縁破壊耐性を向上させることのできる技術を提供
することにある。

【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【０００９】すなわち、本発明は、有機を含む絶縁膜に
形成された配線開口部内に銅を主成分とする配線を埋設
した後、前記有機を含む絶縁膜および配線の表面に対し
て還元性プラズマ処理を施して前記有機を含む絶縁膜の
表層をエッチング除去し、その絶縁膜の上面の高さが、
前記配線の上面の高さと異なるようにする工程を有する
ものである。

【００１０】

【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。

【００１１】１．ＴＤＤＢ（Time Dependence on Diele
ctric Breakdown）寿命とは、絶縁破壊の時間的依存性
を客観的に計る尺度であって、所定の温度（例えば１４
０℃）の測定条件下で電極間に比較的高い電圧を加え、
電圧印加から絶縁破壊までの時間を印加電界に対してプ
ロットしたグラフを作成し、このグラフから実際の使用
電界強度（例えば０．２ＭＶ／ｃｍ）に外挿して求めた
時間（寿命）をいう。

【００１２】図１〜図３は、本願のＴＤＤＢ寿命測定に
使用した試料を示し、図１は平面図、図２および図３は
図１におけるＢ−Ｂ’線断面およびＣ−Ｃ’線の断面を
各々示している。この試料は実際にはウエハのＴＥＧ
（Test Equipment Group）領域に形成できる。図示する
ように一対の櫛形配線Ｌを第２配線層Ｍ２に形成し、最
上層のパットＰ１，Ｐ２に各々接続する。この櫛形配線
Ｌ間に電界が印加され電流が測定される。パットＰ１，
Ｐ２は測定端子である。櫛形配線Ｌの配線幅、配線間
隔、配線厚さは何れも０．５μｍである。また、配線対
向長は１．５８×１０⁵μｍとした。

【００１３】図４は、測定の概要を示した説明図であ
る。試料は測定ステージＳに保持され、パッドＰ１，Ｐ
２間に電流電圧測定器（Ｉ／Ｖ測定器）を接続する。測
定ステージＳはヒータＨで加熱され試料温度が１４０℃
に調整される。ＴＤＤＢ寿命測定には定電圧ストレス法
と低電流ストレス法とがあるが、本願では絶縁膜に印加
される平均電界が一定となる定電圧ストレス法を用いて
いる。電圧印加の後、時間の経過とともに電流密度は減
少し、その後、急激な電流増加（絶縁破壊）が観測され
る。ここでは、リーク電流密度が１μＡ／ｃｍ²に達し
た時間をＴＤＤＢ寿命（５ＭＶ／ｃｍにおけるＴＤＤＢ
寿命）とした。なお、本願において、ＴＤＤＢ寿命と
は、特に言及しない限り０．２ＭＶ／ｃｍにおける破壊
時間（寿命）をいうが、広義には所定の電界強度に言及
した上で破壊までの時間としてＴＤＤＢ寿命の語を用い
る場合もある。また、特に言及しない限り、ＴＤＤＢ寿
命は、試料温度１４０℃の場合をいう。また、ＴＤＤＢ
寿命は前記の櫛形配線Ｌで測定した場合をいうが、実際
の配線間の破壊寿命を反映することは言うまでもない。

【００１４】２．プラズマ処理とは、プラズマ状態にあ
る環境に、基板表面、あるいは、基板上に絶縁膜、金属
膜等のような部材が形成されている時にはその部材表面
を暴露し、プラズマの化学的、機械的（ボンバードメン
ト）作用を表面に与えて処理することをいう。一般にプ
ラズマは特定のガス（処理ガス）に置換した反応室内に
必要に応じて処理ガスを補充しつつ、高周波電界等の作
用によりガスを電離させて生成するが、現実には完全に
処理ガスで置換することはできない。よって、本実施の
形態では、例えばアンモニアプラズマと称しても、完全
なアンモニアプラズマを意図するものではなく、そのプ
ラズマ内に含まれる不純物ガス（窒素、酸素、二酸化炭
素、水蒸気等）の存在を排除するものではない。同様
に、言うまでもないことであるが、プラズマ中に他の希
釈ガスや添加ガスを含むことを排除するものではない。

【００１５】３．還元性雰囲気のプラズマとは、還元作
用、すなわち、酸素を引き抜く作用を有するラジカル、
イオン、原子、分子等の反応種が支配的に存在するプラ
ズマ環境をいい、ラジカル、イオンには、原子あるいは
分子状のラジカルあるいはイオンが含まれる。また、環
境内には単一の反応種のみならず、複数種の反応種が含
まれていても良い。例えば水素ラジカルとＮＨ₂ラジカ
ルとが同時に存在する環境でも良い。

【００１６】４．本実施の形態において、例えば銅から
なると表現した場合、主成分として銅が用いられている
ことを意図する。すなわち、一般に高純度な銅であって
も、不純物が含まれることは当然であり、添加物や不純
物も銅からなる部材に含まれることを排除するものでは
ない。これは銅に限らず、その他の金属（窒化チタン
等）でも同様である。

【００１７】５．化学機械研磨（ＣＭＰ：Chemical Mec
hanical Polishing）とは、一般に被研磨面を相対的に
軟らかい布様のシート材料等からなる研磨パッドに接触
させた状態で、スラリを供給しながら面方向に相対移動
させて研磨を行うことをいい、本実施の形態において
は、その他、被研磨面を硬質の砥石面に対して相対移動
させることによって研磨を行うＣＭＬ(Chemical Mechan
ical Lapping)、その他の固定砥粒を使用するもの、及
び砥粒を使用しない砥粒フリーＣＭＰ等も含むものとす
る。

【００１８】６．砥粒フリー化学機械研磨は、一般に砥
粒の重量濃度が０．５％重量未満のスラリを用いた化学
機械研磨をいい、有砥粒化学機械研磨とは、砥粒の重量
濃度が０．５％重量よりも高濃度のスラリを用いた化学
機械研磨をいう。しかし、これらは相対的なものであ
り、第１ステップの研磨が砥粒フリー化学機械研磨で、
それに続く第２ステップの研磨が有砥粒化学機械研磨で
ある場合、第１ステップの研磨濃度が第２ステップの研
磨濃度よりも１桁以上、望ましくは２桁以上小さい場合
などには、この第１ステップの研磨を砥粒フリー化学機
械研磨という場合もある。本明細書中において、砥粒フ
リー化学機械研磨と言うときは、対象とする金属膜の単
位平坦化プロセス全体を砥粒フリー化学機械研磨で行う
場合の他、主要プロセスを砥粒フリー化学機械研磨で行
い、副次的なプロセスを有砥粒化学機械研磨で行う場合
も含むものとする。

【００１９】７．研磨液（スラリ）とは、一般に化学エ
ッチング薬剤に研磨砥粒を混合した懸濁液をいい、本願
においては発明の性質上、研磨砥粒が混合されていない
ものを含むものとする。

【００２０】８．砥粒（スラリ粒子）とは、一般にスラ
リに含まれるアルミナ、シリカ等のような粉末をいう。

【００２１】９．防食剤とは、金属の表面に耐食性、疎
水性あるいはその両方の性質を有する保護膜を形成する
ことによって、上記ＣＭＰによる研磨の進行を阻止また
は抑制する薬剤をいい、一般にベンゾトリアゾール（Ｂ
ＴＡ）などが使用される（詳しくは特開平８−６４５９
４号公報参照）。

【００２２】１０．スクラッチフリーとは、上記ＣＭＰ
法によって研磨されたウエハの研磨面の全面内または所
定の単位面積内に、所定寸法以上の欠陥が検出されない
状態を言う。この所定寸法は、半導体装置の世代や種類
等によって変わるので一概には言えないが、本実施の形
態では、インラインの比較欠陥検査において、例えば直
径２００ｍｍのウエハの研磨面内に、例えば０．３μｍ
以上の欠陥が検出されない状態されている。

【００２３】１１．導電性バリア膜とは、一般に銅が層
間絶縁膜内や下層へ拡散するのを防止するために、埋込
み配線の側面または底面に比較的薄く形成される拡散バ
リア性を有する導電膜であり、一般に、窒化チタン（Ｔ
ｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等
のような高融点金属またはその窒化物等が使用される。

【００２４】１２．埋込み配線または埋込みメタル配線
とは、一般にシングルダマシン(single damascene)やデ
ュアルダマシン(dual damascene)等のように、絶縁膜に
形成された溝や孔などのような配線開口部の内部に導電
膜を埋め込んだ後、絶縁膜上の不要な導電膜を除去する
配線形成技術によってパターニングされた配線をいう。
また、一般に、シングルダマシンとは、プラグメタル
と、配線用メタルとの２段階に分けて埋め込む、埋込み
配線プロセスを言う。同様にデュアルダマシンとは、一
般にプラグメタルと、配線用メタルとを一度に埋め込
む、埋込み配線プロセスを言う。一般に、銅埋込み配線
を多層構成で使用されることが多い。

【００２５】１３．本願において半導体装置というとき
は、特に単結晶シリコン基板上に作られるものだけでな
く、特にそうでない旨が明示された場合を除き、ＳＯＩ
(Silicon On Insulator)基板やＴＦＴ(Thin Film Trans
istor)液晶製造用基板などといった他の基板上に作られ
るものを含むものとする。

【００２６】１４．ウエハとは、半導体集積回路の製造
に用いるシリコンその他の半導体単結晶基板（一般にほ
ぼ円板形、半導体ウエハ）、サファイア基板、ガラス基
板、その他の絶縁、反絶縁または半導体基板等並びにそ
れらの複合的基板を言う。

【００２７】１５．半導体集積回路チップまたは半導体
チップ（以下、単にチップという）とは、ウエハ工程
（ウエハプロセスまたは前工程）が完了したウエハを単
位回路群に分割したものを言う。

【００２８】１６．シリコンナイトライド、窒化ケイ素
または窒化シリコン膜というときは、Ｓｉ₃Ｎ₄のみでは
なく、シリコンの窒化物で類似組成の絶縁膜を含むもの
とする。

【００２９】１７．低誘電率な絶縁膜（Ｌｏｗ−Ｋ絶縁
膜）とは、パッシベーション膜に含まれる酸化シリコン
膜（たとえばＴＥＯＳ（Tetraethoxysilane）酸化膜）
の誘電率よりも低い誘電率を有する絶縁膜を例示でき
る。一般的には、ＴＥＯＳ酸化膜の比誘電率ε＝４．１
〜４．２程度以下を低誘電率な絶縁膜と言う。

【００３０】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００３１】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００３２】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００３３】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００３４】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。

【００３５】また、本実施の形態で用いる図面において
は、平面図であっても図面を見易くするためにハッチン
グを付す場合もある。

【００３６】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。

【００３７】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。

【００３８】（実施の形態１）本発明者らによる検討結
果によれば、銅の拡散現象は、（１）原子状の銅より
も、酸化銅（ＣｕＯ）あるいは銅シリサイドから供給さ
れるイオン化銅が配線間の電位でドリフトし拡散する要
因、（２）銅配線が形成された絶縁膜と、その銅配線キ
ャップ膜との界面、すなわち銅の拡散経路の状態による
要因が支配的であり、これらがＴＤＤＢ寿命の劣化の主
原因であることを見出した。なお、発明者らが見出した
ＴＤＤＢ寿命の劣化のメカニズムおよび原因について
は、本願発明者による特願平１１−２２６８７６号、特
願２０００−１０４０１５号、特願２０００−３００８
５３号および特願２００１−１３１９４１号に記載があ
る。

【００３９】また、ＴＤＤＢ寿命の劣化は、配線間の絶
縁材料として上記Ｌｏｗ−Ｋ絶縁膜を用いることにより
顕著になる。図５は、ｐＴＥＯＳ（プラズマＣＶＤ法で
形成されたＴＥＯＳ酸化膜、比誘電率＝４．２）、Ｓｉ
ＬＫ（米The Dow Chemical Co製、ε＝２．７、耐熱温
度＝４９０℃以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ
／Ｖｍ）を用いた銅配線構造のＴＤＤＢ寿命の測定結果
を例示している。この結果から分かるように、銅配線に
用いる絶縁膜のＬｏｗ−Ｋ化が進むと、Ｌｏｗ−Ｋ絶縁
材料の物性から絶縁破壊耐圧も低下し、その結果、ＴＤ
ＤＢ寿命の低下を招く。したがって、Ｌｏｗ−Ｋ絶縁構
造を適用する場合には、今まで以上に信頼度（ＴＤＤＢ
寿命）の確保に対して積極的に対策する必要がある。

【００４０】図６は、配線間の絶縁膜としてＳｉＬＫを
用いて実際に作成した配線構造の断面ＴＥＭ（Transmis
sion Electron Microscope）写真の模式図である。絶縁
膜５０上には、絶縁膜５１〜５４が下方から順に堆積さ
れている。絶縁膜５０，５３は、例えばＴＥＯＳ（Tetr
aethoxysilane）ガスを用いたプラズマＣＶＤ法で形成
された酸化シリコン膜（ＳｉＯ_x）からなる。絶縁膜５
０，５３の比誘電率は、例えば４．２である。絶縁膜５
１，５４は、例えばプラズマＣＶＤ法で形成された窒化
シリコン膜（Ｓｉ_xＮ_y）からなる。絶縁膜５１，５４の
比誘電率は、例えば７である。絶縁膜５２は、例えばＳ
ｉＬＫからなる。絶縁膜５１〜５３には、配線溝５５が
掘られており、その内部に埋込み配線５６が形成されて
いる。埋込み配線５６は、銅からなる主導体膜と、その
外周側面および底面を被覆する相対的に薄い上記導電性
バリア膜とを有している。埋込み配線５６の厚さ（配線
溝５５の深さ）ｈ１は、例えば４３８ｎｍ程度または５
３５ｎｍ程度である。埋込み配線５６の下部の幅ｗ１
は、例えば２４０ｎｍ程度、上部の幅ｗ２は、例えば２
６０ｎｍ程度である。そして、互いに隣接する埋込み配
線５６において、下部の間隔ｄ１は、例えば２６０ｎｍ
程度、上部の間隔ｄ２は、例えば２４０ｎｍ程度であ
る。

【００４１】この断面ＴＥＭ写真から実測値をデバイス
シミュレータに入力し電界分布を計算した。例として５
Ｖの電圧を印加した場合の電界分布を図７に示す。黒塗
りの領域が最も電界分布の高い領域を示している。この
結果から分かるように、埋込み配線５６の上部、いわゆ
るＣＭＰ面（ＣＭＰで研磨された面）に電界が集中して
いることが分かる。さらに、埋込み配線５６近傍のＹ１
−Ｙ１破線の電界分布を図８に示す。ＳｉＬＫからなる
絶縁膜５２における電界に対して、絶縁膜５３と絶縁膜
５４との界面の電界は、約３０％強くなっている。

【００４２】このように、銅を主導体膜とした埋込み配
線構造においては、電界分布がＣＭＰ面に集中する。こ
こで、上記した電界集中モデルを図９に示す。ＣＭＰ面
の埋込み配線５６の角部に電界が集中する理由として、
例えば次の２つが考えられる。第１は、互いに隣接する
埋込み配線間の距離が最も短い。第２は、埋込み配線の
角部の形状が角形状となっていることでである。このよ
うな電界集中箇所では、上記銅のイオン化が助長され
る。このため、ＴＤＤＢ寿命の劣化の原因となる。

【００４３】さらに、埋込み配線５６の上部角に電界が
集中する理由ではないが、ＴＤＤＢ寿命を劣化させる原
因として、例えば次のような理由があることを本発明者
らは見出した。すなわち、埋込み配線５６の上面側を覆
う絶縁膜５４は、比誘電率の高い窒化シリコン膜を使用
している。このため、その絶縁膜５４において、互いに
隣接する埋込み配線間の中央全体における電界強度が高
くなる。この結果、その下層の酸化シリコン膜からなる
絶縁膜５３の電界も高くなる。この電界が高くなる部分
は互いに隣接する埋込み配線５６間であり、また、絶縁
膜５３，５４の界面はＣＭＰ面であることから、その高
電界によるＴＤＤＢ寿命の劣化に対する影響も大きい。
その上、配線ピッチの縮小に伴い、実効電界強度が増加
するので、ＴＤＤＢ寿命の確保が益々困難になる。

【００４４】そこで、本実施の形態においては、ＣＭＰ
面での埋込み配線への電界集中を緩和し、ＴＤＤＢ特性
を改善させることを検討した。

【００４５】次に、本実施の形態においては、例えばＣ
ＭＩＳ（Complementary MIS）−ＬＳＩ（Large Scale I
ntegrated circuit）の製造方法に本発明の技術思想を
適用した場合について図１０〜図２１により説明する。
なお、図１０はＣＭＩＳ−ＬＳＩの製造工程中における
要部平面図、図１１は図１０のＸ１−Ｘ１線の断面図で
ある。

【００４６】図１０および図１１に示すように、ウエハ
を構成する半導体基板（以下、単に基板という）１Ｓ
は、例えば１〜１０Ωcm程度の比抵抗を有するｐ型の単
結晶シリコンからなる。基板１Ｓの主面（デバイス形成
面）には、溝形の分離部（ＳＧＩ（Shallow Groove Iso
lation）またはＳＴＩ（Shallow Trench Isolation））
２が形成されている。この溝形の分離部２は、基板１Ｓ
の主面に形成された溝内に、例えば酸化シリコン膜が埋
め込まれて形成されている。また、基板１Ｓの主面側に
は、ｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬが形成さ
れている。ｐ型ウエルＰＷＬには、例えばホウ素が導入
され、ｎ型ウエルＮＷＬには、例えばリンが導入されて
いる。このような分離部２に囲まれたｐ型ウエルＰＷＬ
およびｎ型ウエルＮＷＬの活性領域には、ｎＭＩＳＱｎ
およびｐＭＩＳＱｐが形成されている。

【００４７】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
絶縁膜３は、例えば厚さ６ｎｍ程度の酸化シリコン膜か
らなる。ここでいうゲート絶縁膜３の膜厚とは、二酸化
シリコン換算膜厚（以下、単に換算膜厚という）であ
り、実際の膜厚と一致しない場合もある。ゲート絶縁膜
３は、酸化シリコン膜に代えて酸窒化シリコン膜で構成
しても良い。すなわち、ゲート絶縁膜３と基板１Ｓとの
界面に窒素を偏析させる構造としても良い。酸窒化シリ
コン膜は、酸化シリコン膜に比べて膜中における界面準
位の発生を抑制したり、電子トラップを低減したりする
効果が高いので、ゲート絶縁膜３のホットキャリア耐性
を向上でき、絶縁耐性を向上させることができる。ま
た、酸窒化シリコン膜は、酸化シリコン膜に比べて不純
物が貫通し難いので、酸窒化シリコン膜を用いることに
より、ゲート電極材料中の不純物が基板１Ｓ側に拡散す
ることに起因するしきい値電圧の変動を抑制することが
できる。酸窒化シリコン膜を形成するには、例えば基板
１ＳをＮＯ、ＮＯ₂またはＮＨ₃といった含窒素ガス雰囲
気中で熱処理すれば良い。また、ｐ型ウエルＰＷＬおよ
びｎ型ウエルＮＷＬのそれぞれの表面に酸化シリコンか
らなるゲート絶縁膜３を形成した後、基板１Ｓを上記し
た含窒素ガス雰囲気中で熱処理し、ゲート絶縁膜３と基
板１Ｓとの界面に窒素を偏析させることによっても、上
記と同様の効果を得ることができる。

【００４８】また、ゲート絶縁膜３を、例えば窒化シリ
コン膜、あるいは酸化シリコン膜と窒化シリコン膜との
複合絶縁膜で形成しても良い。酸化シリコン膜からなる
ゲート絶縁膜３を二酸化シリコン換算膜厚で５ｎｍ未
満、特に３ｎｍ未満まで薄くすると、直接トンネル電流
の発生やストレス起因のホットキャリア等による絶縁破
壊耐圧の低下が顕在化する。窒化シリコン膜は、酸化シ
リコン膜よりも誘電率が高いためにその二酸化シリコン
換算膜厚は実際の膜厚よりも薄くなる。すなわち、窒化
シリコン膜を有する場合には、物理的に厚くても、相対
的に薄い二酸化シリコン膜と同等の容量を得ることがで
きる。従って、ゲート絶縁膜３を単一の窒化シリコン膜
あるいはそれと酸化シリコン膜との複合膜で構成するこ
とにより、その実効膜厚を、酸化シリコン膜で構成され
たゲート絶縁膜よりも厚くすることができるので、トン
ネル漏れ電流の発生やホットキャリアによる絶縁破壊耐
圧の低下を改善することができる。

【００４９】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
電極４は、例えば低抵抗多結晶シリコン膜上にチタンシ
リサイド（ＴｉＳｉ_x）層またはコバルトシリサイド
（ＣｏＳｉ_x）層を形成されてなる。ただし、ゲート電
極構造は、これに限定されるものではなく、例えば低抵
抗多結晶シリコン膜、ＷＮ（窒化タングステン）膜およ
びＷ（タングステン）膜の積層膜で構成される、いわゆ
るポリメタルゲート構造としても良い。ゲート電極４の
側面には、例えば酸化シリコンからなるサイドウォール
５が形成されている。

【００５０】ｎＭＩＳＱｎのソースおよびドレイン用の
半導体領域６は、チャネルに隣接するｎ^-型半導体領域
と、ｎ^-型半導体領域に接続され、かつ、ｎ^-型半導体領
域分だけチャネルから離間する位置に設けられたｎ⁺型
半導体領域とを有している。ｎ^-型半導体領域およびｎ⁺
型半導体領域には、例えばリンまたはヒ素が導入されて
いる。一方、ｐＭＩＳＱｐのソースおよびドレイン用の
半導体領域７は、チャネルに隣接するｐ^-型半導体領域
と、ｐ^-型半導体領域に接続され、かつ、ｐ^-型半導体領
域分だけチャネルから離間する位置に設けられたｐ⁺型
半導体領域とを有している。ｐ^-型半導体領域およびｐ⁺
型半導体領域には、例えばホウ素が導入されている。こ
の半導体領域６，７の上面一部には、例えばチタンシリ
サイド層またはコバルトシリサイド層等のようなシリサ
イド層が形成されている。

【００５１】このような基板１Ｓ上には絶縁膜８ａが堆
積されている。この絶縁膜８ａは、ゲート電極４，４の
狭いスペースを埋め込むことのできるリフロー性の高い
膜、例えばＢＰＳＧ(Boron-doped Phospho Silicate Gl
ass)膜からなる。また、スピン塗布法によって形成され
るＳＯＧ(Spin On Glass) 膜で構成しても良い。絶縁膜
８ａには、コンタクトホール９が形成されている。コン
タクトホール９の底部からは半導体領域６，７の上面一
部が露出されている。このコンタクトホール９内には、
プラグ１０が形成されている。プラグ１０は、例えばコ
ンタクトホール９の内部を含む絶縁膜８ａ上にＣＶＤ法
等で窒化チタン（ＴｉＮ）膜およびタングステン（Ｗ）
膜を堆積した後、絶縁膜８ａ上の不要な窒化チタン膜お
よびタングステン膜をＣＭＰ法またはエッチバック法に
よって除去し、コンタクトホール９内のみにこれらの膜
を残すことで形成されている。

【００５２】絶縁膜８ａ上には、例えばタングステンか
らなる第１層配線Ｌ１が形成されている。第１層配線Ｌ
１は、プラグ１０を通じてｎＭＩＳＱｎおよびｐＭＩＳ
Ｑｐのソース・ドレイン用の半導体領域６，７やゲート
電極４と電気的に接続されている。また、絶縁膜８ａ上
には、第１層配線Ｌ１を覆うように、絶縁膜１１ａが堆
積されている。

【００５３】絶縁膜１１ａは、有機絶縁膜（有機を含む
絶縁膜）等のような低誘電率な絶縁膜からなり、後述の
還元性プラズマ処理によってエッチングされる材料およ
び疎水性を有する材料であることが好ましい。また、後
述のＣＭＰ処理による研磨液によって比誘電率が１０％
以上あがらない材料であることが好ましい。このような
絶縁膜１１ａの材料としては、例えば有機ポリマーまた
は有機シリカガラス等がある。この有機ポリマーとして
は、例えばＳｉＬＫ（米The Dow Chemical Co製、比誘
電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧
＝４．０〜５．０ＭＶ／Ｖｍ）またはポリアリルエーテ
ル（ＰＡＥ）系材料のＦＬＡＲＥ（米Honeywell Electr
onic Materials製、比誘電率＝２．８、耐熱温度＝４０
０℃以上）等がある。このＰＡＥ系材料は、基本性能が
高く、機械的強度、熱的安定性および低コスト性に優れ
るという特徴を有している。上記有機シリカガラス（Ｓ
ｉＯＣ系材料）としては、例えばＨＳＧ−Ｒ７（日立化
成工業製、比誘電率＝２．８、耐熱温度＝６５０℃）、
ＢｌａｃｋＤｉａｍｏｎｄ（米Applied Materials，In
c製、比誘電率＝３．０〜２．４、耐熱温度＝４５０
℃）またはｐ−ＭＴＥＳ（日立開発製、比誘電率＝３．
２）等がある。この他のＳｉＯＣ系材料としては、例え
ばＣＯＲＡＬ（米Novellus Systems,Inc製、比誘電率＝
２．７〜２．４、耐熱温度＝５００℃）、Ａｕｒｏｒａ
２．７（日本エー・エス・エム社製、比誘電率＝２．
７、耐熱温度＝４５０℃）等がある。

【００５４】また、絶縁膜１１ａの他の材料として、例
えばＭＳＱ（メチルシロキサン；methyl silsesquioxan
e）系材料、ポーラスＭＳＱ材料またはポーラス有機系
材料を用いることもできる。ＭＳＱ系材料としては、例
えばＯＣＤＴ−９（東京応化工業製、比誘電率＝２．
７、耐熱温度＝６００℃）、ＬＫＤ−Ｔ２００（ＪＳＲ
製、比誘電率＝２．７〜２．５、耐熱温度＝４５０
℃）、ＨＯＳＰ（米Honeywell Electronic Materials
製、比誘電率＝２．５、耐熱温度＝５５０℃）、ＨＳＧ
−ＲＺ２５（日立化成工業製、比誘電率＝２．５、耐熱
温度＝６５０℃）、ＯＣＬＴ−３１（東京応化工業
製、比誘電率＝２．３、耐熱温度＝５００℃）またはＬ
ＫＤ−Ｔ４００（ＪＳＲ製、比誘電率＝２．２〜２、耐
熱温度＝４５０℃）等がある。

【００５５】ポーラスＭＳＱ系材料としては、例えばＨ
ＳＧ−６２１１Ｘ（日立化成工業製、比誘電率＝２．
４、耐熱温度＝６５０℃）、ＡＬＣＡＰ−Ｓ（旭化成工
業製、比誘電率＝２．３〜１．８、耐熱温度＝４５０
℃）、ＯＣＬＴ−７７（東京応化工業製、比誘電率＝
２．２〜１．９、耐熱温度＝６００℃）、ＨＳＧ−６２
１０Ｘ（日立化成工業製、比誘電率＝２．１、耐熱温度
＝６５０℃）またはｓｉｌｉｃａａｅｒｏｇｅｌ（神
戸製鋼所製、比誘電率１．４〜１．１）等がある。

【００５６】ポーラス有機系材料としては、例えばＰｏ
ｌｙＥＬＫ（米Air Productsand Chemicals,Inc、比誘
電率＝２以下、耐熱温度＝４９０℃）等がある。

【００５７】上記ＳｉＯＣ系材料は、例えばＣＶＤ法
（Chemical Vapor Deposition）によって形成される。
例えば上記ＢｌａｃｋＤｉａｍｏｎｄは、トリメチル
シランと酸素との混合ガスを用いたＣＶＤ法等によって
形成される。また、上記ｐ−ＭＴＥＳは、例えばメチル
トリエトキシシランとＮ₂Ｏとの混合ガスを用いたＣＶ
Ｄ法等によって形成される。それ以外の上記低誘電率の
絶縁材料は、基本的に塗布法で形成される。

【００５８】このような絶縁膜１１ａには、第１層配線
Ｌ１の一部が露出するスルーホール１２が穿孔されてい
る。このスルーホール１２内には、例えばタングステン
等からなるプラグ１３が形成されている。

【００５９】まず、本実施の形態においては、上記のよ
うな基板１Ｓの主面上に、例えば膜厚５０ｎｍの窒化シ
リコン膜等からなる絶縁膜（第１の絶縁膜）１４ａをプ
ラズマＣＶＤ法等により堆積する。絶縁膜１４ａは、こ
の窒化シリコン膜に代えて、プラズマＣＶＤ法で形成さ
れた炭化シリコン（ＳｉＣ）膜、プラズマＣＶＤ法で形
成された酸化シリコン膜、プラズマＣＶＤ法で形成され
たＳｉＣＮ膜を用いることができる。プラズマＣＶＤ法
で形成された炭化シリコン膜としては、例えばＢＬＯｋ
（ＡＭＡＴ社製、比誘電率＝４．３）がある。その形成
に際しては、例えばトリメチルシランとヘリウム（また
はＮ₂、ＮＨ₃）との混合ガスを用いる。また、上記プラ
ズマＣＶＤ法で形成された酸化シリコン膜としては、例
えばＰＥ−ＴＭＳ（Ｃａｎｏｎ製、比誘電率＝３．９）
がある。その形成に際しては、例えばトリメトキシシラ
ンと酸化窒素（Ｎ₂Ｏ）ガスとの混合ガスを用いる。絶
縁膜１４ａの材料として、これらを用いることにより、
誘電率を窒化シリコン膜よりも大幅に下げることがで
き、配線容量等を下げることができるので、半導体集積
回路装置の動作速度を向上させることができる。

【００６０】続いて、絶縁膜１４ａ上に、絶縁膜１１ｂ
を下層から順に堆積する。絶縁膜１１ｂは、上記絶縁膜
１１ａと同じ低誘電率の絶縁膜からなる。その後、フォ
トレジスト膜をマスクとして用いたドライエッチング法
により、絶縁膜１１ｂ，１４ａを選択的に除去し、配線
溝（配線開口部）１５ａを形成する。配線溝１５ａを形
成するには、フォトレジスト膜から露出する絶縁膜１１
ｂ，１４ａを除去する際に、絶縁膜１１ｂと、絶縁膜１
４ａとのエッチング選択比を大きくとることで、絶縁膜
１４ａをエッチングストッパとして機能させる。すなわ
ち、この絶縁膜１４ａの表面でエッチングを一旦停止さ
せた後、絶縁膜１４ａを選択的にエッチング除去する。
これにより、配線溝１５ａの形成深さ精度を向上させる
ことができ、配線溝１５ａの掘り過ぎを防止できる。こ
のような配線溝１５ａは、その平面形状が、図１０に示
すように、例えば帯状に形成されている。配線溝１５ａ
の底面からは上記プラグ１３の平面円形状の上面が露出
されている。

【００６１】次に、図１２は、図１１に続く半導体装置
の製造工程中における図１０のＸ１−Ｘ１線に相当する
部分の断面図を示している。また、図１３は、図１２に
続く半導体装置の製造工程中における図１０のＸ１−Ｘ
１線に相当する部分の断面図を示している。

【００６２】まず、図１２に示すように、基板１Ｓの主
面上の全面に、例えば窒化チタン（ＴｉＮ）等からなる
厚さ５０ｎｍ程度の薄い導電性バリア膜（第１の導体
膜）１６ａをスパッタリング法等で堆積する。この導電
性バリア膜１６ａは、後述の主導体膜形成用の銅の拡散
を防止する機能、その主導体膜と絶縁膜１１ａ，１１
ｂ，１４ａとの密着性を向上させる機能および主導体膜
のリフロー時に銅の濡れ性を向上させる機能等を有して
いる。また、本実施の形態では、導電性バリア膜１６ａ
が、上記絶縁膜１１ａ，１１ｂと直接接触されている。
すなわち、導電性バリア膜１６ａと絶縁膜１１ａ，１１
ｂとの間にＬｏｗ−Ｋキャップ用の絶縁膜（酸化シリコ
ン膜等）が介在されない。このような導電性バリア膜１
６ａとしては、上記窒化チタンに代えて、銅と殆ど反応
しない窒化タングステン（ＷＮ）、窒化タンタル（Ｔａ
Ｎ）などの高融点金属窒化物を用いることが好ましい。
また、その窒化チタンに代えて、高融点金属窒化物にシ
リコン（Ｓｉ）を添加した材料や、銅と反応し難いタン
タル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、
チタンタングステン（ＴｉＷ）合金などの高融点金属を
用いることもできる。また、本実施の形態によれば、導
電性バリア膜１６ａの膜厚を、例えば１０ｎｍ、それよ
りも小さい６〜７ｎｍまたは５ｎｍ以下としても良好な
ＴＤＤＢ特性を得ることができる。

【００６３】続いて、導電性バリア膜１６ａ上に、例え
ば厚さ８００〜１６００ｎｍ程度の相対的に厚い銅から
なる主導体膜１７ａを堆積する。本実施の形態では、主
導体膜１７ａを、例えばメッキ法で形成した。メッキ法
を用いることにより、良好な膜質の主導体膜１７ａを埋
め込み性良く、かつ、低コストで形成することができ
る。この場合、まず、導電性バリア膜１６ａ上に、銅か
らなる薄い導体膜をスパッタリング法で堆積した後、そ
の上に、銅からなる相対的に厚い導体膜を、例えば電解
メッキ法または無電解メッキ法によって成長させること
で主導体膜１７ａを堆積した。このメッキ処理では、例
えば硫酸銅を基本とするメッキ液を使用した。ただし、
上記主導体膜１７ａをスパッタリング法で形成すること
もできる。この導電性バリア膜１６ａおよび主導体膜１
７ａを形成するためのスパッタリング法としては、通常
のスパッタリング法でも良いが、埋込み性および膜質の
向上を図る上では、例えばロングスロースパッタリング
法やコリメートスパッタリング法等のような指向性の高
いスパッタリング法を用いることが好ましい。また、主
導体膜１７ａをＣＶＤ法で形成することもできる。

【００６４】続いて、例えば４７５℃程度の非酸化性雰
囲気（例えば水素雰囲気）中において基板１Ｓに対して
熱処理を施すことにより主導体膜１７ａをリフローさ
せ、銅を配線溝１５ａの内部に隙間なく埋め込む。

【００６５】次に、主導体膜１７ａおよび導電性バリア
膜１６ａをＣＭＰ法によって研磨する。本実施の形態１
においては、ＣＭＰ法として、例えば上記砥粒フリーＣ
ＭＰ（第１ステップ）および有砥粒ＣＭＰ（第２ステッ
プ）の２ステップＣＭＰ法を用いる。すなわち、例えば
次の通りである。まず、第１ステップは、銅からなる主
導体膜１７ａを選択的に研磨することを目的とている。
研磨液（スラリ）中には、保護膜形成用の防蝕剤、銅の
酸化剤および銅の酸化膜をエッチングする成分が含まれ
ているが、砥粒は含まれていない。研磨液中の砥粒の含
有量は、例えば０．５重量％以下、０．１重量％以下の
ものが好ましく、特に０．０５重量％以下あるいは０．
０１重量％以下のものはさらに好ましい。ただし、砥粒
を研磨剤全体の３〜４％程度含ませても良い。研磨液と
しては、銅の腐食域に属するようにそのｐＨが調整され
たものが使用され、さらに導電性バリア膜１６ａに対す
る主導体膜１７ａの研磨選択比が、例えば少なくとも５
以上となるようにその組成が調整されたものが使用され
る。このような研磨液として、酸化剤と有機酸とを含ん
だスラリを例示することができる。酸化剤としては、過
酸化水素（Ｈ₂Ｏ₂）、水酸化アンモニウム、硝酸アンモ
ニウム、塩化アンモニウムなどを例示することができ、
有機酸としては、クエン酸、マロン酸、フマル酸、リン
ゴ酸、アジピン酸、安息香酸、フタル酸、酒石酸、乳
酸、コハク酸、シュウ酸などを例示することができる。
これらのうち、過酸化水素は金属成分を含まず、かつ強
酸ではないため、研磨液に用いて好適な酸化剤である。
また、クエン酸は食品添加物としても一般に使用されて
おり、毒性が低く、廃液としての害も低く、臭いもな
く、水への溶解度も高いため、研磨液に用いて好適な有
機酸である。本実施の形態では、例えば純水に５体積％
の過酸化水素と０．０３重量％のクエン酸とを加え、砥
粒の含有量を０．０１重量％未満にした研磨液を使用す
る。防蝕剤としては、例えばＢＴＡが用いられている。

【００６６】この第１ステップの砥粒フリーＣＭＰで
は、主導体膜１７ａの保護作用とエッチング作用との両
方を生じさせながら主導体膜１７ａを主に化学的要素で
研磨する。すなわち、上記研磨液で化学機械研磨を行う
と、まず銅表面が酸化剤によって酸化され、表面に薄い
酸化層が形成される。次に酸化物を水溶性化する物質が
供給されると上記酸化層が水溶液となって溶出し、上記
酸化層の厚さか減る。酸化層が薄くなった部分は再度酸
化性物質に晒されて酸化層の厚さが増し、この反応を繰
り返して化学機械研磨が進行する。保護膜の除去は主に
研磨パッドとの接触で行われる。

【００６７】研磨の条件は、一例として荷重＝２５０ｇ
/cm²、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッド
は、米国ロデール(Rodel) 社の硬質パッド（ＩＣ１４０
０）を使用する。この研磨パッドは、平坦性を上げる観
点から硬質のものを採用したが、軟質のものを使用して
も良い。研磨の終点は、主導体膜１６が除去されて下地
の導電性バリア膜１５が露出した時点とし、終点の検出
は、研磨対象が主導体膜１６から導電性バリア膜１５に
なったときに変化する定盤またはウエハキャリアの回転
トルク信号強度を検出することによって行う。また、研
磨パッドの一部に穴を開け、基板１Ｓの表面からの光反
射スペクトル変化に基づいて終点を検出したり、スラリ
の光学的スペクトル変化に基づいて終点を検出したりし
ても良い。

【００６８】このような研磨処理において、銅からなる
主導体膜１７ａの研磨速度は、例えば５００ｎｍ／ｍｉ
ｎ程度、導電性バリア膜１６の研磨速度は、例えば３ｎ
ｍ／ｍｉｎ程度である。研磨時間は、主導体膜１７ａの
膜厚によって異なるので一概には言えないが、例えば上
記の膜厚で２〜４分程度である。なお、上記のような砥
粒フリーの研磨液を使用した化学機械研磨については、
本願発明者などによる日本特願平９−２９９９３７号お
よび特願平１０−３１７２３３号に詳しく記載されてい
る。

【００６９】続く第２ステップは、導電性バリア膜１６
ａを選択的に研磨することを目的としている。この第２
ステップでは、導電性バリア膜１６ａを研磨パッドの接
触により主として機械的要素で研磨する。ここでは、研
磨液として上記防蝕剤、上記酸化剤および酸化膜をエッ
チングする成分の他に、砥粒が含まれている。本実施の
形態では、研磨液として、例えば純水に５体積％の過酸
化水素、０．０３重量％のクエン酸および０．５〜０．
８重量％の砥粒を混合したものを使用するが、これに限
定されるものではない。この砥粒の添加量は、主として
下地の絶縁膜１１ｂが削られないような量に設定されて
おり、その量は、例えば１重量％以下にされている。砥
粒としては、例えばコロイダルシリカ（ＳｉＯ₂）が使
用されている。この砥粒としてコロイダルシリカを用い
ることにより、ＣＭＰ処理による絶縁膜１１ｂの研磨面
の損傷を大幅に低減でき、上記スクラッチフリーを実現
できる。また、この第２ステップでは、酸化剤の量を第
１ステップ時の酸化剤の量よりも減らしている。すなわ
ち、研磨液中の防蝕剤の量を相対的に増やしている。そ
して、導電性バリア膜１６ａに対する主導体膜１７ａの
研磨選択比が前記砥粒フリー化学機械研磨のそれよりも
低い条件、例えば選択比３以下の条件で研磨を行う。こ
のような条件で研磨することにより、第２ステップにお
いては、銅からなる主導体膜１７ａの酸化を抑えつつ、
保護を強化することができるので、主導体膜１７ａが過
剰に研磨されないようにすることができ、ディッシング
やエロージョン等を抑制または防止することが可能とな
っている。これにより、配線抵抗の増大やバラツキを抑
制または防止できるので、半導体集積回路装置の性能を
向上させることができる。

【００７０】第２ステップの研磨の条件は、一例として
荷重＝１２０ｇ/cm²、ウエハキャリア回転数＝３０rpm
、定盤回転数＝２５rpm 、スラリ流量＝１５０cc/min
とし、研磨パッドは、ロデール社のＩＣ１４００を使用
する。研磨量は導電性バリア膜１６ａの膜厚相当分と
し、研磨の終点は、導電性バリア膜１６ａの膜厚および
研磨速度から算出した時間によって制御する。

【００７１】このような研磨処理において、導電性バリ
ア膜１６ａの研磨速度は、例えば８０ｎｍ／ｍｉｎ程
度、銅からなる主導体膜１７ａの研磨速度は、例えば７
ｎｍ／ｍｉｎ程度、下地の絶縁膜１１ｂの研磨速度は、
例えば３ｎｍ／ｍｉｎ程度である。研磨時間は、導電性
バリア膜１６ａの膜厚によって異なるので一概には言え
ないが、例えば上記の膜厚で１分程度である。また、上
記砥粒は、コロイダルシリカに代えて、アルミナ（Ａｌ
₂Ｏ₃）を用いることもできる。

【００７２】上記の有砥粒化学機械研磨を行うことによ
り、配線溝１５ａの外部の導電性バリア膜１６ａは殆ど
除去されて下層の絶縁膜１１ｂが露出する。しかし、下
地段差に起因して生じた絶縁膜１１ｂの上面の小さな窪
みなどには、上記の研磨で除去しきれなかった導電性バ
リア膜１５が残存する場合がある。この場合は、次のよ
うなＣＭＰ処理を施すと良い。

【００７３】すなわち、配線溝１５ａの内部の主導体膜
１７ａの研磨を可能な限り抑制しつつ、配線溝１５ａの
外部の絶縁膜１１ｂ上に局所的に残った導電性バリア膜
１６ａを除去するための選択的ＣＭＰを行う。この選択
的ＣＭＰは、主導体膜１７ａに対する導電性バリア膜１
６ａの研磨選択比が少なくとも５以上となる条件で行
う。また、このＣＭＰは、主導体膜１７ａの研磨速度に
対する絶縁膜１１ｂの研磨速度の比が１よりも大きくな
る条件で行う。

【００７４】上記選択的ＣＭＰを行うには、一般に前記
有砥粒ＣＭＰで使用したような０．５重量％よりも多い
の砥粒を含有する研磨液に防食剤を添加したものを使用
する。防食剤とは、主導体膜１７ａの表面に耐食性の保
護膜を形成することによって研磨の進行を阻止または抑
制する薬剤をいい、ベンゾトリアゾール（ＢＴＡ）、Ｂ
ＴＡカルボン酸などのＢＴＡ誘導体、ドデシルメルカプ
タン、トリアゾール、トリルトリアゾールなどが使用さ
れるが、特にＢＴＡを使用した場合に安定な保護膜を形
成することができる。

【００７５】防食剤としてＢＴＡを使用する場合、その
濃度はスラリの種類にもよるが、通常は０．００１〜１
重量％、より好ましくは０．０１〜１重量％、さらに好
ましくは０．１〜１重量％（３段階）の添加で十分な効
果が得られる。本実施の形態では、研磨液として前記有
砥粒ＣＭＰで使用した研磨液に防食剤として０．１重量
％のＢＴＡを混合したものを使用するが、これに限定さ
れるものではない。また、防食剤の添加による研磨速度
の低下を避けるために、ポリアクリル酸、ポリメタクリ
ル酸、これらのアンモニウム塩またはエチレンジアミン
四酢酸（ＥＤＴＡ）などを必要に応じて添加しても良
い。なお、このような防食剤を含むスラリを使用したＣ
ＭＰについては、本願発明者などによる特願平１０−２
０９８５７号、特願平９−２９９９３７号および特願平
１０−３１７２３３号に詳しく記載されている。

【００７６】この選択的ＣＭＰは、前記の有砥粒ＣＭＰ
が終了した後、引き続いてＣＭＰ装置の定盤の上で行わ
れる。防食剤を添加した研磨液は、スラリ供給管を通じ
て研磨パッドの表面に供給される。研磨の条件は、一例
として荷重＝１２０ｇ/cm²、ウエハキャリア回転数＝３
０rpm 、定盤回転数＝２５rpm 、スラリ流量＝１９０cc
/minとする。上記の選択的ＣＭＰを行うことにより、配
線溝１５ａの外部の導電性バリア膜１６ａがすべて除去
される。

【００７７】以上のようなＣＭＰ処理により、図１３に
示すように、配線溝１５ａ内に埋込み第２層配線Ｌ２を
形成する。埋込み第２層配線Ｌ２は、相対的に薄い導電
性バリア膜１６ａと、相対的に厚い主導体膜１７ａとを
有してなり、プラグ１３を通じて第１層配線Ｌ１と電気
的に接続されている。本実施の形態によれば、埋込み第
２層配線Ｌ２を形成するための研磨処理において、上記
のようなＣＭＰ法を採用することにより、ＣＭＰ処理に
よる絶縁膜１１ｂの研磨面の損傷を大幅に低減でき、上
記スクラッチフリーな研磨が可能となる。

【００７８】研磨が終了した基板１Ｓは、その表面に防
蝕処理が施される。この防蝕処理部は、研磨処理部の構
成と類似した構成になっており、ここでは、まず研磨盤
（プラテン）の表面に取り付けた研磨パッドに基板１Ｓ
の主面が押し付けられて研磨スラリが機械的に除去され
た後、例えばベンゾトリアゾール（ＢＴＡ）などの防蝕
剤を含んだ薬液が基板１Ｓの主面に供給されることによ
って、基板１Ｓの主面に形成された銅配線の表面部分に
疎水性保護膜が形成される。

【００７９】防蝕処理が終了した基板１Ｓは、その表面
の乾燥を防ぐために、浸漬処理部に一時的に保管され
る。浸漬処理部は、防蝕処理が終了した基板１Ｓを後洗
浄するまでの間、その表面が乾燥しないように維持する
ためのもので、例えば純水をオーバーフローさせた浸漬
槽（ストッカ）の中に所定枚数の基板１Ｓを浸漬させて
保管する構造になっている。このとき、埋込み第２層配
線Ｌ２の電気化学的腐蝕反応が実質的に進行しない程度
の低温に冷却した純水を浸漬槽に供給することにより、
埋込み第２層配線Ｌ２の腐蝕をより一層確実に防止する
ことができる。基板１Ｓの乾燥防止は、例えば純水シャ
ワーの供給など、少なくとも基板１Ｓの表面を湿潤状態
に保持することのできる方法であれば、上記した浸漬槽
中での保管以外の方法で行っても良い。この浸漬処理部
（基板保管部）を遮光構造にし、保管中の基板１Ｓの表
面に照明光などが照射されないようにすることができ
る。これにより、光起電力効果による短絡電流の発生を
防ぐようにできる。浸漬処理部を遮光構造にするには、
具体的には浸漬槽（ストッカ）の周囲を遮光シートなど
で被覆することによって、浸漬槽（ストッカ）の内部の
照度を少なくとも５００ルクス以下、好ましくは３００
ルクス以下、さらに好ましくは１００ルクス以下にす
る。なお、上記のようなＣＭＰ処理およびＣＭＰ装置に
ついては、例えば本発明者らによる特願平１１−２２６
８７６号および特願２０００−３００８５３号に記載が
ある。

【００８０】その後、基板１Ｓの表面の湿潤状態が保た
れた状態で直ちにＣＭＰ後洗浄処理に移行する。まず、
基板１Ｓに対してアルカリ洗浄処理を施す。この処理
は、ＣＭＰ処理時のスラリ等の異物を除去する目的を有
しており、ＣＭＰ処理により基板１Ｓに付着した酸性ス
ラリを中和し、基板１Ｓと、異物と、洗浄用のブラシと
のｚｅｔａ電位を方向を揃えて、それらの間の吸着力を
なくすために、例えばｐｈ（ペーハー）８程度またはそ
れ以上の弱アルカリ薬液を供給しながら、基板１Ｓの表
面をスクラブ洗浄（またはブラシ洗浄）する。アルカリ
薬液として、例えばアミノエタノール（ＤＡＥ（Dilute
d Amino Ethanol）、組成：２−Aminoethanol、Ｈ₂ＮＣ
Ｈ₂ＣＨ₂ＯＨ、濃度：０．００１〜０．１％程度、好ま
しくは０．０１％）を用いた。この薬液は、銅のエッチ
ング作用が少なく、ＮＨ₄ＯＨと同等の洗浄力を有す
る。この洗浄処理では、ロール型洗浄方式を採用した。
ただし、これに限定されるものではなく種々変更可能で
あり、例えばアルカリ洗浄に際してディスク型洗浄方式
を採用することもできる。また、酸洗浄に際してディス
ク型洗浄方式やペン型洗浄方式を採用することもでき
る。

【００８１】次に、図１４は、図１３に続く半導体装置
の製造工程中における図１０のＸ１−Ｘ１線に相当する
部分の断面図を示している。

【００８２】ここでは、まず、基板１Ｓ（特に埋込み第
２層配線Ｌ２が露出するＣＭＰ研磨面）に対して還元処
理を施す。すなわち、基板１Ｓ（特にＣＭＰ研磨面）に
対して、例えば水素ガス雰囲気中で、例えば２００〜４
７５℃、好ましくは３００℃、例えば０．５〜５分、好
ましくは２分程度の熱処理を施した（水素（Ｈ₂）アニ
ール処理）。これにより、ＣＭＰ時に発生した埋込み第
２層配線Ｌ２表面の酸化銅膜を銅に還元することがで
き、その後の酸洗浄による埋込み第２層配線Ｌ２のエッ
チングを抑制または防止することができる。このため、
配線抵抗の上昇、配線抵抗のばらつきおよび段差の発生
を同時に抑制または防止でき、さらに、エッチコロージ
ョンの発生も抑制または防止できる。また、還元処理を
行わない場合、ＣＭＰ処理時に基板１Ｓの表面に付着し
たＢＴＡ等のような有機物が洗浄処理に際してマスクと
なり絶縁膜１１ｂの表層を良好に削りとることができな
い場合があるが、本実施の形態のように還元処理を行う
ことにより、ＣＭＰ時に付着したＢＴＡ等の有機物を除
去することができるので、絶縁膜１１ｂの表層を、充分
に、かつ、均一に除去することができる。これらによ
り、半導体集積回路装置のＴＤＤＢ寿命を大幅に向上さ
せることが可能となる。なお、場合によっては、上記の
ような水素アニールを施さなくても良い場合もある。

【００８３】続いて、基板１Ｓに対して酸洗浄処理を施
す。この処理は、ＴＤＤＢ特性の向上、残留金属除去、
絶縁膜１１ｂ表面のダングリングボンドの低減および絶
縁膜１１ｂ表面の凹凸除去等の目的を有しており、フッ
酸水溶液を基板１Ｓの表面に供給してエッチングによる
異物粒子（パーティクル）の除去を行う。フッ酸洗浄を
挿入しただけでもＴＤＤＢ特性を改善できる。これは、
酸処理により表面のダメージ層が除去されて界面の密着
性が向上したためと考えられる。フッ酸（ＨＦ）洗浄
は、例えばブラシスクラブ洗浄を用い、ＨＦ濃度を０．
５％、洗浄時間を２０秒の条件が選択できる。その後、
基板１Ｓに対してスピンドライヤ等のような乾燥処理を
施し、次の工程に移行する。

【００８４】本発明者らの実験によれば、アルカリ洗
浄、水素アニールおよび酸洗浄のシーケンスのＴＤＤＢ
特性は、アルカリ洗浄と酸洗浄との連続シーケンスのＴ
ＤＤＢ特性と比較し、約２桁向上することが明らかとさ
れた。層間絶縁膜に低誘電率の絶縁材料を用いた埋込み
銅配線構造の信頼性を考慮すると、２桁のＴＤＤＢ寿命
の向上は、非常に有効なプロセスである。アルカリ洗浄
と酸洗浄との間に、水素アニールを挿入することによ
り、ＴＤＤＢ寿命が向上する理由として、ＣＭＰ時に付
着するＢＴＡ等の有機物が除去されるため等が考えられ
る。有機物が付着したまま酸洗浄を行うと、ＴＤＤＢ寿
命を左右する隣接絶縁膜表面のクリーニング（リフトオ
フ）が充分にできないと推定される。一方、本実施の形
態では水素アニール処理を行ってから洗浄処理を行うた
め、絶縁膜の表層を、充分に、かつ、均一にリフトオフ
することができ、ＴＤＤＢ寿命を向上させることが可能
となる。

【００８５】上記の例では、アルカリ洗浄処理を行った
後、還元処理を行い、さらに酸洗浄を行う場合について
説明したが、これに限定されるものではなく種々変更可
能である。例えばＣＭＰ処理後、上記還元処理を行い、
その後、アルカリ洗浄処理、酸洗浄処理の順で後洗浄処
理を行っても良い。また、アルカリ洗浄を行わず、酸洗
浄のみを行っても良い。すなわち、ＣＭＰ処理、還元処
理および酸洗浄処理のシーケンスでも良い。酸洗浄のみ
を行っただけでもＴＤＤＢ特性が改善する。これは、ダ
メージ層の除去により界面の特性を向上できたためと思
われる。

【００８６】また、上記ＣＭＰ後洗浄処理に先行または
並行して、基板１Ｓの表面を純水スクラブ洗浄、純水超
音波洗浄、純水流水洗浄または純水スピン洗浄したり、
基板１Ｓの裏面を純水スクラブ洗浄したりしても良い。

【００８７】次に、図１５は、図１４に続く半導体装置
の製造工程中における図１０のＸ１−Ｘ１線に相当する
部分の断面図を示している。また、図１６は、図１５に
続く半導体装置の製造工程中における図１０のＸ１−Ｘ
１線に相当する部分の断面図を示している。

【００８８】ここでは、上記のようなＣＭＰ後洗浄処理
（スピンドライヤー等による最終的な乾燥処理を含む）
後に、基板１Ｓに対して、例えば次のような還元性プラ
ズマ処理を施す。そして、この還元性プラズマ処理によ
って絶縁膜１１ｂの上層を若干エッチング除去する。す
なわち、まず、図１５では、基板１Ｓに対して、例えば
次のような還元処理を施す。すなわち、基板１Ｓ（特に
埋込み第２層配線Ｌ２が露出するＣＭＰ面）に対して、
水素プラズマ処理を施す。この水素プラズマ処理条件
は、例えば基板１Ｓの直径を８インチ（＝約２００ｍ
ｍ）とした場合、処理圧力を５．０Ｔｏｒｒ（＝６．６
６６１×１０²Ｐａ）、高周波（ＲＦ）電力を６００
Ｗ、基板温度を４００℃、水素ガス流量を５００ｃｍ³
／ｍｉｎ、処理時間を１０〜３０秒とすることができ
る。電極間距離は６００ｍｉｌｓ（１５．２４ｍｍ）と
した。処理ガスは、例えば水素（Ｈ）の単体ガスまたは
水素（Ｈ）と窒素（Ｎ）との混合ガスを用いた。ただ
し、絶縁膜１１ｂの材料として、上記ＭＳＱを用いた場
合には、上記処理ガスに、例えばＣ₄Ｆ₈やＣ₅Ｆ₈等のよ
うなカーボンフロライド系ガス（フッ素（Ｆ）を含むガ
ス）を添加する。このようにしないと、絶縁膜１１ｂの
上層をエッチング除去することができないからである。

【００８９】このような水素プラズマ処理を施すことに
より、本発明者らによる特願平１１−２２６８７６号や
特願２０００−３００８５３号でも述べたように、有機
系の除去能力が非常に高い（後述のアンモニアプラズマ
処理等に比べて高い）ため、ＣＭＰでのスラリに含まれ
ているＢＴＡ、スラリ成分やＣＭＰ後洗浄の有機酸とプ
ロセス中に生成した残留有機物をほぼ完全に除去し、界
面のリーク電流を減少させることができる。その結果、
ＴＤＤＢ寿命をさらに向上させることができる。

【００９０】続いて、図１６では、上記水素プラズマ処
理後、大気開放せず連続して、基板１Ｓに対して、例え
ば次のような還元処理を施す。すなわち、基板１Ｓ（特
に埋込み第２層配線Ｌ２が露出するＣＭＰ面）に対し
て、アンモニア（ＮＨ₃）プラズマ処理を施す。このア
ンモニアプラズマ処理条件は、処理ガスとしてアンモニ
ア（ＮＨ₃）等を用い、そのアンモニアガス流量を、例
えば２００ｃｍ³／ｍｉｎ程度とした以外は、上記水素
プラズマ条件と同じである。また、このアンモニアプラ
ズマ処理においても、絶縁膜１１ｂの材料として、上記
ＭＳＱを用いた場合には、処理ガスとして、例えばアン
モニア（ＮＨ₃）ガスと、例えばＣ₄Ｆ₈等のようなカー
ボンフロライド系ガス（フッ素（Ｆ）を含むガス）との
混合ガスを用いる。このようにしないと、絶縁膜１１ｂ
の上層をエッチング除去することができないからであ
る。

【００９１】このようなアンモニアプラズマ処理では、
ＣＭＰで酸化された銅配線表面の酸化銅（ＣｕＯ、Ｃｕ
Ｏ₂）を銅（Ｃｕ）に還元する。また、セットフロー時
の銅のシリサイド化を防ぐ窒化銅（ＣｕＮ）層が埋込み
第２層配線Ｌ２の表面（ごく薄い領域）に形成される。
配線間の絶縁膜１１ｂの上面（ごく薄い領域）では、Ｓ
ｉＮ化またはＳｉＨ化が進み、絶縁膜１１ｂ表面のダン
グリングボンドを補償し、また、後述のキャップ用の絶
縁膜と埋込み第２層配線Ｌ２および絶縁膜１１ｂとの密
着性を向上させることができ、界面のリーク電流を低減
することができる。このような効果により、ＴＤＤＢ寿
命を向上させることができる。

【００９２】したがって、この水素プラズマ処理とアン
モニアプラズマ処理とを順に行うことにより、銅を主成
分として有する埋込み第２層配線Ｌ２表面の還元および
耐シリサイドバリア層の形成と、絶縁膜１１ｂの界面の
クリーニングおよびＳｉＨ効果、ＳｉＮ効果を得ること
ができ、さらなる信頼性の向上を実現できる。層間絶縁
膜が、例えばＴＥＯＳ（Tetraethoxysilane）ガスを用
いたプラズマＣＶＤ法で形成された酸化シリコン膜上
に、プラズマＣＶＤ法で形成された窒化シリコン膜を堆
積することで構成されている場合において、水素プラズ
マとアンモニアプラズマとを組み合わせて行ったサンプ
ルでは、アンモニアプラズマ処理単独の場合と比較し
て、ＴＤＤＢ寿命が約２桁向上することが本発明者らに
よって明らかとされた。また、層間絶縁膜として上記Ｓ
ｉＬＫを用いた場合でも、水素プラズマおよびアンモニ
アプラズマを用いた場合には、例えば約０．１３〜０．
１７ＭＶ／ｃｍ、１０年の動作環境でも充分な信頼度を
確保できることが本発明者らの実験によって明らかとさ
れた。

【００９３】上記した還元性プラズマ処理条件は、これ
ら例示した条件に限られないのはもちろんである。本発
明者らの検討では、圧力が高いほどプラズマダメージを
低減でき、基板温度が高いほどＴＤＤＢ寿命の基板内ば
らつきの低減と長寿命化がはかれることが明らかとされ
た。また、基板温度が高く、ＲＦ電力が大きく、処理時
間が長いほど銅の表面にヒロックが発生しやすい、とい
う知見が得られている。これらの知見と装置構成等によ
る条件のばらつきを考慮すると、例えば処理圧力は０．
５〜６Ｔｏｒｒ（＝０．６６６６１×１０²〜７．９９
９３２×１０²Ｐａ）、ＲＦ電力は３００〜６００Ｗ、
基板温度は３５０〜４５０℃、水素ガス流量は５０〜１
０００ｃｍ³／ｍｉｎ、アンモニアガス流量は２０〜５
００ｃｍ³／ｍｉｎ、処理時間は５〜１８０秒、電極間
距離は１５０〜１０００ｍｉｌｓ（３．８１〜２５．４
ｍｍ）の範囲で設定することができる。

【００９４】また、上記の例では、水素プラズマ処理後
にアンモニアプラズマ処理を施す場合について説明した
が、これに限定されるものではなく種々変更可能であ
り、例えばアンモニアプラズマ処理後、真空状態を維持
したまま水素プラズマ処理に連続的に移行しても良い。
また、還元処理としてアンモニアプラズマ処理のみを行
っても良い。これらの場合でも、ＴＤＤＢ寿命を向上さ
せることができた。

【００９５】ここで、図１７は、図１５および図１６で
説明した還元性プラズマ処理後のウエハの要部拡大断面
図を示している。また、図１８は、図１７の領域Ａの拡
大断面図を示している。本実施の形態においては、図１
７および図１８に示すように、上記水素プラズマ処理お
よびアンモニアプラズマ処理によって絶縁膜１１ｂの上
層を若干（例えば５０ｎｍ以下）エッチング除去する。
これにより、埋込み第２層配線Ｌ２の上面が、絶縁膜１
１ｂの上面（ＣＭＰ面）よりも図１７および図１８の上
方向に若干突出される。すなわち、埋込み第２層配線Ｌ
２の上面と、絶縁膜１１ｂの上面との間に小さな段差を
生じさせることにより、埋込み第２層配線Ｌ２において
最も電界が集中する上部角を、絶縁膜１１ｂの上面（Ｃ
ＭＰ面）から遠ざけることができる。したがって、拡散
係数の高い銅からなる主導体膜１７ａが、絶縁膜１１ｂ
の上面（ＣＭＰ面）に接しないようにできるので、上記
電界集中に起因する銅の拡散を抑制または防止すること
ができ、互いに隣接する埋込み配線間にリークパスが形
成されるのを抑制または防止することが可能となる。ま
た、ＣＭＰにより損傷を受けた絶縁膜１１ｂの上層を上
記還元性プラズマ処理時にエッチング除去してしまうの
で、絶縁膜１１ｂの上層を、化学的安定性および清浄度
の高い状態とすることができる。これらの結果、ＴＤＤ
Ｂ寿命を向上させることが可能となる。しかも、本実施
の形態においては、絶縁膜１１ｂの上層のエッチング処
理を還元性プラズマ処理と同時に行うことにより、新た
なエッチング工程を追加することもないし、工程間の搬
送も不要なので、半導体装置の製造工程の簡略化が可能
となる。また、異物の付着等を低減できるので、半導体
装置の信頼性および歩留まりを向上させることが可能と
なる。特に限定されるものではないが、埋込み第２層配
線Ｌ２の上面と、絶縁膜１１ｂの上面との間の距離Ｄ１
は、例えば１０ｎｍ程度である。なお、このような段差
形状を採用することを考慮して、予め配線溝１５ａの深
さ（すなわち、絶縁膜１１ｂ，１４ａの総厚）を段差形
状を採用しない場合よりも深く（厚く）しておく。

【００９６】次に、図１９は、図１６に続く半導体装置
の製造工程中における図１０のＸ１−Ｘ１線に相当する
部分の断面図を示している。また、図２０は、図１９の
要部拡大断面図、図２１は、図２０の領域Ａの拡大断面
図を示している。なお、図２１において符号ＥＦは上記
電界集中の箇所を示している。

【００９７】ここでは、上記アンモニアプラズマ処理
後、大気開放せず連続して、埋込み第２層配線Ｌ２およ
び絶縁膜１１ｂの上面上に、配線キャップ用の絶縁膜１
４ｂをＣＶＤ法等によって堆積する。絶縁膜１４ｂは、
例えば上記絶縁膜１４ａと同一厚さの同一材料からな
る。本実施の形態においては、配線キャップ用の絶縁膜
１４ｂが、絶縁膜１１ｂに直接接触した状態で堆積され
ている。一般的には、絶縁膜１１ｂ上にＬｏｗ−Ｋキャ
ップ用の絶縁膜が形成されているので、配線キャップ用
の絶縁膜１４ｂは絶縁膜１１ｂには直接接触されない。
Ｌｏｗ−Ｋキャップ用の絶縁膜を有する配線構造では、
Ｌｏｗ−Ｋキャップ用の絶縁膜が、通常、酸化シリコン
膜（ε＝４程度）からなることから、配線容量の低減が
阻害される問題がある。すなわち、配線容量を低減する
ために絶縁膜１１ｂを低誘電率な絶縁膜で構成したにも
かかわらず、Ｌｏｗ−Ｋキャップ用の絶縁膜の存在によ
って配線容量の低減が阻害されている。これに対して本
実施の形態においては、配線キャップ用の絶縁膜１４ｂ
が絶縁膜１１ｂに直接接触され、絶縁膜１４ｂ，１１ｂ
間にＬｏｗ−Ｋキャップ用の絶縁膜が介在されない。こ
のため、配線容量をさらに低減させることが可能とな
る。したがって、半導体装置の動作速度をさらに向上さ
せることが可能となっている。

【００９８】また、低誘電率な絶縁膜からなる絶縁膜１
１ｂ上にＬｏｗ−Ｋキャップ用の絶縁膜が堆積される構
造では、それらの膜間のデラミネーションによって配線
キャップ用の絶縁膜と絶縁膜１１ｂとの間の密着性が低
下する結果、互いに隣接する埋込み配線間の耐圧が低下
する問題がある。これに対して、本実施の形態において
は、Ｌｏｗ−Ｋキャップ用の絶縁膜が存在せず、配線キ
ャップ用の絶縁膜１４ｂが絶縁膜１１ｂに直接接触され
るので、配線キャップ用の絶縁膜１４ｂと絶縁膜１１ｂ
との密着性を向上させることができる。すなわち、デラ
ミネーションを抑制または防止することが可能となる。
このため、互いに隣接する埋込み配線間の耐圧を向上さ
せることが可能となる。したがって、半導体装置の信頼
性および歩留まりを向上させることが可能となる。

【００９９】このようにＬｏｗ−Ｋキャップ用の絶縁膜
を不要とすることができる理由は、例えば次の通りであ
る。第１は、絶縁膜１１ｂの材料として選択された有機
絶縁膜が疎水性を持つことから水分の吸収を抑制できる
からである。第２は、埋込み第２層配線Ｌ２を形成する
ためのＣＭＰ処理において上記したようにスクラッチフ
リーな研磨が可能だからである。本発明者らの検討によ
れば、アンモニアプラズマ処理を行わず、砥粒フリーＣ
ＭＰのみを行っただけでもＴＤＤＢ特性が改善すること
が判明した。このように砥粒フリーの場合にＴＤＤＢ寿
命が向上するのは下地の絶縁膜１１ｂに与えるダメージ
を低減できるためと考えられる。有砥粒の場合、スラリ
には２〜３μｍの粒径（２次粒径）の砥粒（アルミナ
等）が含まれる。この砥粒によりマイクロスクラッチが
生じ、絶縁膜１１ｂの表面にダメージを与える。しか
し、砥粒フリーの場合にはスラリに砥粒が含まれず、あ
るいは含まれていてもごく少数であるため、ダメージを
大幅に軽減できる。このため、ＴＤＤＢ特性が改善され
たものと考えられる。

【０１００】なお、埋込み第２層配線Ｌ２の側面には、
図２０に示すように、下方から上方に向かって配線幅が
次第に広くなるようなテーパが形成されている。この埋
込み第２層配線Ｌ２の側面と絶縁膜１１ａの上面との成
す角αは、例えば８０°〜９０°の範囲内、具体的に
は、例えば８８．７°程度である。埋込み第２層配線Ｌ
２の上部側の幅（配線溝１５ａの上部側幅）および互い
に隣接する埋込み第２層配線Ｌ２の上部側の間隔（互い
に隣接埋する埋込第２層配線Ｌ２の上部角間の距離）
は、例えば０．２５μｍ以下、あるいは０．２μｍ以下
である。また、互いに隣接する埋込み第２層配線Ｌ２の
最小隣接ピッチは、例えば０．５μｍ以下である。配線
溝１５ａのアスペクト比は、例えば１である。

【０１０１】また、上記の例では、ＣＭＰ後洗浄処理中
に水素アニールを施す場合について説明したが、これに
限定されるものではない。例えばＣＭＰ後洗浄処理後の
乾燥処理の後、水素アニール処理、水素プラズマ処理、
アンモニアプラズマ処理、配線キャップ膜形成処理の順
に処理を行っても良い。この場合のアンモニアプラズマ
処理と水素プラズマ処理との順序は逆でも良い。また、
アンモニアプラズマ処理のみでも良い。いずれにおいて
も水素アニールの条件としては、処理温度は、例えば２
００〜４７５℃、好ましくは３００℃程度、処理時間
は、例えば０．５〜５分、好ましくは２分程度とした。
この方法は、特に埋め込み配線用の銅からなる主導体膜
をメッキ法で形成する場合に適している。また、後洗浄
処理中またはその直前の還元処理に際して水素アニール
を行わない場合に適している。このように水素アニール
処理を施すことにより、メッキ法によって形成された銅
を再結晶化させることができるので、配線抵抗を下げる
ことが可能となる。また、この水素アニール処理を行わ
ずにキャップ膜を堆積すると、熱応力によってキャップ
膜の剥離が生じる場合があるが、水素アニール処理を施
すことにより、それを抑制または防止することができ
る。

【０１０２】また、上記図１４で説明した水素アニール
に代えて、上記水素プラズマやアンモニアプラズマを施
しても良い。この場合、上記した効果の他に、還元処理
時間を短縮でき、スループットの向上を推進させること
ができる、という効果が得られる。また、逆に水素プラ
ズマやアンモニアプラズマと比較した場合の水素アニー
ルの利点としては、デバイスプロセスで良く使用されて
おり実績があること、また、真空状態を形成する必要が
ないこと等から、比較的容易に処理を行うことができ
る、という利点がある。

【０１０３】（実施の形態２）本実施の形態２において
は、デュアルダマシン法による埋込み配線構造の形成方
法の一例を図２２〜図２８によって説明する。

【０１０４】図２２は、本実施の形態２の半導体装置の
製造工程中における要部平面図、図２３は、図２２のＸ
２−Ｘ２線の断面図をそれぞれ示している。図２２およ
び図２３に示すように、絶縁膜１４ｂ上には、絶縁膜１
１ｃ，１４ｃ，１１ｄが下層から順に堆積されている。
絶縁膜１１ｃ，１１ｄは、前記絶縁膜１１ａ，１１ｂと
同様の低誘電率な絶縁材料からなる。また、絶縁膜１４
ｃは、前記絶縁膜１４ａ，１４ｂと同様の絶縁膜からな
る。絶縁膜１１ｃ，１１ｄの上面にはＬｏｗ−Ｋキャッ
プ用の絶縁膜は形成されていない。このため、絶縁膜１
４ｃは、絶縁膜１１ｃと直接接触されている。

【０１０５】絶縁膜１１ｄ，１４ｃには、平面帯状の配
線溝（配線開口部）１５ｂが形成されている。この配線
溝１５ｂの底面には、絶縁膜１１ｃの上面と、絶縁膜１
１ｃ，１４ｂに穿孔された平面円形状のスルーホール
（配線開口部）１５ｃとが露出されている。このスルー
ホール１５ｃの底面からは上記埋込み第２層配線Ｌ２の
主導体膜１７ａが露出されている。

【０１０６】次に、図２４は、図２２および図２３に続
く半導体装置の製造工程中における図２２のＸ２−Ｘ２
線に相当する部分の断面図を示している。また、図２５
は、図２４に続く半導体装置の製造工程中における図２
２のＸ２−Ｘ２線に相当する部分の断面図を示してい
る。

【０１０７】ここでは、図２４に示すように、前記実施
の形態１で説明した導電性バリア膜１６ａと同一材料か
らなる導電性バリア膜１６ｂを、前記実施の形態１と同
様の条件でスパッタリング法によって堆積した後、その
上に、前記実施の形態１で説明した主導体膜１７ａと同
一の銅からなる主導体膜１７ｂを、前記実施の形態１と
同様に堆積する。導電性バリア膜１６ｂは、前記実施の
形態１と同じように、絶縁膜１１ｄと直接接触される。

【０１０８】続いて、前記実施の形態１と同様に、水素
アニール処理によるリフロ処理を施した後、この主導体
膜１７ｂおよび導電性バリア膜１６ｂを、図２５に示す
ように、前記実施の形態１と同様のＣＭＰ法等によって
研磨し余分な部分を除去することにより、配線溝１５ｂ
およびスルーホール１５ｃ内に埋込み第３層配線Ｌ３を
形成する。埋込み第３層配線Ｌ３は、スルーホール１５
ｃを通じて埋込み第２層配線Ｌ２と電気的に接続されて
いる。

【０１０９】その後、前記実施の形態１と同様に、防蝕
処理およびアルカリ洗浄処理を順に施した後、絶縁膜１
１ｄおよび埋込み第３層配線Ｌ３の上面（ＣＭＰ面）に
対して水素アニール処理（還元処理）を施す。

【０１１０】次に、図２６は、図２５に続く半導体装置
の製造工程中における図２２のＸ２−Ｘ２線に相当する
部分の断面図を示している。また、図２７は、図２６の
半導体装置の製造工程後の要部拡大断面図を示してい
る。

【０１１１】ここでは、前記実施の形態１と同様に、絶
縁膜１１ｄおよび埋込み第３層配線Ｌ３の上面（ＣＭＰ
面）に対して、前記水素プラズマ処理、前記アンモニア
プラズマ処理またはその両方の処理等のような還元性プ
ラズマ処理を施す。これにより、前記実施の形態１と同
様の効果を得ることができた。また、この還元性プラズ
マ処理によって、前期実施の形態１と同様に、低誘電率
な絶縁材料からなる絶縁膜１１ｄの上層が若干エッチン
グ除去されることにより、図２７に示すように、埋込み
第３層配線Ｌ３の上面が絶縁膜１１ｄの上面よりも若干
突出される。

【０１１２】次に、図２８は、図２６に続く半導体装置
の製造工程中における図２２のＸ２−Ｘ２線に相当する
部分の断面図を示している。

【０１１３】ここでは、上記した還元性プラズマ処理の
後、前記実施の形態１の絶縁膜１４ａと同一材料からな
る配線キャップ用の絶縁膜１４ｄを、その絶縁膜１４ａ
と同様に堆積する。配線キャップ用の絶縁膜１４ａは、
絶縁膜１１ｄと直接接触されており、その絶縁膜１１ｄ
との間にＬｏｗ−Ｋキャップ用の絶縁膜は介在されてい
ない。

【０１１４】このような本実施の形態２によれば、デュ
アルダマシン法においても前記実施の形態１と同様の効
果を得ることが可能となる。

【０１１５】（実施の形態３）図２９は、本発明の他の
実施の形態である半導体装置の要部断面図を示してい
る。本実施の形態３においては、埋込み第２層配線Ｌ２
と、埋込み第３層配線Ｌ３との間の絶縁膜８ｂが、例え
ばＴＥＯＳガスを用いたＣＶＤ法で形成された酸化シリ
コン膜で形成されている。絶縁膜１４ｂ上には、絶縁膜
８ｂが絶縁膜１４ｂに直接接触した状態で堆積されてい
る。絶縁膜８ｂ上には、絶縁膜１１ｄが絶縁膜８ｂに直
接接した状態で堆積されている。絶縁膜８ｂには、スル
ーホール１５ｃが穿孔されている。これ以外の構成およ
び形成方法は、前記実施の形態２と同じである。

【０１１６】このように、有機絶縁膜よりも放熱性の高
い酸化シリコン膜を介在させることにより、前記実施の
形態２の構造の場合よりも放熱性を向上させることが可
能となる。また、前記実施の形態２の場合よりも機械的
強度を向上させることが可能となる。

【０１１７】（実施の形態４）上記のように、銅配線の
実用化に際しては、銅の拡散を防止するためのバリア膜
が必須と考えられているが、配線の微細化に連れて、配
線断面積中に占める高抵抗のバリア膜の断面積が増加す
ることにより配線抵抗が増加する結果、配線材料として
銅を適用したメリットが薄れるという問題が発生する。
そこで、本発明者らは、銅の拡散現象について改めて実
験を行い検討した。その結果、本発明者らは、前記した
ように銅の拡散現象について本質的なメカニズムを初め
て見出した。そして、その新しい見地から本発明者ら
は、配線溝内の側壁部および底部にイオン化されていな
い中性Ｃｕを成膜すること（銅の純度を上げること）、
前記アンモニアプラズマ処理、水素プラズマ処理または
その両方を施すこと、あるいはこれらと前記ＣＭＰ処理
または洗浄処理等とを組み合わせることにより、導電性
バリア膜の膜厚を１０ｎｍ未満に薄くしても、あるい
は、導電性バリア膜自体を無くしてしまっても（バリア
レス埋込み配線構造）、Ｃｕ配線を有する半導体集積回
路装置のＴＤＤＢ寿命を向上させることができることを
初めて見出した。すなわち、銅のみで埋込み配線を構成
した場合でも充分は信頼度を達成することができ、実用
的なＣｕ配線を形成することが可能であることが本発明
者らの実験によって初めて判明した。なお、これについ
ては、本発明者らによる特願２０００−１０４０１５号
または特願２０００−３００８５３号に記載がある。

【０１１８】本実施の形態４は、そのバリアレス埋込み
配線構造を説明するものである。図３０は、本実施の形
態の半導体装置の製造工程中（図２０と同様、配線キャ
ップ用の絶縁膜の堆積工程後）の要部断面図、図３１は
図３０の要部拡大断面図をそれぞれ示している。

【０１１９】本実施の形態４においては、図３０に示す
ように、埋込み第２層配線Ｌ２が、銅からなる主導体膜
１７ａのみで構成されている。すなわち、銅からなる主
導体膜１７ａと、絶縁膜１１ａ，１１ｂ，１４ａとの間
には導電性バリア膜が形成されておらず、主導体膜１７
ａは、絶縁膜１１ａ，１１ｂ，と直接接した状態で配線
溝１５ａ内に埋め込まれている。このため、埋込み第２
層配線Ｌ２の配線抵抗を大幅に低減できる。また、異層
配線間が導電性バリア膜を介さずに直接接続される（こ
こでは、埋込み第２層配線Ｌ２と第１層配線Ｌ１とが直
接接続される構造を例示したが、配線層の異なる銅配線
同士が直接接続される場合もある）ので、その異層配線
間の接触抵抗を大幅に低減させることができ、微細なス
ルーホールでの抵抗を低減させることが可能となってい
る。したがって、配線溝１５ａやスルーホール１２が微
細化されたとしても半導体装置の性能を向上させること
が可能となる。また、半導体装置を構成する配線の微細
化を推進できるので、半導体装置の小型、高集積化を推
進できる。なお、この配線構造の形成工程に際し、配線
溝１５ａを形成した後の主導体膜１７ａの堆積工程で
は、主導体膜１７ａが絶縁膜１１ｂの上面に直接接触し
た状態で堆積される。

【０１２０】本実施の形態４においては、その主導体膜
１７ａの上面が、絶縁膜１１ｂの上面（ＣＭＰ面）より
も上方に突出している。埋込み第２層配線Ｌ２の上部を
突出させる方法は、前記実施の形態１と同様に、絶縁膜
１１ｂの上層を前記実施の形態１と同様の還元性プラズ
マ処理時にエッチング除去するものである。この構造で
は、銅からなる主導体膜１７ａの上面の上部角が、これ
に近接する絶縁膜１１ｂの上面から距離Ｄ１だけ上方に
離れて配置されている。この場合、埋込み第２層配線Ｌ
２において、その上部角の電界が集中する領域ＥＦ内
に、銅からなる主導体膜１７の上部角が存在するが、そ
の領域ＥＦが、リークパスが形成され易い絶縁膜１１ｂ
の上面（ＣＭＰ面）から離れている。また、ＣＭＰによ
って損傷を受けた絶縁膜１１ｂの上層を還元性プラズマ
処理時にエッチング除去してしまうため、絶縁膜１１ｂ
の上層を、化学的安定性および清浄度の高い状態とする
ことができる。これらの理由により、互いに隣接する埋
込み第２層配線間Ｌ２，Ｌ２にリークパスが形成される
のを抑制または防止できるので、ＴＤＤＢ寿命を向上さ
せることが可能となる。

【０１２１】この構造の場合、銅からなる主導体膜１７
ａは、例えば３００ｎｍ程度のデポ膜厚でスパッタリン
グ法等によって堆積する。この際の条件は、例えば次の
通りである。圧力は、例えば０．０２Ｐａ、直流（Ｄ
Ｃ）パワーは、例えば１０ｋＷ、ターゲットと基板１Ｓ
との距離は、例えば３００〜４００ｍｍ、温度は、例え
ば室温である。このように主導体膜１７ａをスパッタリ
ング法によって堆積することにより、ＣＶＤ法やメッキ
法に比べて、化合物の生成を非常に少なくすることがで
きる。また、その際のターゲットとして、例えば９９．
９９９％（５Ｎ）以上、好ましくは、９９．９９９９％
（６Ｎ）以上の純度の高い無酸素Ｃｕを用いた。これに
より、例えば成膜時の主導体膜２２ａ中の銅の濃度を９
９．９９９％以上、好ましくは、９９．９９９９％以上
にできる。したがって、さらに純度の高い銅を堆積でき
る。この主導体膜１７ａの堆積に際しては、通常のスパ
ッタリング法を用いても良いが、ロングスロースパッタ
リング法やコリメートスパッタリング法等のような指向
性の高いスパッタリング法を用いても良い。この方法を
採用することにより、配線溝１５ａへの金属膜のカバレ
ージを向上させることができる。

【０１２２】また、主導体膜１７ａの銅以外の成分の濃
度は、０．８ａｔｏｍｉｃ％以下または０．２ａｔｏｍ
ｉｃ％以下である。また、本発明者らの実測結果では、
その銅以外の成分の濃度を、例えば０．０８ａｔｏｍｉ
ｃ％以下、または、それよりも低い０．０５ａｔｏｍｉ
ｃ％以下、あるいはそれよりもさらに低い０．０２ａｔ
ｏｍｉｃ％以下にすることが可能であった。この銅以外
の成分の濃度の値は、チップが完成した時点、すなわ
ち、ウエハプロセスを経てウエハからチップが切り出さ
れた時点での値であって、その銅以外の成分が、銅配線
形成後の絶縁膜や金属膜の成膜処理時等の熱（例えばタ
ングステン等では成膜時に４５０℃程度の熱が加わる）
によって銅配線中に拡散したことを想定して算出した値
である。実際の銅配線において、その銅以外の成分は、
銅配線の上層部（キャップ膜が接する部分）の濃度が高
く、銅配線の中心に向かって次第に薄くなるような状態
で分布していると考えられる。その銅以外の成分として
は、例えばシリコン、酸素、硫黄（硫黄は銅配線をメッ
キ法で形成した場合に考えられる）またはそれらの任意
の組合せがある。

【０１２３】これ以外の構造は、前記実施の形態１で説
明したのと同じなので説明を省略する。また、ＣＭＰ後
洗浄処理、還元（水素アニール）処理、還元性プラズマ
処理（アンモニアプラズマ処理および水素プラズマ処
理）についても、前記実施の形態１と同じなので説明を
省略する。

【０１２４】（実施の形態５）本実施の形態において
は、前記実施の形態１のＣＭＰ後洗浄処理にける酸洗浄
処理に際して、薬液として前記有機酸を用いるか、また
はフッ酸と有機酸との混合薬液を用いる。これ以外は、
前記実施の形態１と同じである。有機酸として、例えば
クエン酸を用いた場合、たとえばブラシスクラブ洗浄を
用い、クエン酸濃度を５％、洗浄時間を４５秒の条件が
選択できる。

【０１２５】このように有機酸洗浄を用いることによ
り、ＣＭＰ等で生じた表面のダメージ層を除去すること
ができる。これによりＴＤＤＢ寿命を向上できる。ま
た、有機酸を用いた場合、下地に影響を与えずに金属イ
オンのみを除去できる効果もある。すなわち、Ｆｅ、
Ｋ、Ｃａ等の不純物を選択的に除去することができる。

【０１２６】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【０１２７】前記実施の形態では、キャップ膜を後処理
（プラズマ処理）後に真空破壊することなく連続的に形
成する場合について説明したが、後処理の後、一旦真空
破壊をして、その後、キャップ膜を形成しても良い。真
空破壊しない方が本発明の効果をより効果的に奏するこ
とができるが、後処理におけるアンモニアプラズマ処理
により薄い窒化層が形成されるため、真空破壊を行い大
気雰囲気に暴露しても酸化層の形成を抑制できる。よっ
て、真空破壊した場合であっても、本実施の形態の効果
をある程度奏することは可能である。

【０１２８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ回路を有する半導体装置技術に適用した場合について
説明したが、それに限定されるものではなく、例えばＤ
ＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ
（Static Random Access Memory）、フラッシュメモリ
（ＥＥＰＲＯＭ；Electric Erasable Programmable Rea
d Only Memory）またはＦＲＡＭ（Ferro electric Rand
om Access Memory）等のようなメモリ回路を有する半導
体装置、マイクロプロセッサ等のような論理回路を有す
る半導体装置または上記メモリ回路と論理回路とを同一
半導体基板に設けている混載型の半導体装置にも適用で
きる。本発明は、少なくとも微細埋込み銅配線構造を有
する半導体装置、半導体集積回路装置、電子回路装置、
電子装置またはマイクロマシン等に適用可能である。

【０１２９】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【０１３０】すなわち、有機を含んだ絶縁膜に形成され
た配線開口部内に銅を主成分とする配線を埋設した後、
前記有機を含んだ絶縁膜および配線の表面に対して還元
性プラズマ処理を施して前記有機を含んだ絶縁膜の表層
をエッチング除去し、その絶縁膜の上面の高さが、前記
配線の上面の高さと異なるようにする工程を有すること
により、銅を主成分とする配線の電界集中箇所を、その
周囲の有機を含んだ絶縁膜の上面から離間させることが
できるので、互いに隣接する銅を主成分とする配線間の
絶縁破壊耐性を向上させることが可能となる。

【図面の簡単な説明】

【図１】本実施の形態のＴＤＤＢ寿命測定に使用した試
料の平面図である。

【図２】図１のＢ−Ｂ’線の断面図である。

【図３】図１のＣ−Ｃ’線の断面図である。

【図４】図１の試料を用いた場合の測定の概要を示した
説明図である。

【図５】各種層間絶縁膜材料を用いた場合の銅配線構造
におけるＴＤＤＢ寿命の測定結果の説明図である。

【図６】配線間の絶縁膜としてＳｉＬＫを用いて実際に
作成した配線構造の断面ＴＥＭ写真の模式図である。

【図７】図６の断面ＴＥＭ写真から実測値をデバイスシ
ミュレータに入力して得られた電界分布の説明図であ
る。

【図８】図７の埋込み配線近傍におけるＹ１−Ｙ１破線
の電界分布の説明図である。

【図９】銅を主導体膜とした埋込み配線構造において電
界分布がＣＭＰ面に集中することを模式的に示した説明
図である。

【図１０】本発明の一実施の形態である半導体装置の製
造工程中における要部平面図である。

【図１１】図１０のＸ１−Ｘ１線の断面図である。

【図１２】図１１に続く半導体装置の製造工程中の図１
０のＸ１−Ｘ１線に相当する部分の断面図である。

【図１３】図１２に続く半導体装置の製造工程中の図１
０のＸ１−Ｘ１線に相当する部分の断面図である。

【図１４】図１３に続く半導体装置の製造工程中の図１
０のＸ１−Ｘ１線に相当する部分の断面図である。

【図１５】図１４に続く半導体集積回路装置の製造工程
中の図１０のＸ１−Ｘ１線に相当する部分の断面図であ
る。

【図１６】図１５に続く半導体集積回路装置の製造工程
中の図１０のＸ１−Ｘ１線に相当する部分の断面図であ
る。

【図１７】図１５および図１６で説明する還元性プラズ
マ処理後のウエハの要部拡大断面図である。

【図１８】図１７の領域Ａの拡大断面図である。

【図１９】図１６に続く半導体集積回路装置の製造工程
中の図１０のＸ１−Ｘ１線に相当する部分の断面図であ
る。

【図２０】図１９の要部拡大断面図である。

【図２１】図２０の領域Ａの拡大断面図である。

【図２２】本発明の他の実施の形態である半導体装置の
製造工程中における要部平面図である。

【図２３】図２２のＸ２−Ｘ２線の断面図である。

【図２４】図２２および図２３に続く半導体装置の製造
工程中における図２２のＸ２−Ｘ２線に相当する部分の
断面図である。

【図２５】図２４に続く半導体装置の製造工程中におけ
る図２２のＸ２−Ｘ２線に相当する部分の断面図であ
る。

【図２６】図２５に続く半導体装置の製造工程中におけ
る図２２のＸ２−Ｘ２線に相当する部分の断面図であ
る。

【図２７】図２６の半導体装置の製造工程後の要部拡大
断面図である。

【図２８】図２６に続く半導体装置の製造工程中におけ
る図２２のＸ２−Ｘ２線に相当する部分の断面図であ
る。

【図２９】本発明のさらに他の実施の形態である半導体
装置の製造工程中における要部断面図である。

【図３０】本発明の他の実施の形態である半導体装置の
製造工程中における要部断面図である。

【図３１】図３０の領域Ａの要部拡大断面図である。

【符号の説明】

１Ｓ半導体基板２分離部３ゲート絶縁膜４ゲート電極５サイドウォール６，７半導体領域８ａ絶縁膜８ｂ絶縁膜９コンタクトホール１０プラグ１１ａ絶縁膜（有機を含む絶縁膜）１１ｂ絶縁膜（有機を含む絶縁膜）１２スルーホール１３プラグ１４ａ絶縁膜１５ａ配線溝（配線開口部）１５ｂ配線溝（配線開口部）１５ｃスルーホール（配線開口部）１６ａ，１６ｂ導電性バリア膜（第１導体膜）１７ａ，１７ｂ主導体膜（第２導体膜）５０〜５４絶縁膜５５配線溝５６埋込み配線Ｌ櫛形配線Ｌ１第１層配線Ｌ２埋込み第２層配線（配線）Ｌ３埋込み第３層配線（配線）Ｍ２第２配線層Ｐ１，Ｐ２パッドＳ測定ステージＨヒータＱp ｐチャネル型のＭＩＳ・ＦＥＴＱn ｎチャネル型のＭＩＳ・ＦＥＴＰＷＬｐ型ウエルＮＷＬｎ型ウエル

───────────────────────────────────────────────────── フロントページの続き (72)発明者野口純司東京都青梅市新町六丁目16番地の３株式会社日立製作所デバイス開発センタ内Ｆターム(参考） 5F033 HH04 HH11 HH18 HH19 HH21 HH23 HH25 HH27 HH28 HH32 HH33 HH34 JJ01 JJ11 JJ18 JJ19 JJ21 JJ23 JJ27 JJ28 JJ32 JJ33 JJ34 KK01 KK11 KK18 KK19 KK21 KK23 KK27 KK28 KK32 KK33 KK34 LL04 MM01 MM02 MM07 MM08 MM12 MM13 NN06 NN07 NN31 PP06 PP15 PP21 PP22 PP27 PP28 PP33 QQ00 QQ09 QQ11 QQ25 QQ31 QQ34 QQ37 QQ48 QQ70 QQ71 QQ73 QQ75 QQ98 RR01 RR04 RR05 RR06 RR09 RR15 RR21 RR25 RR29 SS04 SS11 SS15 SS21 TT08 VV13 VV16 XX03 XX09 XX10 XX14 XX18 XX24 XX28 XX31 XX34

Claims

【特許請求の範囲】

【請求項１】以下の工程を有することを特徴とする半
導体装置の製造方法；（ａ）還元性プラズマ処理によりエッチングされる有機
を含む絶縁膜を半導体基板上に堆積する工程、（ｂ）前
記有機を含む絶縁膜に配線開口部を形成する工程、
（ｃ）前記半導体基板上に、前記有機を含む絶縁膜に接
するように、かつ、前記配線開口部を埋め込むように、
第１導体膜を堆積する工程、（ｄ）前記半導体基板上
に、前記第１導体膜に接するように、かつ、前記配線開
口部を埋め込むように、銅を主成分として含む第２導体
膜を堆積する工程、（ｅ）前記配線開口部内の第１，第
２導体膜が残され、それ以外の第１、第２導体膜が除去
されるように、前記第１、第２導体膜を研磨することに
より、前記配線開口部内に配線を形成する工程、（ｆ）
前記第１、第２導体膜および有機を含む絶縁膜の研磨面
に対して還元性プラズマ処理を施し、前記有機を含む絶
縁膜の上層部分をエッチング除去する工程、（ｇ）前記
（ｆ）工程後、前記有機を含む絶縁膜および前記配線に
接するように絶縁膜を堆積する工程。
【請求項２】請求項１記載の半導体装置の製造方法に
おいて、前記（ｅ）工程は、前記第２導体膜を砥粒フリ
ー化学機械研磨処理により研磨する第１ステップと、前
記第１ステップの後に前記第１導体膜を有砥粒化学機械
研磨処理により研磨する第２ステップとを有することを
特徴とする半導体装置の製造方法。
【請求項３】請求項２記載の半導体装置の製造方法に
おいて、前記第１ステップにおける前記第１、第２導体
膜の研磨選択比は、前記第２ステップにおける第１，第
２導体膜の研磨選択比よりも大きいことを特徴とする半
導体装置の製造方法。
【請求項４】請求項２記載の半導体装置の製造方法に
おいて、前記第２ステップにおける研磨液中の酸化剤の
量は、前記第１ステップにおける研磨液中の酸化剤の量
よりも少ないことを特徴とする半導体装置の製造方法。
【請求項５】請求項２記載の半導体装置の製造方法に
おいて、前記第２ステップにおける研磨液中の砥粒とし
てコロイダルシリカを用いることを特徴とする半導体装
置の製造方法。
【請求項６】請求項１記載の半導体装置の製造方法に
おいて、前記（ｆ）工程の還元性プラズマ処理は、アン
モニアガスを含む雰囲気中においてプラズマ処理を施す
処理であることを特徴とする半導体装置の製造方法。
【請求項７】請求項１記載の半導体装置の製造方法に
おいて、前記（ｆ）工程の還元性プラズマ処理は、水素
ガスを含む雰囲気中においてプラズマ処理を施す処理で
あることを特徴とする半導体装置の製造方法。
【請求項８】請求項１記載の半導体装置の製造方法に
おいて、前記（ｆ）工程の還元性プラズマ処理は、アン
モニアガスを含む雰囲気中においてプラズマ処理を施す
工程および水素ガスを含む雰囲気中においてプラズマ処
理を施す工程を有することを特徴とする半導体装置の製
造方法。
【請求項９】請求項１記載の半導体装置の製造方法に
おいて、前記（ｆ）工程の還元性プラズマ処理の後、大
気開放せずに連続して、前記有機を含む絶縁膜および配
線上に、前記（ｇ）工程の絶縁膜を堆積することを特徴
とする半導体装置の製造方法。
【請求項１０】請求項１記載の半導体装置の製造方法
において、前記（ｇ）工程の絶縁膜は、銅の拡散を抑制
または防止する機能を有することを特徴とする半導体装
置の製造方法。
【請求項１１】請求項１記載の半導体装置の製造方法
において、前記有機を含む絶縁膜は、疎水性を有するこ
とを特徴とする半導体装置の製造方法。
【請求項１２】請求項１記載の半導体装置の製造方法
において、前記有機を含む絶縁膜は、メチル基を有する
絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項１３】請求項１２記載の半導体装置の製造方
法において、前記有機を含む絶縁膜は、メチルシロキサ
ンであることを特徴とする半導体装置の製造方法。
【請求項１４】請求項１３記載の半導体装置の製造方
法において、前記還元性プラズマ処理に際して処理ガス
中にフッ素を含むガスを添加することを特徴とする半導
体装置の製造方法。
【請求項１５】請求項１４記載の半導体装置の製造方
法において、前記処理ガスは、窒素および水素を含むガ
ス、アンモニアガスまたは水素ガスのいずれかであるこ
とを特徴とする半導体装置の製造方法。
【請求項１６】請求項１記載の半導体装置の製造方法
において、前記第２導体膜は、前記第１導体膜よりも相
対的に厚ことを特徴とする半導体装置の製造方法。
【請求項１７】請求項１記載の半導体装置の製造方法
において、前記配線の隣接ピッチは、０．５μｍ以下で
あることを特徴とする半導体装置の製造方法。
【請求項１８】以下の工程を有することを特徴とする
半導体装置の製造方法；（ａ）還元性プラズマ処理によりエッチングされる有機
を含む絶縁膜を半導体基板上に堆積する工程、（ｂ）前
記有機を含む絶縁膜に配線開口部を形成する工程、
（ｃ）前記半導体基板上に、前記有機を含む絶縁膜に接
するように、かつ、前記配線開口部を埋め込むように、
銅を主成分として含む導体膜を堆積する工程、（ｄ）前
記配線開口部内の導体膜が残され、それ以外の導体膜が
除去されるように、前記導体膜を研磨することにより、
前記配線開口部内に配線を形成する工程、（ｅ）前記導
体膜および有機を含む絶縁膜の研磨面に対して還元性プ
ラズマ処理を施し、前記有機を含む絶縁膜の上層部分を
エッチング除去する工程、（ｆ）前記（ｅ）工程後、前
記有機を含む絶縁膜および前記配線に接するように絶縁
膜を堆積する工程。
【請求項１９】以下の構成を有することを特徴とする
半導体装置；（ａ）疎水性を有する有機を含む絶縁膜、（ｂ）前記有
機を含む絶縁膜に形成された配線開口部、（ｃ）前記配
線開口部内に埋め込まれた配線であって、前記有機を含
む絶縁膜の上面から突出するような上面の高さを持ち、
前記有機を含む絶縁膜に接する第１導体膜および第１導
体膜に接する銅を主成分として含む第２導体膜を有する
配線、（ｄ）前記有機を含む絶縁膜および前記配線に接
するように設けられた絶縁膜。
【請求項２０】請求項１９記載の半導体装置におい
て、前記有機を含む絶縁膜は、還元性プラズマ処理によ
りエッチングされる材料からなることを特徴とする半導
体装置。
【請求項２１】請求項１９記載の半導体装置におい
て、前記有機を含む絶縁膜は、メチル基を有する絶縁膜
であることを特徴とする半導体装置。
【請求項２２】請求項２１記載の半導体装置におい
て、前記有機を含む絶縁膜は、メチルシロキサンである
ことを特徴とする半導体装置。
【請求項２３】請求項１９記載の半導体装置におい
て、前記（ｄ）構成の絶縁膜は、銅の拡散を抑制または
防止する機能を有することを特徴とする半導体装置。
【請求項２４】請求項１９記載の半導体装置におい
て、前記第２導体膜は、前記第１導体膜よりも相対的に
厚ことを特徴とする半導体装置。
【請求項２５】請求項１９記載の半導体装置におい
て、前記配線の隣接ピッチは、０．５μｍ以下であるこ
とを特徴とする半導体装置。
【請求項２６】以下の構成を有することを特徴とする
半導体装置；（ａ）疎水性を有する有機を含む絶縁膜、（ｂ）前記有
機を含む絶縁膜に形成された配線開口部、（ｃ）前記配
線開口部内に埋め込まれた配線であって、前記有機を含
む絶縁膜の上面から突出するような上面の高さを持ち、
前記有機を含む絶縁膜に接する銅を主成分として含む導
体膜からなる配線、（ｄ）前記有機を含む絶縁膜および
前記配線に接するように設けられた絶縁膜。