JPWO2003079429A1 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JPWO2003079429A1
JPWO2003079429A1 JP2003577326A JP2003577326A JPWO2003079429A1 JP WO2003079429 A1 JPWO2003079429 A1 JP WO2003079429A1 JP 2003577326 A JP2003577326 A JP 2003577326A JP 2003577326 A JP2003577326 A JP 2003577326A JP WO2003079429 A1 JPWO2003079429 A1 JP WO2003079429A1
Authority
JP
Japan
Prior art keywords
insulating film
integrated circuit
wiring
manufacturing
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003577326A
Other languages
English (en)
Inventor
野口　純司
純司 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of JPWO2003079429A1 publication Critical patent/JPWO2003079429A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

化学的機械研磨法を用いて絶縁膜の開口部内にＣｕ配線を形成した後、Ｃｕ配線の表面をキャップ絶縁膜で覆うプロセスを含むＬＳＩの製造ラインにおいて、Ｃｕ配線の形成からキャップ絶縁膜の堆積までを４日以内に実施する。また、後洗浄処理工程からキャップ絶縁膜の堆積工程までの期間が４日を経過した半導体基板に対して再生処理を施すことにより、ＴＤＤＢ寿命の劣化を最小限に止め、ＬＳＩの信頼性、製造歩留まりを確保する。

Description

技術分野
本発明は、半導体集積回路装置の製造技術に関し、特に、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて銅（Ｃｕ）を主成分とする導電膜からなる埋込み配線を形成する工程を有する半導体集積回路装置の製造に適用して有効な技術に関するものである。
背景技術
半導体基板上の埋込み配線構造は、絶縁膜に形成された配線溝や孔などの配線埋込み用開口部内に配線用金属膜を埋め込んだ後、開口部の外側の不要な金属膜を化学的機械研磨法で除去するシングルダマシン（Ｓｉｎｇｌｅ−Ｄａｍａｓｃｅｎｅ）あるいはデュアルダマシン（Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ）と呼ばれるダマシン配線技術によって形成されている。
しかし、金属膜が銅（Ｃｕ）である場合は、アルミニウム（Ａｌ）のような他の配線用金属膜と比較して絶縁膜中に拡散され易いことから、Ｃｕ配線が絶縁膜と直接接しないように、Ｃｕ配線の底面および側面を薄いバリアメタル膜で覆うと共に、Ｃｕ配線の表面をキャップ絶縁膜で被覆することによって、Ｃｕ配線中のＣｕ原子が周囲の絶縁膜に拡散するのを防いでいる。
Ｃｕ配線中のＣｕ原子が周囲の絶縁膜に拡散するのを防ぐ技術については、特開平１１−１１１８４３号公報や特開平１０−５０６３２号公報などに記載がある。このうち、特開平１１−１１１８４３号公報は、Ｃｕ配線の上面を絶縁膜の上面よりも低く形成し、そこにバリア絶縁膜を埋め込む構造を開示している。また、特開平１０−５０６３２号公報は、Ｃｕ配線とバリアメタル膜のそれぞれの上面を絶縁膜の上面よりも低く形成し、そこにバリア絶縁膜を埋め込む構造を開示している。
発明の開示
本発明者が開発中のＬＳＩは、概略次のようなプロセスによってＣｕ配線を形成している。
まず、半導体基板（ウエハ）上に堆積した絶縁膜に開口部を形成した後、この開口部の内部を含む絶縁膜上に窒化チタン膜などからなるバリアメタル膜を薄く堆積し、続いてバリアメタルの上部に開口部の深さよりも厚い膜厚を有するＣｕ膜を堆積する。次に、開口部の外側の不要なＣｕ膜とバリアメタル膜を化学的機械研磨法で除去することにより、開口部の内部にＣｕ配線を形成する。
次に、Ｃｕ配線が形成された半導体基板を洗浄処理部に搬送し、上記研磨処理工程で半導体基板の表面に付着したスラリなどの異物を除去するための洗浄（以下、後洗浄という）を行う。
この後洗浄処理工程は、アルカリ洗浄処理とその後の酸洗浄処理とからなる。アルカリ洗浄処理は、半導体基板の表面に付着した酸化剤を含む酸性のスラリの中和を目的とするもので、弱アルカリ薬液を供給しながら半導体基板の表面を洗浄する。また、酸洗浄処理は、残留金属の除去、絶縁膜の表面のダングリングボンドの低減および絶縁膜の表面の凹凸の除去などを目的とするもので、酸を含む薬液を供給しながら半導体基板の表面を洗浄する。
なお、上記薬液に含まれる酸が希フッ酸（ＤＨＦ）のような強酸である場合は、化学的機械研磨処理で発生したＣｕ配線の表面の薄い酸化層（ＣｕＯ）が除去されるだけでなく、Ｃｕ配線それ自体もエッチングされてしまうので、Ｃｕ配線の断面積が小さくなり、電気抵抗が大きくなる虞れがある。従って、特にＣｕ配線の線幅が微細である場合は、有機酸のような弱酸を含む薬液を使用することが望ましい。ただし、有機酸を含む薬液で洗浄を行った場合は、Ｃｕ配線の表面の酸化層（ＣｕＯ）が除去されないので、洗浄後に水素アニールなどの還元処理を行って酸化層（ＣｕＯ）を除去する必要がある。
次に、上記後洗浄処理が終了した半導体基板の表面にプラズマＣＶＤ法などを用いて窒化シリコン膜などからなるキャップ絶縁膜を堆積する。
ここで、本発明者は、上記後洗浄処理が終了してからキャップ絶縁膜を堆積するまでの間に、半導体基板（ウエハ）をクリーンルーム内に放置しておいた場合、一定時間経過後にＣｕ配線のＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｃｅ ｏｎ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）寿命が急激に低下するという現象を見出した。このＴＤＤＢ寿命とは、絶縁破壊の時間的依存性を客観的に計る尺度であって、所定の温度（例えば１４０℃）の測定条件下でＣｕ配線間に比較的高い電圧を加え、電圧印加から絶縁破壊までの時間を印加電界に対してプロットしたグラフを作成し、このグラフから実際の使用電界強度（例えば０．２ＭＶ／ｃｍ）に外挿して求めた時間（寿命）をいう。
従って、半導体基板上にＣｕ配線を形成する場合は、研磨後の後洗浄処理からキャップ絶縁膜を堆積するまでの間にＣｕ配線のＴＤＤＢ寿命が低下するのを防ぐ何らかの対策が必要となる。
本発明の目的は、Ｃｕ配線のＴＤＤＢ寿命の低下を抑制することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
本願の一発明による半導体集積回路装置の製造方法は、（ａ）半導体基板上に第１絶縁膜を堆積した後、前記第１絶縁膜に配線埋込み用の開口部を形成する工程と、（ｂ）前記開口部内を含む前記第１絶縁膜上にＣｕを主成分として含む導電膜を堆積する工程と、（ｃ）前記導電膜を化学的および機械的に研磨して前記開口部内に残すことにより、前記開口部内にＣｕ配線を形成する工程と、（ｄ）前記（ｃ）工程の後、前記半導体基板の表面を洗浄する工程と、（ｅ）前記（ｄ）工程の後、前記半導体基板上に第２絶縁膜を堆積することによって、前記Ｃｕ配線の表面を前記第２絶縁膜で被覆する工程とを含み、前記（ｄ）工程が終了した後、４日以内に前記（ｅ）工程を実施するように製造ラインの管理を行うものである。
発明を実施するための最良の形態
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
本実施の形態は、半導体基板に形成した相補型ＭＩＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の上部にＣｕ配線を形成するＬＳＩの製造方法に適用したものである。このＬＳＩの製造方法を図面に従って説明すれば、次の通りである。
まず、図１に示すように、単結晶シリコンからなるウエハ状の半導体基板（以下、基板というが、ウエハということもある）１を用意し、この基板１の主面に素子分離溝２、ｐ型ウエル４およびｎ型ウエル５を形成した後、ｐ型ウエル４にｎチャネル型ＭＩＳＦＥＴＱｎを形成し、ｎ型ウエル５にｐチャネル型ＭＩＳＦＥＴＱｐを形成する。
上記素子分離溝２を形成するには、素子分離領域の基板１をエッチングして溝を形成した後、溝の内部を含む基板１上にＣＶＤ法で酸化シリコン膜３を堆積し、続いて溝の外部の酸化シリコン膜３を化学的機械研磨法によって除去する。また、ｐ型ウエル４およびｎ型ウエル５を形成するには、基板１の一部にホウ素をイオン注入し、他の一部にリンをイオン注入した後、基板１を熱処理することによって、これらの不純物を基板１内に拡散させる。
ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐは、周知のプロセスのいずれを用いて形成してもよいが、例えば次のように形成する。まず、基板１をスチーム酸化することによって、ｐ型ウエル４およびｎ型ウエル５のそれぞれの表面に酸化シリコン膜からなるゲート絶縁膜６を形成した後、ゲート絶縁膜６の上部にＣＶＤ法で多結晶シリコン膜を堆積し、続いてｐ型ウエル４の上部の多結晶シリコン膜にリンをイオン注入し、ｎ型ウエル５の上部の多結晶シリコン膜にホウ素をイオン注入した後、フォトレジスト膜をマスクにしたドライエッチングで多結晶シリコン膜をパターニングすることにより、ゲート電極７を形成する。
次に、ｐ型ウエル４にリンまたはヒ素をイオン注入することによって低不純物濃度のｎ−型半導体領域８を形成し、ｎ型ウエル５にホウ素をイオン注入することによって低不純物濃度のｐ−型半導体領域９を形成した後、基板１上にＣＶＤ法で窒化シリコン膜を堆積し、続いてこの窒化シリコン膜を異方的にエッチングすることによって、ゲート電極７の側壁にサイドウォールスペーサ１０を形成する。次に、ｐ型ウエル４にリンまたはヒ素をイオン注入することによって高不純物濃度のｎ＋型半導体領域１１（ソース、ドレイン）を形成し、ｎ型ウエル５にホウ素をイオン注入することによって高不純物濃度のｐ＋型半導体領域１２（ソース、ドレイン）を形成する。
次に、基板１の表面を洗浄した後、ゲート電極７、ｎ＋型半導体領域１１（ソース、ドレイン）およびｐ＋型半導体領域１２（ソース、ドレイン）のそれぞれの表面にシリサイド層１３を形成する。シリサイド層１３を形成するには、基板１上にスパッタリング法でＣｏ（コバルト）膜を堆積し、次いで窒素ガス雰囲気中で熱処理を行って基板１およびゲート電極７とＣｏ膜とを反応させた後、未反応のＣｏ膜をウェットエッチングで除去する。ここまでの工程で、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐが完成する。
次に、図２に示すように、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの上部に第１層目のＷ（タングステン）配線２０を形成する。
Ｗ配線２０を形成するには、まず基板１上にＣＶＤ法で窒化シリコン膜１５および酸化シリコン膜１６を堆積し、続いてｎ＋型半導体領域１１（ソース、ドレイン）およびｐ＋型半導体領域１２（ソース、ドレイン）のそれぞれの上部の酸化シリコン膜１６および窒化シリコン膜１５をドライエッチングしてコンタクトホール１７を形成した後、コンタクトホール１７の内部にメタルプラグ１８を形成する。
上記酸化シリコン膜１６は、モノシラン（ＳｉＨ４）をソースガスに用いた通常のＣＶＤ法で形成される酸化シリコン膜の他、ＢＰＳＧ（Ｂｏｒｏｎ−ｄｏｐｅｄ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、あるいはスピン塗布法によって形成されるＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜などで構成してもよい。
メタルプラグ１８を形成するには、コンタクトホール１７の内部を含む酸化シリコン膜１６上にＣＶＤ法でＴｉＮ（窒化チタン）膜とＷ膜とを堆積し、続いて酸化シリコン膜１６の上部の不要なＴｉＮ膜およびＷ膜を化学的機械研磨法によって除去する。
次に、酸化シリコン膜１６の上部にスパッタリング法でＷ膜を堆積し、フォトレジスト膜をマスクにしたドライエッチングでこのＷ膜をパターニングすることにより、酸化シリコン膜１６の上部に第１層目のＷ配線２０を形成する。第１層目のＷ配線２０は、コンタクトホール１７の内部に埋め込まれたメタルプラグ１８を介してｎチャネル型ＭＩＳＦＥＴＱｎのソース、ドレイン（ｎ＋型半導体領域１１）またはｐチャネル型ＭＩＳＦＥＴＱｐのソース、ドレイン（ｐ＋型半導体領域１２）と電気的に接続される。
次に、図３に示すように、Ｗ配線２０の上部にＣＶＤ法または塗布法で２層の絶縁膜２１、２２を堆積し、続いてフォトレジスト膜をマスクにしたドライエッチングで絶縁膜２１、２２にスルーホール２３を形成した後、スルーホール２３の内部にメタルプラグ２４を形成する。
ここで、下層の絶縁膜２１は、Ｗ配線２０同士の寄生容量あるいはＷ配線２０と次の工程で形成される第２層目の配線との寄生容量を低減するために、酸化シリコンよりも誘電率が低い有機ポリマー、有機シリカガラスなどの絶縁材料で構成する。この種の有機ポリマーとしては、例えばＳｉＬＫ（米Ｔｈｅ Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｏ製、比誘電率＝２．７、耐熱温度＝４９０℃以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）またはポリアリルエーテル（ＰＡＥ）系材料のＦＬＡＲＥ（米Ｈｏｎｅｙｗｅｌｌ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ製、比誘電率＝２．８、耐熱温度＝４００℃以上）などがある。また、有機シリカガラスとしては、例えばＨＳＧ−Ｒ７（日立化成工業製、比誘電率＝２．８、耐熱温度＝６５０℃）、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（米Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ製、比誘電率＝３．０〜２．４、耐熱温度＝４５０℃）、ｐ−ＭＴＥＳ（日立開発製、比誘電率＝３．２）、ＣＯＲＡＬ（米Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ，Ｉｎｃ製、比誘電率＝２．７〜２．４、耐熱温度＝５００℃）、Ａｕｒｏｒａ２．７（日本エー・エス・エム社製、比誘電率＝２．７、耐熱温度＝４５０℃）などのＳｉＯＣ系材料がある。絶縁膜２１は、上記した有機系絶縁材料の他、ＳｉＯＦ系材料、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系材料、ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系材料、ポーラスＨＳＱ系材料、ポーラスＭＳＱ材料などで構成してもよい。
絶縁膜２１の上部の絶縁膜２２は、無機系絶縁材料に比べて機械的強度や耐湿性が低い絶縁膜２１を保護するために形成する。絶縁膜２２は、例えばＣＶＤ法で堆積した酸化シリコン膜の他、酸化シリコン膜よりも誘電率が低い炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜などで構成する。炭化シリコン膜や炭窒化シリコン（ＳｉＣＮ）膜としては、例えばＢＬＯｋ（ＡＭＡＴ社製）がある。
絶縁膜２１、２２に形成したスルーホール２３の内部にメタルプラグ２４を形成するには、絶縁膜２２上にスパッタリング法でＷ膜を堆積した後、酸化シリコン膜２２の上部の不要なＷ膜を化学的機械研磨法によって除去する。
次に、図４に示すように、酸化シリコン膜２２の上部にＣＶＤ法で２層の絶縁膜２５、２６を堆積した後、フォトレジスト膜をマスクにしたドライエッチングでスルーホール２３の上部の絶縁膜２５、２６に配線溝２７を形成する。
上記２層の絶縁膜２５、２６のうち、上層の絶縁膜２６は、例えば酸素とテトラエトキシシラン（ＴＥＯＳ）をソースガスに用いて堆積される酸化シリコン膜で構成する。下層の絶縁膜２５は、絶縁膜２６をエッチングして配線溝２７を形成する際、酸化シリコン膜などからなる下層の絶縁膜２２がエッチングされるのを防ぐストッパ膜となるもので、例えば窒化シリコン膜のように酸化シリコン膜に対するエッチング選択比が大きい絶縁膜で構成する。また、配線間寄生容量を低減する観点から、窒化シリコン膜よりも誘電率が低い酸窒化シリコン（ＳｉＯＮ）膜や炭窒化シリコン（ＳｉＣＮ）膜などで構成してもよい。
次に、図５に示すように、配線溝２７の内部を含む絶縁膜２６の上部に窒化チタン膜などからなるバリアメタル膜２８をスパッタリング法で堆積した後、バリアメタル膜２８の上部に配線溝２７の深さよりも厚い膜厚を有するＣｕ膜３０ａをスパッタリング法で堆積する。
バリアメタル膜２８は、配線溝２７の内部に堆積したＣｕ膜３０ａが周囲の絶縁膜２６中に拡散したり、Ｃｕ膜３０ａと絶縁膜２６の接着性を向上させたりするために形成する。バリアメタル膜２８は、窒化チタン膜の他、窒化タングステン（ＷＮ）膜、窒化タンタル（ＴａＮ）膜、チタンタングステン（ＴｉＷ）膜などの導電膜で構成することもできる。
Ｃｕ膜３０ａをスパッタリング法で形成する場合は、成膜後に基板１を非酸化性雰囲気（例えば水素雰囲気）中で熱処理してＣｕ膜３０ａをリフローさせる。また、スパッタリング法としては、Ｃｕ膜３０ａを配線溝２７の内部に良好に埋め込むことのできるロングスロースパッタリング法やコリメートスパッタリング法などの高指向性スパッタリング法を用いることが好ましい。Ｃｕ膜３０ａは、スパッタリング法の他、ＣＶＤ法、電解メッキ法または無電解メッキ法で形成することもできる。電解メッキ法を用いる場合は、バリアメタル膜２８の上部にスパッタリング法で薄いＣｕのシード層を形成した後、硫酸銅などのメッキ液を使ってシード層の表面にＣｕ膜３０ａを成長させる。Ｃｕ膜３０ａは、単体のＣｕの他、Ｃｕを主成分として含むＣｕ合金で構成してもよい。
次に、図６に示すように、配線溝２７の外側のＣｕ膜３０ａおよびバリアメタル膜２８を化学的機械研磨法で除去することによって、配線溝２７の内部に第２層目の配線となるＣｕ配線３０を形成する。Ｃｕ配線３０は、スルーホール２３の内部に埋め込まれたメタルプラグ２４を介して第１層目のＷ配線２０と電気的に接続される。なお、ここでは配線溝２７の内部にＣｕ膜３０ａを埋め込む、いわゆるシングルダマシン法によってＣｕ配線３０を形成しているが、配線溝２７とその下部のスルーホール２３の内部に同時にＣｕ膜３０ａを埋め込む、いわゆるデュアルダマシン法によってＣｕ配線３０を形成してもよい。
上記Ｃｕ膜３０ａの研磨は、例えばアルミナ、シリカなどの砥粒と過酸化水素水または硝酸第二鉄水溶液などの酸化剤とを主成分とし、これらを純水に分散または溶解させた汎用の研磨スラリを使用してもよいが、基板１の表面に発生するマイクロスクラッチを防止する観点からは、砥粒を含まないスラリ（砥粒フリースラリ）を使用することが好ましい。
砥粒フリースラリの組成は、純水に酸化剤、有機酸および防蝕剤を配合したものである。酸化剤としては、過酸化水素（Ｈ２Ｏ２）、水酸化アンモニウム、硝酸アンモニウム、塩化アンモニウムなどを例示することができ、有機酸としては、クエン酸、マロン酸、フマル酸、リンゴ酸、アジピン酸、安息香酸、フタル酸、酒石酸、乳酸、コハク酸、シュウ酸などを例示することができる。上記酸化剤のうち、過酸化水素は金属成分を含まず、かつ強酸ではないため、スラリに用いて好適な酸化剤である。また、上記有機酸のうち、クエン酸は食品添加物としても一般に使用されており、毒性が低く、廃液としての害も低く、臭いもなく、水への溶解度も高いため、研磨液に用いて好適な有機酸である。
防蝕剤としては、ベンゾトリアゾール（ＢＴＡ）、ＢＴＡカルボン酸などのＢＴＡ誘導体、ドデシルメルカプタン、トリアゾール、トリルトリアゾールなどを例示することができるが、特にベンゾトリアゾールを使用した場合は、Ｃｕ配線３０の表面に安定な耐蝕性保護膜を形成することができる。防蝕剤の添加量は、スラリ全量の０．００１〜１重量％程度でよい。また、防蝕剤の添加による研磨速度の低下を避けるために、ポリアクリル酸、ポリメタクリル酸、これらのアンモニウム塩またはエチレンジアミン四酢酸（ＥＤＴＡ）などを必要に応じて添加してもよい。
上記砥粒フリースラリを用いて化学的機械研磨を行うと、まずＣｕ膜３０ａの表面が酸化剤によって酸化されて薄い酸化層（ＣｕＯ）が形成される。次に、酸化物を水溶性化する物質を供給すると、上記酸化層の一部が水溶液となって溶出し、その膜厚が薄くなる。そして、Ｃｕ膜３０ａの表面の酸化層が薄くなった部分が再度酸化性物質に曝されて酸化層の厚さが増す。Ｃｕ膜３０ａの化学的機械研磨は、このような一連の反応が繰り返されながら進行する。
Ｃｕ膜３０ａの研磨が進行してその膜厚が薄くなると、絶縁膜２６上のバリアメタル膜２８の表面が露出する。このバリアメタル膜２８を研磨するには、アルミナ、シリカなどの砥粒を含んだ研磨スラリを使用するが、上記砥粒フリースラリに比べて酸化剤の割合を減らすと共に、防蝕剤の割合を増やしたものを使用するのがよい。このような研磨スラリを使用することにより、配線溝２７の内部のＣｕ膜３０ａを過剰に研磨することなく、絶縁膜２６上のバリアメタル膜２８を除去することができる。
次に、上記のようにして形成されたＣｕ配線３０の表面に防食処理を施す。この防食処理は、Ｃｕ配線３０の表面に疎水性の保護膜を形成する処理であり、例えば前述したベンゾトリアゾール（ＢＴＡ）のような防蝕剤を含んだ薬液を基板１の表面に供給することによって行われる。
次に、防食処理が終了した基板１を後洗浄処理部に搬送し、前記Ｃｕ膜３０ａの化学的機械研磨時に基板１の表面、すなわちＣｕ配線３０の表面や絶縁膜２６の表面に付着したスラリなどの異物を除去する。
防食処理が終了した基板１は、後洗浄処理部に搬送されるまでの間、乾燥によるＣｕ配線３０の酸化の進行を防ぐために、一時的に浸漬処理部に保管される。浸漬処理部は、例えば純水をオーバーフローさせた浸漬槽（ストッカ）の中に所定枚数の基板１を浸漬させた状態で保管する構造になっている。基板１の表面の乾燥防止は、例えば純水シャワーの供給など、少なくとも基板１の表面を湿潤状態に保つことのできる方法であれば、上記した浸漬槽中で保管する方法に限定されない。また、浸漬処理部から後洗浄処理部への基板１の搬送は、基板１の表面の湿潤状態を保った状態で速やかに行う。
後洗浄処理は、アルカリ洗浄処理とその後の酸洗浄処理とからなる。アルカリ洗浄は、基板１の表面に付着した酸化剤を含む酸性のスラリを中和するために行うもので、例えばｐＨ８程度の弱アルカリ性薬液を供給しながら基板１の表面をスクラブ洗浄またはブラシ洗浄する。弱アルカリ性薬液としては、アミノエタノールを０．０１％程度含む水溶液（ＤＡＥ：Ｄｉｌｕｔｅｄ Ａｍｉｎｏ Ｅｔｈａｎｏｌ）を例示することができる。
アルカリ洗浄後の酸洗浄は、ＴＤＤＢ特性の向上、残留金属の除去、絶縁膜２６の表面のダングリングボンドの低減および絶縁膜２６の表面の凹凸の除去などを目的とするもので、クエン酸などの有機酸を含む薬液、例えばエレクトラクリーン（ＥＣ）（米Ａｐｐｌｉｅｄ Ｍｉｔｅｒｉａｌｓ，Ｉｎｃ製、ｐＨ５．５）やサイレックス（ＣＩＲＥＸ、和光純薬製）などを供給しながら基板１の表面をスクラブ洗浄またはブラシ洗浄する。また、これらの洗浄方式に代えてディスク型洗浄方式やペン型洗浄方式を用いてもよい。さらに、後洗浄処理に先立って、または並行して、基板１の表面を純水スクラブ洗浄、純水超音波洗浄、純水流水洗浄または純水スピン洗浄したり、基板１の裏面を純水スクラブ洗浄したりしてもよい。
上記後洗浄処理は、水酸化アンモニウムを使ったアルカリ洗浄と希フッ酸（ＤＨＦ）を使った酸洗浄を組み合わせて行うこともできる。この場合は、フッ酸が有機酸よりも強い酸であることから、前記研磨処理で発生したＣｕ配線３０の表面の薄い酸化層（ＣｕＯ）が除去されるので、次の工程である水素アニール処理を簡略化または省略することができる。しかし、フッ酸を使用した場合は、Ｃｕ配線３０の表面の酸化層（ＣｕＯ）だけでなく、Ｃｕ配線３０それ自体もエッチングされてしまうので、Ｃｕ配線３０の断面積が小さくなり、電気抵抗が大きくなる虞れがある。従って、特にＣｕ配線３０の線幅が微細である場合には、有機酸を含む水溶液を使用した酸洗浄が望ましい。
一方、有機酸を含む水溶液を使って酸洗浄を行った場合は、Ｃｕ配線３０の表面の酸化層（ＣｕＯ）が除去されないので、その後、水素アニール処理を行って酸化層（ＣｕＯ）を除去する必要がある。また、フッ酸を使って酸洗浄を行った場合であっても、Ｃｕ配線３０の削れを防ぐためには、酸洗浄時に酸化層（ＣｕＯ）を完全に除去することは望ましくない。従って、この場合は、酸洗浄を酸化層（ＣｕＯ）が完全に除去されない程度の短時間に止め、残った酸化層（ＣｕＯ）を水素アニール処理で完全に除去するとよい。
Ｃｕ配線３０の表面の削れを最小限に抑えながら、Ｃｕ配線３０の表面や絶縁膜２６の表面に残留している異物を除去する酸洗浄用薬液として、有機酸と希フッ酸（ＤＨＦ）の混合水溶液を使用することもできる。この薬液中のフッ酸濃度は、Ｃｕ配線３０の削れを最小限に抑えるために、０．１〜１％程度とする。また、有機酸の濃度も０．１〜１％程度とし、ｐＨを２〜６の範囲（好ましくは３程度）に調整する。有機酸としては、クエン酸、リンゴ酸、シュウ酸、マロン酸、ギ酸などを例示することができる。さらに、この混合水溶液に前述したベンゾトリアゾール（ＢＴＡ）などの防蝕剤を添加し、Ｃｕ配線３０の表面に保護膜を形成することによって、ＦイオンによるＣｕ配線３０のエッチングを抑制するようにしてもよい。このようにＢＴＡを添加した場合も、ｐＨを２〜６の範囲（好ましくは３程度）に調整する。
上記した組成の混合水溶液を使用した場合は、Ｃｕのエッチングレートを３ｎｍ／以下に抑え、絶縁膜２６を構成する酸化シリコンのエッチングレートを１ｎｍ／以上とすることができるので、Ｃｕ配線３０の削れを最小限に抑えながら、絶縁膜２６の表面の異物をリフトオフすることが可能となる。これにより、後述するＴＤＤＢ寿命の放置時間依存性を、フッ酸を使った酸洗浄と同レベル（１０日）にすることができる。
また、上記した有機酸と希フッ酸の混合水溶液にアンモニアを添加した水溶液（有機酸と希フッ酸と水酸化アンモニウムの混合水溶液）を使用することもできる。この場合、有機酸、フッ酸、水酸化アンモニウムのそれぞれの濃度は０．１〜１％程度とする。この混合水溶液は、ｐＨが６〜８程度であることから、酸性の水溶液に比べて中性に近い水溶液であるため、酸性の水溶液を用いた場合よりもさらにＣｕ配線３０の表面の保護効果が向上する。さらに、この混合水溶液に前述したベンゾトリアゾール（ＢＴＡ）などの防蝕剤を添加することにより、Ｃｕ配線３０の表面の保護効果がさらに向上する。このようにＢＴＡを添加した場合も、ｐＨを６〜８程度に調整する。
なお、上記のフッ酸、有機酸およびアンモニアを添加した水溶液の濃度を示す％とはｗｅｉｇｈｔ％を意味する。
上記後洗浄処理が終了した基板１を水素アニールする場合は、あらかじめスピンドライヤなどの乾燥処理によって、表面の水分を十分に除去しておく。
水素アニール処理は、例えば２００℃〜４７５℃の水素ガス雰囲気中で基板１を０．５〜５分程度熱処理することによって、Ｃｕ配線３０の表面の酸化層（ＣｕＯ）を還元、除去する処理である。この水素アニール処理は、後洗浄処理が終了した後、できるだけ速やか（望ましくは半日以内）に行うことが望ましい。後洗浄処理が終了した基板１をクリーンルーム内に長時間放置しておくと、クリーンルーム内の空気と接触しているＣｕ配線３０の表面で酸化層（ＣｕＯ）の成長が進行するために、その後、水素アニール処理を行っても酸化層（ＣｕＯ）の除去が不完全となり、ＴＤＤＢ寿命の低下を招来する。
次に、図７に示すように、絶縁膜２６の上部にＣＶＤ法で窒化シリコン膜からなるキャップ絶縁膜３１を堆積することによって、Ｃｕ配線３０の表面をキャップ絶縁膜３１で覆う。キャップ絶縁膜３１は、Ｃｕ配線３０の表面から周囲の絶縁膜にＣｕが拡散することによって、絶縁膜のＴＤＤＢ寿命が低下する不具合を防止するために形成する。なお、配線間の寄生容量を低減するために、キャップ絶縁膜３１を窒化シリコン膜（ε＝７．０）よりも誘電率が低い炭窒化シリコン（ＳｉＣＮ）膜（ε＝４．８）、炭化シリコン（ＳｉＣ）膜（ε＝４．５）、酸窒化シリコン（ＳｉＯＮ）膜（ε＝４．２）などで構成することもできる。
キャップ絶縁膜３１の堆積は、例えば平行平板型のプラズマＣＶＤ装置などを使って行うが、キャップ絶縁膜３１の成膜に先立ってプラズマＣＶＤ装置の処理室内にアンモニア（ＮＨ３）ガスを供給し、基板１の表面にアンモニアプラズマ処理を施してもよい。また、このアンモニアプラズマ処理に代えて、あるいはアンモニアプラズマ処理の前あるいは後に処理室内に水素ガスを供給し、基板１の表面に水素プラズマ処理を施してもよい。
基板１の表面に対して上記のような還元性ガスを使ったプラズマ処理を施すことにより、先の後洗浄処理で除去できなかった基板１の表面の異物や、後洗浄（特に酸洗浄）時に基板１の表面に付着した有機物の残渣、あるいはその後の水素アニール処理で除去できなかったＣｕ配線３０の表面の酸化層（ＣｕＯ）などをほぼ完全に除去することができるので、Ｃｕ配線３０の表面のリーク電流を減少してＴＤＤＢ寿命をさらに向上させることができる。
本発明者によって得られた知見によれば、ＴＤＤＢ寿命の低下を防止するためには、前述した化学的機械研磨処理後の後洗浄処理からキャップ絶縁膜３１の堆積までの一連のプロセスを所定の時間内に行うことが望ましい。すなわち、Ｃｕ配線３０を形成した後、その表面をキャップ絶縁膜３１で被覆するまでの間に基板１の表面がクリーンルーム内の空気に長時間曝されると、ＴＤＤＢ寿命の低下を招来することが本発明者の検討によって明らかになった。
図８は、化学的機械研磨（ＣＭＰ）後の後洗浄処理を前述したアミノエタノール水溶液（ＤＡＥ）とＣＩＲＥＸとを用いて実施した後、窒化シリコン膜からなるキャップ絶縁膜３１を堆積するまでの基板放置日数（横軸）と破壊電界強度（縦軸）との関係を実測したグラフである。図示のように、放置後５、６日目から破壊電界強度が低下し始め、その後、初期値の約半分程度まで低下することが判明した。
図９は、上記と同じサンプルのＴＤＤＢ寿命の放置時間依存性を示すグラフである。図示のように、放置直後から４日目までのＴＤＤＢ寿命は同じであるが、４日目から５日目の間で約３桁の低下、５日目から６日目の間で約３桁の低下、６日目から１１日目の間で約３桁の低下、というように、放置後４日を過ぎるとＴＤＤＢ寿命が急激に低下することが判明した。
次に、キャップ絶縁膜３１の材料および後洗浄の薬液を変えて同様の測定を行った結果を図１０に示す。この結果から、（１）キャップ絶縁膜３１を炭窒化シリコン膜で構成した場合は、窒化シリコン膜で構成した場合に比べてＴＤＤＢ寿命の劣化が少ない（約３分の１）、（２）フッ酸を使って後洗浄をした場合は、ＴＤＤＢ寿命の変化があまり見られないが、ＣＩＲＥＸまたはＥＣを使って後洗浄をした場合は、いずれも放置後１０日を過ぎるとＴＤＤＢ寿命が劣化することが判明した。
上記の測定結果から、本発明者が考察した放置時間によるＴＤＤＢ寿命の劣化モデルを図１１に示す。
後洗浄処理から４日を過ぎた基板１の表面を透過型電子顕微鏡（ＴＥＭ）を使って観察すると、隣接するＣｕ配線３０との間の絶縁膜２６表面に微小なＣｕ粒が数多く発生していた。このＣｕ粒は、クリーンルーム内の空気に曝されたＣｕ配線３０の表面に大気中の水分が付着してＣｕイオンが析出したものと考えられる。特に、ＣＩＲＥＸやＥＣなどの有機酸を使用して後洗浄を行った場合は、Ｃｕ配線３０の表面の酸化層（ＣｕＯ）が除去されないので、大気中の水分と反応して腐蝕した酸化層（ＣｕＯ）からＣｕイオンが発生し易い。また、基板１上に形成されたＣｕ配線３０同士の間には、化学的機械研磨時のチャージアップなど、何らかの原因で僅かな電位差が発生していると考えられる。その結果、この電位差によって上記Ｃｕ粒が絶縁膜２６の表面に流れ出し、ＴＤＤＢ寿命の劣化や配線間リークを引き起こすものと推定される。なお、フッ酸のような強酸を使用して後洗浄を行った場合は、酸化層（ＣｕＯ）が除去されるので、Ｃｕ配線３０の表面が再び酸化されて酸化層（ＣｕＯ）が形成され、さらにこの酸化層（ＣｕＯ）からＣｕイオンが発生するまでにある程度の時間を要する。従って、この場合は、有機酸を使用して後洗浄を行った場合に比べてＴＤＤＢ劣化の放置時間依存性は少ないと考えられる。
以上の検討結果から、化学的機械研磨処理後の後洗浄処理からキャップ絶縁膜３１を堆積するまでの時間、すなわち配線３０が大気中の酸素や水分に曝されている時間を４日以内とすることが望ましい、という結論が得られた。すなわち、上記のようなＣｕ配線形成工程を有するＬＳＩの製造ラインにおいては、後洗浄処理工程からキャップ絶縁膜３１の堆積工程までを４日以内に完了させるように、ラインの設計および管理をすることが望ましい。
また、実際のＬＳＩ製造ラインでは、装置の故障や不良の発生といった不測の事態の発生によって、製造ラインを一時的に停止しなければならない場合が生じ得る。そのため、後洗浄処理工程からキャップ絶縁膜３１の堆積工程までを４日以内で完了するようにラインの管理を行っている場合であっても、上記の期間がやむを得ず４日を経過してしまうことがある。
その対策としては、例えば図１２に示すように、後洗浄処理が終了した基板（ウエハ）１を収納したウエハケース４０を保管ボックス４１内に保管し、酸素や水分との接触を避けるために、実質的に水分を含まない窒素などの非酸化性ガスを保管ボックス４１内に供給しながら基板（ウエハ）１を保管する方法が考えられる。この場合、保管ボックス４１の中に除湿剤４２を入れたり、図１３に示すように、ウエハケース４０の中にも除湿剤４２を入れたりすれば、Ｃｕ配線３０の酸化や腐蝕の進行をさらに有効に抑制することができる。また、後洗浄処理からキャップ絶縁膜３１の堆積までを４日以内に完了させる場合であっても、その間にＣｕ配線３０の表面がクリーンルーム内の空気に曝されていると、前述したＣｕイオンの発生を誘発するので好ましくない。従って、この場合でも、基板（ウエハ）１を収納したウエハケース４０を上記のような保管ボックス４１内に保管する方法は有効である。
後洗浄処理工程からキャップ絶縁膜３１の堆積工程までの期間が４日を経過してしまった場合の他の対策として、基板１を後洗浄処理工程に再度搬送して表面洗浄を行った後、キャップ絶縁膜３１を堆積する方法も有効である。この場合、再洗浄処理を行った基板１を長時間クリーンルーム内に放置すれば、Ｃｕ配線３０の表面が再び酸化、腐蝕してしまうため、この再洗浄処理は、キャップ絶縁膜３１を堆積する直前に行うことが望ましい。また、再洗浄処理の終わった基板１をやむを得ず一時的に放置する場合でも、前述した保管ボックス４１内に保管しておくことによって、Ｃｕ配線３０の表面の再酸化、腐蝕を最小限に止めることができる。
また、上記した再洗浄処理に代えて、前述した水素アニール処理を再度行ってＣｕ配線３０の表面を還元した後、キャップ絶縁膜３１の堆積を行ってもよい。その際、基板１を放置する時間が長くなると予想される場合には、水素アニールを所定時間毎に繰り返して行うことが有効である。また、この水素アニール処理と前記の再洗浄処理や還元性プラズマ処理などを組み合わせて実施してもよい。
また、基板１を化学的機械研磨工程に再度搬送してＣｕ配線３０の表面を薄く研磨し、続いて前記の後洗浄処理および水素アニール処理を行ってからキャップ絶縁膜３１の堆積を行ってもよい。あるいは、基板１をフッ酸（ＤＨＦ）で洗浄して表面の酸化物やＣｕ粒などを除去した後、キャップ絶縁膜３１の堆積を行ってもよい。ただし、化学的機械研磨を再度実施する方法やフッ酸を使用する再洗浄方法を用いる場合は、Ｃｕ配線３０それ自体も削るので、その断面積が小さくなり、電気抵抗が大きくなる虞れがあるため注意を要する。
後洗浄処理工程からキャップ絶縁膜３１の堆積工程までの期間が４日を経過した基板１に対して、上記のような再生処理を施すことにより、ＴＤＤＢ寿命の劣化を最小限に止め、ＬＳＩの信頼性、製造歩留まりを確保することができる。なお、上記した再生処理は、その内のいずれか一つを単独で実施してもよいが、複数の処理を組み合わせて実施してもよい。
このように、実際のＬＳＩ製造ラインでは、後洗浄処理工程からキャップ絶縁膜３１の堆積工程までの放置期間が４日以内となるような管理システムを採用すると共に、この放置期間が４日を経過した基板１に対しては、速やかに上記のような再生処理を実施するような管理システムを採用する必要がある。また、Ｃｕ配線形成工程を有するＬＳＩの製造ラインが工場内に複数ある場合には、それぞれの製造ラインにおいて、後洗浄処理工程からキャップ絶縁膜３１の堆積工程までの放置期間が４日以内となるような管理システムと、放置期間が４日を経過した基板１に対して再生処理を実施するような管理システムとを採用する必要がある。
後洗浄処理からキャップ絶縁膜３１の堆積までの放置時間を管理する手法としては、例えば図１４（ａ）、（ｂ）に示すように、後洗浄処理が終了した基板（ウエハ）１を収納する前記のウエハケース４０や保管ボックス４１の表面に、通常の工程コントロールカードやロット番号表示カードなどと共に、放置時間コントロールカードを貼り付け、これに化学的機械研磨処理および後洗浄処理が完了した日時や放置可能時間などを記入して管理する方法が考えられる。
また、管理ミスや作業ミスを確実に防止するためには、上記のような放置時間コントロールカードとは別に、例えば図１４（ｃ）に示すような、放置日数や、再生処理中であるか否かが一目で分かる放置日数／再生表示カードなどを作成しておいたり、図１５に示すように、ウエハケース４０や保管ボックス４１を保管するクリーンルーム内のウエハケース置き場に放置日数や再生処理の要否などを記載した表示カードを設置したりすることが有効である。
また、工場内の全ての製造ラインを管理するホストコンピュータには、図１６に示すように、例えば化学的機械研磨処理および後洗浄処理が終了してからキャップ絶縁膜３１を堆積するまでの放置時間や、再生処理の有無などのデータを入力しておき、ロットの進行を管理するコンピュータ端末に画面上にこれらのデータを表示できるような管理システムを構築する。
そして、例えば放置時間が４日を経過しているにもかかわらず再生処理が行われていない場合は、キャップ絶縁膜３１の堆積を禁止する警告をコンピュータ端末に表示したり、放置時間が４日に近付くとコンピュータ端末にその旨を表示したり、警告音を発したりする機能を持たせることによって、管理ミスや作業ミスをより確実に防止することができる。
図１７に示すように、上記した本実施の形態の管理手法を導入した結果、Ｃｕ配３０線のＴＤＤＢ寿命の劣化を有効に抑制することができた。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
産業上の利用可能性
化学的機械研磨法を用いて絶縁膜の開口部内に銅を主成分として含む配線を形成した後、前記配線の表面をキャップ絶縁膜で覆う際、配線の形成からキャップ絶縁膜の堆積までを４日以内に実施することにより、Ｃｕ配線のＴＤＤＢ寿命の低下を抑制することができる。
【図面の簡単な説明】
図１は、本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
図２は、本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
図３は、本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
図４は、本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
図５は、本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
図６は、本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
図７は、本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。
図８は、化学的機械研磨後の後洗浄処理を行った後、キャップ絶縁膜を堆積するまでの基板放置日数と破壊電界強度との関係を実測したグラフである。
図９は、図８の測定に用いたサンプルのＴＤＤＢ寿命の放置時間依存性を示すグラフである。
図１０は、化学的機械研磨後の後洗浄処理を行った後、キャップ絶縁膜を堆積するまでの基板放置日数と破壊電界強度との関係を２種類のキャップ絶縁膜を使って実測したグラフである。
図１１は、本発明者が考察した放置時間によるＴＤＤＢ寿命の劣化モデルを示す模式図である。
図１２は、後洗浄処理が終了した半導体基板の保管方法の一例を示す説明図である。
図１３は、後洗浄処理が終了した半導体基板の保管方法の一例を示す説明図である。
図１４（ａ）、（ｂ）、（ｃ）は、後洗浄処理からキャップ絶縁膜の堆積までの基板管理方法の一例を示す説明図である。
図１５は、後洗浄処理からキャップ絶縁膜の堆積までの基板管理方法の一例を示す説明図である。
図１６は、後洗浄処理からキャップ絶縁膜の堆積までの基板管理方法の一例を示す説明図である。
図１７は、本発明の一実施の形態である半導体基板の管理方法を導入して製造したＣｕ配線のＴＤＤＢ寿命を示すグラフである。

Claims (28)

  1. （ａ）半導体基板上に第１絶縁膜を形成した後、前記第１絶縁膜に配線埋込み用の開口部を形成する工程、
    （ｂ）前記開口部内を含む前記第１絶縁膜上に銅を主成分として含む導電膜を形成する工程、
    （ｃ）前記導電膜を化学的および機械的に研磨して前記開口部内に残すことにより、前記開口部内に前記導電膜からなる配線を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記半導体基板の表面を洗浄する工程、
    （ｅ）前記（ｄ）工程の後、前記半導体基板上に第２絶縁膜を形成することによって、前記配線の上面を前記第２絶縁膜で被覆する工程を含み、
    前記（ｄ）工程の終了後、４日以内に前記（ｅ）工程を実施することを特徴とする半導体集積回路装置の製造方法。
  2. 前記半導体基板の表面を洗浄する工程は、有機酸を含有する薬液を使用した酸洗浄処理を含むことを特徴とする請求項１記載の半導体集積回路装置の製造方法。
  3. 前記酸洗浄処理を行った後、前記（ｅ）工程に先立って、前記半導体基板の表面を水素アニール処理する工程をさらに含むことを特徴とする請求項２記載の半導体集積回路装置の製造方法。
  4. 前記（ｄ）工程の終了から前記（ｅ）工程の開始までの間、前記半導体基板を非酸化性ガス雰囲気中で保管する工程をさらに含むことを特徴とする請求項１記載の半導体集積回路装置の製造方法。
  5. 前記非酸化性ガス雰囲気は、実質的に水分を含まないことを特徴とする請求項４記載の半導体集積回路装置の製造方法。
  6. 前記第１絶縁膜は、酸化シリコンを主成分として含む絶縁膜からなり、前記第２絶縁膜は、窒化シリコン、炭窒化シリコン、炭化シリコンまたは酸窒化シリコンを主成分として含む絶縁膜からなることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
  7. 以下の工程（ａ）〜（ｆ）を含む半導体集積回路装置の製造方法：
    （ａ）半導体基板上に第１絶縁膜を形成した後、前記第１絶縁膜に配線埋込み用の開口部を形成する工程、
    （ｂ）前記開口部内を含む前記第１絶縁膜上に銅を主成分として含む導電膜を形成する工程、
    （ｃ）前記導電膜を化学的および機械的に研磨して前記開口部内に残すことにより、前記開口部内に前記導電膜からなる配線を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記半導体基板の表面を洗浄する工程、
    （ｅ）前記（ｄ）工程の後、前記半導体基板の表面を再洗浄する工程、
    （ｆ）前記（ｅ）工程の後、前記半導体基板上に第２絶縁膜を形成することによって、前記配線の上面を前記第２絶縁膜で被覆する工程。
  8. 前記（ｅ）工程は、前記（ｄ）工程の終了後、前記（ｅ）工程の開始までに５日以上が経過する場合に実施することを特徴とする請求項７記載の半導体集積回路装置の製造方法。
  9. 前記（ｄ）工程の洗浄は、有機酸を含有する薬液を使用した酸洗浄処理を含むことを特徴とする請求項７記載の半導体集積回路装置の製造方法。
  10. 前記（ｅ）工程の再洗浄は、フッ酸を含有する薬液を使用した酸洗浄処理を含むことを特徴とする請求項７記載の半導体集積回路装置の製造方法。
  11. 以下の工程（ａ）〜（ｆ）を含む半導体集積回路装置の製造方法：
    （ａ）半導体基板上に第１絶縁膜を堆積した後、前記第１絶縁膜に配線埋込み用の開口部を形成する工程、
    （ｂ）前記開口部内を含む前記第１絶縁膜上に銅を主成分として含む導電膜を堆積する工程、
    （ｃ）前記導電膜を化学的および機械的に研磨して前記開口部内に残すことにより、前記開口部内に前記導電膜からなる配線を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記半導体基板の表面を洗浄する工程、
    （ｅ）前記（ｄ）工程の後、前記半導体基板の表面を水素アニール処理する工程、
    （ｆ）前記（ｅ）工程の後、前記半導体基板上に第２絶縁膜を堆積することによって、前記配線の上面を前記第２絶縁膜で被覆する工程。
  12. 前記（ｅ）工程は、前記（ｄ）工程の終了後、前記（ｅ）工程の開始までに５日以上が経過する場合に実施することを特徴とする請求項１０記載の半導体集積回路装置の製造方法。
  13. 以下の工程（ａ）〜（ｇ）を含む半導体集積回路装置の製造方法：
    （ａ）半導体基板上に第１絶縁膜を堆積した後、前記第１絶縁膜に配線埋込み用の開口部を形成する工程、
    （ｂ）前記開口部内を含む前記第１絶縁膜上に銅を主成分として含む導電膜を堆積する工程、
    （ｃ）前記導電膜を化学的および機械的に研磨して前記開口部内に残すことにより、前記開口部内に前記導電膜からなる配線を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記半導体基板の表面を洗浄する工程、
    （ｅ）前記（ｄ）工程の後、前記半導体基板の表面を化学的および機械的に研磨する工程、
    （ｆ）前記（ｅ）工程の後、前記半導体基板の表面を洗浄する工程、
    （ｇ）前記（ｆ）工程の後、前記半導体基板上に第２絶縁膜を堆積することによって、前記配線の上面を前記第２絶縁膜で被覆する工程。
  14. 前記（ｅ）工程および前記（ｆ）工程は、前記（ｄ）工程の終了後、前記（ｅ）工程の開始までに５日以上が経過する場合に実施することを特徴とする請求項１３記載の半導体集積回路装置の製造方法。
  15. 前記（ｅ）工程によって、前記第１絶縁膜の表面に析出した銅を除去することを特徴とする請求項７、１１または１３記載の半導体集積回路装置の製造方法。
  16. 前記第１絶縁膜は、酸化シリコンを主成分として含む絶縁膜からなり、前記第２絶縁膜は、窒化シリコン、炭窒化シリコン、炭化シリコンまたは酸窒化シリコンを主成分として含む絶縁膜からなることを特徴とする請求項７、１１または１３記載の半導体集積回路装置の製造方法。
  17. 前記（ｄ）工程の終了から前記（ｅ）工程の開始までの間、前記半導体基板を非酸化性ガス雰囲気中で保管する工程をさらに含むことを特徴とする請求項７、１１または１３記載の半導体集積回路装置の製造方法。
  18. 前記非酸化性ガス雰囲気は、実質的に水分を含まないことを特徴とする請求項１７記載の半導体集積回路装置の製造方法。
  19. （ａ）複数枚の半導体基板上に第１絶縁膜を堆積した後、前記第１絶縁膜に配線埋込み用の開口部を形成する工程、
    （ｂ）前記開口部内を含む前記第１絶縁膜上に銅を主成分として含む導電膜を堆積する工程、
    （ｃ）前記導電膜を化学的および機械的に研磨して前記開口部内に残すことにより、前記開口部内に前記導電膜からなる配線を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記半導体基板の表面を洗浄する工程、
    （ｅ）前記（ｄ）工程の後、前記半導体基板上に第２絶縁膜を堆積することによって、前記配線の上面を前記第２絶縁膜で被覆する工程を含み、
    前記複数枚の半導体基板のうち、前記（ｄ）工程の終了後、所定時間以内に前記（ｅ）工程を実施する半導体基板と、前記（ｄ）工程の終了後、前記（ｅ）工程の開始までに前記所定時間が経過した半導体基板とをそれぞれ管理する工程を含むことを特徴とする半導体集積回路装置の製造方法。
  20. 前記（ａ）工程から前記（ｅ）工程までを実施する製造ラインが複数ある場合には、それぞれのラインで前記管理を実施することを特徴とする請求項１９記載の半導体集積回路装置の製造方法。
  21. 前記所定時間は、４日であることを特徴とする請求項１９記載の半導体集積回路装置の製造方法。
  22. 前記（ｄ）工程は、有機酸を含有する薬液を使用した酸洗浄処理を含むことを特徴とする請求項１９記載の半導体集積回路装置の製造方法。
  23. 前記酸洗浄処理を行った後、前記（ｅ）工程に先立って、前記半導体基板の表面を水素アニール処理する工程をさらに含むことを特徴とする請求項２２記載の半導体集積回路装置の製造方法。
  24. 前記第１絶縁膜は、酸化シリコンを主成分として含む絶縁膜からなり、前記第２絶縁膜は、窒化シリコン、炭窒化シリコン、炭化シリコンまたは酸窒化シリコンを主成分として含む絶縁膜からなることを特徴とする請求項１９記載の半導体集積回路装置の製造方法。
  25. （ａ）半導体基板上に第１絶縁膜を形成した後、前記第１絶縁膜に配線埋込み用の開口部を形成する工程、
    （ｂ）前記開口部内を含む前記第１絶縁膜上に銅を主成分として含む導電膜を形成する工程、
    （ｃ）前記導電膜を化学的および機械的に研磨して前記開口部内に残すことにより、前記開口部内に前記導電膜からなる配線を形成する工程、
    （ｄ）前記（ｃ）工程の後、前記半導体基板の表面を洗浄する工程、
    （ｅ）前記（ｄ）工程の後、前記半導体基板上に第２絶縁膜を形成することによって、前記配線の上面を前記第２絶縁膜で被覆する工程を含み、
    前記（ｄ）工程の終了から前記（ｅ）工程の開始までの間、前記半導体基板を非酸化性ガス雰囲気中で保管することを特徴とする半導体集積回路装置の製造方法。
  26. 前記（ｄ）工程の終了から前記（ｅ）工程の開始までの間に、前記半導体基板が酸化性雰囲気に曝される時間を４日以内とすることを特徴とする請求項２５記載の半導体集積回路装置の製造方法。
  27. 前記（ｄ）工程の洗浄は、有機酸とフッ酸を含有する薬液を使用した酸洗浄処理を含むことを特徴とする請求項１記載の半導体集積回路装置の製造方法。
  28. 前記薬液は、さらに水酸化アンモニウムを含有することを特徴とする請求項２７記載の半導体集積回路装置の製造方法。
JP2003577326A 2002-03-15 2003-02-06 半導体集積回路装置の製造方法 Pending JPWO2003079429A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002073160 2002-03-15
JP2002073160 2002-03-15
PCT/JP2003/001233 WO2003079429A1 (en) 2002-03-15 2003-02-06 Production method for semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPWO2003079429A1 true JPWO2003079429A1 (ja) 2005-07-21

Family

ID=28035226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003577326A Pending JPWO2003079429A1 (ja) 2002-03-15 2003-02-06 半導体集積回路装置の製造方法

Country Status (3)

Country Link
JP (1) JPWO2003079429A1 (ja)
TW (1) TW200402843A (ja)
WO (1) WO2003079429A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI362415B (en) * 2003-10-27 2012-04-21 Wako Pure Chem Ind Ltd Novel detergent and method for cleaning
JP2005317808A (ja) * 2004-04-28 2005-11-10 Nitta Haas Inc 薄膜研磨用研磨布およびそれを用いる薄膜の研磨方法
US9653398B1 (en) * 2015-12-08 2017-05-16 Northrop Grumman Systems Corporation Non-oxide based dielectrics for superconductor devices
US10608159B2 (en) 2016-11-15 2020-03-31 Northrop Grumman Systems Corporation Method of making a superconductor device
US10763419B2 (en) 2017-06-02 2020-09-01 Northrop Grumman Systems Corporation Deposition methodology for superconductor interconnects
US10985059B2 (en) 2018-11-01 2021-04-20 Northrop Grumman Systems Corporation Preclean and dielectric deposition methodology for superconductor interconnect fabrication

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1034522A (ja) * 1996-07-17 1998-02-10 Nikon Corp Ｃｍｐ用研磨装置及びｃｍｐ用装置システム
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6423200B1 (en) * 1999-09-30 2002-07-23 Lam Research Corporation Copper interconnect seed layer treatment methods and apparatuses for treating the same
JP3705724B2 (ja) * 1999-11-19 2005-10-12 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3869608B2 (ja) * 2000-01-25 2007-01-17 Ｎｅｃエレクトロニクス株式会社 防食剤
US20010043989A1 (en) * 2000-05-18 2001-11-22 Masami Akimoto Film forming apparatus and film forming method
JP2001338927A (ja) * 2000-05-29 2001-12-07 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200402843A (en) 2004-02-16
WO2003079429A1 (en) 2003-09-25

Similar Documents

Publication Publication Date Title
KR100698987B1 (ko) 반도체 집적 회로 장치의 제조 방법
US7084063B2 (en) Fabrication method of semiconductor integrated circuit device
US6730594B2 (en) Method for manufacturing semiconductor device
JP4554011B2 (ja) 半導体集積回路装置の製造方法
US6890846B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2003332426A (ja) 半導体装置の製造方法および半導体装置
JP2003051481A (ja) 半導体集積回路装置の製造方法
JP2005333104A (ja) 半導体基板用洗浄液組成物、半導体基板の洗浄方法、及び半導体装置の製造方法
CN101632042A (zh) 洗涤用组合物、半导体元件的制造方法
JP2006179948A (ja) 半導体装置の製造方法および半導体装置
JPWO2003079429A1 (ja) 半導体集積回路装置の製造方法
JP2008141204A (ja) 半導体集積回路装置の製造方法
US8329584B2 (en) Method of manufacturing semiconductor device
JP2003347299A (ja) 半導体集積回路装置の製造方法
KR100746895B1 (ko) 반도체 집적 회로 장치의 제조 방법
JP4535505B2 (ja) 半導体装置の製造方法
JP2002329780A (ja) 半導体装置の製造方法および半導体装置
JP2008004615A (ja) 配線形成方法及び配線形成装置
JP2003124311A (ja) 半導体装置の製造方法および半導体装置
US20080176405A1 (en) Method of cleaning a surface of a cobalt-containing material, method of forming an opening to a cobalt-containing material, semiconductor processing method of forming an integrated circuit comprising a copper-containing conductive line, and a cobalt-containing film cleaning solution
JP2007005840A (ja) 半導体集積回路装置の製造方法
KR20000046075A (ko) 반도체 소자의 구리 금속 배선 형성 방법
KR20090061354A (ko) 불순물 제거용 세정액, 기판 세정 방법 및 이를 이용한반도체 장지의 제조방법