JP2002329780A

JP2002329780A - 半導体装置の製造方法および半導体装置

Info

Publication number: JP2002329780A
Application number: JP2001131941A
Authority: JP
Inventors: Junji Noguchi; 純司野口; Hiroyuki Maruyama; 裕之丸山; Tadashi Ohashi; 直史大橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-04-27
Filing date: 2001-04-27
Publication date: 2002-11-15

Abstract

(57)【要約】【課題】銅を主導電層とする配線間の絶縁破壊耐性を
向上させる。【解決手段】銅を主成分とする埋込み配線の上部にお
いて電界が集中する箇所が、その周囲の絶縁膜の研磨面
から離間するような埋込み配線構造とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法および半導体装置技術に関し、特に、銅を主導体層
とする埋込み配線を有する半導体装置技術に適用して有
効な技術に関するものである。

【０００２】

【従来の技術】近年は、例えばダマシン（Damascene）
と呼ばれる配線形成技術が検討されている。このダマシ
ン法は、シングルダマシン（Single-Damascene）法とデ
ュアルダマシン（Dual-Damascene）法とに大別できる。
シングルダマシン法は、例えば絶縁膜に配線溝を形成し
た後、その絶縁膜上および配線溝内に配線形成用の主導
電層を堆積し、さらに、その主導電層を、例えば化学的
機械的研磨法（ＣＭＰ；Chemical Mechanical Polishin
g）によって配線溝内のみに残されるように研磨するこ
とにより、配線溝内に埋込み配線を形成する方法であ
る。また、デュアルダマシン法は、絶縁膜に配線溝およ
び下層配線との接続を行うための孔を形成した後、その
絶縁膜上、配線溝および孔内に配線形成用の主導電層を
堆積し、さらに、その主導電層をＣＭＰ等によって配線
溝および孔内のみに残されるように研磨することによ
り、配線溝および孔内に埋込み配線を形成する方法であ
る。いずれの方法においても、配線の主導体材料として
は、半導体装置の性能を向上させる観点等から、例えば
銅等のような低抵抗な材料が使用される。銅はアルミニ
ウムよりも低抵抗で信頼性における許容電流が２桁以上
大きいという利点を持ち、同じ配線抵抗を得るのに膜を
薄くすることができるので、隣接する配線間の容量も低
減できる。しかし、銅は、例えばアルミニウム等のよう
な金属と比較して絶縁膜中に拡散され易いとされてい
る。このため、銅を配線材料として用いる場合、銅から
なる主導体層の表面（底面および側面）、すなわち、配
線溝の内壁面（側面および底面）に、銅の拡散を防止す
るための薄い導電性バリア膜を形成する必要性があると
されている。また、配線溝が形成された絶縁膜の上面上
の全面に、上記埋め込み配線の上面を覆うように、例え
ば窒化シリコン膜等からなるキャップ膜を堆積すること
により、埋め込み配線中の銅が、埋込み配線の上面から
絶縁膜中に拡散するのを防止する技術がある。

【０００３】

【発明が解決しようとする課題】ところが、本発明者ら
の検討結果によれば、上記銅を主導体層とする埋込み配
線技術においては、以下の課題があることを見い出し
た。

【０００４】すなわち、銅を配線材料に用いた場合、Ｔ
ＤＤＢ（Time Dependence on Dielectric Breakdown）
寿命が、他の金属材料（例えばアルミニウムやタングス
テン）に比べて著しく短いという問題がある。その上、
配線ピッチの微細化が進み、実効電界強度が増加する傾
向にあることに加え、近年は配線容量を低減する観点等
から酸化シリコンよりも誘電率の低い絶縁材料を配線間
の絶縁膜として使用する方向にあるが、誘電率の低い絶
縁膜は一般的に絶縁耐圧も低いことから、ＴＤＤＢ寿命
の確保が益々困難になる状況にある。

【０００５】本発明の目的は、銅を主導体層とする配線
間の絶縁破壊耐性を向上させることのできる技術を提供
することにある。

【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【０００８】すなわち、本発明は、銅を主導体膜として
含む配線において電界が集中する箇所を、その周囲の絶
縁膜の研磨面から離間させるものである。

【０００９】また、本発明は、銅を主導体膜として含む
配線の上部角の高さを、その配線が形成される絶縁膜
と、その配線を覆うように絶縁膜上に設けられた他の絶
縁膜との界面の高さに対して上または下方向にずらすも
のである。

【００１０】また、本発明は、銅を主導体膜として含む
配線が形成される絶縁膜であって、その配線を覆うよう
に絶縁膜上に設けられた他の絶縁膜と接する界面部分
に、銅の拡散を抑制または防止する性質を有する絶縁膜
を設けたものである。

【００１１】また、本発明は、銅を主導体膜として含む
埋込み配線の絶縁膜において、少なくとも埋込み配線の
上面に接続される絶縁膜界面に接する部分に、銅の拡散
を抑制または防止する性質を有する絶縁膜が配置される
ように絶縁膜を構成したものである。

【００１２】

【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。

【００１３】１．ＴＤＤＢ（Time Dependence on Diele
ctric Breakdown）寿命とは、絶縁破壊の時間的依存性
を客観的に計る尺度であって、所定の温度（例えば１４
０℃）の測定条件下で電極間に比較的高い電圧を加え、
電圧印加から絶縁破壊までの時間を印加電界に対してプ
ロットしたグラフを作成し、このグラフから実際の使用
電界強度（例えば０．２ＭＶ／ｃｍ）に外挿して求めた
時間（寿命）をいう。

【００１４】図１は、本願のＴＤＤＢ寿命測定に使用し
た試料を示し、図１（ａ）は平面図、図１（ｂ）および
図１（ｃ）は図１（ａ）におけるＢ−Ｂ’線断面および
Ｃ−Ｃ’線断面を各々示す。この試料は実際にはウエハ
のＴＥＧ（Test Equipment Group）領域に形成できる。
図示するように一対の櫛形配線Ｌを第２配線層Ｍ２に形
成し、最上層のパットＰ１，Ｐ２に各々接続する。この
櫛形配線Ｌ間に電界が印加され電流が測定される。パッ
トＰ１，Ｐ２は測定端子である。櫛形配線Ｌの配線幅、
配線間隔、配線厚さは何れも０．５μｍである。また、
配線対向長は１．５８×１０⁵μｍとした。

【００１５】図２は、測定の概要を示した説明図であ
る。試料は測定ステージＳに保持され、パッドＰ１，Ｐ
２間に電流電圧測定器（Ｉ／Ｖ測定器）を接続する。測
定ステージＳはヒータＨで加熱され試料温度が１４０℃
に調整される。ＴＤＤＢ寿命測定には定電圧ストレス法
と低電流ストレス法とがあるが、本願では絶縁膜に印加
される平均電界が一定となる定電圧ストレス法を用いて
いる。電圧印加の後、時間の経過とともに電流密度は減
少し、その後、急激な電流増加（絶縁破壊）が観測され
る。ここでは、リーク電流密度が１μＡ／ｃｍ²に達し
た時間をＴＤＤＢ寿命（５ＭＶ／ｃｍにおけるＴＤＤＢ
寿命）とした。なお、本願において、ＴＤＤＢ寿命と
は、特に言及しない限り０．２ＭＶ／ｃｍにおける破壊
時間（寿命）をいうが、広義には所定の電界強度に言及
した上で破壊までの時間としてＴＤＤＢ寿命の語を用い
る場合もある。また、特に言及しない限り、ＴＤＤＢ寿
命は、試料温度１４０℃の場合をいう。また、ＴＤＤＢ
寿命は前記の櫛形配線Ｌで測定した場合をいうが、実際
の配線間の破壊寿命を反映することはいうまでもない。

【００１６】２．プラズマ処理とは、プラズマ状態にあ
る環境に、基板表面、あるいは、基板上に絶縁膜、金属
膜等のような部材が形成されている時にはその部材表面
を暴露し、プラズマの化学的、機械的（ボンバードメン
ト）作用を表面に与えて処理することをいう。一般にプ
ラズマは特定のガス（処理ガス）に置換した反応室内に
必要に応じて処理ガスを補充しつつ、高周波電界等の作
用によりガスを電離させて生成するが、現実には完全に
処理ガスで置換することはできない。よって、本願で
は、例えばアンモニアプラズマと称しても、完全なアン
モニアプラズマを意図するものではなく、そのプラズマ
内に含まれる不純物ガス（窒素、酸素、二酸化炭素、水
蒸気等）の存在を排除するものではない。同様に、言う
までもないことであるが、プラズマ中に他の希釈ガスや
添加ガスを含むことを排除するものではない。

【００１７】３．還元性雰囲気のプラズマとは、還元作
用、すなわち、酸素を引き抜く作用を有するラジカル、
イオン、原子、分子等の反応種が支配的に存在するプラ
ズマ環境をいい、ラジカル、イオンには、原子あるいは
分子状のラジカルあるいはイオンが含まれる。また、環
境内には単一の反応種のみならず、複数種の反応種が含
まれていても良い。例えば水素ラジカルとＮＨ₂ラジカ
ルとが同時に存在する環境でも良い。

【００１８】４．本願において例えば銅からなると表現
した場合、主成分として銅が用いられていることを意図
する。すなわち、一般に高純度な銅であっても、不純物
が含まれることは当然であり、添加物や不純物も銅から
なる部材に含まれることを排除するものではない。これ
は銅に限らず、その他の金属（窒化チタン等）でも同様
である。

【００１９】５．化学機械研磨（ＣＭＰ：Chemical Mec
hanical Polish）とは、一般に被研磨面を相対的に軟ら
かい布様のシート材料等からなる研磨パッドに接触させ
た状態で、スラリを供給しながら面方向に相対移動させ
て研磨を行うことをいい、本願においてはその他、被研
磨面を硬質の砥石面に対して相対移動させることによっ
て研磨を行うＣＭＬ(Chemical Mechanical Lapping)、
その他の固定砥粒を使用するもの、及び砥粒を使用しな
い砥粒フリーＣＭＰ等も含むものとする。

【００２０】６．砥粒フリー化学機械研磨は、一般に砥
粒の重量濃度が０．５％重量未満のスラリを用いた化学
機械研磨をいい、有砥粒化学機械研磨とは、砥粒の重量
濃度が０．５％重量よりも高濃度のスラリを用いた化学
機械研磨をいう。しかし、これらは相対的なものであ
り、第１ステップの研磨が砥粒フリー化学機械研磨で、
それに続く第２ステップの研磨が有砥粒化学機械研磨で
ある場合、第１ステップの研磨濃度が第２ステップの研
磨濃度よりも１桁以上、望ましくは２桁以上小さい場合
などには、この第１ステップの研磨を砥粒フリー化学機
械研磨という場合もある。本明細書中において、砥粒フ
リー化学機械研磨と言うときは、対象とする金属膜の単
位平坦化プロセス全体を砥粒フリー化学機械研磨で行う
場合の他、主要プロセスを砥粒フリー化学機械研磨で行
い、副次的なプロセスを有砥粒化学機械研磨で行う場合
も含むものとする。

【００２１】７．研磨液（スラリ）とは、一般に化学エ
ッチング薬剤に研磨砥粒を混合した懸濁液をいい、本願
においては発明の性質上、研磨砥粒が混合されていない
ものを含むものとする。

【００２２】８．砥粒（スラリ粒子）とは、一般にスラ
リに含まれるアルミナ、シリカ等のような粉末をいう。

【００２３】９．防食剤とは、金属の表面に耐食性、疎
水性あるいはその両方の性質を有する保護膜を形成する
ことによって、ＣＭＰによる研磨の進行を阻止または抑
制する薬剤をいい、一般にベンゾトリアゾール（ＢＴ
Ａ）などが使用される（詳しくは特開平８−６４５９４
号公報参照）。

【００２４】１０．導電性バリア膜とは、一般に銅が層
間絶縁膜内や下層へ拡散するのを防止するために、埋め
込み配線の側面または底面に比較的薄く形成される拡散
バリア性の導電膜であり、一般に、窒化チタン（Ｔｉ
Ｎ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等の
ような高融点金属またはその窒化物等が使用される。

【００２５】１１．埋込み配線または埋込みメタル配線
とは、一般にシングルダマシン(single damascene)やデ
ュアルダマシン(dual damascene)などのように、絶縁膜
に形成された溝や孔などの内部に導電膜を埋め込んだ
後、絶縁膜上の不要な導電膜を除去する配線形成技術に
よってパターニングされた配線をいう。また、一般に、
シングルダマシンとは、プラグメタルと、配線用メタル
との２段階に分けて埋め込む、埋込み配線プロセスを言
う。同様にデュアルダマシンとは、一般にプラグメタル
と、配線用メタルとを一度に埋め込む、埋込み配線プロ
セスを言う。一般に、銅埋込み配線を多層構成で使用さ
れることが多い。

【００２６】１２．本願において半導体装置というとき
は、特に単結晶シリコン基板上に作られるものだけでな
く、特にそうでない旨が明示された場合を除き、ＳＯＩ
(Silicon On Insulator)基板やＴＦＴ(Thin Film Trans
istor)液晶製造用基板などといった他の基板上に作られ
るものを含むものとする。

【００２７】１３．ウエハ（回路基板または基板）と
は、半導体集積回路の製造に用いるシリコンその他の半
導体単結晶基板（一般にほぼ円板形、半導体ウエハ）、
サファイア基板、ガラス基板、その他の絶縁、反絶縁ま
たは半導体基板等並びにそれらの複合的基板を言う。

【００２８】１４．半導体集積回路チップまたは半導体
チップ（以下、単にチップという）とは、ウエハ工程
（ウエハプロセスまたは前工程）が完了したウエハを単
位回路群に分割したものを言う。

【００２９】１５．シリコンナイトライド、窒化ケイ素
または窒化シリコン膜というときは、Ｓｉ₃Ｎ₄のみでは
なく、シリコンの窒化物で類似組成の絶縁膜を含むもの
とする。

【００３０】１６．低誘電率な絶縁膜、絶縁材料とは、
パッシベーション膜として形成される保護膜に含まれる
酸化シリコン膜（たとえばＴＥＯＳ（Tetraethoxysilan
e）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜
と定義できる。一般的には、ＴＥＯＳ酸化膜の誘電率ε
＝４．１〜４．２程度より低い低誘電率な絶縁膜と言
う。

【００３１】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。

【００３２】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。

【００３３】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。

【００３４】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。

【００３５】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。

【００３６】また、本実施の形態で用いる図面において
は、平面図であっても図面を見易くするためにハッチン
グを付す場合もある。

【００３７】また、本実施の形態においては、電界効果
トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insula
tor Semiconductor Field Effect Transistor）をＭＩ
Ｓと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと
略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略
す。

【００３８】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。

【００３９】（実施の形態１）まず、本発明者らによっ
て検討された上記銅を主導体層とした埋込み配線間にお
けるＴＤＤＢ寿命の劣化原因について説明する。ＴＤＤ
Ｂ寿命の劣化は、一般に配線材料に適用された銅が周辺
に拡散し、これが配線間の絶縁破壊耐圧を低下させると
考えられている。しかし、本発明者らによる検討結果に
よれば銅の拡散現象は、次のような要因が支配的である
ことを初めて見出した。すなわち、第１は、隣接配線間
の絶縁膜中を拡散する銅は、原子状の銅よりも、酸化銅
（ＣｕＯ）あるいは銅シリサイドから供給されるイオン
化銅が配線間の電位でドリフトし拡散する要因が支配的
である。第２は、銅の拡散経路は銅配線が形成された絶
縁膜と配線キャップ膜との界面が支配的である。そし
て、これらのことから、本発明者らは、ＴＤＤＢ寿命の
劣化が、次のようなメカニズムによるものであるこを初
めて明らかにした。

【００４０】すなわち、銅を主導体膜とする埋込み配線
の表面には、ＣＭＰ後の表面プロセスにより酸化銅（Ｃ
ｕＯ）が形成されたり、また、キャップ膜（窒化シリコ
ン膜）の形成の際に銅シリサイド（Ｃｕ化合物）が形成
されたりする。このような酸化銅あるいは銅シリサイド
は、純粋な銅と比較してイオン化され易い。このように
してイオン化された銅は配線間の電界によりドリフトさ
れ、配線間の絶縁膜に拡散される。一方、上記埋込み配
線を形成する絶縁膜（酸化シリコン膜）とキャップ膜
（窒化シリコン膜）との界面は、ＣＭＰダメージ、有機
物またはダングリングボンドが多く形成され、不連続で
あり、密着性にも乏しい。このようなダングリングボン
ドの存在は、上記銅イオンの拡散を助長する作用を有
し、銅イオンは界面に沿ってドリフトされ拡散する。す
なわち、配線間の前記界面にリークパスが形成される。
リークパスを流れるリーク電流は、長時間のリーク作用
と電流による熱ストレスも加わり、その後、加速度的に
電流値が増加して絶縁破壊に至る（ＴＤＤＢ寿命の低
下）。なお、このようなＴＤＤＢ寿命の劣化原因につい
ては、本願発明者による特願平１１−２２６８７６号、
特願２０００−１０４０１５号または特願２０００−３
００８５３号に開示がある。

【００４１】ところで、近年は、銅を主導体膜とする配
線に加えて、配線間容量の低減等の観点から配線間に用
いられる絶縁膜の材料として、例えばＦＳＧ（高密度プ
ラズマＣＶＤ（Chemical Vapor Deposition）法による
フッ素ドープ酸化膜（ＳｉＯＦ））、ｐＳｉＯＣ、Ｓｉ
ＬＫ（米The Dow Chemical Co製、耐熱温度＝４９０℃
以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）等の
ような誘電率の低い、いわゆるＬｏｗ−Ｋ絶縁膜（Ｋは
比誘電率）を用いることが本格的に検討されている。し
かし、この場合、配線間の絶縁破壊耐圧が酸化シリコン
膜を用いていた場合に比べて必然的に低くなる。

【００４２】図３は、ｐＴＥＯＳ（比誘電率＝４．
２）、ＦＳＧ（比誘電率＝３．５）、ＳｉＬＫ（比誘電
率＝２．７）を用いた銅配線構造のＴＤＤＢ寿命の測定
結果を例示している。この結果から分かるように、銅配
線に用いる絶縁膜のＬｏｗ−Ｋ化が進むと、Ｌｏｗ−Ｋ
絶縁材料の物性から絶縁破壊耐圧も低下し、その結果、
ＴＤＤＢ寿命の低下を招く。したがって、Ｌｏｗ−Ｋ絶
縁構造を適用する場合には、今まで以上に信頼度（ＴＤ
ＤＢ寿命）の確保に対して積極的に対策する必要があ
る。

【００４３】図４は、配線間の絶縁膜としてＳｉＬＫを
用いて実際に作成した配線構造の断面ＴＥＭ（Transmis
sion Electron Microscope）写真の模式図である。絶縁
膜５０上には、絶縁膜５１〜５４が下方から順に堆積さ
れている。絶縁膜５０，５３は、例えばＴＥＯＳ（Tetr
aethoxysilane）ガスを用いたプラズマＣＶＤ法で形成
された酸化シリコン膜（ＳｉＯ_x）からなる。絶縁膜５
０，５３の比誘電率は、例えば４．２である。絶縁膜５
１，５４は、例えばプラズマＣＶＤ法で形成された窒化
シリコン膜（Ｓｉ_xＮ_y）からなる。絶縁膜５１，５４の
比誘電率は、例えば７である。絶縁膜５２は、例えばＳ
ｉＬＫからなる。絶縁膜５１〜５３には、配線溝５５が
掘られており、その内部に埋込み配線５６が形成されて
いる。埋込み配線５６は、銅からなる主導体膜と、その
外周側面および底面を被覆する相対的に薄い上記導電性
バリア膜とを有している。埋込み配線５６の厚さ（配線
溝５５の深さ）ｈ１は、例えば４３８ｎｍ程度または５
３５ｎｍ程度である。埋込み配線５６の下部の幅ｗ１
は、例えば２４０ｎｍ程度、上部の幅ｗ２は、例えば２
６０ｎｍ程度である。そして、互いに隣接する埋込み配
線５６において、下部の間隔ｄ１は、例えば２６０ｎｍ
程度、上部の間隔ｄ２は、例えば２４０ｎｍ程度であ
る。

【００４４】この断面ＴＥＭ写真から実測値をデバイス
シミュレータに入力し電界分布を計算した。例として５
Ｖの電圧を印加した場合の電界分布を図５に示す。黒塗
りの領域が最も電界分布の高い領域を示している。この
結果から分かるように、埋込み配線５６の上部、いわゆ
るＣＭＰ面（ＣＭＰで研磨された面）に電界が集中して
いることが分かる。さらに、埋込み配線５６近傍のＹ１
−Ｙ１破線の電界分布を図６に示す。ＳｉＬＫからなる
絶縁膜５２における電界に対して、絶縁膜５３と絶縁膜
５４との界面の電界は、約３０％強くなっている。

【００４５】このように、銅を主導体膜とした埋込み配
線構造においては、電界分布がＣＭＰ面に集中する。こ
こで、上記した電界集中モデルを図７に示す。ＣＭＰ面
の埋込み配線５６の角部に電界が集中する理由として、
例えば次の２つが考えられる。第１は、互いに隣接する
埋込み配線間の距離が最も短い。第２は、埋込み配線の
角部の形状が角形状となっていることである。このよう
な電界集中箇所では、上記銅のイオン化が助長される。
このため、ＴＤＤＢ寿命の劣化の原因となる。

【００４６】さらに、埋込み配線５６の上部角に電界が
集中する理由ではないが、ＴＤＤＢ寿命を劣化させる原
因として、例えば次のような理由があることを本発明者
らは見出した。すなわち、埋込み配線５６の上面側を覆
う絶縁膜５４は、比誘電率の高い窒化シリコン膜を使用
している。このため、その絶縁膜５４において、互いに
隣接する埋込み配線間の中央全体における電界強度が高
くなる。この結果、その下層の酸化シリコン膜からなる
絶縁膜５３の電界も高くなる。この電界が高くなる部分
は互いに隣接する埋込み配線５６間であり、また、絶縁
膜５３，５４の界面はＣＭＰ面であることから、その高
電界によるＴＤＤＰ寿命の劣化に対する影響も大きい。
その上、配線ピッチの縮小に伴い、実効電界強度が増加
するので、ＴＤＤＢ寿命の確保が益々困難になる。

【００４７】そこで、本実施の形態においては、ＣＭＰ
面での埋込み配線への電界集中を緩和し、ＴＤＤＢ特性
を改善させることを検討した。

【００４８】本発明の技術思想を、例えばＣＭＩＳ（Co
mplementary MIS）−ＬＳＩ（LargeScale Integrated c
ircuit）の製造方法に適用した場合を図８〜図１６を用
いて説明する。なお、図８（ａ）はＣＭＩＳ−ＬＳＩの
製造工程中における要部平面図、図８（ｂ）は図８
（ａ）のＸ１−Ｘ１線の断面図である。また、図９〜図
１１、図１３〜図１５は、各工程中における図８（ａ）
のＸ１−Ｘ１線に相当する部分の断面図である。

【００４９】図８に示すように、ウエハを構成する基板
１は、例えば１〜１０Ωcm程度の比抵抗を有するｐ型の
単結晶シリコンからなる。基板１の主面（素子形成面）
には、溝形の分離部（ＳＧＩ：Shallow Groove Isolati
on）２が形成されている。この溝形の分離部２は、基板
１の主面に形成された溝内に、例えば酸化シリコン膜が
埋め込まれて形成されている。また、基板１の主面側に
は、ｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬが形成さ
れている。ｐ型ウエルＰＷＬには、例えばホウ素が導入
され、ｎ型ウエルＮＷＬには、例えばリンが導入されて
いる。このような分離部２に囲まれたｐ型ウエルＰＷＬ
およびｎ型ウエルＮＷＬの活性領域には、ｎＭＩＳＱｎ
およびｐＭＩＳＱｐが形成されている。

【００５０】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
絶縁膜３は、例えば厚さ６ｎｍ程度の酸化シリコン膜か
らなる。ここでいうゲート絶縁膜３の膜厚とは、二酸化
シリコン換算膜厚（以下、単に換算膜厚という）であ
り、実際の膜厚と一致しない場合もある。ゲート絶縁膜
３は、酸化シリコン膜に代えて酸窒化シリコン膜で構成
しても良い。すなわち、ゲート絶縁膜３と基板１との界
面に窒素を偏析させる構造としても良い。酸窒化シリコ
ン膜は、酸化シリコン膜に比べて膜中における界面準位
の発生を抑制したり、電子トラップを低減したりする効
果が高いので、ゲート絶縁膜３のホットキャリア耐性を
向上でき、絶縁耐性を向上させることができる。また、
酸窒化シリコン膜は、酸化シリコン膜に比べて不純物が
貫通し難いので、酸窒化シリコン膜を用いることによ
り、ゲート電極材料中の不純物が基板１側に拡散するこ
とに起因するしきい値電圧の変動を抑制することができ
る。酸窒化シリコン膜を形成するには、例えば基板１を
ＮＯ、ＮＯ₂またはＮＨ₃といった含窒素ガス雰囲気中で
熱処理すれば良い。また、ｐ型ウエルＰＷＬおよびｎ型
ウエルＮＷＬのそれぞれの表面に酸化シリコンからなる
ゲート絶縁膜３を形成した後、基板１を上記した含窒素
ガス雰囲気中で熱処理し、ゲート絶縁膜３と基板１との
界面に窒素を偏析させることによっても、上記と同様の
効果を得ることができる。

【００５１】また、ゲート絶縁膜３を、例えば窒化シリ
コン膜、あるいは酸化シリコン膜と窒化シリコン膜との
複合絶縁膜で形成しても良い。酸化シリコン膜からなる
ゲート絶縁膜３を二酸化シリコン換算膜厚で５ｎｍ未
満、特に３ｎｍ未満まで薄くすると、直接トンネル電流
の発生やストレス起因のホットキャリア等による絶縁破
壊耐圧の低下が顕在化する。窒化シリコン膜は、酸化シ
リコン膜よりも誘電率が高いためにその二酸化シリコン
換算膜厚は実際の膜厚よりも薄くなる。すなわち、窒化
シリコン膜を有する場合には、物理的に厚くても、相対
的に薄い二酸化シリコン膜と同等の容量を得ることがで
きる。従って、ゲート絶縁膜３を単一の窒化シリコン膜
あるいはそれと酸化シリコン膜との複合膜で構成するこ
とにより、その実効膜厚を、酸化シリコン膜で構成され
たゲート絶縁膜よりも厚くすることができるので、トン
ネル漏れ電流の発生やホットキャリアによる絶縁破壊耐
圧の低下を改善することができる。

【００５２】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート
電極４は、例えば低抵抗多結晶シリコン膜上にチタンシ
リサイド（ＴｉＳｉ_x）層またはコバルトシリサイド
（ＣｏＳｉ_x）層を形成されてなる。ただし、ゲート電
極構造は、これに限定されるものではなく、例えば低抵
抗多結晶シリコン膜、ＷＮ（窒化タングステン）膜およ
びＷ（タングステン）膜の積層膜で構成される、いわゆ
るポリメタルゲート構造としても良い。ゲート電極４の
側面には、例えば酸化シリコンからなるサイドウォール
５が形成されている。

【００５３】ｎＭＩＳＱｎのソースおよびドレイン用の
半導体領域６は、チャネルに隣接するｎ^-型半導体領域
と、ｎ^-型半導体領域に接続され、かつ、ｎ^-型半導体領
域分だけチャネルから離間する位置に設けられたｎ⁺型
半導体領域とを有している。ｎ^-型半導体領域およびｎ⁺
型半導体領域には、例えばリンまたはヒ素が導入されて
いる。一方、ｐＭＩＳＱｐのソースおよびドレイン用の
半導体領域７は、チャネルに隣接するｐ^-型半導体領域
と、ｐ^-型半導体領域に接続され、かつ、ｐ^-型半導体領
域分だけチャネルから離間する位置に設けられたｐ⁺型
半導体領域とを有している。ｐ^-型半導体領域およびｐ⁺
型半導体領域には、例えばホウ素が導入されている。こ
の半導体領域６，７の上面一部には、例えばチタンシリ
サイド層またはコバルトシリサイド層等のようなシリサ
イド層が形成されている。

【００５４】このような基板１上には絶縁膜８ａが堆積
されている。この絶縁膜８ａは、ゲート電極４，４の狭
いスペースを埋め込むことのできるリフロー性の高い
膜、例えばＢＰＳＧ(Boron-doped Phospho Silicate Gl
ass)膜からなる。また、スピン塗布法によって形成され
るＳＯＧ(Spin On Glass) 膜で構成しても良い。絶縁膜
８ａには、コンタクトホール９が形成されている。コン
タクトホール９の底部からは半導体領域６，７の上面一
部が露出されている。このコンタクトホール９内には、
プラグ１０が形成されている。プラグ１０は、例えばコ
ンタクトホール９の内部を含む絶縁膜８ａ上にＣＶＤ法
等で窒化チタン（ＴｉＮ）膜およびタングステン（Ｗ）
膜を堆積した後、絶縁膜８ａ上の不要な窒化チタン膜お
よびタングステン膜をＣＭＰ法またはエッチバック法に
よって除去し、コンタクトホール９内のみにこれらの膜
を残すことで形成されている。

【００５５】絶縁膜８ａ上には、例えばタングステンか
らなる第１層配線Ｌ１が形成されている。第１層配線Ｌ
１は、プラグ１０を通じてｎＭＩＳＱｎおよびｐＭＩＳ
Ｑｐのソース・ドレイン用の半導体領域６，７やゲート
電極４と電気的に接続されている。また、絶縁膜８ａ上
には、第１層配線Ｌ１を覆うように、絶縁膜８ｂ，８ｃ
が下層から順に堆積されている。

【００５６】絶縁膜８ｂは、例えば有機ポリマーまたは
有機シリカガラス等のような低誘電率材料からなる。こ
の有機ポリマーとしては、例えばＳｉＬＫ（米The Dow
Chemical Co製、比誘電率＝２．７、耐熱温度＝４９０
℃以上、絶縁破壊耐圧＝４．０〜５．０ＭＶ／Ｖｍ）ま
たはポリアリルエーテル（ＰＡＥ）系材料のＦＬＡＲＥ
（米Honeywell Electronic Materials製、比誘電率＝
２．８、耐熱温度＝４００℃以上）等がある。このＰＡ
Ｅ系材料は、基本性能が高く、機械的強度、熱的安定性
および低コスト性に優れるという特徴を有している。上
記有機シリカガラス（ＳｉＯＣ系材料）としては、例え
ばＨＳＧ−Ｒ７（日立化成工業製、比誘電率＝２．８、
耐熱温度＝６５０℃）、ＢｌａｃｋＤｉａｍｏｎｄ
（米Applied Materials，Inc製、比誘電率＝３．０〜
２．４、耐熱温度＝４５０℃）またはｐ−ＭＴＥＳ（日
立開発製、比誘電率＝３．２）等がある。この他のＳｉ
ＯＣ系材料としては、例えばＣＯＲＡＬ（米Novellus S
ystems,Inc製、比誘電率＝２．７〜２．４、耐熱温度＝
５００℃）、Ａｕｒｏｒａ２．７（日本エー・エス・エ
ム社製、比誘電率＝２．７、耐熱温度＝４５０℃）等が
ある。

【００５７】また、絶縁膜８ｂの低誘電率材料として
は、例えばＦＳＧ（ＳｉＯＦ系材料）、ＨＳＱ（hydrog
en silsesquioxane）系材料、ＭＳＱ（methyl silsesqu
ioxane）系材料、ポーラスＨＳＱ系材料、ポーラスＭＳ
Ｑ材料またはポーラス有機系材料を用いることもでき
る。ＨＳＱ系材料としては、例えばＯＣＤＴ−１２
（東京応化工業製、比誘電率＝３．４〜２．９、耐熱温
度＝４５０℃）、ＦＯｘ（米Dow Corning Corp．製、比
誘電率＝２．９）またはＯＣＬＴ−３２（東京応化工
業製、比誘電率＝２．５、耐熱温度＝４５０℃）等があ
る。

【００５８】ＭＳＱ系材料としては、例えばＯＣＤＴ
−９（東京応化工業製、比誘電率＝２．７、耐熱温度＝
６００℃）、ＬＫＤ−Ｔ２００（ＪＳＲ製、比誘電率＝
２．７〜２．５、耐熱温度＝４５０℃）、ＨＯＳＰ（米
Honeywell Electronic Materials製、比誘電率＝２．
５、耐熱温度＝５５０℃）、ＨＳＧ−ＲＺ２５（日立化
成工業製、比誘電率＝２．５、耐熱温度＝６５０℃）、
ＯＣＬＴ−３１（東京応化工業製、比誘電率＝２．
３、耐熱温度＝５００℃）またはＬＫＤ−Ｔ４００（Ｊ
ＳＲ製、比誘電率＝２．２〜２、耐熱温度＝４５０℃）
等がある。

【００５９】ポーラスＨＳＱ系材料としては、例えばＸ
ＬＫ（米Dow Corning Corp．製、比誘電率＝２．５〜
２）、ＯＣＬＴ−７２（東京応化工業製、比誘電率＝
２．２〜１．９、耐熱温度＝４５０℃）、Ｎａｎｏｇｌ
ａｓｓ（米Honeywell Electronic Materials製、比誘電
率＝２．２〜１．８、耐熱温度＝５００℃以上）または
ＭｅｓｏＥＬＫ（米Air Productsand Chemicals,Inc、
比誘電率＝２以下）等がある。

【００６０】ポーラスＭＳＱ系材料としては、例えばＨ
ＳＧ−６２１１Ｘ（日立化成工業製、比誘電率＝２．
４、耐熱温度＝６５０℃）、ＡＬＣＡＰ−Ｓ（旭化成工
業製、比誘電率＝２．３〜１．８、耐熱温度＝４５０
℃）、ＯＣＬＴ−７７（東京応化工業製、比誘電率＝
２．２〜１．９、耐熱温度＝６００℃）、ＨＳＧ−６２
１０Ｘ（日立化成工業製、比誘電率＝２．１、耐熱温度
＝６５０℃）またはｓｉｌｉｃａａｅｒｏｇｅｌ（神
戸製鋼所製、比誘電率１．４〜１．１）等がある。

【００６１】ポーラス有機系材料としては、例えばＰｏ
ｌｙＥＬＫ（米Air Productsand Chemicals,Inc、比誘
電率＝２以下、耐熱温度＝４９０℃）等がある。

【００６２】上記ＳｉＯＣ系材料、ＳｉＯＦ系材料およ
び絶縁膜８ｃは、例えばＣＶＤ法（Chemical Vapor Dep
osition）によって形成されている。例えば上記Ｂｌａ
ｃｋＤｉａｍｏｎｄは、トリメチルシランと酸素との混
合ガスを用いたＣＶＤ法等によって形成される。また、
上記ｐ−ＭＴＥＳは、例えばメチルトリエトキシシラン
とＮ₂Ｏとの混合ガスを用いたＣＶＤ法等によって形成
される。それ以外の上記低誘電率の絶縁材料は、塗布法
で形成されている。

【００６３】また、絶縁膜８ｂ上の絶縁膜８ｃは、例え
ば酸化シリコン等からなる。この絶縁膜８ｃは、いわゆ
るＬｏｗ−Ｋキャップ用の絶縁膜であり、絶縁膜８ｂの
機械的強度を確保する機能を有している。このような絶
縁膜８ｂ，８ｃには、第１層配線Ｌ１の一部が露出する
スルーホール１２が穿孔されている。このスルーホール
１２内には、例えばタングステン等からなるプラグ１３
が形成されている。

【００６４】まず、本実施の形態においては、上記のよ
うな基板１の主面上に、例えば膜厚５０ｎｍの窒化シリ
コン膜等からなる絶縁膜（第１の絶縁膜）８ｄをプラズ
マＣＶＤ法等により堆積する。絶縁膜８ｄは、この窒化
シリコン膜に代えて、プラズマＣＶＤ法で形成された炭
化シリコン（ＳｉＣ）膜、プラズマＣＶＤ法で形成され
た酸化シリコン膜、プラズマＣＶＤ法で形成されたＳｉ
ＣＮを用いることができる。プラズマＣＶＤ法で形成さ
れた炭化シリコン膜としては、例えばＢＬＯｋ（ＡＭＡ
Ｔ社製、比誘電率＝４．３）がある。その形成に際して
は、例えばトリメチルシランとヘリウム（またはＮ₂，
ＮＨ₃）との混合ガスを用いる。また、上記プラズマＣ
ＶＤ法で形成された酸化シリコン膜としては、例えばＰ
Ｅ−ＴＭＳ（Ｃａｎｏｎ製、比誘電率＝３．９）があ
る。その形成に際しては、例えばトリメトキシシランと
酸化窒素（Ｎ₂Ｏ）ガスとの混合ガスを用いる。絶縁膜
８ｄの材料として、これらを用いることにより、誘電率
を窒化シリコン膜よりも大幅に下げることができ、配線
容量等を下げることができるので、半導体集積回路装置
の動作速度を向上させることができる。

【００６５】続いて、絶縁膜８ｄ上に、絶縁膜８ｅ，８
ｆを下層から順に堆積する。絶縁膜（第１の絶縁膜）８
ｅは、上記絶縁膜８ｂと同じ低誘電率の絶縁膜からな
る。また、絶縁膜（第１の絶縁膜、キャップ用の絶縁
膜）８ｆは、上記絶縁膜８ｃと同じＬｏｗ−Ｋキャップ
用の絶縁膜からなる。その後、フォトレジスト膜をマス
クにしたドライエッチング法により、絶縁膜８ｆ，８
ｅ，８ｄを選択的に除去し、配線溝（配線開口部）１４
を形成する。配線溝１４を形成するには、フォトレジス
ト膜から露出する絶縁膜８ｆ，８ｅを除去する際に、絶
縁膜８ｆ，８ｅと、絶縁膜８ｄとのエッチング選択比を
大きくとることで、絶縁膜８ｄをエッチングストッパと
して機能させる。すなわち、この絶縁膜８ｄの表面でエ
ッチングを一旦停止させた後、絶縁膜８ｄを選択的にエ
ッチング除去する。これにより、配線溝１４の形成深さ
精度を向上させることができ、配線溝１４の掘り過ぎを
防止できる。このような配線溝１４は、その平面形状
が、図８（ａ）に示すように、例えば帯状に形成されて
いる。配線溝１４の底面からは上記プラグ１３の上面が
露出されている。

【００６６】次に、上記配線溝１４の内部に以下のよう
な方法で埋め込み配線を形成する。まず、図９に示すよ
うに、基板１の主面上の全面に、例えば窒化チタン（Ｔ
ｉＮ）等からなる厚さ５０ｎｍ程度の薄い導電性バリア
膜（第１の導体膜）１５をスパッタリング法等で堆積す
る。この導電性バリア膜１５は、後述の主導体膜形成用
の銅の拡散を防止する機能、その主導体膜と絶縁膜８ｃ
〜８ｆとの密着性を向上させる機能および主導体膜のリ
フロー時に銅の濡れ性を向上させる機能を有している。
このような機能を有する膜としては、窒化チタンに代え
て、銅と殆ど反応しない窒化タングステン（ＷＮ）、窒
化タンタル（ＴａＮ）などの高融点金属窒化物を用いる
ことが好ましい。また、その窒化チタンに代えて、高融
点金属窒化物にシリコン（Ｓｉ）を添加した材料や、銅
と反応し難いタンタル（Ｔａ）、チタン（Ｔｉ）、タン
グステン（Ｗ）、チタンタングステン（ＴｉＷ）合金な
どの高融点金属を用いることもできる。なお、本実施の
形態によれば、導電性バリア膜１５の膜厚を、例えば１
０ｎｍ、それよりも小さい６〜７ｎｍまたは５ｎｍ以下
としても良好なＴＤＤＢ特性を得ることができる。

【００６７】続いて、導電性バリア膜１５上に、例えば
銅からなる主導体膜（第２の導体膜）１６を堆積する。
本実施の形態では、主導体膜１６をメッキ法で形成し
た。メッキ法を用いることにより、良好な膜質の主導体
膜１６を埋め込み性良く、かつ、低コストで形成するこ
とができる。この場合、まず、導電性バリア膜１５上
に、銅からなる薄い導体膜をスパッタリング法で堆積し
た後、その上に、銅からなる相対的に厚い導体膜を、例
えば電解メッキ法または無電解メッキ法によって成長さ
せることで主導体膜２２ａを堆積した。このメッキ処理
では、例えば硫酸銅を基本とするメッキ液を使用した。

【００６８】ただし、主導体膜１６をスパッタリング法
で形成することもできる。この導電性バリア膜１５およ
び主導体膜１６を形成するためのスパッタリング法とし
ては、通常のスパッタリング法でも良いが、埋込み性お
よび膜質の向上を図る上では、例えばロングスロースパ
ッタリング法やコリメートスパッタリング法等のような
指向性の高いスパッタリング法を用いることが好まし
い。また、主導体膜１６をＣＶＤ法で形成することもで
きる。

【００６９】続いて、例えば４７５℃程度の非酸化性雰
囲気（例えば水素雰囲気）中で基板１に対して熱処理を
施すことによって主導体膜１６をリフローさせ、銅を配
線溝１４の内部に隙間なく埋め込む。

【００７０】次に、このような主導体膜１６および導電
性バリア膜１５をＣＭＰ（ChemicalMechanical Polis
h）法等によって研磨する。研磨スラリとしては、例え
ばアルミナなどの砥粒と過酸化水素水または硝酸第二鉄
水溶液などの酸化剤とを主成分とし、これらを水に分散
または溶解させたものが使用される。このようにして、
図１０に示すように、配線溝１４内に銅を主成分とする
埋込み第２層配線（配線）Ｌ２を形成する。埋込み第２
層配線Ｌ２はプラグ１３を通じて第１層配線Ｌ１と電気
的に接続されている。

【００７１】研磨が終了した基板１は、その表面に防蝕
処理が施される。この防蝕処理部は、研磨処理部の構成
と類似した構成になっており、ここでは、まず研磨盤
（プラテン）の表面に取り付けた研磨パッドに基板１の
主面が押し付けられて研磨スラリが機械的に除去された
後、例えばベンゾトリアゾール（ＢＴＡ）などの防蝕剤
を含んだ薬液が基板１の主面に供給されることによっ
て、基板１の主面に形成された銅配線の表面部分に疎水
性保護膜が形成される。

【００７２】防蝕処理が終了した基板１は、その表面の
乾燥を防ぐために、浸漬処理部に一時的に保管される。
浸漬処理部は、防蝕処理が終了した基板１を後洗浄する
までの間、その表面が乾燥しないように維持するための
もので、例えば純水をオーバーフローさせた浸漬槽（ス
トッカ）の中に所定枚数の基板１を浸漬させて保管する
構造になっている。このとき、埋込み第２層配線Ｌ２の
電気化学的腐蝕反応が実質的に進行しない程度の低温に
冷却した純水を浸漬槽に供給することにより、埋込み第
２層配線Ｌ２の腐蝕をより一層確実に防止することがで
きる。基板１の乾燥防止は、例えば純水シャワーの供給
など、少なくとも基板１の表面を湿潤状態に保持するこ
とのできる方法であれば、上記した浸漬槽中での保管以
外の方法で行っても良い。この浸漬処理部（基板保管
部）を遮光構造にし、保管中の基板１の表面に照明光な
どが照射されないようにすることができる。これによ
り、光起電力効果による短絡電流の発生を防ぐようにで
きる。浸漬処理部を遮光構造にするには、具体的には浸
漬槽（ストッカ）の周囲を遮光シートなどで被覆するこ
とによって、浸漬槽（ストッカ）の内部の照度を少なく
とも５００ルクス以下、好ましくは３００ルクス以下、
さらに好ましくは１００ルクス以下にする。なお、上記
のようなＣＭＰ処理およびＣＭＰ装置については、例え
ば本発明者らによる特願平１１−２２６８７６号や特願
２０００−３００８５３号に記載がある。

【００７３】その後、基板１の表面の湿潤状態が保たれ
た状態で直ちにＣＭＰ後洗浄処理に移行する。まず、基
板１に対してアルカリ洗浄処理を施す。この処理は、Ｃ
ＭＰ処理時のスラリ等の異物を除去する目的を有してお
り、ＣＭＰ処理により基板１に付着した酸性スラリを中
和し、基板１と、異物と、洗浄用のブラシとのｚｅｔａ
電位を方向を揃えて、それらの間の吸着力をなくすため
に、例えばｐｈ８程度またはそれ以上の弱アルカリ薬液
を供給しながら、基板１の表面をスクラブ洗浄（または
ブラシ洗浄）する。アルカリ薬液として、例えばアミノ
エタノール（ＤＡＥ（Diluted Amino Ethanol）、組
成：２−Aminoethanol、Ｈ₂ＮＣＨ₂ＣＨ₂ＯＨ、濃度：
０．００１〜０．１％程度、好ましくは０．０１％）を
用いた。この薬液は、銅のエッチング作用が少なく、Ｎ
Ｈ₄ＯＨと同等の洗浄力を有する。この洗浄処理では、
ロール型洗浄方式を採用した。ただし、これに限定され
るものではなく種々変更可能であり、例えばアルカリ洗
浄に際してディスク型洗浄方式を採用することもでき
る。また、酸洗浄に際してディスク型洗浄方式やペン型
洗浄方式を採用することもできる。

【００７４】続いて、基板１に対して還元処理を施す。
ここでは、図１１に示すように、水素ガス雰囲気中で、
例えば２００〜４７５℃、好ましくは３００℃、例えば
０．５〜５分、好ましくは２分程度の熱処理を基板１に
対して施した（水素（Ｈ₂）アニール）。これにより、
ＣＭＰ時に発生した埋込み第２層配線Ｌ２表面の酸化銅
膜を銅に還元することができ、その後の酸洗浄による埋
込み第２層配線Ｌ２のエッチングを抑制または防止する
ことができる。このため、配線抵抗の上昇、配線抵抗の
ばらつきおよび段差の発生を同時に抑制または防止で
き、さらに、エッチコロージョンの発生も抑制または防
止できる。また、還元処理を行わない場合、ＣＭＰ処理
時に基板１の表面に付着したＢＴＡ等のような有機物が
洗浄処理に際してマスクとなり絶縁膜８ｆの表層を良好
に削りとることができない場合があるが、本実施の形態
のように還元処理を行うことにより、ＣＭＰ時に付着し
たＢＴＡ等の有機物を除去することができるので、絶縁
膜８ｆの表層を、充分に、かつ、均一に除去することが
できる。これらにより、半導体集積回路装置のＴＤＤＢ
寿命を大幅に向上させることが可能となる。なお、場合
によっては、上記のような水素アニールを施さなくても
良い場合もある。

【００７５】続いて基板１に対して酸洗浄処理を施す。
この処理は、ＴＤＤＢ特性の向上、残留金属除去、絶縁
膜８ｆ表面のダングリングボンドの低減および絶縁膜８
ｆ表面の凹凸除去等の目的を有しており、フッ酸水溶液
を基板１の表面に供給してエッチングによる異物粒子
（パーティクル）の除去を行う。フッ酸洗浄を挿入した
だけでもＴＤＤＢ特性を改善できる。これは、酸処理に
より表面のダメージ層が除去されて界面の密着性が向上
しためと考えられる。フッ酸（ＨＦ）洗浄は、例えばブ
ラシスクラブ洗浄を用い、ＨＦ濃度を０．５％、洗浄時
間を２０秒の条件が選択できる。

【００７６】本発明者らの実験によれば、アルカリ洗浄
と酸洗浄との連続シーケンスのＴＤＤＢ特性と比較し、
アルカリ洗浄、水素アニールおよび酸洗浄のシーケンス
のＴＤＤＢ特性は、約２桁向上することが明らかとされ
た。層間絶縁膜に低誘電率の絶縁材料を用いた埋込み銅
配線構造の信頼性を考慮すると、２桁のＴＤＤＢ寿命の
向上は、非常に有効なプロセスである。アルカリ洗浄と
酸洗浄との間に、水素アニールを挿入することにより、
ＴＤＤＢ寿命が向上する理由として、ＣＭＰ時に付着す
るＢＴＡ等の有機物が除去されるためと考えられる。有
機物が付着したまま酸洗浄を行うと、ＴＤＤＢ寿命を左
右する隣接絶縁膜表面のクリーニング（リフトオフ）が
充分にできないと推定される。一方、本実施の形態では
水素アニール処理を行ってから洗浄処理を行うため、絶
縁膜の表層を、充分に、かつ、均一にリフトオフするこ
とができ、ＴＤＤＢ寿命を向上させることが可能とな
る。

【００７７】上記の例では、還元処理として水素アニー
ルを施す場合について説明したが、これに限定されるも
のではなく、例えば水素プラズマやアンモニアプラズマ
を施しても良い。この場合、上記した効果の他に、還元
処理時間を短縮でき、スループットの向上を推進させる
ことができる、という効果が得られる。水素プラズマや
アンモニアプラズマに比較した場合の水素アニールの利
点としては、デバイスプロセスで良く使用されており実
績があること、また、真空状態を形成する必要がないこ
と等から、比較的容易に処理を行うことができる、とい
う利点がある。

【００７８】また、ＣＭＰ処理後、上記還元処理を行
い、その後、アルカリ洗浄処理、酸洗浄処理の順で後洗
浄処理を行っても良い。また、アルカリ洗浄を行わず、
酸洗浄のみを行っても良い。酸洗浄のみを行っただけで
もＴＤＤＢ特性が改善する。これは、ダメージ層の除去
により界面の特性を向上できたためと思われる。

【００７９】また、上記ＣＭＰ後洗浄処理に先行または
並行して、基板１の表面を純水スクラブ洗浄、純水超音
波洗浄、純水流水洗浄または純水スピン洗浄したり、基
板１の裏面を純水スクラブ洗浄したりしても良い。

【００８０】続いて、本実施の形態においては、図１２
に示すように、埋込み第２層配線Ｌ２に対してエッチン
グ処理を施すことにより、埋込み第２層配線Ｌ２の上層
を選択的にエッチング除去する。これにより、埋込み第
２層配線Ｌ２の上面を、ＣＭＰ面である絶縁膜８ｆの上
面よりも窪ませる。すなわち、埋込み第２層配線Ｌ２の
上面と、絶縁膜８ｆの上面との間に小さな段差を生じさ
せている。ここでは、図１２（ｂ）に例示するように、
導電性バリア膜１５の上部は、これに近接する絶縁膜８
ｆの上面の高さまで残されているが、銅からなる主導体
膜１６の上面、特に上部角は、埋込み第２層配線Ｌ２に
おいて導電性バリア膜１５の上部から距離ｄ３だけ下方
に離れて配置されている。すなわち、主導体膜１６の上
部角は、埋込み第２層配線Ｌ２において最も電界が集中
する上部角（導電性バリア膜１５の上部）からずれるよ
うに配置されている。これにより、埋込み第２層配線Ｌ
２において、電界が最も集中し、かつ、絶縁膜８ｆの上
面（ＣＭＰ面）が接する部分に、拡散係数の高い銅から
なる主導体膜１６が存在しないような構造とすることが
できる。このため、上記電界集中に起因する銅の拡散を
抑制または防止することが可能となる。この結果、ＴＤ
ＤＢ寿命を向上させることが可能となる。距離ｄ３は、
例えば１０ｎｍ程度またはそれ以上である。なお、この
ような段差形状を採用することを考慮して、予め配線溝
１４の深さ（すなわち、絶縁膜８ｄ〜８ｆの総厚）を段
差形状を採用しない場合よりも深く（厚く）しておく。

【００８１】また、上記アルカリ洗浄処理または酸洗浄
処理に際して、例えばｐＨ値、薬液濃度または処理時間
等を所定の値に設定することにより、埋込み第２層配線
Ｌ２の上層をエッチング除去することにより、上記埋込
み第２層配線Ｌ２を窪ませることもできる。この場合、
製造工程の簡略化と製造時間の短縮が可能となる。

【００８２】次に、上記埋込み第２層配線Ｌ２の上部を
絶縁膜８ｆの上面から窪ませた後、例えば純水リンス処
理およびスピン乾燥やＩＰＡ（イソプロピルアルコー
ル）ベーパー乾燥等のような乾燥処理、後処理を経てキ
ャップ絶縁膜の形成工程に移行する。

【００８３】ここでは、まず、図１３に示すように、基
板１の表面（埋込み第２層配線Ｌ２が露出する面）に対
して、水素プラズマ処理を施す。この水素プラズマ処理
条件は、例えば基板１の直径を８インチ（＝約２０ｃ
ｍ）とした場合、処理圧力を５．０Ｔｏｒｒ（＝６．６
６６１×１０²Ｐａ）、高周波（ＲＦ）電力を６００
Ｗ、基板温度を４００℃、水素ガス流量を５００ｃｍ³
／ｍｉｎ、処理時間を１０〜３０秒とすることができ
る。電極間距離は６００ｍｉｌｓ（１５．２４ｍｍ）と
した。

【００８４】続いて、上記水素プラズマ処理後、大気開
放せず連続して、図１４に示すように、基板１の表面
（埋込み第２層配線Ｌ２が露出する面）に対して、アン
モニア（ＮＨ₃）プラズマ処理を施す。このアンモニア
プラズマ処理条件は、例えばアンモニア流量を２００ｃ
ｍ³／ｍｉｎ程度とした以外は、上記水素プラズマ条件
と同じである。

【００８５】なお、プラズマ処理条件は、これら例示し
た条件に限られないのはもちろんである。本発明者らの
検討では、圧力が高いほどプラズマダメージを低減で
き、基板温度が高いほどＴＤＤＢ寿命の基板内ばらつき
の低減と長寿命化がはかれることが明らかとされた。ま
た、基板温度が高く、ＲＦ電力が大きく、処理時間が長
いほどＣｕの表面にヒロックが発生しやすい、という知
見が得られている。これらの知見と装置構成等による条
件のばらつきを考慮すると、例えば処理圧力は０．５〜
６Ｔｏｒｒ（＝０．６６６６１×１０²〜７．９９９３
２×１０²Ｐａ）、ＲＦ電力は３００〜６００Ｗ、基板
温度は３５０〜４５０℃、水素ガス流量は５０〜１００
０ｃｍ³／ｍｉｎ、アンモニアガス流量は２０〜５００
ｃｍ³／ｍｉｎ、処理時間は５〜１８０秒、電極間距離
は１５０〜１０００ｍｉｌｓ（３．８１〜２５．４ｍ
ｍ）の範囲で設定することができる。

【００８６】続いて、上記アンモニアプラズマ処理後、
大気開放せず連続して、図１５および図１６に示すよう
に、埋込み第２層配線Ｌ２および絶縁膜８ｆの上面上
に、配線キャップ用の絶縁膜（第１，第２の絶縁膜）８
ｇをＣＶＤ法等によって堆積する。絶縁膜８ｇは、例え
ば上記絶縁膜８ｄと同一厚さの同一材料からなる。絶縁
膜８ｇの材料には、上記絶縁膜８ｄと同様の変形例があ
る。また、図１６（ａ）に示すように、埋込み第２層配
線Ｌ２の側面には、下方から上方に向かって配線幅が次
第に広くなるようなテーパが形成されている。この埋込
第２層配線Ｌ２の側面と絶縁膜８ｃの上面との成す角α
は、例えば８０°〜９０°の範囲内、具体的には、例え
ば８８．７°程度である。配線の上部側の幅（配線溝１
４の上部側幅）および隣接配線の上部側の間隔（隣接配
線の上部角間の距離）は、例えば０．２５μｍ以下、あ
るいは０．２μｍ以下である。配線溝１４のアスペクト
比は、例えば１である。

【００８７】ここでは、水素プラズマ処理後にアンモニ
アプラズマ処理を施す場合について説明したが、これに
限定されるものではなく種々変更可能である。例えばア
ンモニアプラズマ処理後に水素プラズマ処理を真空状態
を維持したまま連続して行っても良い。また、アンモニ
アプラズマ処理のみを行っても良い。これらの場合、配
線抵抗は前記した場合よりも低下したものの、ＴＤＤＢ
寿命を向上させることができた。

【００８８】また、ＣＭＰ後洗浄処理後の乾燥処理の
後、水素アニール処理、水素プラズマ処理、アンモニア
プラズマ処理、配線キャップ膜形成処理の順に処理を行
っても良い。この場合のアンモニアプラズマ処理と水素
プラズマ処理との順序は逆でも良い。また、アンモニア
プラズマ処理のみでも良い。いずれにおいても水素アニ
ールの条件としては、処理温度は、例えば２００〜４７
５℃、好ましくは３００℃程度、処理時間は、例えば
０．５〜５分、好ましくは２分程度とした。この方法
は、特に埋め込み配線用の銅からなる主導体膜をメッキ
法で形成する場合に適している。また、後洗浄処理中ま
たはその直前の還元処理に際して水素アニールを行わな
い場合に適している。このように水素アニール処理を施
すことにより、メッキ法によって形成された銅を再結晶
化させることができるので、配線抵抗を下げることが可
能となる。また、この水素アニール処理を行わずにキャ
ップ膜を堆積すると、熱応力によってキャップ膜の剥離
が生じる場合があるが、水素アニール処理を施すことに
より、それを抑制または防止することができる。

【００８９】このように本実施の形態では、配線キャッ
プ用の絶縁膜８ｇの堆積に先立って水素プラズマ処理お
よびアンモニアプラズマ処理を基板１に対して順に施
す。

【００９０】アンモニアプラズマでは、ＣＭＰで酸化さ
れた銅配線表面の酸化銅（ＣｕＯ、ＣｕＯ₂）を銅（Ｃ
ｕ）に還元する。また、セットフロー時の銅のシリサイ
ド化を防ぐ窒化銅（ＣｕＮ）層が埋込み第２層配線Ｌ２
の表面（ごく薄い領域）に形成される。配線間の絶縁膜
８ｆ上面（ごく薄い領域）では、ＳｉＮ化またはＳｉＨ
化が進み、絶縁膜８ｆ表面のダングリングボンドを補償
し、また、キャップ用の絶縁膜８ｆと埋込み第２層配線
Ｌ２および絶縁膜８ｆとの密着性を向上させることがで
き、界面のリーク電流を低減することができる。このよ
うな効果により、ＴＤＤＢ寿命を向上させることができ
る。

【００９１】一方、水素プラズマでは、本発明者らによ
る特願平１１−２２６８７６号や特願２０００−３００
８５３号でも述べたように、アンモニアプラズマ処理等
に比べて有機系の除去能力が非常に高いため、ＣＭＰで
のスラリに含まれているＢＴＡ、スラリ成分やＣＭＰ後
洗浄の有機酸とプロセス中に生成した残留有機物をほぼ
完全に除去し、界面のリーク電流を減少させることがで
きる。その結果、ＴＤＤＢ寿命をさらに向上させること
ができる。

【００９２】したがって、この水素プラズマ処理とアン
モニアプラズマ処理とを順に行うことにより、銅を主成
分として有する埋込み第２層配線２３ａ表面の還元およ
び耐シリサイドバリア層の形成と、絶縁膜界面のクリー
ニングおよびＳｉＨ効果、ＳｉＮ効果を得ることがで
き、さらなる信頼性の向上を実現できる。層間絶縁膜
が、例えばＴＥＯＳ（Tetraethoxysilane）ガスを用い
たプラズマＣＶＤ法で形成された酸化シリコン膜上に、
プラズマＣＶＤ法で形成された窒化シリコン膜を堆積す
ることで構成されている場合において、水素プラズマと
アンモニアプラズマとを組み合わせて行ったサンプルで
は、アンモニアプラズマ処理単独の場合と比較して、Ｔ
ＤＤＢ寿命が約２桁向上することが本発明者らによって
明らかとされた。また、層間絶縁膜として上記ＳｉＬＫ
を用いた場合でも、水素プラズマおよびアンモニアプラ
ズマを用いた場合には、例えば約０．１３〜０．１７Ｍ
Ｖ／ｃｍ、１０年の動作環境でも充分な信頼度を確保で
きることが本発明者らの実験によって明らかとされた。

【００９３】また、本実施の形態においては、上記のよ
うに埋込み第２層配線Ｌ２の上部角において電界が集中
する領域ＥＦＡから埋込み第２層配線Ｌ２の銅からなる
主導体膜１６の上部角を離間させたことにより、電界集
中に起因する銅の拡散を抑制または防止することができ
るので、隣接埋込み配線間で生じるリーク電流を抑制ま
たは防止でき、ＴＤＤＢ寿命をさらに向上させることが
可能となる。図１７（ａ）は埋込み銅配線構造における
電界強度とリーク電流との関係を本構造と通常構造とで
比較したグラフ図、（ｂ）は埋込み銅配線構造における
電界強度とＴＤＤＢ寿命との関係を本構造と通常構造と
で比較したグラフ図である。通常構造は、絶縁膜８ｆ上
面と埋込み第２層配線Ｌ２の上面との間に段差を生じさ
せない一般的な構造である。本構造を採用した場合、通
常構造よりも、リーク電流を低減でき、絶縁破壊耐圧を
向上できる上、ＴＤＤＢ寿命を通常構造よりも２桁程度
向上させることができた。

【００９４】（実施の形態２）図１８は、本発明の他の
実施の形態である半導体装置の製造工程中（図１６と同
一の配線キャップ用の絶縁膜の堆積工程後）の要部拡大
断面図を示している。

【００９５】本実施の形態２においては、図１８に示す
ように、埋込み第２層配線Ｌ２の上面が全体的に絶縁膜
８ｆの上面（ＣＭＰ面）よりも下方に窪んでいる。すな
わち、埋込み第２層配線Ｌ２の導電性バリア膜１５の上
部も、絶縁膜８ｆの上面（ＣＭＰ面）よりも下方に窪ん
でいる。これにより、導電性バリア膜１５および主導体
膜１６の両方の上面、特に上部角が、これに近接する絶
縁膜８ｆの上面から離間されている。この場合、埋込み
第２層配線Ｌ２において、その上部角の電界が集中する
領域ＥＦＡ内に、銅からなる主導体膜１６の上部角が存
在するが、その領域ＥＦＡが、リークパスが形成され易
い絶縁膜８ｆの上面（ＣＭＰ面、絶縁膜８ｆ，８ｇの界
面）から離間されている。このため、仮に埋込み第２層
配線Ｌ２の上部角に電界が集中することで主導体膜１６
の銅がイオン化したとしても、そのイオン化された銅が
絶縁膜８ｆの上面を通じて拡散してしまう現象を抑制ま
たは防止できる。すなわち、互いに隣接する埋込み第２
層配線Ｌ２，Ｌ２間にリークパスが形成されるのを抑制
または防止できる。したがって、ＴＤＤＢ寿命を向上さ
せることが可能となる。

【００９６】このような構造を形成するには、前記ＣＭ
Ｐ処理後洗浄処理の後のエッチング処理に際して、導電
性バリア膜１５および主導体膜１６が選択的にエッチン
グされる条件で基板１に対してエッチング処理を施せば
良い。

【００９７】なお、銅からなる主導体膜１６の堆積工程
後のＣＭＰ処理、ＣＭＰ後洗浄処理、還元（水素アニー
ル）処理、アンモニアプラズマ処理および水素プラズマ
処理等のような各種処理については、前記実施の形態１
と同じなので説明を省略する。

【００９８】（実施の形態３）上記のように、銅配線の
実用化に際しては、銅の拡散を防止するためのバリア膜
が必須と考えられているが、配線の微細化に連れて、配
線断面積中に占める高抵抗のバリア膜の断面積が増加す
ることにより配線抵抗が増加する結果、配線材料として
銅を適用したメリットが薄れるという問題が発生する。

【００９９】そこで、本発明者らは、銅の拡散現象につ
いて改めて実験を行い検討した。その結果、本発明者ら
は、前記したように銅の拡散現象について本質的なメカ
ニズムを初めて見出した。そして、その新しい見地から
本発明者らは、配線溝内の側壁部および底部にイオン化
されていない中性Ｃｕを成膜すること（銅の純度を上げ
ること）、前記アンモニアプラズマ処理、水素プラズマ
処理またはその両方を施すこと、あるいはこれらと前記
ＣＭＰ処理または洗浄処理等とを組み合わせることによ
り、導電性バリア膜の膜厚を１０ｎｍ未満に薄くして
も、あるいは、導電性バリア膜自体を無くしてしまって
も（バリアレス埋込み配線構造）、Ｃｕ配線を有する半
導体集積回路装置のＴＤＤＢ寿命を向上させることがで
きることを初めて見出した。すなわち、銅のみで埋込み
配線を構成した場合でも充分は信頼度を達成することが
でき、実用的なＣｕ配線を形成することが可能であるこ
とが本発明者らの実験によって初めて判明した。なお、
これについては、本発明者らによる特願２０００−１０
４０１５号または特願２０００−３００８５３号に記載
がある。

【０１００】本実施の形態３は、そのバリアレス埋込み
配線構造に本発明を適用した場合を説明するものであ
る。図１９（ａ）は、本実施の形態の半導体装置の製造
工程中（図１６と同一の配線キャップ用の絶縁膜の堆積
工程後）の要部断面図、図１９（ｂ）は図１９（ａ）の
要部拡大断面図をそれぞれ示している。

【０１０１】本実施の形態３においては、図１９に示す
ように、埋込み第２層配線Ｌ２が、銅からなる主導体膜
１６のみで構成されている。すなわち、銅からなる主導
体膜１６と、絶縁膜８ｃ，８ｄ，８ｅ，８ｆとの間には
導電性バリア膜が形成されておらず、主導体膜１６は、
絶縁膜８ｃ，８ｄ，８ｅ，８ｆに直接接した状態で配線
溝１４内に埋め込まれている。このため、埋込み第２層
配線Ｌ２の配線抵抗を大幅に低減できる。また、異層配
線間が導電性バリア膜を介さずに直接接続される（ここ
では、埋込み第２層配線Ｌ２と第１層配線Ｌ１とが直接
接続される構造を例示したが、配線層の異なる銅配線同
士が直接接続される場合もある）ので、その異層配線間
の接触抵抗を大幅に低減させることができ、微細なスル
ーホールでの抵抗を低減させることが可能となってい
る。したがって、配線溝１４やスルーホール１２が微細
化されたとしても半導体集積回路装置の性能を向上させ
ることが可能となる。したがって、半導体装置を構成す
る配線の微細化を推進できる。

【０１０２】そして、本実施の形態においては、その主
導体膜１６の上面が、絶縁膜８ｆの上面（ＣＭＰ面）よ
りも下方に窪んでいる。すなわち、銅からなる主導体膜
１６の上部角は、これに近接する絶縁膜８ｆの上面から
距離ｄ３だけ下方に離れて配置されている。この場合、
埋込み第２層配線Ｌ２において、その上部角の電界が集
中する領域ＥＦＡ内に、銅からなる主導体膜１６の上部
角が存在するが、その領域ＥＦＡが、リークパスが形成
され易い絶縁膜８ｆの上面（ＣＭＰ面、絶縁膜８ｆ，８
ｇの界面）から離れている。このため、前記実施の形態
２と同様に、互いに隣接する埋込み第２層配線間Ｌ２，
Ｌ２にリークパスが形成されるのを抑制または防止でき
るので、ＴＤＤＢ寿命を向上させることが可能となる。

【０１０３】この場合、銅からなる主導体膜１６は、例
えば３００ｎｍ程度のデポ膜厚でスパッタリング法によ
って堆積する。この際の条件は、例えば次の通りであ
る。圧力は、例えば０．０２Ｐａ、直流（ＤＣ）パワー
は、例えば１０ｋＷ、ターゲットと基板１との距離は、
例えば３００〜４００ｍｍ、温度は、例えば室温であ
る。

【０１０４】このように本実施の形態においては、主導
体膜１６をスパッタリング法によって堆積することによ
り、ＣＶＤ法やメッキ法に比べて、化合物の生成を非常
に少なくすることができる。また、その際のターゲット
として、例えば９９．９９９％（５Ｎ）以上、好ましく
は、９９．９９９９％（６Ｎ）以上の純度の高い無酸素
Ｃｕを用いた。これにより、例えば成膜時の主導体膜２
２ａ中の銅の濃度を９９．９９９％以上、好ましくは、
９９．９９９９％以上にできる。したがって、さらに純
度の高い銅を堆積できる。この主導体膜１６の堆積に際
しては、通常のスパッタリング法を用いても良いが、ロ
ングスロースパッタリング法やコリメートスパッタリン
グ法等のような指向性の高いスパッタリング法を用いて
も良い。その場合、配線溝１４への金属膜のカバレージ
を向上させることができる。

【０１０５】また、主導体膜１６の銅以外の成分の濃度
は、０．８ａｔｏｍｉｃ％以下または０．２ａｔｏｍｉ
ｃ％以下である。また、本発明者らの実測結果では、そ
の銅以外の成分の濃度を、例えば０．０８ａｔｏｍｉｃ
％以下、または、それよりも低い０．０５ａｔｏｍｉｃ
％以下、あるいはそれよりもさらに低い０．０２ａｔｏ
ｍｉｃ％以下にすることが可能であった。この銅以外の
成分の濃度の値は、チップが完成した時点、すなわち、
ウエハプロセスを経てウエハからチップが切り出された
時点での値であって、その銅以外の成分が、銅配線形成
後の絶縁膜や金属膜の成膜処理時等の熱（例えばタング
ステン等では成膜時に４５０℃程度の熱が加わる）によ
って銅配線中に拡散したことを想定して算出した値であ
る。実際の銅配線において、その銅以外の成分は、銅配
線の上層部（キャップ膜が接する部分）の濃度が高く、
銅配線の中心に向かって次第に薄くなるような状態で分
布していると考えられる。その銅以外の成分としては、
例えばシリコン、酸素、硫黄（硫黄は銅配線をメッキ法
で形成した場合に考えられる）またはそれらの任意の組
合せがある。

【０１０６】なお、銅からなる主導体膜１６の堆積工程
後のＣＭＰ処理、ＣＭＰ後洗浄処理、還元（水素アニー
ル）処理、主導体膜１６の上面を窪ませるための処理、
アンモニアプラズマ処理および水素プラズマ処理等のよ
うな各種処理については、前記実施の形態１と同じなの
で説明を省略する。

【０１０７】（実施の形態４）図２０（ａ）は、本発明
の他の実施の形態である半導体装置の製造工程中（図１
６と同一の配線キャップ用の絶縁膜の堆積工程後）の要
部断面図、（ｂ）は（ａ）の要部拡大断面図をそれぞれ
示している。また、図２１は、図２０（ｂ）の変形例を
示す半導体装置の製造工程中（図１６と同一のキャップ
用の絶縁膜の堆積工程後）の要部拡大断面図を示してい
る。

【０１０８】本実施の形態４においては、図２０に示す
ように、埋込み第２層配線Ｌ２の上面が全体的に絶縁膜
８ｆの上面（ＣＭＰ面）よりも上方に突出している。こ
こでは、埋込み第２層配線Ｌ２を構成する導電性バリア
膜１５および主導体膜１６の両方の上面、特に上部角
が、これに近接する絶縁膜８ｆの上面から上方に離れて
いる。図２０（ｂ）では、主導体膜１６の上面（角部以
外の面）の高さが、絶縁膜８ｆの上面（ＣＭＰ面、絶縁
膜８ｆ，８ｇの界面）の高さよりも高い場合を例示して
いる。しかし、図２１に示すように、主導体膜１６の上
面（角部以外の面）の高さを、絶縁膜８ｆの上面（ＣＭ
Ｐ面、絶縁膜８ｆ，８ｇの界面）の高さよりも低くして
も良い。

【０１０９】図２０および図２１のいずれの場合も、埋
込み第２層配線Ｌ２において、その上部角の電界が集中
する領域ＥＦＡ内に、銅からなる主導体膜１６の上部角
が存在するが、その領域ＥＦＡが、リークパスが形成さ
れ易い絶縁膜８ｆの上面（ＣＭＰ面、絶縁膜８ｆ，８ｇ
の界面）から離れているため、前記実施の形態２と同様
に、互いに隣接する埋込み第２層配線Ｌ２，Ｌ２間にリ
ークパスが形成されるのを抑制または防止できる。した
がって、ＴＤＤＢ寿命を向上させることが可能となる。

【０１１０】このような構造を形成するには、図２２に
示すように、前記ＣＭＰ処理後洗浄処理の後のエッチン
グ処理に際して、絶縁膜８ｆの上層部が選択的にエッチ
ングされる条件で基板１に対してエッチング処理を施せ
ば良い。この場合、ＣＭＰ処理によってダメージを受
け、化学的に不安定となっている絶縁膜８ｆの上層を除
去するので、このエッチング処理後の絶縁膜８ｆの表層
は、化学的安定性および清浄度の高い状態となる。した
がって、本実施の形態によれば、さらに埋込み第２層配
線Ｌ２，Ｌ２間の絶縁膜８ｆ表層でのリークパスの形成
を抑制または防止できる。

【０１１１】また、上記酸洗浄処理に際して、例えばｐ
Ｈ値、薬液濃度または処理時間等を所定の値に設定する
ことにより、絶縁膜８ｆの上層をエッチング除去するこ
とにより、上記埋込み第２層配線Ｌ２を突出させること
もできる。この場合の酸洗浄の薬液としては、例えばフ
ッ酸（ＨＦ）、フマル酸、有機酸等を選択することがで
きる。この場合、製造工程の簡略化と製造時間の短縮が
可能となる。

【０１１２】なお、銅からなる主導体膜１６の堆積工程
後のＣＭＰ処理、ＣＭＰ後洗浄処理、還元（水素アニー
ル）処理、アンモニアプラズマ処理および水素プラズマ
処理等のような各種処理については、前記実施の形態１
と同じなので説明を省略する。

【０１１３】（実施の形態５）本実施の形態５において
は、前記実施の形態３で説明したバリアレス埋込み配線
構造に、前記実施の形態４の構造を適用した場合につい
て説明する。図２３（ａ）は、本実施の形態における半
導体装置の製造工程中（図１６と同一の配線キャップ用
の絶縁膜の堆積工程後）の要部断面図、図２３（ｂ）は
図２３（ａ）の要部拡大断面図をそれぞれ示している。

【０１１４】本実施の形態においては、その主導体膜１
６の上面が、絶縁膜８ｆの上面（ＣＭＰ面）よりも上方
に突出している。すなわち、銅からなる主導体膜１６の
上面の上部角は、これに近接する絶縁膜８ｆの上面から
距離ｄ３だけ上方に離れて配置されている。この場合、
埋込み第２層配線Ｌ２において、その上部角の電界が集
中する領域ＥＦＡ内に、銅からなる主導体膜１６の上部
角が存在するが、その領域ＥＦＡが、リークパスが形成
され易い絶縁膜８ｆの上面（ＣＭＰ面）から離れてい
る。また、埋込み第２層配線Ｌ２の上部を突出させる方
法は、前記実施の形態４と同様に絶縁膜８ｆの上層部の
エッチングするものである。したがって、前記実施の形
態４で説明したように、エッチング処理後の絶縁膜８ｆ
の表層は、化学的安定性および清浄度の高い状態とな
る。これらにより、互いに隣接する埋込み第２層配線間
Ｌ２，Ｌ２にリークパスが形成されるのを抑制または防
止できるので、ＴＤＤＢ寿命を向上させることが可能と
なる。

【０１１５】これ以外の構造は、前記実施の形態３、４
で説明したのと同じなので説明を省略する。また、銅か
らなる主導体膜１６の堆積工程後のＣＭＰ処理、ＣＭＰ
後洗浄処理、還元（水素アニール）処理、アンモニアプ
ラズマ処理および水素プラズマ処理等のような各種処理
については、前記実施の形態１と同じなので説明を省略
する。

【０１１６】（実施の形態６）図２４は、本発明の他の
実施の形態である半導体装置の製造工程中（図１６と同
一のキャップ用の絶縁膜の堆積工程後）の要部拡大断面
図を示している。

【０１１７】本実施の形態６においては、図２４に示す
ように、埋込み第２層配線Ｌ２の導電性バリア膜１５の
上部が、絶縁膜８ｆの上面および主導体膜１６の上面よ
りも上方に突出されている。絶縁膜８ｆの上面と主導体
膜１６の上面（角部以外の面）との高さはほぼ同じであ
る。この場合は、埋込み第２層配線Ｌ２において電界が
集中する領域ＥＦＡおよび主導体膜１６の上部角が、絶
縁膜８ｆの上面（ＣＭＰ面）から離れている。これによ
り、互いに隣接する埋込み第２層配線Ｌ２，Ｌ２間にリ
ークパスが形成されるのを抑制または防止できる。した
がって、ＴＤＤＢ寿命を向上させることが可能となる。

【０１１８】このような構造を形成するには、前記ＣＭ
Ｐ処理後洗浄処理の後のエッチング処理に際して、主導
体膜１６および絶縁膜８ｆが選択的にエッチングされる
条件で基板１に対してエッチング処理を施せば良い。

【０１１９】また、上記アルカリ洗浄処理および酸洗浄
処理に際して、例えばｐＨ値、薬液濃度または処理時間
等を所定の値に設定することにより、主導体膜１６の上
層および絶縁膜８ｆの上層をエッチング除去する。例え
ばアルカリ洗浄処理で主導体膜１６の上部を除去し、酸
洗浄処理で絶縁膜８ｆの上部を除去する。このようにし
て、上記埋込み第２層配線Ｌ２の導電性バリア膜１５の
上部のみを突出させることもできる。この場合、製造工
程の簡略化と製造時間の短縮が可能となる。

【０１２０】なお、銅からなる主導体膜１６の堆積工程
後のＣＭＰ処理、ＣＭＰ後洗浄処理、還元（水素アニー
ル）処理、アンモニアプラズマ処理および水素プラズマ
処理等のような各種処理については、前記実施の形態１
と同じなので説明を省略する。

【０１２１】（実施の形態７）本実施の形態７において
は、デュアルダマシン法による埋込み配線構造の形成方
法の一例を図２５〜図３０によって説明する。なお、図
２５（ａ）は、半導体装置の製造工程中における要部平
面図、図２５（ｂ）は図２５（ａ）のＸ２−Ｘ２線の断
面図を示している。また、図２６〜図３０は、図２５に
続く製造工程であって、図２４（ａ）のＸ２−Ｘ２に相
当する部分の断面図を示している。

【０１２２】図２５に示すように、絶縁膜８ｇ上には、
絶縁膜（第１の絶縁膜）８ｈ〜８ｌが下層から順に堆積
されている。絶縁膜８ｈ，８ｋは、前記絶縁膜８ｅと同
一の低誘電体材料からなり、その絶縁膜８ｅと同一厚さ
で同様に形成されている。絶縁膜８ｉ，８ｌは、前記絶
縁膜８ｆと同一材料からなり、その絶縁膜８ｆと同一厚
さで同様に形成されている。絶縁膜８ｊは、前記絶縁膜
８ｇと同一材料からなり、その絶縁膜８ｇと同一厚さで
同様に形成されている。

【０１２３】この絶縁膜８ｇ〜８ｉには、平面円形状の
スルーホール（配線開口部）１７が穿孔されている。ス
ルーホール１７の底面からは埋込み第２層配線Ｌ２の主
導体膜１６の上面が露出されている。また、絶縁膜８ｊ
〜８ｌには、平面帯状の配線溝（配線開口部）１８が形
成されている。この配線溝１８の底面からは、絶縁膜８
ｉの上面およびスルーホール１７が露出されている。す
なわち、配線溝１８とスルーホール１７とは一体的に接
続されている。

【０１２４】このような状態において、まず、図２６に
示すように、前記と同様の導電性バリア膜１５を、前記
実施の形態１と同様の条件でスパッタリング法によって
堆積した後、その上に、銅からなる主導体膜１６を、前
記実施の形態１と同様に堆積する。

【０１２５】続いて、前記実施の形態１と同様に、水素
アニール処理によるリフロ処理を施した後、この主導体
膜１６および導電性バリア膜１５を、図２７に示すよう
に、前記実施の形態１と同様のＣＭＰ法等によって研磨
し余分な部分を除去することにより、埋込み第３層配線
（配線）Ｌ３を形成する。埋込み第３層配線Ｌ３は、ス
ルーホール１７を通じて埋込み第２層配線Ｌ２と電気的
に接続されている。

【０１２６】続いて、前記実施の形態と同様に、防蝕処
理およびアルカリ洗浄処理を順に施した後、絶縁膜８ｌ
および埋込み第３層配線Ｌ３の上面（ＣＭＰ面）に対し
て水素アニール処理（還元処理）を施す。その後、酸洗
浄処理を施した後、前記実施の形態１と同様にエッチン
グ処理を施すことで、図２８および図２９に示すよう
に、主導体膜１６の上層部を選択的にエッチング除去
し、埋込み第３層配線Ｌ３の上面を前記実施の形態１と
同様に絶縁膜８ｌの上面よりも窪ませる。なお、図２９
は、図２８の埋込み第３層配線Ｌ３の上部角の要部拡大
断面図を示している。

【０１２７】その後、前記実施の形態１と同様に、絶縁
膜８ｌおよび埋込み第３層配線Ｌ３の上面に対して、前
記水素プラズマ処理、前記アンモニアプラズマ処理また
はその両方を施す。これにより、前記実施の形態１と同
様の効果を得ることができた。

【０１２８】その後、図３０および図３１に示すよう
に、前記実施の形態１の絶縁膜８ｇと同一材料からなる
絶縁膜（第２の絶縁膜）８ｍを、その絶縁膜８ｇと同様
に堆積する。

【０１２９】ここでは、前記実施の形態１と同様の埋込
み配線構造を例示しているが、前記実施の形態２〜６で
説明した構造としても良い。図３２および図３３は、前
記実施の形態４の埋込み配線構造をデュアルダマシン法
に適用した場合を例示している。図３３は、図３２の埋
込み第３層配線Ｌ３の上部角の要部拡大断面図を示して
いる。この場合は、埋込み第３層配線Ｌ３の上部が、絶
縁膜８ｌの上面よりも上方に突出されている。

【０１３０】このような本実施の形態によれば、デュア
ルダマシン法においても前記実施の形態１〜６と同様の
効果を得ることが可能となる。

【０１３１】（実施の形態８）本実施の形態において
は、前記Ｌｏｗ−Ｋキャップ用の絶縁膜を無くした構造
（Ｌｏｗ−Ｋキャップレス構造）に本発明を適用した場
合について説明する。

【０１３２】図３４は、その一例を示している。図３４
（ａ）は、半導体装置の製造工程中（図１６と同一のキ
ャップ用の絶縁膜の堆積工程後）の要部断面図、図３４
（ｂ）は図３４（ａ）の要部拡大断面図を示している。

【０１３３】本実施の形態においては、低誘電率絶縁膜
からなる絶縁膜８ｅ上に直接的に配線キャップ用の絶縁
膜８ｇが堆積されている。ここでは、配線構造として前
記実施の形態１と同様の構造を例示している。すなわ
ち、埋込み第２層配線Ｌの上面が、絶縁膜８ｅの上面
（ＣＭＰ面、絶縁膜８ｅ，８ｇの界面）よりも下方に窪
んでいる。

【０１３４】ここでは、前記実施の形態１の埋込み配線
構造を採用した場合について説明したが、これに限定さ
れるものではなく、前記実施の形態２〜６で説明した埋
込み配線構造を採用することもできる。例えば図３５
は、Ｌｏｗ−Ｋキャップレス構造に前記実施の形態４の
構造を適用した場合を示している。図３５（ａ）は、半
導体装置の製造工程中（図１６と同一のキャップ用の絶
縁膜の堆積工程後）の要部断面図、図３５（ｂ）は図３
５（ａ）の要部拡大断面図を示している。ここでは、埋
込み第２層配線Ｌ２の上部が、低誘電体材料からなる絶
縁膜８ｅの上面（ＣＭＰ面、絶縁膜８ｅ，８ｇの界面）
よりも上方に突出されている。

【０１３５】以上のような本実施の形態においても、前
記図１７で示した結果が得られた。すなわち、Ｌｏｗ−
Ｋキャップレス構造においても、本構造を採用した場
合、通常構造に比較してリーク電流を低減でき、絶縁破
壊耐圧を向上できる上、ＴＤＤＢ寿命を通常構造に比較
して２桁程度向上させることができた。

【０１３６】（実施の形態９）本実施の形態において
は、Ｌｏｗ−Ｋキャップ用の絶縁膜として銅の拡散を抑
制または防止するバリア性を有する絶縁膜を用いる構造
について説明する。

【０１３７】前記したように本発明者らの検討によれ
ば、銅を主導体膜とする埋込み配線の銅の拡散は、互い
に隣接する埋込み銅配線の間において、埋込み銅配線が
形成された絶縁膜の上面と配線キャップ用の絶縁膜との
界面（ＣＭＰ面）が支配的であることが明らかにされ
た。そこで、その絶縁膜の界面に、銅の拡散を抑制また
は防止するようなバリア性を有する絶縁膜を設けること
により、互いに隣接する埋込み配線間でのリークを抑制
または防止できる。

【０１３８】図３６は、その一例を示している。図３６
（ａ）は、半導体装置の製造工程中（図１６と同一のキ
ャップ用の絶縁膜の堆積工程後）の要部断面図、図３６
（ｂ）は図３６（ａ）の要部拡大断面図を示している。

【０１３９】本実施の形態においては、Ｌｏｗ−Ｋキャ
ップ用の絶縁膜８ｆ１として、銅の拡散を抑制または防
止する材料が選択されている。絶縁膜８ｆ１の具体的な
材料としては、例えばトリメトキシシラン（化学式＝Ｓ
ｉＨ（ＯＣＨ₃）₃）ガスとＮ ₂Ｏガスとの混合ガスを用
いたプラズマＣＶＤ法で形成された酸化シリコン膜（Ｓ
ｉＯ_x（ほぼＳｉＯ₂）、比誘電率＝４．０）、トリメチ
ルシランガス（化学式＝ＳｉＨ（ＣＨ₃）₃）を用いたプ
ラズマＣＶＤ法で形成された炭化シリコン膜（Ｓｉ
Ｃ_x、比誘電率＝４．３〜５．０）またはトリメチルシ
ランとＮＨ₃との混合ガスを用いたプラズマＣＶＤ法で
形成された炭窒化シリコン膜（ＳｉＣ_xＮ_y、比誘電率＝
４．３〜５．０）がある。特に、上記トリメトキシシラ
ンガスを用いた場合は、銅をトラップするように作用
し、他の材料よりも、リーク電流を低減でき、高い絶縁
破壊耐圧を確保できた。このように、高い電界が集中す
る箇所に位置するＬｏｗ−Ｋキャップ用の絶縁膜８ｆ１
の材料として、上記バリア性を有する材料を選択するこ
とにより、絶縁膜８ｆ１，８ｇ１の界面（絶縁膜８ｆ１
上面）でのリークパスの形成を抑制または防止できるの
で、ＴＤＤＢ寿命を向上させることが可能となる。

【０１４０】また、配線キャップ用の絶縁膜８ｇ１の材
料は、前記絶縁膜８ｇと同じ材料としても良いが、前記
Ｌｏｗ−Ｋキャップ用の絶縁膜８ｆ１と同様に上記バリ
ア性を有する材料を選択することにより、さらに絶縁膜
８ｆ１，８ｇ１界面でのリークパスの形成を抑制または
防止できるので、さらにＴＤＤＢ寿命を向上させること
が可能となる。この場合、絶縁膜８ｆ１，８ｇ１は、互
いに同一材料となるようにすることが好ましい。これに
より、絶縁膜８ｆ１，８ｇ１の密着性を向上させること
ができ、絶縁膜８ｆ１，８ｇ１界面でのリークパスの形
成を抑制または防止できる。

【０１４１】また、図３６では、埋込み第２層配線Ｌ２
の上面と、絶縁膜８ｆ１の上面（ＣＭＰ面、絶縁膜８ｆ
１，８ｇ１の界面）との間に段差の無い通常構造を例示
しているが、前記実施の形態１〜６で説明した埋込み配
線構造を採用しても良い。これにより、さらにＴＤＤＢ
寿命を向上させることが可能となる。

【０１４２】また、図３６では、導電性バリア膜１５が
設けられている場合を例示しているが、前記実施の形態
３，５で説明したバリアレス埋込み配線構造としても良
い。すなわち、埋込み配線を銅からなる主導体膜のみで
構成しても良い。この場合、埋込み配線構造は、前記埋
込配線の上面とその周囲の絶縁膜の上面との間に段差を
設ける本構造の場合と、その段差を設けない通常構造の
場合とがある。いずれのの場合もＴＤＤＢ寿命を向上さ
せることが可能となる。

【０１４３】（実施の形態１０）本実施の形態において
は、埋込み配線構造を構成する層間絶縁膜として銅の拡
散を防止するバリア性を有する絶縁膜を用いる構造につ
いて説明する。

【０１４４】図３７は、その一例を示している。図３７
（ａ）は、図３０と同一工程時（配線キャップ用の絶縁
膜を堆積後）の半導体装置の要部断面図、図３７（ｂ）
は図３７（ａ）の要部拡大断面図を示している。

【０１４５】本実施の形態では、埋込み配線構造を形成
する絶縁膜（第１の絶縁膜）８ｐ〜８ｒの材料として、
例えばトリメトキシシラン（化学式＝ＳｉＨ（ＯＣ
Ｈ₃）₃）ガスとＮ₂Ｏガスとの混合ガスを用いたプラズ
マＣＶＤ法で形成された酸化シリコン膜（ＳｉＯ_x、
（ほぼＳｉＯ₂）、比誘電率＝４．０）、トリメチルシ
ランガス（化学式＝ＳｉＨ（ＣＨ₃）₃）を用いたプラズ
マＣＶＤ法で形成された炭化シリコン膜（ＳｉＣ_x、比
誘電率＝４．３〜５．０）またはトリメチルシランとＮ
Ｈ₃との混合ガスを用いたプラズマＣＶＤ法で形成され
た炭窒化シリコン膜（ＳｉＣ_xＮ_y、比誘電率＝４．３〜
５．０）等のような銅の拡散を抑制または防止する材料
が選択されている。この場合も前記実施の形態９と同様
の効果を得ることができる。

【０１４６】また、配線キャップ用の絶縁膜（第２の絶
縁膜）８ｇ，８ｈ，８ｍの材料は、前記実施の形態で説
明した材料を用いても良いが、前記絶縁膜８ｐ〜８ｒと
同様にバリア性を有する材料を選択することにより、さ
らに絶縁膜８ｐ，８ｇの界面および絶縁膜８ｒ，８ｍの
界面でのリークパスの形成を抑制または防止できるの
で、さらにＴＤＤＢ寿命を向上させることが可能とな
る。この場合も、絶縁膜８ｐ，８ｇ、絶縁膜８ｑ，８ｈ
および絶縁膜８ｒ，８ｍを、それぞれ互いに同一材料と
することにより、それら絶縁膜８ｐ，８ｇ、絶縁膜８
ｑ，８ｈおよび絶縁膜８ｒ，８ｍのそれぞれの密着性を
向上させることができるので、絶縁膜８ｐ，８ｇの界面
および絶縁膜８ｒ，８ｍの界面でのリークパスの形成を
抑制または防止できる。

【０１４７】また、図３７では、埋込み第２層配線Ｌ２
の上面と、絶縁膜８ｐの上面（ＣＭＰ面、絶縁膜８ｐ，
８ｇの界面）との間および埋込み第３層配線Ｌ３の上面
と、絶縁膜８ｒの上面（ＣＭＰ面、絶縁膜８ｒ，８ｍの
界面）との間に段差の無い通常構造を例示しているが、
前記実施の形態１〜６で説明した埋込み配線構造を採用
しても良い。これにより、さらにＴＤＤＢ寿命を向上さ
せることが可能となる。

【０１４８】また、図３７では、埋込み第２層配線Ｌ２
および埋込み第３層配線Ｌ３の各々において導電性バリ
ア膜１５が設けられている場合を例示しているが、前記
実施の形態３，５で説明したバリアレス埋込み配線構造
としても良い。すなわち、埋込み配線を銅からなる主導
体膜のみで構成しても良い。この場合も、埋込み配線構
造は、前記埋込配線の上面とその周囲の絶縁膜の上面と
の間に段差を設ける本構造の場合と、その段差を設けな
い通常構造の場合とがある。いずれのの場合もＴＤＤＢ
寿命を向上させることが可能となる。

【０１４９】（実施の形態１１）前記実施の形態１にお
いては、埋込み配線を形成するためのＣＭＰ処理に際し
て、砥粒を含む研磨液（スラリ）を使用した化学機械研
磨（有砥粒化学機械研磨）方法を用いた場合について説
明した。

【０１５０】本実施の形態においては、そのＣＭＰ処理
に際して、前記砥粒フリー化学機械研磨を用いる方法に
ついて説明する。

【０１５１】まず、前記図９に示したように主導体膜１
６を基板１の主面上全面に堆積した後、これを砥粒を含
まないスラリを使用した化学機械研磨（砥粒フリー化学
機械研磨）（第１ステップのＣＭＰ）法により除去す
る。

【０１５２】ここで砥粒フリー化学機械研磨とは、アル
ミナ、シリカなどの粉末からなる砥粒の含有量が０．５
％重量以下の研磨液（スラリ）を使用した化学機械研磨
を意味し、研磨液としては、特に砥粒の含有量が０．１
重量％以下のものが好ましく、０．０５重量％以下ある
いは０．０１重量％以下のものはさらに好ましい。

【０１５３】また、研磨液としては、銅の腐食域に属す
るようにそのｐＨが調整されたものが使用され、さらに
導電性バリア膜１５に対する主導体膜１６の研磨選択比
が少なくとも５以上となるようにその組成が調整された
ものが使用される。このような研磨液として、酸化剤と
有機酸とを含んだスラリを例示することができる。酸化
剤としては、過酸化水素、水酸化アンモニウム、硝酸ア
ンモニウム、塩化アンモニウムなどを例示することがで
き、有機酸としては、クエン酸、マロン酸、フマル酸、
リンゴ酸、アジピン酸、安息香酸、フタル酸、酒石酸、
乳酸、コハク酸、シュウ酸などを例示することができ
る。これらのうち、過酸化水素は金属成分を含まず、か
つ強酸ではないため、研磨液に用いて好適な酸化剤であ
る。また、クエン酸は食品添加物としても一般に使用さ
れており、毒性が低く、廃液としての害も低く、臭いも
なく、水への溶解度も高いため、研磨液に用いて好適な
有機酸である。本実施の形態では、例えば純水に５体積
％の過酸化水素と０．０３重量％のクエン酸とを加え、
砥粒の含有量を０．０１重量％未満にした研磨液を使用
する。

【０１５４】上記研磨液で化学機械研磨を行うと、まず
銅表面が酸化剤によって酸化され、表面に薄い酸化層が
形成される。次に酸化物を水溶性化する物質が供給され
ると上記酸化層が水溶液となって溶出し、上記酸化層の
厚さか減る。酸化層が薄くなった部分は再度酸化性物質
に晒されて酸化層の厚さが増し、この反応を繰り返して
化学機械研磨が進行する。なお、このような砥粒フリー
の研磨液を使用した化学機械研磨については、本願発明
者などによる日本特願平９−２９９９３７号および特願
平１０−３１７２３３号に詳しく記載されている。

【０１５５】研磨の条件は、一例として荷重＝２５０ｇ
/cm²、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッド
は、米国ロデール(Rodel) 社の硬質パッド（ＩＣ１４０
０）を使用する。研磨の終点は、主導体膜１６が除去さ
れて下地の導電性バリア膜１５が露出した時点とし、終
点の検出は、研磨対象が主導体膜１６から導電性バリア
膜１５になったときに変化する定盤またはウエハキャリ
アの回転トルク信号強度を検出することによって行う。
また、研磨パッドの一部に穴を開け、基板１表面からの
光反射スペクトル変化に基づいて終点を検出したり、ス
ラリの光学的スペクトル変化に基づいて終点を検出した
りしても良い。

【０１５６】この場合、上記の砥粒フリー化学機械研磨
を行うことにより、配線溝１４の外部の主導体膜１６は
殆ど除去されて下層の導電性バリア膜１５が露出する
が、下地段差に起因して生じた導電性バリア膜１５の窪
みなどには、この研磨では除去しきれなかった主導体膜
１６が残存する。

【０１５７】そこで、配線溝１４の外部の導電性バリア
膜１６とその上面に局所的に残った主導体膜１６とを除
去するために、基板１に対して、砥粒を含む研磨液（ス
ラリ）を使用した化学機械研磨（有砥粒化学機械研磨）
を施す。ここで有砥粒化学機械研磨とは、アルミナ、シ
リカなどの粉末からなる砥粒の含有量が０．５重量％よ
りも多いの研磨液を使用した化学機械研磨を意味する。
本実施の形態では、研磨液として純水に５体積％の過酸
化水素、０．０３重量％のクエン酸および０．５重量％
の砥粒を混合したものを使用するが、これに限定される
ものではない。この研磨液は、前記のスラリ供給管３１
ｕを通じて第２定盤３１ｃ２の研磨パッド３１ｐに供給
される。

【０１５８】また、この有砥粒化学機械研磨において
は、導電性バリア膜１５の上面に局所的に残った主導体
膜１６の除去に引き続いて、配線溝１４の外部の導電性
バリア膜１５を除去する。そこで、導電性バリア膜１５
に対する主導体膜１６の研磨選択比が前記砥粒フリー化
学機械研磨のそれよりも低い条件、例えば選択比３以下
の条件で研磨を行い、配線溝１４の内部の主導体膜１６
の表面が研磨されるのを抑制する。

【０１５９】研磨の条件は、一例として荷重＝１２０ｇ
/cm²、ウエハキャリア回転数＝３０rpm 、定盤回転数＝
２５rpm 、スラリ流量＝１５０cc/minとし、研磨パッド
は、ロデール社のＩＣ１４００を使用する。研磨量は導
電性バリア膜１５の膜厚相当分とし、研磨の終点は、導
電性バリア膜１５の膜厚および研磨速度から算出した時
間によって制御する。

【０１６０】上記の有砥粒化学機械研磨を行うことによ
り、配線溝１４の外部の導電性バリア膜１５は殆ど除去
されて下層の絶縁膜８ｆが露出するが、下地段差に起因
して生じた絶縁膜８ｆの上面の小さな窪みなどには、上
記の研磨で除去しきれなかった導電性バリア膜１５が残
存する。

【０１６１】次に、配線溝１４の内部の主導体膜１６の
研磨を可能な限り抑制しつつ、配線溝１４の外部の絶縁
膜８ｆ上に局所的に残った導電性バリア膜１５を除去す
るための選択的化学機械研磨を行う。この選択的化学機
械研磨は、主導体膜１６に対する導電性バリア膜１５の
研磨選択比が少なくとも５以上となる条件で行う。ま
た、この化学機械研磨は、主導体膜１６の研磨速度に対
する絶縁膜８ｆの研磨速度の比が１よりも大きくなる条
件で行う。

【０１６２】上記選択的化学機械研磨を行うには、一般
に前記有砥粒化学機械研磨で使用したような０．５重量
％よりも多いの砥粒を含有する研磨液に防食剤を添加し
たものを使用する。防食剤とは、主導体膜１６の表面に
耐食性の保護膜を形成することによって研磨の進行を阻
止または抑制する薬剤をいい、ベンゾトリアゾール（Ｂ
ＴＡ）、ＢＴＡカルボン酸などのＢＴＡ誘導体、ドデシ
ルメルカプタン、トリアゾール、トリルトリアゾールな
どが使用されるが、特にＢＴＡを使用した場合に安定な
保護膜を形成することができる。

【０１６３】防食剤としてＢＴＡを使用する場合、その
濃度はスラリの種類にもよるが、通常は０．００１〜１
重量％、より好ましくは０．０１〜１重量％、さらに好
ましくは０．１〜１重量％（３段階）の添加で十分な効
果が得られる。本実施の形態では、研磨液として前記有
砥粒化学機械研磨で使用した研磨液に防食剤として０．
１重量％のＢＴＡを混合したものを使用するが、これに
限定されるものではない。また、防食剤の添加による研
磨速度の低下を避けるために、ポリアクリル酸、ポリメ
タクリル酸、これらのアンモニウム塩またはエチレンジ
アミン四酢酸（ＥＤＴＡ）などを必要に応じて添加して
もよい。なお、このような防食剤を含むスラリを使用し
た化学機械研磨については、本願発明者などによる特願
平１０−２０９８５７号、特願平９−２９９９３７号お
よび特願平１０−３１７２３３号に詳しく記載されてい
る。

【０１６４】この選択的化学機械研磨は、前記の有砥粒
化学機械研磨が終了した後、引き続いてＣＭＰ装置の定
盤の上で行われる。防食剤を添加した研磨液は、スラリ
供給管を通じて研磨パッドの表面に供給される。研磨の
条件は、一例として荷重＝１２０ｇ/cm²、ウエハキャリ
ア回転数＝３０rpm 、定盤回転数＝２５rpm 、スラリ流
量＝１９０cc/minとする。

【０１６５】上記の選択的化学機械研磨を行うことによ
り、前記図１０に示したように、配線溝１４の外部の導
電性バリア膜１５がすべて除去され、配線溝１４の内部
に埋込み第２層配線Ｌ２が形成される。

【０１６６】埋込み第２層配線Ｌ２の形成が完了した上
記基板１の表面には、砥粒などのパーティクルやＣｕ酸
化物などの金属粒子を含んだスラリ残渣が付着してい
る。そこで、このスラリ残渣を除去するために、まず、
クリーン・ステーションにおいてＢＴＡを含む純水で基
板１を洗浄する。このとき、洗浄液に８００ｋＨｚ以上
の高周波振動を加えて基板１の表面からスラリ残渣を遊
離させるメガソニック洗浄を併用してもよい。次に、表
面の乾燥を防ぐために基板１を湿潤状態に保持した状態
で研磨処理部から後洗浄部に搬送し、第１洗浄部におい
て０．１重量％のＮＨ４ＯＨを含む洗浄液を用いたス
クラブ洗浄を行い、続いて第２洗浄部において純水を用
いたスクラブ洗浄を行う。前記のように、後洗浄部は、
洗浄中の基板１の表面に光が照射することに起因して埋
込み第２層配線Ｌ２に腐食が発生するのを防ぐため、全
体が遮光壁で覆われている。

【０１６７】上記スクラブ洗浄（後洗浄）が完了した基
板１は、スピンドライヤ等で乾燥された後、次工程へ搬
送される。その後の工程は前記実施の形態１と同様であ
る。

【０１６８】本実施の形態によれば、前記実施の形態１
の場合よりさらにＴＤＤＢ寿命を向上させることができ
る。なお、アンモニアプラズマ処理を行わず、砥粒フリ
ーの化学機械研磨のみを行っただけでもＴＤＤＢ特性が
改善することが本発明者らの検討により判明した。この
ように砥粒フリーの場合にＴＤＤＢ寿命が向上するのは
酸化シリコン膜に与えるダメージを低減できるためと考
えられる。有砥粒の場合、スラリには２〜３μｍの粒径
（２次粒径）の砥粒（アルミナ等）が含まれる。この砥
粒によりマイクロスクラッチが生じ、酸化シリコン膜
（絶縁膜８ｆ等）の表面にダメージを与える。しかし、
砥粒フリーの場合にはスラリに砥粒が含まれず、あるい
は含まれていてもごく少数であるため、ダメージを大幅
に軽減できる。このため、ＴＤＤＢ特性が改善されたも
のと考えられる。

【０１６９】（実施の形態１２）本実施の形態において
は、前記実施の形態１のＣＭＰ後洗浄処理にける酸洗浄
処理に際して、薬液として前記有機酸を用いるか、また
はフッ酸と有機酸との混合薬液を用いる。これ以外は、
前記実施の形態１と同じである。有機酸として、例えば
クエン酸を用いた場合、たとえばブラシスクラブ洗浄を
用い、クエン酸濃度を５％、洗浄時間を４５秒の条件が
選択できる。

【０１７０】このように有機酸洗浄を用いることによ
り、ＣＭＰ等で生じた表面のダメージ層を除去すること
ができる。これによりＴＤＤＢ寿命を向上できる。ま
た、有機酸を用いた場合、下地に影響を与えずに金属イ
オンのみを除去できる効果もある。すなわち、Ｆｅ、
Ｋ、Ｃａ等の不純物を選択的に除去することができる。

【０１７１】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【０１７２】前記実施の形態では、キャップ膜を後処理
（プラズマ処理）後に真空破壊することなく連続的に形
成する場合について説明したが、後処理の後、一旦真空
破壊をして、その後、キャップ膜を形成しても良い。真
空破壊しない方が本発明の効果をより効果的に奏するこ
とができるが、後処理におけるアンモニアプラズマ処理
により薄い窒化層が形成されるため、真空破壊を行い大
気雰囲気に暴露しても酸化層の形成を抑制できる。よっ
て、真空破壊した場合であっても、本実施の形態の効果
をある程度奏することは可能である。

【０１７３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ回路を有する半導体装置技術に適用した場合について
説明したが、それに限定されるものではなく、例えばＤ
ＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ
（Static Random Access Memory）、フラッシュメモリ
（ＥＥＰＲＯＭ；Electric Erasable Programmable Rea
d Only Memory）またはＦＲＡＭ（Ferro electric Rand
om Access Memory）等のようなメモリ回路を有する半導
体装置、マイクロプロセッサ等のような論理回路を有す
る半導体装置または上記メモリ回路と論理回路とを同一
半導体基板に設けている混載型の半導体装置にも適用で
きる。本発明は、少なくとも微細埋込み銅配線構造を有
する半導体装置、半導体集積回路装置、電子回路装置、
電子装置またはマイクロマシン等に適用可能である。

【０１７４】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【０１７５】すなわち、銅を主導体層とする配線の電界
集中箇所を、その周囲の絶縁膜の研磨面から離間させる
ことにより、銅を主導体層とする配線間の絶縁破壊耐性
を向上させることが可能となる。

【図面の簡単な説明】

【図１】本願のＴＤＤＢ寿命測定に使用した試料を示
し、（ａ）は平面図、（ｂ）および（ｃ）は（ａ）にお
けるＢ−Ｂ’線断面およびＣ−Ｃ’線断面を各々示す説
明図である。

【図２】測定の概要を示した説明図である。

【図３】各種層間絶縁膜材料を用いた場合の銅配線構造
におけるＴＤＤＢ寿命の測定結果の説明図である。

【図４】配線間の絶縁膜としてＳｉＬＫを用いて実際に
作成した配線構造の断面ＴＥＭ写真の模式図である。

【図５】図４の断面ＴＥＭ写真から実測値をデバイスシ
ミュレータに入力して得られた電界分布の説明図であ
る。

【図６】図５の埋込み配線近傍におけるＹ１−Ｙ１破線
の電界分布の説明図である。

【図７】銅を主導体膜とした埋込み配線構造において電
界分布がＣＭＰ面に集中することを模式的に示した説明
図である。

【図８】（ａ）は本発明の一実施の形態である半導体装
置の製造工程中における要部平面図、（ｂ）は（ａ）の
Ｘ１−Ｘ１線の断面図である。

【図９】図８に続く半導体装置の製造工程中における図
８（ａ）のＸ１−Ｘ１線に相当する部分の断面図であ
る。

【図１０】図９に続く半導体装置の製造工程中における
図８（ａ）のＸ１−Ｘ１線に相当する部分の断面図であ
る。

【図１１】図１０に続く半導体装置の製造工程中におけ
る図８（ａ）のＸ１−Ｘ１線に相当する部分の断面図で
ある。

【図１２】（ａ）は図１１に続く半導体装置の製造工程
中における要部断面図、（ｂ）は（ａ）の要部拡大断面
図である。

【図１３】図１２に続く半導体装置の製造工程中におけ
る図８（ａ）のＸ１−Ｘ１線に相当する部分の断面図で
ある。

【図１４】図１３に続く半導体装置の製造工程中におけ
る図８（ａ）のＸ１−Ｘ１線に相当する部分の断面図で
ある。

【図１５】図１４に続く半導体装置の製造工程中におけ
る図８（ａ）のＸ１−Ｘ１線に相当する部分の断面図で
ある。

【図１６】（ａ）は図１５の要部拡大断面図、（ｂ）は
（ａ）の要部拡大断面図である。

【図１７】（ａ）は電界強度とリーク電流との関係を本
構造と通常構造とで比較したグラフ図、（ｂ）は電界強
度とＴＤＤＢ寿命との関係を本構造と通常構造とで比較
したグラフ図である。

【図１８】本発明の他の実施の形態である半導体装置の
製造工程中（キャップ用の絶縁膜の堆積工程後）におけ
る要部拡大断面図である。

【図１９】（ａ）は本発明の他の実施の形態である半導
体装置の製造工程中（キャップ用の絶縁膜の堆積工程
後）における要部断面図、（ｂ）は（ａ）の要部拡大断
面図である。

【図２０】（ａ）は、本発明の他の実施の形態である半
導体装置の製造工程中（キャップ用の絶縁膜の堆積工程
後）の要部断面図、（ｂ）は（ａ）の要部拡大断面図で
ある。

【図２１】図２０（ｂ）の変形例を示す半導体装置の製
造工程中（キャップ用の絶縁膜の堆積工程後）の要部拡
大断面図である。

【図２２】（ａ）および（ｂ）は図２０の半導体装置の
エッチング工程時の要部断面図である。

【図２３】（ａ）は、本発明の他の実施の形態における
半導体装置の製造工程中（キャップ用の絶縁膜の堆積工
程後）の要部断面図、（ｂ）は（ａ）の要部拡大断面図
である。

【図２４】本発明の他の実施の形態である半導体装置の
製造工程中（キャップ用の絶縁膜の堆積工程後）の要部
拡大断面図である。

【図２５】（ａ）は、本発明のさらに他の実施の形態で
ある半導体装置の製造工程中における要部平面図、
（ｂ）は（ａ）のＸ２−Ｘ２線の断面図である。

【図２６】図２５に続く半導体装置の製造工程中におけ
る図２４（ａ）のＸ２−Ｘ２線に相当する部分の断面図
である。

【図２７】図２６に続く半導体装置の製造工程中におけ
る図２４（ａ）のＸ２−Ｘ２線に相当する部分の断面図
である。

【図２８】図２７に続く半導体装置の製造工程中におけ
る図２４（ａ）のＸ２−Ｘ２線に相当する部分の断面図
である。

【図２９】図２８の要部拡大断面図である。

【図３０】図２８および図２９に続く半導体装置の製造
工程中における図２４（ａ）のＸ２−Ｘ２線に相当する
部分の断面図である。

【図３１】図３０の要部拡大断面図である。

【図３２】本発明のさらに他の実施の形態である半導体
装置の製造工程中（キャップ用の絶縁膜の堆積工程後）
の要部拡大断面図である。

【図３３】図３２の要部拡大断面図である。

【図３４】（ａ）は、半導体装置の製造工程中（キャッ
プ用の絶縁膜の堆積工程後）の要部断面図、（ｂ）は
（ａ）の要部拡大断面図である。

【図３５】（ａ）は、本発明の他の実施の形態である半
導体装置の製造工程中（キャップ用の絶縁膜を堆積工程
後）の要部断面図、（ｂ）は（ａ）の要部拡大断面図で
ある。

【図３６】（ａ）は、本発明の他の実施の形態である半
導体装置の製造工程中（キャップ用の絶縁膜を堆積工程
後）の要部断面図、（ｂ）は（ａ）の要部拡大断面図で
ある。

【図３７】（ａ）は、本発明のさらに他の実施の形態で
ある半導体装置の製造工程中（キャップ用の絶縁膜を堆
積工程後）の要部断面図、（ｂ）は（ａ）の要部拡大断
面図である。

【符号の説明】

１基板２分離部３ゲート絶縁膜４ゲート電極５サイドウォール６，７半導体領域８ａ〜８ｍ、８ｐ〜８ｒ絶縁膜９コンタクトホール１０プラグ１２スルーホール１３プラグ１４配線溝（配線開口部）１５導電性バリア膜（第１の導体膜）１６主導体膜（第２の導体膜）１７スルーホール（配線開口部）１８配線溝（配線開口部）５０〜５４絶縁膜５５配線溝５６埋込み配線Ｌ櫛形配線Ｍ２第２層配線Ｐ１，Ｐ２パッドＳ測定ステージＨヒータＱp ｐチャネル型のＭＩＳ・ＦＥＴＱn ｎチャネル型のＭＩＳ・ＦＥＴＰＷＬｐ型ウエルＮＷＬｎ型ウエルＬ１第１層配線Ｌ２埋込み第２層配線（配線）Ｌ３埋込み第３層配線（配線）

───────────────────────────────────────────────────── フロントページの続き (72)発明者大橋直史東京都青梅市新町六丁目16番地の３株式会社日立製作所デバイス開発センタ内Ｆターム(参考） 5F033 GG03 GG04 HH04 HH11 HH18 HH19 HH21 HH23 HH27 HH32 HH33 HH34 JJ19 JJ33 KK03 KK19 KK25 KK27 MM01 MM02 MM07 MM12 MM13 MM17 NN06 NN07 PP06 PP15 PP21 PP22 PP27 PP28 QQ08 QQ09 QQ10 QQ11 QQ21 QQ25 QQ35 QQ37 QQ48 QQ73 QQ75 QQ78 QQ91 QQ93 QQ98 RR01 RR04 RR06 RR09 RR11 RR15 RR21 SS03 SS04 SS11 SS15 SS21 VV15 VV16 XX00 XX31 5F048 AA07 AB01 AC03 BA01 BB05 BB08 BB09 BB11 BB12 BC06 BE03 BF01 BF06 BF07 BF16 BG14 DA25

Claims

【特許請求の範囲】

【請求項１】以下の工程を有することを特徴とする半
導体装置の製造方法；（ａ）半導体基板の主面上に第１の絶縁膜を堆積する工
程、（ｂ）前記第１の絶縁膜に配線開口部を形成する工
程、（ｃ）前記配線開口部に、前記第１の絶縁膜の上面
に対して段差が生じるような上面の高さを持ち、銅を主
成分として含む配線を形成する工程、（ｄ）前記第１の
絶縁膜および前記配線上に第２の絶縁膜を堆積する工
程。
【請求項２】請求項１記載の半導体装置の製造方法に
おいて、前記（ｃ）工程は、前記配線開口部内を含む前記第１の絶縁膜上に、配線形
成用の第１の導体膜および銅を主成分とする配線形成用
の第２の導体膜を順に堆積する工程、前記配線形成用の第１，第２の導体膜を研磨することに
より、前記配線開口部内に配線を形成する工程、前記配線の上面が、前記第１の絶縁膜の上面よりも低く
なるように、前記配線の上部を選択的にエッチング除去
する工程を有することを特徴とする半導体装置の製造方
法。
【請求項３】請求項１記載の半導体装置の製造方法に
おいて、前記（ｃ）工程は、前記配線開口部内を含む前記第１の絶縁膜上に、配線形
成用の第１の導体膜および銅を主成分とする配線形成用
の第２の導体膜を順に堆積する工程、前記配線形成用の第１，第２の導体膜を研磨することに
より、前記配線開口部内に配線を形成する工程、前記配線の上面が、前記第１の絶縁膜の上面よりも高く
なるように、前記第１の絶縁膜の上部を選択的にエッチ
ング除去する工程を有することを特徴とする半導体装置
の製造方法。
【請求項４】請求項１記載の半導体装置の製造方法に
おいて、前記（ｃ）工程は、前記配線開口部内を含む前記第１の絶縁膜上に、銅を主
成分とする配線形成用の導体膜を堆積する工程、前記銅を主成分とする配線形成用の導体膜を研磨するこ
とにより、前記配線開口部内に配線を形成する工程、前記配線の上面が、前記第１の絶縁膜の上面よりも低く
なるように、前記配線の上部を選択的にエッチング除去
する工程を有することを特徴とする半導体装置の製造方
法。
【請求項５】請求項１記載の半導体装置の製造方法に
おいて、前記（ｃ）工程は、前記配線開口部内を含む前記第１の絶縁膜上に、銅を主
成分とする配線形成用の導体膜を堆積する工程、前記銅を主成分とする配線形成用の導体膜を研磨するこ
とにより、前記配線開口部内に配線を形成する工程、前記配線の上面が、前記第１の絶縁膜の上面よりも高く
なるように、前記第１の絶縁膜の上部を選択的にエッチ
ング除去する工程を有することを特徴とする半導体装置
の製造方法。
【請求項６】請求項１記載の半導体装置の製造方法に
おいて、前記（ｃ）工程後、前記（ｄ）工程の前に、前記半導体基板に対してアンモニアガス雰囲気中におい
てプラズマ処理を施す工程を有することを特徴とする半
導体装置の製造方法。
【請求項７】請求項１記載の半導体装置の製造方法に
おいて、前記（ｃ）工程後、前記（ｄ）工程の前に、前記半導体基板に対して水素ガス雰囲気中においてプラ
ズマ処理を施す工程を有することを特徴とする半導体装
置の製造方法。
【請求項８】請求項１記載の半導体装置の製造方法に
おいて、前記（ｃ）工程後、前記（ｄ）工程の前に、前記半導体基板に対して水素ガス雰囲気中においてプラ
ズマ処理を施す工程、前記半導体基板に対してアンモニアガス雰囲気中におい
てプラズマ処理を施す工程を有することを特徴とする半
導体装置の製造方法。
【請求項９】請求項８記載の半導体集積回路装置の製
造方法において、前記水素ガスプラズマおよびアンモニ
アガスプラズマ処理の後、大気開放せずに連続して、前
記第１の絶縁膜および前記配線上に、前記第２の絶縁膜
を堆積することを特徴とする半導体集積回路装置の製造
方法。
【請求項１０】請求項１記載の半導体装置の製造方法
において、前記第１の絶縁膜は、低誘電率な絶縁膜から
なることを特徴とする半導体装置の製造方法。
【請求項１１】請求項１記載の半導体装置の製造方法
において、前記第１の絶縁膜は、低誘電率材料からなる
絶縁膜上にキャップ用の絶縁膜を積み重ねてなることを
特徴とする半導体装置の製造方法。
【請求項１２】請求項１１記載の半導体装置の製造方
法において、前記キャップ用の絶縁膜は、銅の拡散を抑
制または防止する性質を有することを特徴とする半導体
装置の製造方法。
【請求項１３】請求項１２記載の半導体装置の製造方
法において、前記キャップ用の絶縁膜は、炭化シリコン
膜、炭窒化シリコン膜またはトリメトキシシランガスを
用いた酸化シリコン膜からなることを特徴とする半導体
装置の製造方法。
【請求項１４】請求項１記載の半導体装置の製造方法
において、前記第２の絶縁膜は、銅の拡散を抑制または
防止する性質を有することを特徴とする半導体装置の製
造方法。
【請求項１５】請求項１４記載の半導体装置の製造方
法において、前記第２の絶縁膜は、炭化シリコン膜、炭
窒化シリコン膜またはトリメトキシシランガスを用いた
酸化シリコン膜からなることを特徴とする半導体装置の
製造方法。
【請求項１６】以下の構成を有することを特徴とする
半導体装置；（ａ）第１の絶縁膜に形成された配線開口部、（ｂ）前
記配線開口部内に埋め込まれるように設けられ、前記第
１の絶縁膜の上面に対して段差が生じるような上面の高
さを持ち、銅を主成分として含む配線、（ｃ）前記第１
の絶縁膜および前記配線上に設けられた第２の絶縁膜。
【請求項１７】請求項１６記載の半導体装置におい
て、前記配線の上面高さが、前記第１の絶縁膜の上面高
さよりも低いことを特徴とする半導体装置。
【請求項１８】請求項１６記載の半導体装置におい
て、前記配線の上面高さが、前記第１の絶縁膜の上面高
さよりも高いことを特徴とする半導体装置。
【請求項１９】請求項１６記載の半導体装置におい
て、前記配線は、配線形成用の第１の導体膜と、これよ
りも相対的に厚く前記配線開口部内に埋め込まれた銅を
主成分とする配線形成用の第２の導体膜とを有すること
を特徴とする半導体装置。
【請求項２０】請求項１６記載の半導体装置におい
て、前記配線は、銅を主成分とする配線形成用の導体膜
からなることを特徴とする半導体装置。
【請求項２１】請求項１６記載の半導体装置におい
て、前記第１の絶縁膜は、低誘電率な絶縁膜からなるこ
とを特徴とする半導体装置。
【請求項２２】請求項１６記載の半導体装置におい
て、前記第１の絶縁膜は、低誘電率材料からなる絶縁膜
上にキャップ用の絶縁膜を積み重ねてなることを特徴と
する半導体装置。
【請求項２３】請求項２２記載の半導体装置におい
て、前記キャップ用の絶縁膜は、銅の拡散を抑制または
防止する性質を有することを特徴とする半導体装置。
【請求項２４】請求項２３記載の半導体装置におい
て、前記キャップ用の絶縁膜は、炭化シリコン膜、炭窒
化シリコン膜またはトリメトキシシランガスを用いた酸
化シリコン膜からなることを特徴とする半導体装置。
【請求項２５】請求項１６記載の半導体装置におい
て、前記第２の絶縁膜は、銅の拡散を抑制または防止す
る性質を有することを特徴とする半導体装置。
【請求項２６】請求項２５記載の半導体装置におい
て、前記第２の絶縁膜は、炭化シリコン膜、炭窒化シリ
コン膜またはトリメトキシシランガスを用いた酸化シリ
コン膜からなることを特徴とする半導体装置。
【請求項２７】第１の絶縁膜に形成された配線開口
部、前記配線開口部内に埋め込まれるように設けられた
銅を主成分として含む配線、前記第１の絶縁膜および前
記配線上に設けられた第２の絶縁膜を有し、前記配線に
おいて電界が集中する角部を、その周囲の前記第１の絶
縁膜の上面から離間させたことを特徴とする半導体装
置。
【請求項２８】第１の絶縁膜に形成された配線開口
部、前記配線開口部内に埋め込まれるように設けられた
銅を主成分として含む配線、前記第１の絶縁膜および前
記配線上に設けられた第２の絶縁膜を有し、前記配線の
上面の高さ位置を、前記第１、第２の絶縁膜の界面の高
さ位置からずらしたことを特徴とする半導体装置。
【請求項２９】第１の絶縁膜に形成された配線開口
部、前記配線開口部内に埋め込まれるように設けられた
銅を主成分として含む配線、前記第１の絶縁膜および前
記配線上に設けられた第２の絶縁膜を有し、前記第１の
絶縁膜は、低誘電率材料からなる絶縁膜上に、銅の拡散
を抑制または防止する性質を有するキャップ用の絶縁膜
を積み重ねてなることを特徴とする半導体装置。
【請求項３０】請求項２９記載の半導体装置におい
て、前記キャップ用の絶縁膜は、炭化シリコン膜、炭窒
化シリコン膜またはトリメトキシシランガスを用いた酸
化シリコン膜からなることを特徴とする半導体装置。
【請求項３１】請求項２９記載の半導体装置におい
て、前記第２の絶縁膜は、銅の拡散を抑制または防止す
る性質を有することを特徴とする半導体装置。
【請求項３２】請求項３１記載の半導体装置におい
て、前記第２の絶縁膜は、炭化シリコン膜、炭窒化シリ
コン膜またはトリメトキシシランガスを用いた酸化シリ
コン膜からなることを特徴とする半導体装置。
【請求項３３】第１の絶縁膜に形成された配線開口
部、前記配線開口部内に埋め込まれるように設けられた
銅を主成分として含む配線、前記第１の絶縁膜および前
記配線上に設けられた第２の絶縁膜を有し、前記第１の
絶縁膜を、銅の拡散を抑制または防止する性質を有する
絶縁材料で構成したことを特徴とする半導体装置。
【請求項３４】請求項３３記載の半導体装置におい
て、前記第１の絶縁膜は、炭化シリコン膜、炭窒化シリ
コン膜またはトリメトキシシランガスを用いた酸化シリ
コン膜からなることを特徴とする半導体装置。