KR100900225B1 - 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법 - Google Patents
다마신 공정을 이용한 반도체 소자의 구리배선 형성방법 Download PDFInfo
- Publication number
- KR100900225B1 KR100900225B1 KR1020060106908A KR20060106908A KR100900225B1 KR 100900225 B1 KR100900225 B1 KR 100900225B1 KR 1020060106908 A KR1020060106908 A KR 1020060106908A KR 20060106908 A KR20060106908 A KR 20060106908A KR 100900225 B1 KR100900225 B1 KR 100900225B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- semiconductor device
- diffusion barrier
- film
- damascene process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 239000010949 copper Substances 0.000 title claims abstract description 62
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000005498 polishing Methods 0.000 claims abstract description 52
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 239000002002 slurry Substances 0.000 claims abstract description 18
- 230000005684 electric field Effects 0.000 claims abstract description 16
- 239000002245 particle Substances 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910002804 graphite Inorganic materials 0.000 claims description 6
- 239000010439 graphite Substances 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000003575 carbonaceous material Substances 0.000 claims description 5
- 239000010970 precious metal Substances 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910021607 Silver chloride Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- HKZLPVFGJNLROG-UHFFFAOYSA-M silver monochloride Chemical compound [Cl-].[Ag+] HKZLPVFGJNLROG-UHFFFAOYSA-M 0.000 claims description 3
- MIDXCONKKJTLDX-UHFFFAOYSA-N 3,5-dimethylcyclopentane-1,2-dione Chemical class CC1CC(C)C(=O)C1=O MIDXCONKKJTLDX-UHFFFAOYSA-N 0.000 claims description 2
- 229910000510 noble metal Inorganic materials 0.000 claims 1
- 238000007517 polishing process Methods 0.000 description 10
- 239000008151 electrolyte solution Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000006056 electrooxidation reaction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000003929 acidic solution Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000003637 basic solution Substances 0.000 description 2
- -1 graphite plate Chemical compound 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 150000003839 salts Chemical class 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- ZOMNIUBKTOKEHS-UHFFFAOYSA-L dimercury dichloride Chemical class Cl[Hg][Hg]Cl ZOMNIUBKTOKEHS-UHFFFAOYSA-L 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
- H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법은 반도체기판 상에 홀을 구비한 층간절연막을 형성하는 단계와, 상기 홀 표면 및 층간절연막 상에 확산방지막을 증착하는 단계와, 상기 홀을 매립하도록 확산방지막 상에 구리막을 증착하는 단계 및 상기 구리막 및 확산방지막을 화학적기계연마하는 단계를 포함하며, 상기 구리막 및 확산방지막을 화학적기계연마하는 단계는, 연마제가 고정된 연마패드를 이용하고, 연마입자가 없는 슬러리를 공급하면서 전기장을 인가해서 전기 화학적기계연마가 이루어지도록 하는 것을 특징으로 한다.
Description
도 1a 및 도 1d는 본 발명의 실시예에 따른 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법을 설명하기 위한 공정별 단면도.
도 2는 본 발명의 실시예에 따른 다마신 공정을 이용한 반도체 소자의 구리배선을 형성하기 위한 장치를 도시한 단면도.
도 3은 본 발명의 실시예에 따른 다마신 공정을 이용한 반도체 소자의 구리배선을 형성방법에 의한 구리 산화반응의 전위를 도시한 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체기판 102 : 층간절연막
104 : 확산방지막 106 : 구리막
108 : 홀 210 : 전해질
212 : 전기장인가장치 214 : 연마패드
본 발명은 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법에 관한 것으로, 보다 자세하게는, 저압 화학적기계연마(Chemical Mechamical Polishing)시 연마속도의 저하로 인해 웨이퍼내의 연마 불균일도가 증가하는 것을 방지하기 위한 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법에 관한 것이다.
구리는 통상의 식각 공정으로 식각하기가 어렵기 때문에 일반적으로 다마신(Damascene)공정을 이용해 구리 재질의 배선을 형성하게 된다.
다마신 공정을 이용해 구리 배선을 형성하는 방법을 간단히 설명하면, 웨이퍼 상에 층간 절연막을 형성하고, 상기 층간절연막을 패터닝해서 구리 배선 형성용 트렌치 또는 홀을 형성한다. 상기 층간절연막 상에 구리의 확산 방지를 위해 베리어(Barrier) 금속을 형성한 후 상기 트렌치 또는 홀을 매립하는 구리막을 형성한다. 이어서, 상기 구리막 및 베리어금속층을 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정을 수행하여 배선 구조를 형성한다.
상기에서 CMP 공정은 슬러리(slurry)에 의한 화학 반응과 연마패드(polishing pad)에 의한 기계적 가공이 동시에 이루어지는 평탄화 공정이다.
이러한 CMP 공정은 표면 평탄화를 위해 기존에 이용되어져 왔던 리플로우(reflow) 또는 에치-백(etch-back) 공정 등과 비교해서 글로벌 평탄화를 얻을 수 있고, 또한, 저온에서 수행될 수 있다는 이점이 있다.
특히, 상기 CMP 방법은 평탄화 공정으로 제안된 것이지만, 최근에 들어서는 자기정렬콘택(self aligned contact) 공정에서의 소자분리막(Isolation) 형성을 위한 절연막의 식각 공정과, 비트라인 콘택 플러그 및 스토리지 노드 콘택 플러그 형성을 위한 폴리실리콘막의 식각 공정에도 이용되는 바, 그 적용 분야가 점차 확대 되고 있는 추세이다.
한편, CMP 방법에서 이용되는 장치(이하, CMP 장치)를 살펴보면, 크게, 표면에 연마패드를 구비한 플래튼(platen)과, 웨이퍼 연마가 이루어질 때 연마패드에 슬러리를 공급하는 슬러리 공급 장치와, 연마패드를 포함한 플래튼 상에 웨이퍼를 눌러 지지하는 연마헤드, 및 연마패드 면을 재생하기 위한 연마패드 컨디셔너로 구성된다.
그러나, 종래의 다마신 공정을 이용한 구리배선의 형성시 수행되는 CMP 공정은 저유전상수 물질의 기계적 파손을 방지하기 위하여 초저압 공정으로 진행하게 되는데, 이 경우에 연마속도의 저하로 인해 웨이퍼내의 연마 불균일도가 증가한다.
또한, 구리 연마 및 베리어 금속막 연마를 위해 각각의 CMP에 따른 2회의 연마 공정을 수행함에 따라서 공정비용이 증가되며, 연마 후 구리 잔류물의 제거를 위한 과도한 폴리싱의 결과로 구리 배선의 디싱(dishing)이 발생한다.
따라서, 본 발명은 웨이퍼내의 연마 불균일도를 감소시킬 수 있는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법을 제공한다.
또한, 본 발명은 공정비용을 감소시키고 구리 배선의 디싱을 방지할 수 있는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법을 제공한다.
일 실시예에 있어서, 본 발명에 따른 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법은, 반도체기판 상에 홀을 구비한 층간절연막을 형성하는 단계; 상기 홀 표면 및 층간절연막 상에 확산방지막을 증착하는 단계; 상기 홀을 매립하도록 확산방지막 상에 구리막을 증착하는 단계; 및 상기 구리막 및 확산방지막을 화학적기계연마하는 단계;를 포함하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법에 있어서, 상기 구리막 및 확산방지막을 화학적기계연마하는 단계는, 연마제가 고정된 연마패드를 이용하고, 연마입자가 없는 슬러리를 공급하면서 전기장을 인가해서 전기 화학적기계연마가 이루어지도록 하는 것을 특징으로 한다.
삭제
상기 연마입자가 없는 슬러리는 10∼200ml/min으로 공급한다.
삭제
상기 전기장은, 상기 구리막 또는 확산방지막에 작업전극을 연결하고, 상기 공급된 연마입자가 없는 슬러리에 기준전극 및 상대전극을 연결해서 인가한다.
상기 전기장은 전위차를 -2∼+4V의 범위로 유지하고, 전위를 정전위 또는 1∼1000mV/sec로 조절하여 수행한다.
상기 전기장은 전위차를 -2∼+4V의 범위로 유지하고, 전류밀도를 1∼1000mA/㎠로 조절하여 수행한다.
상기 기준전극은 은/염화은 또는 포화칼로멜 재질로 형성하고, 상기 상대전극은 귀금속 또는 탄소재료로 형성한다.
상기 귀금속으로는 백금, 루테늄 및 이리듐 중의 어느 하나를 이용하고, 상 기 탄소재료로는 그라파이트 플레이트, 그라파이트 펠트 및 카본 펠트 중의 어느 하나를 이용한다.
상기 화학적기계연마하는 단계는 0.1∼10psi의 압력과, 10∼100rpm으로 수행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다.
본 발명은 구리막에 대한 CMP 공정을 수행함에 있어서, 연마제가 고정된 연마패드 상에 웨이퍼를 배치시키고 연마입자가 없는 슬러리를 공급하면서 전기장을 인가하여 전기 화학적기계연마 공정이 이루어지도록 한다.
이 경우, 전기장을 인가함과 동시에 CMP 공정을 수행함으로써, 구리의 전기화학적 산화를 촉진하여 연마속도의 저하를 방지할 수 있다.
또한, 본 발명은 연마제가 고정된 연마패드 및 연마입자가 없는 슬러리를 사용함으로써, 연마 후 슬러리 잔류물의 제거에 필요한 과도한 폴리싱으로 인해 구리 배선의 디싱이 발생되는 것을 방지할 수 있다.
이하에서는 도 1a 및 도 1d를 참조하여 본 발명의 실시예에 따른 반도체 소자의 콘택플러그 형성방법을 상세하게 설명하도록 한다.
도 1a를 참조하면, 하부구조물을 구비한 반도체기판(100) 상에 층간절연막(102)을 형성하고, 상기 층간절연막(102)을 식각하여 홀(108)을 형성한다.
도 1b를 참조하면, 상기 홀(108) 표면 및 층간절연막(102) 상에 CVD(Chemical Vapor Deposition) 또는 PVD(Physical Vapor Deposition)의 방법으로 확산방지막(104)을 증착하고 상기 확산방지막(104) 상에 CVD 또는 PVD의 방법으로 구리막(106)을 상기 홀(108)에 매립하도록 증착한다.
도 1c를 참조하면, 상기 확산방지막(104)이 노출되도록 상기 구리막(106)을 전기 화학적기계연마 공정으로 제거한다.
도 1d를 참조하면, 상기 노출된 확산방지막(104) 부분을 전기 화학적기계연마 공정으로 제거한다.
여기서, 상기 구리막 및 확산방지막을 제거하는 전기 화학적기계연마 공정은 연마제가 고정된 연마패드 상에 전해질 용액을 공급하면서 전기장을 인가하여 수행한다. 이 때, 상기 전해질 용액으로서는 연마입자가 없는 슬러리를 이용함이 바람직하며, 상기 연마입자가 없는 슬러리 이외에 산성 용액, 염기성 용액 및 염의 수용액 중 어느 하나를 이용하는 것도 가능하다. 이러한 연마입자가 없는 슬러리와 같은 전해질 용액은 10∼200ml/min으로 공급한다.
또한, 상기 전기 화학적기계연마 공정은 0.1∼10psi의 압력과 10∼100rpm의 조건으로 수행한다.
도 2는 본 발명의 실시예에 따른 다마신 공정을 이용한 반도체 소자의 구리배선을 형성하기 위한 장치를 도시한 단면도로서, 이를 설명하면 다음과 같다.
연마제가 고정된 연마패드(214) 상에 확산방지막(104) 및 구리막(106)이 형성된 반도체 기판(102)이 배치되고, 상기 구리막(106)에 연결된 작업전극, 연마입자가 없는 슬러리와 같은 전해질 용액(210)에 연결된 기준전극 및 상대전극의 삼전극의 시스템으로 이루어진 정전류 또는 정전위의 분위기를 유지하기 위한 전기장 인가 장치가 마련되어, 전기 화학적기계연마 공정이 수행된다.
여기서, 상기 인가되는 전기장은 전위차를 -2∼+4V의 범위로 유지하고, 전위를 정전위 또는 1∼1000mV/sec로 조절하며, 전류밀도는 1∼1000mA/㎠로 조절한다.
상기 기준전극은 은/염화은 또는 포화칼로멜 재질로 형성하며, 또한, 상대전극은 백금, 루테늄 및 이리듐과 같은 귀금속이나, 또는, 그라파이트 플레이트, 그라파이트 펠트 및 카본 펠트와 같은 탄소재료로 형성한다.
도 3은 본 발명의 실시예에 따른 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법에 의한 구리의 산화반응을 도시한 구리 전위그래프로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, pH 7∼12 사이의 표준 수소전극 대비 전위 +0.2V에서 Cu는 CuO의 안정한 산화물 상태로 존재하게 되어 Cu의 연마 제거에 연마 속도를 저하시키며, pH 4 이하에서는 Cu가 Cu2+로 존재하여 연마속도를 상승시킬 수 있다.
따라서, 전기 화학적기계연마 공정으로 구리막을 제거시 본 발명의 실시예에서와 같이, 산성 용액을 사용한 pH 4 이하의 조건에서는 구리의 이온화로 인한 연마속도를 상승시킬 수 있으며, 염기성 용액 및 염의 수용액을 사용한 pH 7 이상에서는 연마속도를 낮은 상태로 유지하여 과도한 연마에 의한 디싱을 방지할 수 있다.
결국, 본 발명은 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법에 있어서, 연마입자가 없는 슬러리, 산성 용액, 염기성 용액 및 염의 수용액의 전해질 용액을 공급함과 동시에 전기장을 인가하여 연마제가 고정된 연마패드 상에서 전기 화학적기계연마공정을 수행함으로써, 구리의 전기화학적 산화를 촉진하여 연마속도의 저하를 방지할 수 있다.
또한, 연마속도의 저하를 방지하여 연마불균일도를 감소시킴으로써, 그에 따른 공정비용을 감소시킬 수 있다.
한편, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, 다마신 공정을 이용한 구리배선을 형성함에 있어서 연마입자가 없는 슬러리를 연마제가 고정된 연마패드 상에 공급하면서 전기장을 인가하여 전기 화학적기계연마 공정을 수행함으로써, 구리의 전기화학적 산화를 촉진하여 연마속도의 저하를 방지할 수 있다.
또한, 본 발명은 연마속도의 저하를 방지함으로써, 그에 따른 연마불균일도를 개선할 수 있어, 그에 따른 공정비용을 감소시킬 수 있다.
Claims (10)
- 반도체기판 상에 홀을 구비한 층간절연막을 형성하는 단계; 상기 홀 표면 및 층간절연막 상에 확산방지막을 증착하는 단계; 상기 홀을 매립하도록 확산방지막 상에 구리막을 증착하는 단계; 및 상기 구리막 및 확산방지막을 화학적기계연마하는 단계;를 포함하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법에 있어서,상기 구리막 및 확산방지막을 화학적기계연마하는 단계는, 연마제가 고정된 연마패드를 이용하고, 연마입자가 없는 슬러리를 공급하면서 전기장을 인가해서 전기 화학적기계연마가 이루어지도록 하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법.
- 삭제
- 제 1 항에 있어서,상기 연마입자가 없는 슬러리는 10∼200ml/min으로 공급하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법.
- 삭제
- 제 1 항에 있어서,상기 전기장은, 상기 구리막 또는 확산방지막에 작업전극을 연결하고, 상기 공급된 연마입자가 없는 슬러리에 기준전극 및 상대전극을 연결해서 인가하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법.
- 제 5 항에 있어서,상기 전기장은 전위차를 -2∼+4V의 범위로 유지하고, 전위를 정전위 또는 1∼1000mV/sec로 조절하여 수행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법.
- 제 5 항에 있어서,상기 전기장은 전위차를 -2∼+4V의 범위로 유지하고, 전류밀도를 1∼1000mA/㎠로 조절하여 수행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법.
- 제 5 항에 있어서,상기 기준전극은 은/염화은 또는 포화칼로멜 재질로 형성하고, 상기 상대전극은 귀금속 또는 탄소재료로 형성하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법.
- 제 8 항에 있어서,상기 귀금속으로는 백금, 루테늄 및 이리듐 중의 어느 하나를 이용하고, 상기 탄소재료로는 그라파이트 플레이트, 그라파이트 펠트 및 카본 펠트 중의 어느 하나를 이용하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법.
- 제 1 항에 있어서,상기 화학적기계연마하는 단계는 0.1∼10psi의 압력과, 10∼100rpm으로 수행하는 것을 특징으로 하는 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060106908A KR100900225B1 (ko) | 2006-10-31 | 2006-10-31 | 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법 |
| US11/776,066 US20080102626A1 (en) | 2006-10-31 | 2007-07-11 | Method of forming copper wiring in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060106908A KR100900225B1 (ko) | 2006-10-31 | 2006-10-31 | 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080039131A KR20080039131A (ko) | 2008-05-07 |
| KR100900225B1 true KR100900225B1 (ko) | 2009-06-02 |
Family
ID=39330758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060106908A KR100900225B1 (ko) | 2006-10-31 | 2006-10-31 | 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080102626A1 (ko) |
| KR (1) | KR100900225B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10084197B2 (en) * | 2013-01-11 | 2018-09-25 | The General Hospital Corporation | System and method of generating electricity from the salinization of freshwater |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998022976A1 (fr) | 1996-11-18 | 1998-05-28 | Hitachi, Ltd. | Procede d'abrasion convenant aux semi-conducteurs |
| US20020081945A1 (en) | 2000-12-21 | 2002-06-27 | Rod Kistler | Piezoelectric platen design for improving performance in CMP applications |
| JP2003124311A (ja) | 2001-10-15 | 2003-04-25 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| KR20040048234A (ko) * | 2002-12-02 | 2004-06-07 | 학교법인고려중앙학원 | 반도체 집적회로 제조 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU1468199A (en) * | 1997-11-25 | 1999-06-15 | Johns Hopkins University, The | Electrochemical-control of abrasive polishing and machining rates |
| CA2312140A1 (en) * | 1999-06-25 | 2000-12-25 | Matthias Ramm | Charge separation type heterojunction structure and manufacturing method therefor |
| US6297159B1 (en) * | 1999-07-07 | 2001-10-02 | Advanced Micro Devices, Inc. | Method and apparatus for chemical polishing using field responsive materials |
| US6848970B2 (en) * | 2002-09-16 | 2005-02-01 | Applied Materials, Inc. | Process control in electrochemically assisted planarization |
| JP2002093761A (ja) * | 2000-09-19 | 2002-03-29 | Sony Corp | 研磨方法、研磨装置、メッキ方法およびメッキ装置 |
| JP2004327561A (ja) * | 2003-04-22 | 2004-11-18 | Ebara Corp | 基板処理方法及び基板処理装置 |
| US7250104B2 (en) * | 2003-08-08 | 2007-07-31 | Novellus Systems, Inc. | Method and system for optically enhanced metal planarization |
| CN1954412A (zh) * | 2004-06-04 | 2007-04-25 | 国际商业机器公司 | 互连结构的制造 |
| KR100791078B1 (ko) * | 2006-09-25 | 2008-01-02 | 삼성전자주식회사 | 전기 도금법을 사용하여 리세스된 영역을 채우는 금속배선을 형성하는 방법 |
-
2006
- 2006-10-31 KR KR1020060106908A patent/KR100900225B1/ko not_active IP Right Cessation
-
2007
- 2007-07-11 US US11/776,066 patent/US20080102626A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998022976A1 (fr) | 1996-11-18 | 1998-05-28 | Hitachi, Ltd. | Procede d'abrasion convenant aux semi-conducteurs |
| US20020081945A1 (en) | 2000-12-21 | 2002-06-27 | Rod Kistler | Piezoelectric platen design for improving performance in CMP applications |
| JP2003124311A (ja) | 2001-10-15 | 2003-04-25 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| KR20040048234A (ko) * | 2002-12-02 | 2004-06-07 | 학교법인고려중앙학원 | 반도체 집적회로 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080102626A1 (en) | 2008-05-01 |
| KR20080039131A (ko) | 2008-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7077725B2 (en) | Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus | |
| TWI339422B (en) | Selective capping of copper wiring | |
| US7998335B2 (en) | Controlled electrochemical polishing method | |
| US7323416B2 (en) | Method and composition for polishing a substrate | |
| US6511912B1 (en) | Method of forming a non-conformal layer over and exposing a trench | |
| JP2005335062A (ja) | エレクトロケミカルメカニカルポリッシング用の研磨パッド | |
| JP2010503216A (ja) | 選択的に物質を堆積するために被加工物を表面改質する方法及び装置 | |
| US20020115283A1 (en) | Planarization by selective electro-dissolution | |
| KR100687129B1 (ko) | 일체화된 도금과 평탄화 공정 및 이를 위한 장치 | |
| CN100419963C (zh) | 使用平面化方法和电解抛光相结合的方法形成半导体结构 | |
| KR20070104479A (ko) | 전도성 물질을 폴리싱하기 위한 폴리싱 조성물 및 방법 | |
| KR100900225B1 (ko) | 다마신 공정을 이용한 반도체 소자의 구리배선 형성방법 | |
| US20160336269A1 (en) | Semiconductor structure and process thereof | |
| US7172963B2 (en) | Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties | |
| KR20000017425A (ko) | 매립 금속배선의 형성방법 | |
| US20070151866A1 (en) | Substrate polishing with surface pretreatment | |
| JP2004141990A (ja) | 電解研磨組成物 | |
| WO2003090965A1 (fr) | Procede de polissage, dispositif de polissage, et procede de fabrication d'equipement a semi-conducteurs | |
| KR100537207B1 (ko) | 불활성금속의 화학적 기계적 연마방법 | |
| KR100744601B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| US7576007B2 (en) | Method for electrochemically mechanically polishing a conductive material on a substrate | |
| KR20080062019A (ko) | 반도체 소자의 제조방법 | |
| US20050260855A1 (en) | Method and apparatus for planarizing a semiconductor wafer | |
| KR20050012651A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20050032435A (ko) | 반도체소자의 플러그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |