JP2010503216A - 選択的に物質を堆積するために被加工物を表面改質する方法及び装置 - Google Patents

選択的に物質を堆積するために被加工物を表面改質する方法及び装置 Download PDF

Info

Publication number
JP2010503216A
JP2010503216A JP2009526813A JP2009526813A JP2010503216A JP 2010503216 A JP2010503216 A JP 2010503216A JP 2009526813 A JP2009526813 A JP 2009526813A JP 2009526813 A JP2009526813 A JP 2009526813A JP 2010503216 A JP2010503216 A JP 2010503216A
Authority
JP
Japan
Prior art keywords
workpiece
deposition
selective
cavity
surface modifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009526813A
Other languages
English (en)
Inventor
ヴラディスラフ・ヴァシレフ
Original Assignee
アイピーグリップ・エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイピーグリップ・エルエルシー filed Critical アイピーグリップ・エルエルシー
Publication of JP2010503216A publication Critical patent/JP2010503216A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C25D7/126—Semiconductors first coated with a seed layer or a conductive layer for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coating Apparatus (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

被加工物１００の表面を選択的に改質するために提供された方法及び装置である。被加工物１００の上部表面１３０と優先的に接触する被加工物表面作用装置１２０を用いる実施形態では、上部表面１３０の化学的改質は、フィールド領域１３０のキャビティ又はリセス１３２の表面に影響することなく、被加工物１００の所望のフィールド領域１３０上で実行される。被加工物表面作用装置は被加工物１００の表面１３０を形成する物質と化学的に反応性である化学活性物質１４０を含む。化学的活性物質１４０は被加工物１００の表面１３０と接触して表面を化学的に改質する薄膜又はコーティングの形態であってよい。ある実施形態では被加工物表面作用装置はローラ又は半透過性膜等の固相アプリケータの形態であってよい。被加工物表面を改質した後、被改質表面に物質が選択的に堆積されてよい。

Description

本出願は、発明の名称が「ＷＯＲＫＰＩＥＣＥ ＳＵＲＦＡＣＥ ＭＯＤＩＦＩＣＡＴＩＯＮ ＦＯＲ ＳＥＬＥＣＴＩＶＥ ＭＡＴＥＲＩＡＬ ＤＥＰＯＳＩＴＩＯＮ」であり、２００６年８月３０日に登録された、仮出願６０／８２４，０３８号の３５ Ｕ．Ｓ．Ｃ．§１１９（ｅ）の下での優先権の利益を主張し、その全ての開示は参照としてここに組み込まれる。
本発明は、概して被加工物表面の選択的改質に関する。より詳細には、本発明は、例えば集積回路作製中の半導体基板上の選択的堆積等、被加工物表面を選択的に改質して被加工物上に選択的堆積を可能にすることに関する。
集積回路（ＩＣ）において多階層の相互接続を製造するために、典型的には多くの段階が実行される。そのような段階には、例えば半導体基板又はウェハ等の被加工物上に導電物質及び絶縁物質を堆積し、その後フォトリソグラフィーを用いて、例えばダマシン工程の間等、エッチング液に選択的に露出することにより選択的に物質を除去するフォトレジストをパターン形成して、ビア、コンタクトホール、配線、トレンチ、及びチャンネル等凹状のフィーチャの所望のパターンを形成し、これらの物質を全体的に又は部分的に除去する段階が含まれる。これらのフィーチャは一般的にリセス又はキャビティと呼ばれる場合があり、フィーチャが形成される上部表面は、フィールド領域又は被加工物の上部表面と呼ばれる場合がある。典型的には、フィールド領域は平坦である。リセスは典型的には様々な寸法及び形状であり、電気めっき又は無電解めっき又は他の物質堆積方法を用いて導電性が高い物質で充填される。通常の充填技術はリセス内及びフィールド領域上の双方に物質を堆積する。結果的に、エッチング及び／又は化学的機械的研磨（ＣＭＰ）等のさらなる処理段階が典型的には実行されて、フィールド領域に堆積した過剰な物質を除去する。これらの堆積及び除去段階が複数回完了された後、低抵抗相互接続構造がＩＣの様々な領域の間に形成される。
電気抵抗が低くエレクトロマイグレーションに対する抵抗が高いため、銅（Ｃｕ）及び銅合金がＩＣの相互接続に典型的に使用される。電着は被加工物表面のリセス内部に銅を堆積する通常の方法である。
従来の電着法及び装置が図１Ａ及び１Ｂに記載される。図１Ａは、その上部に形成された絶縁体を有する被加工物１０の断面図である。従来の堆積及びエッチング技術を用いて、例えば小さなビア１８ａ又はトレンチ１８ｂの高密度の配列等、フィーチャ１８ａ、１８ｂが被加工物に形成される。典型的には、ビア１８ａの幅はサブミクロンであってよい。ビア１８ａは狭くて深いものであってよい。言い換えれば、それらは高いアスペクト比を有してよい（すなわち、幅に対する深さの比が大きい）。他方でデュアルダマシン構造（図示されていない）は幅広いトレンチ及び底部の小さなビアを有する。幅広いトレンチはアスペクト比が小さい。
図１Ｂは図１Ａのリセスを銅で充填するための従来法を説明する。被加工物１０及び絶縁体はその上にバリア層又は接着層が堆積され、シード層はバリア層又は接着層を覆う。説明を容易にするために、バリア層及びシード層は共に参照番号１２で示される。
図１Ｂを参照すると、シード層１２を堆積した後、導電物質１４、例えば銅、はめっき槽からシード層６上に電着される。この段階の間、電気的接触がシード層及び／又はバリア層１２に形成され、カソード（負）電圧がアノード（図示されていない）に関してそこに印加されることができるようにする。その後、導電物質１４はめっき溶液を用いて被加工物表面を覆って電着される。図１Ｂにおいてシード層１２は導電物質１４が堆積された層と一体化した部分として示される。塩素イオン、抑制剤／阻害剤、促進剤等の添加剤を使用することによって、リセス内において（銅等の）導電物質を底部から成長させることが可能である。
図１Ｂに示されるように、堆積された銅１４はビア１８ａを完全に充填し、大きなトレンチ１８ｂ内においては一般的にコンフォーマルである。銅はトレンチ１８ｂを完全には充填しないが、これは添加剤が大きなフィーチャ内では適切な効果を示さないためである。例えば、抑制剤／阻害剤分子自身がフィーチャ開口部上部に付着しその周辺の物質の成長を抑制するために、アスペクト比が大きなビア及び他のフィーチャ内で観察されるボトムアップ堆積が起こると考えられている。これらの分子は、例えば図１のビア１８ａ等、高アスペクト比のフィーチャの底部表面へと、狭い開口部を通って有効に拡散することができない。さらに、ビア１８ａの底部表面上に促進剤が優先的に吸着することは、その領域における急速な成長をもたらし、ボトムアップ成長及び図１Ｂに示される銅堆積プロファイルが結果的に生じる。最終的に、図１Ｂに示されるように、相対的にアスペクト比が高いフィーチャ１８ａは過剰に充填され、一方で相対的にアスペクト比が高いフィーチャ１８ｂはよりコンフォーマルに充填される。適切な添加剤なしで、銅が同じ速度で垂直な壁の上並びに高アスペクト比のフィーチャの底部表面上で成長できること、それによって工業的によく知られるような継ぎ目及びボイド等の欠陥の原因となることは理解されるであろう。
内部接続形成の次の段階において、過剰に堆積された物質１４は被加工物１０のフィールド領域から除去され、被加工物のトレンチ、ビア及び他のリセス内に導電物質１４を残す。この段階は、相互接続間又は導電物質１４によって形成された他のフィーチャ間の電気的接続を排除する。従来技術で知られるように、被加工物の上部からの選択的な物質除去に関する一般的技術は化学的機械的研磨（ＣＭＰ）である。ＣＭＰ段階の後、図１Ｃに示されるように、物質１４はフィールド領域１４から完全に除去される。
ＣＭＰ技術は集積回路製造産業においてよく用いられ、製造工程の標準的な手順となっている。しかしながら、様々な問題により次世代の集積回路の作製におけるＣＭＰの使用が制限される場合がある。これらの問題には、例えばディッシング及びエロージョン（導電物質又は誘電物質の過剰な除去）、高処理コスト、欠陥、及び低誘電物質に関する限定された用途が含まれる。
ＣＭＰと関連する問題を低減又は排除するために、幾つかの方法が被加工物の凹状領域のみの選択的な物質堆積に関して開発されてきた。
ＥＣＭＤ（Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ）と呼ばれる、新しいめっき技術は、キャビティを有する被加工物上に物質を堆積するために開発された。発明の名称が「Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｄｅｐｏｓｉｔｉｏｎ」である、米国特許第６，１７６，９９２号明細書は、被加工物表面のキャビティ内部に導電物質を堆積させ、同時にフィールド領域上の堆積を最小にする技術を開示する。このＥＣＭＤ工程は平坦な物質堆積をもたらすが、研磨と物質堆積を同時に行なうことにより、重大な欠陥が形成されやすい。
米国特許第７，０５１，９３４号明細書、米国特許第６，９７４，７７５号明細書、米国特許第６，７８７，４６０号明細書、及び米国特許第６，４１０，４１８号明細書は選択的めっき又は堆積に関する様々な他の方法を記載する。これらの方法は、しかしながら、それらの実用的応用を制限する様々な問題に直面している。
米国特許第６，１７６，９９２号明細書 米国特許第７，０５１，９３４号明細書 米国特許第６，９７４，７７５号明細書 米国特許第６，７８７，４６０号明細書 米国特許第６，４１０，４１８号明細書
したがって、被加工物の所望の部分上部に堆積を制御するための方法及びシステムに関する必要性が存在する。
本発明の一つの局面によると、半導体を処理する方法が提供される。この方法は、上部表面を有し、上部表面にリセスのパターンを有する被加工物を提供する段階を含む。リセス表面と比較して、上部表面は、上部表面を化学的に改質する表面改質剤と選択的に接触される。その後、物質がリセス内部に選択的に堆積される。物質の堆積は、上部表面上で阻害される。
本発明の他の局面によれば、集積回路製造方法が提供される。この方法は、フィールド領域を有する基板とフィールド領域に開口するキャビティとを提供する段階を含む。フィールド領域及びキャビティ表面の一つは、他のフィールド表面及びキャビティ表面に対して、選択的に化学的に改質される。続いて、物質が他のフィールド表面及びキャビティ表面に選択的に堆積される。
本発明のさらに他の局面によれば、集積回路製造のためのシステムが提供される。このシステムは、基板表面を改質するための表面改質剤ソースを含む。固体の化学物質キャリアは基板表面に機械的に接触することによって表面改質剤を基板表面上部に塗布するように構成される。このシステムは、基板上部に物質を堆積する堆積装置も備える。
本発明は好ましい実施形態の詳細な説明及び添付される図面からよりよく理解されるであろうが、これは説明を意図しており本発明を制限するものではない。
図１Ａ−１Ｃは、従来技術による、ダマシン型の銅電気めっき及びＣＭＰ工程を実行するための一連の段階における、被加工物の概略的断面側図である。 図１Ａ−１Ｃは、従来技術による、ダマシン型の銅電気めっき及びＣＭＰ工程を実行するための一連の段階における、被加工物の概略的断面側図である。 図１Ａ−１Ｃは、従来技術による、ダマシン型の銅電気めっき及びＣＭＰ工程を実行するための一連の段階における、被加工物の概略的断面側図である。 図２Ａ−２Ｃは、本発明の実施形態による、バリア層及びシード層を備えるリセスのパターンを有する被加工物、及び被加工物の上部表面と接触する化学物質キャリアの概略的断面側図である。上部表面上のバリア／シード層は化学的に改質され、物質がリセス内部に選択的に堆積される。 図２Ａ−２Ｃは、本発明の実施形態による、バリア層及びシード層を備えるリセスのパターンを有する被加工物、及び被加工物の上部表面と接触する化学物質キャリアの概略的断面側図である。上部表面上のバリア／シード層は化学的に改質され、物質がリセス内部に選択的に堆積される。 図２Ａ−２Ｃは、本発明の実施形態による、バリア層及びシード層を備えるリセスのパターンを有する被加工物、及び被加工物の上部表面と接触する化学物質キャリアの概略的断面側図である。上部表面上のバリア／シード層は化学的に改質され、物質がリセス内部に選択的に堆積される。 図３Ａ−３Ｄは、様々な被加工物の概略的断面側図であり、本発明の実施形態による、さらなる処理段階の例を示す。 図３Ａ−３Ｄは、様々な被加工物の概略的断面側図であり、本発明の実施形態による、さらなる処理段階の例を示す。 図３Ａ−３Ｄは、様々な被加工物の概略的断面側図であり、本発明の実施形態による、さらなる処理段階の例を示す。 図３Ａ−３Ｄは、様々な被加工物の概略的断面側図であり、本発明の実施形態による、さらなる処理段階の例を示す。 図４Ａ−４Ｂは、本発明の他の実施形態による、ローラと接触している被加工物の概略的断面側図である。被加工物のフィールド領域は、その表面上に化学的活性物質を有するローラと接触した後化学的に改質される。 図４Ａ−４Ｂは、本発明の他の実施形態による、ローラと接触している被加工物の概略的断面側図である。被加工物のフィールド領域は、その表面上に化学的活性物質を有するローラと接触した後化学的に改質される。 図５Ａ−５Ｃは、本発明のさらに他の実施形態による、半透過性膜と接触している被加工物の概略的断面側図である。化学的活性物質は膜を貫通して被加工物の上部表面を化学的に改質する。 図５Ａ−５Ｃは、本発明のさらに他の実施形態による、半透過性膜と接触している被加工物の概略的断面側図である。化学的活性物質は膜を貫通して被加工物の上部表面を化学的に改質する。 図５Ａ−５Ｃは、本発明のさらに他の実施形態による、半透過性膜と接触している被加工物の概略的断面側図である。化学的活性物質は膜を貫通して被加工物の上部表面を化学的に改質する。 図６Ａ−６Ｃは、本発明の他の実施形態による、被加工物の表面に対して化学的に反応性である物質と混ざらない保護物質が充填されたキャビティを有する、被加工物の概略的断面側図である。上部表面の保護されていない部分は化学的活性物質との接触によって改質される。 図６Ａ−６Ｃは、本発明の他の実施形態による、被加工物の表面に対して化学的に反応性である物質と混ざらない保護物質が充填されたキャビティを有する、被加工物の概略的断面側図である。上部表面の保護されていない部分は化学的活性物質との接触によって改質される。 図６Ａ−６Ｃは、本発明の他の実施形態による、被加工物の表面に対して化学的に反応性である物質と混ざらない保護物質が充填されたキャビティを有する、被加工物の概略的断面側図である。上部表面の保護されていない部分は化学的活性物質との接触によって改質される。 図７Ａ−７Ｃは、本発明のさらに他の実施形態による、被加工物の表面と化学的に反応性である物質と非常によく混合することができる保護物質が充填されたキャビティを有する、被加工物の概略的断面側図である。この被加工物は、被加工物の表面と化学的に反応性の物質に露出され、該物質はキャビティ内に蓄積され、キャビティ表面を改質する。 図７Ａ−７Ｃは、本発明のさらに他の実施形態による、被加工物の表面と化学的に反応性である物質と非常によく混合することができる保護物質が充填されたキャビティを有する、被加工物の概略的断面側図である。この被加工物は、被加工物の表面と化学的に反応性の物質に露出され、該物質はキャビティ内に蓄積され、キャビティ表面を改質する。 図７Ａ−７Ｃは、本発明のさらに他の実施形態による、被加工物の表面と化学的に反応性である物質と非常によく混合することができる保護物質が充填されたキャビティを有する、被加工物の概略的断面側図である。この被加工物は、被加工物の表面と化学的に反応性の物質に露出され、該物質はキャビティ内に蓄積され、キャビティ表面を改質する。 図８Ａ及び８Ｂは、本発明の実施形態による、選択的表面改質のない場合及びある場合の、被加工物の銅電気めっきの結果を示す上面図である。 図８Ａ及び８Ｂは、本発明の実施形態による、選択的表面改質のない場合及びある場合の、被加工物の銅電気めっきの結果を示す上面図である。 図９は、本発明の実施形態による、テストウェハの異なるフィーチャ内の選択的堆積の結果を示す上面図である。 図１０Ａ−１０Ｂは、本発明の実施形態による、テストウェハの異なるフィーチャ上の選択的堆積の結果を示す上面図である。 図１０Ａ−１０Ｂは、本発明の実施形態による、テストウェハの異なるフィーチャ上の選択的堆積の結果を示す上面図である。 図１１は、本発明の実施形態による、選択的堆積の結果物のＡＦＭ像及び測定値である。 図１２は、本発明の実施形態による、テストウェハの異なるトレンチ内部の選択的堆積の結果を示す上面図である。 図１３は、テストウェハのトレンチが堆積から保護される間のフィールド領域上の選択的堆積を示す上面図である。 図１４は、本発明の実施形態による、装置及び堆積システムの概略的説明である。 図１５は、図１４の装置の概略的説明であり、独立した表面改質モジュールである。
本発明の実施形態は、被加工物の表面物質の制御された改質の方法及び装置を提供する。表面改質剤は、例えば被加工物の所望の部分を選択的に接触することによって、又は被加工物の所望の部分を選択的に蓄積することによって、表面物質を選択的に改質する。改質によってそれらの表面上の堆積が妨げられる。表面改質によって、フィールド領域ではなく、被加工物のリセス内に物質が選択的に堆積されることが可能になる。替わりに、物質はリセス内ではなくフィールド領域内に選択的に堆積されてよい。
有利には、本発明の実施形態は、過剰な堆積物質の平坦化又は除去の必要性を排除するか、又は大きく低減する。例えば、フィールド領域に堆積された物質を除去するためのＣＭＰの必要なしにフィーチャがリセス内に形成されることができ、それによってＣＭＰに関する欠点を回避する（例えば、導電物質又は誘電物質の過剰な除去、処理コストの高さ、欠陥、及び低誘電率物質に対する適用の制限等の欠点）。ＣＭＰ段階の必要性を排除し、又は低減することは、ダマシン構造を形成するために様々な脆い低誘電率物質を用いることができる等、さらなる有利な点を持つことを可能にする。本発明の実施形態の他の有利な点は、被加工物のフィールド領域上に選択的物質堆積ができることであり、その結果ダマシン構造の誘電体部分の選択的改質を可能にする。さらに、本発明の実施形態は選択的表面改質のための単純でロバストなシステム及び方法を提供する。
ある実施形態では、被加工物の表面に作用する装置、又はアプリケータが、好ましくは、被加工物のキャビティの表面に接触することなく、被加工物の上部表面に接触する。被加工物の接触されたフィールド領域の化学的改質が行なわれ、非接触のキャビティの表面は化学的改質を受けない。理論による制限を受けずに、表面の化学的改質は、被加工物表面と、被加工物表面を形成する物質と化学的に反応性である物質との接触化学反応によって起こると考えられている。化学的活性物質は薄膜の形態又はアプリケータ上のコーティングであってよく、それによって被加工物の上部表面との接触を可能にする。
他の実施形態では、被加工物のキャビティはマスク物質で充填されてよい。ある実施形態では、被加工物のマスクされていないフィールド領域は露出され、化学的改質を受ける。他の実施形態において、被加工物のキャビティ表面は化学的に改変され、一方でフィールド領域は改変されないままである。
被加工物表面の選択的改質の後、物質は改質されていない表面上に選択的に堆積されることができる。銅等の導電物質は、キャビティ表面等、改質されていない表面上に電気化学めっきによって堆積され得る。例えば、本発明の実施形態は半導体又は集積回路構造を形成するためのダマシン工程においてトレンチ内での選択的金属堆積を可能にする。
電気化学的堆積が、堆積を容易にするためバリア層及びシード層を典型的に利用することは理解されるだろう。有利には、本発明のある実施形態において、バリア層及び／又はシード層の堆積前に選択的な表面改質が実行されてよい。そのような実施形態において、バリア層及び／又はシード層の堆積はトレンチ及びビアの内部でのみ行なわれ、このことは接続間／層間誘電体の不必要な汚染を回避し、それによって優れた相互接続構造をもたらすのに有利となり得る。
ここでの記載に関して、チップ、集積回路、モノリシック型装置、半導体装置、及びマイクロ電子装置、という用語が同じ意味で用いられることは理解されるだろう。
金属線、配線、ワイヤ、導電体、信号経路、及び信号媒体という用語は全て関連し、及び本発明の実施形態を用いて形成されてよい。前記列記された関連用語は一般的には同じ意味で用いられ、より具体的に、より一般的に用いられる。
金属線は、配線、ワイヤ、線、相互接続、又は単純な金属として参照されてもよい。金属線は銅（Ｃｕ）、又はＣｕとニッケル（Ｎｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）及びモリブデン（Ｍｏ）等他の金属との合金、又は異なる金属、合金若しくはそれらの組合せの積層体から形成されてよく、導電体であり、連結した又は電気的に相互接続した電気回路の信号経路を提供する。
金属以外の導電体がマイクロ電子装置を形成するのに使用されてもよい。他の導電物質の例として、ドープされたポリシリコン、ドープされた単結晶シリコン（そのようなドーピングが熱拡散又はイオン注入のどちらによって行なわれたかに関わらず、単に拡散ドープされたといわれることが多い）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、及び耐熱金属シリサイドが挙げられる。
ここで、用語金属は実質的に純粋な単一の金属元素、及び、少なくとも一つが金属元素である、二つ以上の元素の合金又は混合物の両方に対して用いられる。
基板は、一般的に基本的な被加工物である物理的対象物を示し、様々な処理操作によって所望の電子装置、例えば集積回路等、に変換される。基板は導電物質（銅又はアルミニウム等）、絶縁物質（セラミック、プラスチック、又はサファイア等）、半導体物質（シリコン等）、非半導体物質、又は半導体物質と非半導体物質との組合せを含んでよい。ある実施形態では、基板は、電気的絶縁、安定性、及びエンボス加工性のために選択された絶縁体（プラスチック等）層で覆われた、電気及び／又は熱伝導のために選択された物質（銅、又は銅めっきニッケル／鉄合金等）のシート等の層構造を含む。他の実施形態では、被加工物は太陽電池パネルであってよい。
用語垂直は、基板の主表面に対して実質的に垂直であることを意味するために定義される。高さ、及び深さは、基板主表面に垂直な方向の距離を示す。
用語上部表面又はフィールド領域は被加工物の表面を示し、リセスの外側であり、その中にリセスが形成される。リセスが上方に開口するとき上部表面はリセスの位置の上方にあり、リセスが下方に開口するとき上部表面はリセスの位置の下方にあることは、理解されるだろう。
図が参照されるが、同様の数字及び同様のハッチングは全体を通して同様の部分を示す。図が原寸に比例して描かれる必要がないことは理解されるだろう。
上述したように、図１Ａ−１Ｃは、従来技術によるダマシン型銅電気めっき及びＣＭＰ工程を実行する一連の段階を、単純化して、断面の概略の形態で、説明する。ダマシン工程は、典型的には以下の簡易化された段階を含む。
１．相互接続が配置される基板上の分離された（誘電体）物質内に凹状の領域を形成する。
２．物質をスパッタ（又は無電解堆積）して基板表面全体を覆う。
３．電気めっき金属（例えば、Ｃｕ）を行き渡らせ、形成されたフィーチャを充填し、基板全体を金属で覆う。
４．基板上部表面から過剰な金属を研削する。
図１Ａは、基板１０の上部表面１４及びリセス１８ａ、１８ｂの表面１６を覆うバリア層及びシード層１２を備えたパターン形成された基板１０を示す。基板１０（図示された領域においては絶縁体で形成されている）は、高くなった領域２０の中に配置されたチャンネル１８ｂのパターンを備えるよう加工されている。これらのチャンネル１８ｂは、最終的な配線が最後に形成される場所を定義する。
図１Ｂを参照すると、スパッタされた導電体等の、又は銅、ニッケル、若しくは他の適切な金属等の、又は無電解堆積されたニッケル若しくは銅等の物質の、導電層２２が基板１０上に形成される。さらなる物質（銅又は他の適切な金属等）をめっきするために湿式化学電気めっきが使用され、適切な厚さで層２２を形成してもよい。電気めっき堆積の結果として、小さなフィーチャ１８ａを備える高密度領域２４は過剰に充填され、幅が広いチャンネル又はトレンチ１８ｂを備える領域２６は上部表面１４の位置よりも低い位置で充填される。フィールド領域１４に堆積された物質は、典型的にはトレンチ１８ｂの深さと同等か、又はトレンチ１８ｂの深さを超える。
図１Ｃは厚いめっき層２２がフィールド領域１４から機械的に研磨され取り除かれた後の加工された基板１０を示し、基板１０の絶縁物質層によってリセス又はチャンネル１８ａ、１８ｂ内に互いに独立した分離された配線２８が残っている。上部表面１４は、一つ以上の研削又は研磨段階の結果として、典型的にはある寸法の粗さを示す。
望ましくないことではあるが、ＣＭＰ工程は、領域２６内に図示されるようなディッシング（金属線のくぼみ）、及び領域２４内に図示されるようなエロージョン（絶縁体線のくぼみ）の原因となり得る。ＣＭＰ工程において起こる他の問題は、特に大きな基板で実施される場合、不均一な研磨である。研磨が基板全体にわたって均一に行なわれたとしても、堆積された物質の過剰な研磨（すなわち、物質の過剰な除去）は薄すぎる配線をもたらす可能性があり、一方で堆積物質の研磨の不足は（すなわち、物質の不十分な除去）は配線間の短絡をもたらす可能性がある。不均一な研磨は基板の厚み又は剛性のばらつき、又は加工表面の若しくは加工の間に与えられる圧力のばらつきの結果として起こり得る。したがって、結果として得られる配線は厚み及び導電性が変動する可能性がある。同様に研削は配線が粗くかつ溝が形成された表面を有する原因となる可能性があるので、該配線への後からの接続を困難で、高コストで、及び／又は信頼性が低いものとする。
本発明のある実施形態が図２Ａ−２Ｃに説明される。図２Ａはバリア層及びシード層１１０を備えた加工された基板１００、及び基板１００の上部表面１３０と接触している実質的に平坦な化学物質キャリア１２０を示す。基板１００はリセス１３２を備える。
説明を簡単にするために単一の層で示されているが、層１１０が二つの独立して形成された層、独立して形成されたバリア層及び独立して形成されたシード層、を含んでよいことは理解されるだろう。バリア層は、例えばタンタル、窒化タンタル、チタン、タングステン、ＴｉＷ、若しくはそれらの組合せ、又はバリア層を形成するために従来技術で通常使用される他の物質で形成されてよい。バリア層は、例えばスパッタリング及び化学気相蒸着（ＣＶＤ）を含む、従来技術で知られる様々な方法を用いて堆積されてよい。その後、従来技術で知られる様々な方法を用いてシード層がバリア層上に堆積される。所望の金属の堆積に関して、シード層は、所望の金属の電気化学堆積が利用できる様々な導電物質で形成されてよい。例えば、シード層は銅、又はリセス１３２内部への銅の堆積に関する銅の代替物であってよい。
化学物質キャリア１２０は基板１００の上部表面１３０に接触するように形成することが好ましい。実質的に平坦な基板に対しては、化学物質キャリア１２０は実質的に平坦な物質の一部、例えば化学的活性物質の薄層１４０で覆われたガラス又は膜等の剛直で平坦な物体であってよい。化学物質キャリア１２０の領域は、処理される基板１００の領域よりも広いことが好ましく、化学物質キャリア１２０が基板１００を完全に覆うようにする。他の実施形態では、化学物質キャリア１２０は領域において基板１００よりも小さく、化学物質キャリア１２０に対する複数の露出が使用されて基板１００の全ての所望の領域を化学物質キャリア１２０と接触させる。
所望の平坦性、表面粗さ、及び品質を有するガラス以外の他の物質が、化学物質キャリア１２０を形成するために使用されてよいことは理解されるべきである。図２Ａに示される薄い化学物質層１４０は約１ｎｍから約５００ｎｍの間（好ましくは約１−３００ｎｍ、及びより好ましくは約５０−１００ｎｍ）の厚みを有してよく、密着コーティング、スピンコーティング、蒸気凝縮、溶液からの化学析出、又は従来技術で知られる他の方法等、様々な方法を用いて堆積されてよい。平坦な表面上に化学的活性物質の薄層１４０を堆積するための一つの可能な方法は、液体表面を有する単分子膜としての化学物質の配列である（図示されていない）。その後膜は化学物質キャリア１２０に移動されてよい。膜の堆積により、均一性が高く、厚み及び連続性が制御された膜が得られることが好ましい。
ここで議論するように、表面改質剤として使用される物質、又は化学的活性物質若しくは材料は、ポリマー類、チオール、Ｐ−，ｓ−，ｔ−アミン及びカルボン酸塩から選択される物質であってよい。この物質の列記は説明のためだけのものであり、所望の性質を有する他の物質の使用を妨げない。表面改質剤は、基板１００と接触している点における物質の堆積を妨げる性質を有する。好ましくは、表面改質剤は基板の物質と錯体を形成するか、又は化学結合を形成する能力を有し、取り扱いが容易で、非毒性であり、揮発性が限られており、処理溶媒に対して所望の（異なる用途に対して）溶解度を有し、基板１００及び化学物質キャリア１２０に対して所望の濡れ性を有する。表面改質剤は二つ以上の官能基を有してよく、各官能基は基板１００及び化学物質キャリア１２０の一つと反応性である。化学的な活性、及び被加工物又は基板１００と表面改質剤との間の反応は、酸化、錯形成、導電性の変化及び表面エネルギーの変化を含む。
図２Ｂを参照すると、接触固相化学反応による加工されたフィーチャ上のバリア／シード層１１０の化学的改質の後、化学物質キャリア１２０は被加工物１００の改質された上部表面１３１から分離される。図２Ｃを参照すると、物質１５０はリセス１３２内部に選択的に堆積される。堆積は、従来技術で知られる様々な堆積法によって実行され得る。有利には、電気めっき又は他の堆積工程により被加工物上の非改質領域にのみ物質が堆積される。他の堆積工程としてＡＬＤ、無電解めっき、物理気相蒸着、及び化学気相蒸着が挙げられるが、これらに制限されない。一般的に、改質された基板表面１３１に対して選択性を有する任意の堆積工程が、リセス１３２内部への物質の堆積に使用されてよい。
被加工物表面１３０の選択的な化学的改質、及びリセス１３２中の選択的物質堆積は、図３Ａ−３Ｄに説明されるように、工程のさらなる高度化を可能にする。図３Ａを参照すると、リセス１３２（図２Ｂ）内部への導電物質１５０の選択的堆積の後、被加工物１００の上部表面１３０は非選択的に研磨され、又はエッチングされ、バリア／シード層１１０が除去されてよい。アニーリング及び欠陥低減のために、トレンチ内への導電物質の選択的堆積の後、追加の物質（例えば高純度銅）が堆積されてよい。バリア／シード層１１０の除去によって、続く堆積工程の間、追加の物質が既に堆積された物質上に有利には優先的に成長することは理解されるであろう。
図３Ｂを参照すると、バリア層及び／又はシード層を形成する前に、基板１００の表面は目的に応じて選択的に改質されてよい。例えば、基板１００の上部表面は選択的に改質されてよく、バリア／シード層１１０を形成する前に改質された表面１３１を形成する。有利には、フィールド領域１３１上のシード／バリア層の堆積を防ぐことによって、シード／バリア層１１０を形成する物質によるフィールド領域（誘電体で形成されてよい）の汚染が回避され得る。
図３Ｃを参照すると、基板１００の表面は、リセス１３２内部への選択的物質堆積の後実質的に平坦かつ異なり、非選択的な物質堆積方法が説明された工程段階に関して使用されてよい。この段階は処理の選択性（めっき工程において、促進剤／抑制剤を用いてトレンチを充填する等）を必要とせず、高純度の物質が堆積され得る。
図３Ｄを参照すると、基板１００の物質と堆積物質１５０とが異なることに起因して、さらなる物質が基板１００又は堆積物質１５０のどちらか一方上に選択的に堆積されてよい。例えば、物質選択性カッピング（ｍａｔｅｒｉａｌ ｓｅｌｅｃｔｉｖｅ ｃｕｐｐｉｎｇ）、例えば銅選択性無電解カッピング、が保護構造１５１を形成するために使用されてよく、堆積物質１５０によって形成された相互接続を保護する。
本発明のさらなる実施形態が図４Ａ−４Ｂに説明される。表面改質剤のためのアプリケータは、その表面上に表面改質剤、例えば化学的活性物質、の層１４０を備えたローラ１２１の形態である。説明されるように、ローラ１２１は基板１００と接触される。好ましくは、ローラ１２１は均一な曲線的な表面を有して、基板１００の上を転がるとき、ローラ１２１が基板１００の上部表面１３０、１３１とのみ接触するようにする。ローラ表面上の化学的活性物質は、表面改質剤のリザーバとして機能するもう一つの化学物質キャリア１２２、例えば表面改質剤の層１４１を有する平坦なプレート、と接触することによって補充されてよい。ある実施形態では、ローラ１２１は、基板１００の上部表面１３０、１３１と、他の化学物質キャリア１２２の表面との両方の上を同時に転がる。このように、ローラ１２１は、表面改質剤がそれら表面と化学反応するために上部表面１３０、１３１と接触することができ、同時に一方ではローラ１２１表面上の表面改質剤を補給することもできる。
アプリケータ、又は化学物質キャリア上に化学的活性物質を薄層堆積する他の方法が使用されてよい。化学的活性物質の厚みは１から１００ｎｍであることが好ましく、物質は上述の実施形態で一般的に記載される。被加工物１００のフィールド領域１３１はローラ１２１と接触した後化学的に改質される。図４Ｂを参照すると、物質１５０は、例えば電気化学めっき等従来の堆積方法によって、リセス１３２内部に選択的に堆積される。
図５Ａ−５Ｃに説明されるように、ある実施形態では、半透過性膜１６０が基板１００の上部表面１３０に表面改質剤を提供するために使用されてよい。表面改質剤の供給１６１は基板１００とは反対側の半透過性膜１６０の一面で提供される。ある実施形態では、半透過性膜１６０はイオン交換膜である。図５Ａを参照すると、半透過性膜１６０は加工された被加工物１００の上部表面１３０と接触される。半透過性膜１６０は特定の所望の物質の透過を可能にし、一方で他の物質を遮断する。イオン交換膜の例として、米国デラウェア州ウィルミントン、Ｅ．Ｉ．ｄｕ Ｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ａｎｄ ＣｏｍｐａｎｙのＮａｆｉｏｎ（登録商標）が挙げられるが、これに制限されない。表面改質剤は半透過性膜１６０を貫通して、被加工物１００の上部表面１３０に接触し、それを改質する。膜１６０は十分に一体構造を有しかつ剛性を有し、リセス１３２の表面には接触しない。基板１００が実質的に平坦であるので、膜１６０が上部表面１３０と接触するために実質的に平坦な表面を有することも好ましい。表面改質剤はリセス１３２内部には到達せず、リセス１３２の表面を改質しない。図５Ｂに示されるように、被加工物１００の上部表面１３０の化学的改質の後、膜１６０は被加工物１００から分離される。その後物質１５０は、図５Ｃに示されるように、例えば電気化学めっき等従来の堆積方法により、リセス１３２内部に選択的に堆積される。
図６Ａ−６Ｃを参照すると、マスキング材料又は保護物質１７０はリセス１３２内に堆積されてよく、上部表面１３０の選択的改質を可能にする。図６Ａを参照すると、被加工物１００のトレンチ及びキャビティ１３２は保護物質１７０で充填され、該保護物質１７０はある実施形態では液体であってよい。保護物質１７０は、化学的活性物質と非相溶性であることが好ましい。例えば、保護物質１７０は非極性、例えばオイルベースの液体、であってよく、化学的活性物質は極性、例えば水溶性物質、であってよい。保護物質１７０は化学的活性物質がリセス１３２の表面に接触しかつ改質することを妨げる。被加工物１００の保護されない上部表面１３０は改質され、例えば気体又は液体の形態であってよい化学的活性物質と接触することによって、改質された表面１３１を形成する。被加工物１００のリセス１３２内の保護物質１７０はリセス表面の化学的改質を妨げ、被加工物１００の上部表面１３１、及びリセス１３２が異なる表面性質を有するようにする。図６Ｂを参照すると、保護物質１７０は、表面改質が完了した後、被加工物１００のキャビティ及びトレンチ１３２から除去される。除去は、例えば蒸発を含む、様々な方法で行なわれてよい。図６Ｃを参照すると、物質１５０は、例えば電気化学めっき等の従来の堆積方法で、リセス１３２内部に実質的に選択的に堆積される。
図７Ａ−７Ｃを参照すると、ある実施形態では、物質はリセスよりもむしろ被加工物１００のフィールド領域に選択的に堆積されてよい。図７Ａを参照すると、被加工物１００のトレンチ及びキャビティ１３２は、表面改質剤と相溶性である物質１８０（好ましくは液体）で充填される。物質１８０と表面改質剤との相溶性は、溶解性、親和性、又は他の化学的又は物理的引力といった広い観点で理解される。ある実施形態では、物質１８０は水であり、表面改質剤はＭＰＴＥＳである。
図７Ａをさらに参照すると、矢印によって示されるように、被加工物１００は、気体、膜、又は液体形態である表面改質剤に露出される。有利には、物質１８０と表面改質剤との高い相溶性は、リセス１３２内の表面改質剤の混合、保持、及び蓄積につながる。このように、表面改質はトレンチ及びキャビティ１３２の中で起こり、改質された表面１３３が得られる（図７Ｂ）。
図７Ｂを参照すると、物質１８０は、例えば蒸発によって、被加工物１００のキャビティ及びトレンチ１３２から除去される。図７Ｃを参照すると、物質は、例えば電気化学めっき等の従来の堆積方法によって、被加工物１００の上部表面１３０上に選択的に堆積される。
図７Ｃの物質堆積がリセス内の選択的物質堆積を目的とする実施形態の状況に関連して逆転することは理解されるだろう。図７Ｃは物質堆積の選択性を制御するための本発明の実施形態の有効性を示す。
本発明の実施形態の実現可能性が図８−１３で説明され、本発明の実施形態により処理されたテストウェハの異なるサンプルを示す。
図８Ａは、表面改質なしでテストウェハ上に銅を電気めっきした後の、テストウェハ（パターン形成されたウェハ）の光学像である。ウェハのトレンチ及びフィールド領域は、１分あたり３０ｍＡ平方インチの電流密度で白金対向電極とともにＨ２ＳＯ４／ＣｕＳＯ４めっき溶液を用いて銅でめっきされた。堆積された膜の粗さは、従来の電気めっき技術において知られるように、電流密度、セル構成、及び化学添加物、の最適化によって低減され得ることは理解されるだろう。めっきの最適化は、工程の簡略化及び可視化の目的から、この実験では省略された。銅がフィールド領域２００及びトレンチ２１０の両方に堆積されたことが観察できる。
図８Ｂを参照すると、図８Ａに関して実行されたものと同じ銅電気めっきが、フィールド領域２２０の選択的表面改質を行なったもう一つのウェハ上で実行され、トレンチ２３０内のみに銅が堆積され、一方でフィールド領域２２０は元のままである。このテストで用いられるウェハは図２Ａ−２Ｃにおいて説明される実施形態に関連して議論されたように改質された。顕微鏡のカバーガラスが化学物質キャリアのための平坦な基板として用いられた。ガラスプレートはＭＰＴＥＳ（メルカプトプロピルトリエトキシシラン）（チオール類の物質）の薄層で覆われ、ウェハと接触されて、フィールド領域２２０と反応した。有利なことに、ＭＰＴＥＳコーティングの品質及び厚みは明確には制御されておらず、広い範囲で変化することが可能であった。これらの実験の肯定的な結果は、本発明の実施形態がロバストでありかつ信頼性があることを示す。
広い及び狭いトレンチ内、及びテストウェハの異なる構造内の選択的堆積に関する他の実験結果が図９−１０に示される。電気化学的に堆積された銅は、堆積された銅の表面粗さが高いことに起因して、像内で暗くみえる。全てのケースにおいて、被加工物の改質されたフィールド領域には銅が堆積しておらず、本発明の実施形態の有効性を裏付けた。
トレンチの完全な充填が可能となる本発明の実施形態の有効性は図１１にも説明され、図１１はＡＦＭ像及びトレンチ内に選択的に銅が堆積したサンプルの測定結果を示す。初期のトレンチの深さ（図示されていない）は〜５００ｎｍであった。有利には、選択的な物質堆積の後、トレンチ内の銅はフィールド領域における高さと比較して高かった。
図１３は、図７Ａ−７Ｃに関連して議論された実施形態による、ウェハのトレンチが堆積から保護されると同時に起こる、ウェハのフィールド領域上の選択的堆積の結果を示す。開始時のトレンチ、くぼんだ四角形及び線、のパターンは、図１２に示されるウェハのものと同様である。図１２において、被加工物のくぼんだ領域は物質の堆積を示すが（より暗い色）、図１３において状況は逆転し、物質（暗い色）は被加工物のフィールド領域に堆積される。これらの結果は、被加工物の突出したフィーチャか、又はくぼんだフィーチャ上に制御された物質堆積を行なう、本発明の利点を説明する。
本発明の好ましい実施形態は従来技術で知られる様々な堆積システムと共に使用されてよく、特に電気化学堆積システムに関して利点を有することは理解されるだろう。図１４及び１５は、統合された作製のためのシステム２００を概略的に示す。システム２００は、堆積装置２０２、例えば電気化学堆積チャンバ又はめっき装置等の堆積チャンバ、を含む。システム２００は、一つ以上の化学物質キャリア２０４ａ、２０４ｂ、例えば固相化学物質キャリア、も含み、該化学物質キャリアはここに記載された任意の化学物質キャリアであってよく、表面改質剤１４０のソース２０８に接続される。ソース２０８は化学物質キャリア２０４ａ、２０４ｂ上の表面改質剤１４０の供給に対して補充を行なう。化学物質キャリア２０４ａ、２０４ｂは物質堆積が起こるのと同じチャンバ又はハウジング内部に提供され得るか、又は化学物質キャリア２０４ａ、２０４ｂは異なるチャンバ内に提供されてよく、これによって高品質の処理結果が得られるという利点を有し得る。例えば、表面改質は、堆積装置２０２と外部の製造設備環境、例えばクリーンルーム、との間の接合部分２１２において与えられる、表面改質モジュール２１０内で起こってよい。有利には、独立した表面改質モジュール２１０は、化学物質キャリア２０４を備えた既存の処理システムを組み込むことが容易であるという利点を有する。化学物質キャリア２０４ａに表面改質剤が補給されることを可能にし、一方でもう一つの化学物質キャリア２０４ｂが被加工物２０６の表面を改質するのに使用されることによって処理量が増大する利点を有する二つの化学物質キャリアが説明されたが、二つ以上の、又は単一のみの化学物質キャリアが表面改質モジュール２１０内に提供されてよいことは理解されるだろう。
本発明の範囲から逸脱することなしに、ここで記載された実施形態に対して他の様々な省略、追加及び修正が行なわれてよいことは当業者によって理解されるだろう。全てのそのような修正及び変更は添付されたクレームによって規定されるような本発明の範囲内であることが意図される。
１０、１００ 基板
１２０、１２２、２０４ａ、２０４ｂ 化学物質キャリア

Claims (50)

  1. 上部表面を有し、上部表面にリセスパターンを有する被加工物を提供する段階と、
    リセス表面に対して、上部表面を表面改質剤と選択的に接触させ、上部表面を化学的に改質する段階と、
    その後リセス内部に物質を選択的に堆積し、物質の堆積は上部表面上において阻害される段階と、を含む半導体処理方法。
  2. 選択的な接触が、上部表面と接触するようにアプリケータ表面上に表面改質剤を有するアプリケータと、上部表面とを、機械的に接触する工程を含む、請求項１に記載の方法。
  3. アプリケータが、選択的接触の間、被加工物を完全に覆う寸法及び形状を有する剛直で平坦な物体である、請求項２に記載の方法。
  4. アプリケータが、選択的接触の間、被加工物を完全に覆う寸法及び形状を有する平坦な膜である、請求項２に記載の方法。
  5. アプリケータがローラであり、選択的な接触はローラが上部表面を転がる工程を含む、請求項２に記載の方法。
  6. 上部表面を転がる工程は、ローラを表面改質剤キャリアに接触する工程をさらに含み、ローラの接触によりローラ上の表面改質剤の供給を補充する、請求項５に記載の方法。
  7. アプリケータが半透過性膜であり、半透過性膜は表面改質剤を透過する、請求項２に記載の方法。
  8. 半透過性膜はイオン交換膜である、請求項７に記載の方法。
  9. 表面改質剤をアプリケータ上に堆積する工程をさらに含む、請求項２に記載の方法。
  10. 表面改質剤を堆積する工程が、接触コーティング、スピンコーティング、蒸気凝縮、及び溶液からの化学析出からなる群から選択される工程を実行することを含む、請求項９に記載の方法。
  11. 表面改質剤が自己組織化単分子膜の一部であり、自己組織化単分子膜は表面改質剤の堆積の後アプリケータ上に配置される、請求項９に記載の方法。
  12. 選択的な接触が、非相溶な物質をリセス内部に堆積する工程を含み、前記非相溶な物質が表面改質剤と非相溶である、請求項１に記載の方法。
  13. 非相溶な物質がオイルである、請求項１２に記載の方法。
  14. 表面改質剤が、ポリマー、チオール、Ｐ−，ｓ−，ｔ−アミン及びカルボン酸塩からなる群から選択される物質である、請求項１に記載の方法。
  15. 表面改質剤が二つ以上の官能基を含み、一つの官能基は上部表面と反応性であり、他の官能基は表面改質剤アプリケータと反応性である、請求項１４に記載の方法。
  16. 選択的な接触が、上部表面を表面改質剤により化学的に改質することを含む、請求項１に記載の方法。
  17. 化学的改質が、酸化、錯形成、導電性の変化又は表面エネルギーの変化を含む、請求項１６に記載の方法。
  18. 被加工物がシリコンウェハを含む、請求項１に記載の方法。
  19. 被加工物が太陽電池パネルを含む、請求項１に記載の方法。
  20. 被加工物が、導電物質、絶縁物質、半導体物質、非半導体物質、又はそれらの組合せからなる群から選択される一つ以上の物質を含む、請求項１に記載の方法。
  21. リセスがトレンチである、請求項１に記載の方法。
  22. その後選択的な堆積により導電性の相互接続を形成する、請求項２１に記載の方法。
  23. その後の選択的な堆積が電気めっきを含む、請求項１に記載の方法。
  24. その後の選択的な堆積が、銅、ニッケル、アルミニウム、チタン、モリブデン、及びそれらの組合せ、及びそれらの合金からなる群から選択される物質の堆積を含む、請求項１に記載の方法。
  25. その後の選択的な堆積が、ドープされたポリシリコン、ドープされた単結晶シリコン、チタン、及び耐熱金属シリサイドからなる群から選択される物質の堆積を含む、請求項１に記載の方法。
  26. その後の選択的な堆積の前に、上部表面及びリセス表面を覆うシード層の堆積をさらに含む、請求項１に記載の方法。
  27. シード層の堆積の前に、上部表面及びリセス表面を覆うバリア層の堆積をさらに含む、請求項２６に記載の方法。
  28. 選択的接触の前にシード層の堆積をさらに含む、請求項２６に記載の方法。
  29. フィールド領域を有し、フィールド領域に開口するキャビティを有する基板を提供する段階と、
    他のフィールド表面及びキャビティ表面に対して、フィールド領域及びキャビティ表面の一つを選択的に化学的改質する段階と、
    その後他のフィールド表面及びキャビティ表面上に物質を選択的に堆積する段階と、を含む集積回路製造方法。
  30. 選択的な化学的改質が基板を化学的活性物質に露出する工程を含み、化学的活性物質はフィールド領域及びキャビティ表面の一つと化学的に活性である、請求項２９に記載の方法。
  31. 選択的な化学的改質の前にキャビティ充填物質をキャビティ内部に堆積し、選択的な化学的改質の間キャビティ充填物質がキャビティを占有する工程をさらに含む、請求項３０に記載の方法。
  32. キャビティ充填物質が化学的活性物質と相溶性である、請求項３１に記載の方法。
  33. キャビティ充填物質が水である、請求項３１に記載の方法。
  34. 化学的活性物質がＭＰＴＥＳである、請求項３３に記載の方法。
  35. キャビティ充填物質が表面改質剤と非相溶性である、請求項３１に記載の方法。
  36. その後の選択的な物質堆積の前に、キャビティからキャビティ充填物質を除去する工程をさらに含む、請求項３１に記載の方法。
  37. キャビティ充填物質を除去する工程は、キャビティ充填物質の蒸発工程を含む、請求項３１に記載の方法。
  38. 選択的な化学的改質が、フィールド領域と、化学的活性物質をフィールド領域に移動するように構成される化学物質アプリケータとを機械的に接触させる工程を含む、請求項２９に記載の方法。
  39. 化学物質アプリケータが、剛直で平坦な物体、膜、ローラ、及び半透過性膜からなる群から選択される、請求項３８に記載の方法。
  40. 選択的に堆積された物質上、及び選択的に化学的改質されたフィールド領域及びキャビティ表面の一つ上にさらなる物質を非選択的に堆積する工程をさらに含む、請求項２９に記載の方法。
  41. 選択的に堆積された物質上にカッピング層を形成する工程をさらに含む、請求項４０に記載の方法。
  42. 基板表面を改質するための表面改質剤のソースと、
    基板表面の機械的接触によって基板表面上部に表面改質剤を塗布するよう構成された固相化学物質キャリアと、
    前記基板上部に物質を堆積するための堆積装置と、を備える集積回路製造システム。
  43. 化学物質キャリアが、化学物質キャリア表面上に表面改質剤が存在するように構成され、化学物質キャリアが基板表面と接触する間化学物質キャリア表面と基板表面との間に配置された表面改質剤を提供するように構成される、請求項４２に記載のシステム。
  44. 化学物質キャリアが、前記表面を転がるよう構成されたローラを備える、請求項４２に記載のシステム。
  45. 化学物質キャリアは半透過性膜を含む、請求項４２に記載のシステム。
  46. 半透過性膜はイオン交換膜である、請求項４５に記載のシステム。
  47. 表面改質剤が、ポリマー、チオール、Ｐ−，ｓ−，ｔ−アミン及びカルボン酸塩からなる群から選択される物質である、請求項４２に記載のシステム。
  48. 表面改質剤が化学物質キャリア上に層を形成し、前記層の厚みが１−５００ｎｍである、請求項４２に記載のシステム。
  49. 前記厚みが５０−１００ｎｍである、請求項４２に記載のシステム。
  50. 堆積装置が電気化学的堆積によって基板上に物質を堆積するように構成される、請求項４２に記載のシステム。
JP2009526813A 2006-08-30 2007-08-21 選択的に物質を堆積するために被加工物を表面改質する方法及び装置 Pending JP2010503216A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82403806P 2006-08-30 2006-08-30
PCT/US2007/076446 WO2008027761A2 (en) 2006-08-30 2007-08-21 Method and apparatus for workpiece surface modification for selective material deposition

Publications (1)

Publication Number Publication Date
JP2010503216A true JP2010503216A (ja) 2010-01-28

Family

ID=39136722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009526813A Pending JP2010503216A (ja) 2006-08-30 2007-08-21 選択的に物質を堆積するために被加工物を表面改質する方法及び装置

Country Status (6)

Country Link
US (2) US7732329B2 (ja)
JP (1) JP2010503216A (ja)
KR (1) KR20090057282A (ja)
CN (1) CN101529572B (ja)
TW (1) TW200822227A (ja)
WO (1) WO2008027761A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119525B2 (en) * 2008-02-26 2012-02-21 Applied Materials, Inc. Process for selective growth of films during ECP plating
CN102460656B (zh) * 2009-06-02 2015-02-11 三菱电机株式会社 太阳能电池的制造方法
US8334202B2 (en) * 2009-11-03 2012-12-18 Infineon Technologies Ag Device fabricated using an electroplating process
US8242012B2 (en) 2010-07-28 2012-08-14 International Business Machines Corporation Integrated circuit structure incorporating a conductor layer with both top surface and sidewall passivation and a method of forming the integrated circuit structure
CA2815568C (en) * 2010-09-23 2018-10-09 Monosolrx Llc Method and system for forming a pharmaceutical product directly onto a packaging surface
US9515166B2 (en) * 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
DE102015006606B4 (de) * 2015-05-21 2021-11-04 Audi Ag Verfahren zum Herstellen eines Bedienelements für einen Kraftwagen
US10241024B1 (en) 2016-05-02 2019-03-26 Rashid Mavliev System and method for characterization of inclusions in liquid samples
US9799752B1 (en) 2016-10-31 2017-10-24 Eastman Kodak Company Method for forming a thin-film transistor
US10163632B2 (en) * 2016-12-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Material composition and process for substrate modification
US11142825B2 (en) * 2019-02-01 2021-10-12 Averatek Corporation Coating of nano-scaled cavities
KR20220161331A (ko) 2020-03-31 2022-12-06 라시드 마블리에프 가공된 템플릿들을 이용하여 금속 상호연결 층들을 형성하는 방법들 및 시스템들

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214896A (ja) * 1996-11-29 1998-08-11 Toshiba Corp 半導体装置の製造方法及び製造装置
US20050153547A1 (en) * 2003-03-31 2005-07-14 Chris Barns Method and apparatus for selective deposition
JP2006510210A (ja) * 2002-12-14 2006-03-23 プラスティック ロジック リミテッド 電子装置
JP2006156426A (ja) * 2004-11-25 2006-06-15 Seiko Epson Corp 導電性パターンの形成方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411952A (en) * 1962-04-02 1968-11-19 Globe Union Inc Photovoltaic cell and solar cell panel
FR2288389A1 (fr) * 1974-10-17 1976-05-14 Nat Res Dev Procede d'electrodeposition de metaux sur des substrats semi-conducteurs
IT1046971B (it) * 1975-03-11 1980-09-10 Oxy Metal Industries Corp Begno per l elettrodeposizione di rame e metodo per prepararlo
US5567300A (en) * 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
US5516412A (en) * 1995-05-16 1996-05-14 International Business Machines Corporation Vertical paddle plating cell
US5862605A (en) * 1996-05-24 1999-01-26 Ebara Corporation Vaporizer apparatus
US5807165A (en) * 1997-03-26 1998-09-15 International Business Machines Corporation Method of electrochemical mechanical planarization
US6074546A (en) * 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
WO1999016936A1 (en) * 1997-09-30 1999-04-08 Semitool, Inc. Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
US6024857A (en) * 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features
US6004880A (en) * 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
US6185354B1 (en) * 1998-05-15 2001-02-06 Motorola, Inc. Printed circuit board having integral waveguide
EP1070159A4 (en) * 1998-10-14 2004-06-09 Faraday Technology Inc ELECTRIC COATING OF METALS IN SMALL CUTOUTS USING MODULATED ELECTRICAL FIELDS
US7449098B1 (en) * 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
US6902659B2 (en) * 1998-12-01 2005-06-07 Asm Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6497800B1 (en) * 2000-03-17 2002-12-24 Nutool Inc. Device providing electrical contact to the surface of a semiconductor workpiece during metal plating
US6251235B1 (en) * 1999-03-30 2001-06-26 Nutool, Inc. Apparatus for forming an electrical contact with a semiconductor substrate
US6610190B2 (en) * 2000-11-03 2003-08-26 Nutool, Inc. Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate
US6353623B1 (en) 1999-01-04 2002-03-05 Uniphase Telecommunications Products, Inc. Temperature-corrected wavelength monitoring and control apparatus
JP2000208443A (ja) 1999-01-13 2000-07-28 Sony Corp 電子装置の製造方法および製造装置
JP2000232078A (ja) * 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
EP1063696B1 (en) 1999-06-22 2007-08-22 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal-containing layer deposited from a plating bath
JP3422731B2 (ja) * 1999-07-23 2003-06-30 理化学研究所 Ｅｌｉｄセンタレス研削装置
US6410418B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Recess metallization via selective insulator formation on nucleation/seed layer
US6224737B1 (en) * 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper
US6080656A (en) * 1999-09-01 2000-06-27 Taiwan Semiconductor Manufacturing Company Method for forming a self-aligned copper structure with improved planarity
US6653226B1 (en) * 2001-01-09 2003-11-25 Novellus Systems, Inc. Method for electrochemical planarization of metal surfaces
US6341998B1 (en) 1999-11-04 2002-01-29 Vlsi Technology, Inc. Integrated circuit (IC) plating deposition system and method
CA2327034C (en) * 1999-12-01 2007-07-17 Canon Kabushiki Kaisha Method of reforming element surface, element with reformed surface, method of manufacturing element with reformed surface, surface treatment liquid for forming reformed surface, and method of manufacturing surface treatment liquid
US6352623B1 (en) * 1999-12-17 2002-03-05 Nutool, Inc. Vertically configured chamber used for multiple processes
JP3594894B2 (ja) 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
US6354916B1 (en) * 2000-02-11 2002-03-12 Nu Tool Inc. Modified plating solution for plating and planarization and process utilizing same
US6848970B2 (en) * 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US6346479B1 (en) * 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US6605534B1 (en) * 2000-06-28 2003-08-12 International Business Machines Corporation Selective deposition of a conductive material
US6436267B1 (en) * 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
US7220166B2 (en) * 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US6766082B2 (en) * 2000-10-18 2004-07-20 Nippon Telegraph And Telephone Corporation Waveguide-type optical device and manufacturing method therefor
US6936154B2 (en) * 2000-12-15 2005-08-30 Asm Nutool, Inc. Planarity detection methods and apparatus for electrochemical mechanical processing systems
US6696358B2 (en) * 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US7201829B2 (en) * 2001-03-01 2007-04-10 Novellus Systems, Inc. Mask plate design
JP2002289687A (ja) * 2001-03-27 2002-10-04 Sony Corp 半導体装置、及び、半導体装置における配線形成方法
US6482656B1 (en) * 2001-06-04 2002-11-19 Advanced Micro Devices, Inc. Method of electrochemical formation of high Tc superconducting damascene interconnect for integrated circuit
EP1415365A4 (en) * 2001-07-13 2009-01-14 Univ Brown Res Found POLYMER ELECTROLYTE MEMBRANE FOR ELECTROCHEMICAL AND OTHER APPLICATIONS
TW584899B (en) * 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing
US7238092B2 (en) * 2001-09-28 2007-07-03 Novellus Systems, Inc. Low-force electrochemical mechanical processing method and apparatus
US6833063B2 (en) * 2001-12-21 2004-12-21 Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
US6974775B2 (en) * 2002-12-31 2005-12-13 Intel Corporation Method and apparatus for making an imprinted conductive circuit using semi-additive plating
US7250104B2 (en) * 2003-08-08 2007-07-31 Novellus Systems, Inc. Method and system for optically enhanced metal planarization
CN100463115C (zh) * 2004-05-18 2009-02-18 日立化成工业株式会社 粘接接合片与使用该粘接接合片的半导体装置以及其制造方法
US20060234499A1 (en) * 2005-03-29 2006-10-19 Akira Kodera Substrate processing method and substrate processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214896A (ja) * 1996-11-29 1998-08-11 Toshiba Corp 半導体装置の製造方法及び製造装置
JP2006510210A (ja) * 2002-12-14 2006-03-23 プラスティック ロジック リミテッド 電子装置
US20050153547A1 (en) * 2003-03-31 2005-07-14 Chris Barns Method and apparatus for selective deposition
JP2006156426A (ja) * 2004-11-25 2006-06-15 Seiko Epson Corp 導電性パターンの形成方法

Also Published As

Publication number Publication date
CN101529572B (zh) 2012-01-04
WO2008027761A2 (en) 2008-03-06
US20080057709A1 (en) 2008-03-06
US20100193364A1 (en) 2010-08-05
TW200822227A (en) 2008-05-16
CN101529572A (zh) 2009-09-09
KR20090057282A (ko) 2009-06-04
US8012875B2 (en) 2011-09-06
US7732329B2 (en) 2010-06-08
WO2008027761A3 (en) 2008-11-13

Similar Documents

Publication Publication Date Title
US7732329B2 (en) Method and apparatus for workpiece surface modification for selective material deposition
KR101784997B1 (ko) 전기화학적 도금 방법들
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
JP4034655B2 (ja) 均一な薄膜を最小限のエッジ除外で基板上へ電着する方法および装置
KR101295478B1 (ko) 전기 도금에 의해 금속으로 기판의 표면을 코팅하는 방법
TWI418667B (zh) 用於以金屬塗覆基材表面之電鍍組合物
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
KR100829732B1 (ko) 반도체 장치 제조 방법
JP3116897B2 (ja) 微細配線形成方法
CN100419963C (zh) 使用平面化方法和电解抛光相结合的方法形成半导体结构
WO2016096390A1 (en) Trench pattern wet chemical copper metal filling using a hard mask structure
US6541379B2 (en) Wiring forming method for semiconductor device
KR100859899B1 (ko) 반도체 기판상의 구리 막을 연마하는 전기 화학적 방법
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
KR20080047541A (ko) 반도체 장치 상에 캐핑 레이어를 형성하는 방법
KR20100088029A (ko) 부식 측정 장치 및 이를 이용한 부식 측정 방법
KR102301933B1 (ko) 반도체 소자의 제조 방법
KR100731082B1 (ko) 반도체 소자 제조 방법
KR20040009253A (ko) 금속배선 형성방법
KR20010086755A (ko) 금속 배선 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140218