JP2002289687A - 半導体装置、及び、半導体装置における配線形成方法 - Google Patents

半導体装置、及び、半導体装置における配線形成方法

Info

Publication number
JP2002289687A
JP2002289687A JP2001090292A JP2001090292A JP2002289687A JP 2002289687 A JP2002289687 A JP 2002289687A JP 2001090292 A JP2001090292 A JP 2001090292A JP 2001090292 A JP2001090292 A JP 2001090292A JP 2002289687 A JP2002289687 A JP 2002289687A
Authority
JP
Japan
Prior art keywords
gas
wiring
film
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001090292A
Other languages
English (en)
Inventor
Junichi Aoyama
純一 青山
Toshio Kobayashi
敏夫 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001090292A priority Critical patent/JP2002289687A/ja
Priority to DE10213556A priority patent/DE10213556A1/de
Priority to US10/107,568 priority patent/US6765297B2/en
Publication of JP2002289687A publication Critical patent/JP2002289687A/ja
Priority to US10/646,508 priority patent/US6927158B2/en
Priority to US11/112,538 priority patent/US7074706B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】中空配線技術における熱拡散不良といった問題
を解決し得る半導体装置を提供する。 【解決手段】半導体装置は、基体１０上に形成された配
線１２の間に空隙１５が形成され、０゜Ｃにおける空気
の熱伝導率の３倍以上の熱伝導率を有するガス１６が該
空隙１５に充填されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、及
び、半導体装置における配線形成方法に関し、より詳し
くは、配線間に空隙が存在する半導体装置、及び、半導
体装置における配線形成方法に関する。
【０００２】
【従来の技術】近年、半導体装置においては、高性能化
のために多層配線化及び微細化が急速に進められてい
る。このような半導体装置にあっては、微細化が進むに
つれて配線間の寄生容量が増大し、半導体装置の高速化
にとって重大な問題となっている。
【０００３】寄生容量の減少を低減させるための手段と
して、基体上に形成された複数の配線間に空隙を形成す
る技術（便宜上、中空配線技術と呼ぶ）が知られてい
る。この中空配線技術の一例の概要を、特開平２−２４
０９４７号公報に開示された技術を基に、図９及び図１
０の絶縁層等の断面図を参照して説明する。
【０００４】［工程−１０］先ず、半導体基板に周知の
トランジスタ素子（例えば、ＭＯＳ型ＦＥＴ）を形成す
る。そして、全面にＣＶＤ法に基づき第１の絶縁層１１
０を形成する。その後、リソグラフィ技術及びドライエ
ッチング技術に基づき第１の絶縁層１１０に開口部を形
成し、次いで、例えば、スパッタリング技術及びドライ
エッチング技術によって、開口部内を配線材料で埋め込
み、併せて、第１の絶縁層１１０上に第１の配線１１１
を形成する。この状態を、図９の（Ａ−１）及び（Ａ−
２）に示すが、図９及び図１０においては、半導体基
板、トランジスタ素子、開口部の図示を省略している。
また、図９の（Ａ−１）、（Ｂ−１）、図１０の（Ａ−
１）は、第１の配線１１１の延びる方向と直角の方向の
垂直面で第１の絶縁層１１０等を切断したときの図であ
り、図９の（Ａ−２）、（Ｂ−２）、図１０の（Ａ−
２）は、第１の配線１１１の延びる方向に平行な方向の
垂直面で第１の絶縁層１１０等を切断したときの図であ
る。
【０００５】［工程−２０］その後、全面に第２の絶縁
層１１２をＣＶＤ法にて形成した後、第２の絶縁層１１
２の表面を平坦化処理する。次に、リソグラフィ技術及
びドライエッチング技術に基づき第１の配線１１１の上
方の第２の絶縁層１１２に開口部を形成し、次いで、例
えば、スパッタリング技術及びドライエッチング技術に
よって、開口部内を配線材料で埋め込み、併せて、第２
の絶縁層１１２上に第２の配線１１３を形成する。この
状態を、図９の（Ｂ−１）及び（Ｂ−２）に示す。
【０００６】［工程−３０］次いで、第２の配線１１３
をエッチング用マスクとして、第２の絶縁層１１２をエ
ッチングすることによって、第１の配線１１１と第１の
配線１１１との間、第２の配線１１３と第２の配線１１
３との間に空隙１１４を形成することができる。この状
態を、図１０の（Ａ−１）及び（Ａ−２）に示す。その
後、全面に薄い絶縁膜を形成して配線構造を完成させ
る。
【０００７】また、基体上に形成された複数の配線の間
の空隙を真空とした構造を有する半導体装置も周知であ
る。
【０００８】
【発明が解決しようとする課題】このような中空配線技
術は、配線間の寄生容量を低減するための有効な手段で
ある。しかしながら、空隙が空気で充填され、あるいは
又、真空状態となっているが故に、空隙における熱拡散
が劣るといった問題がある。即ち、半導体装置の動作時
の発熱によって、配線が変形したり断線し、半導体装置
の信頼性低下や不良発生の原因となる。
【０００９】従って、本発明の目的は、中空配線技術に
おける熱拡散不良といった問題を解決し得る半導体装
置、及び、半導体装置における配線形成方法を提供する
ことにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置は、基体上に形成された配線の
間に空隙が形成され、０゜Ｃにおける空気の熱伝導率の
３倍以上の熱伝導率を有するガスが該空隙に充填されて
いることを特徴とする。
【００１１】尚、以下の説明において、配線、及び、配
線の間に０゜Ｃにおける空気の熱伝導率（２．４×１０
-2Ｗ・ｍ-1・Ｋ-1）の３倍以上の熱伝導率（０゜Ｃにお
ける）を有するガスが充填された空隙を総称して、本発
明の配線構造と呼ぶ場合がある。また、０゜Ｃにおける
空気の熱伝導率の３倍以上の熱伝導率（０゜Ｃにおけ
る）を有するガスを、便宜上、高熱伝導性ガスと呼ぶ場
合がある。
【００１２】本発明の半導体装置においては、配線上及
び空隙の上方に高熱伝導性ガスを透過させないガス不透
過性膜が形成されていることが好ましい。あるいは又、
配線上及び空隙の上方に、高熱伝導性ガスを透過させる
ガス透過性膜と高熱伝導性ガスを透過させないガス不透
過性膜との積層構造が形成されていることが好ましい。
ここで、ガス不透過性膜を構成する材料として、窒化ケ
イ素（ＳｉＮ）を例示することができる。尚、窒化ケイ
素から成るガス不透過性膜は、成膜されたガス不透過性
膜が圧縮応力を有する条件にてプラズマＣＶＤ法で成膜
することが望ましい。また、ガス透過性膜を構成する材
料として、後述する本発明の第１の態様あるいは第３の
態様に係る半導体装置の配線形成方法の説明におけるガ
ス透過性膜を構成する材料を挙げることができる。
【００１３】上記の目的を達成するための本発明の第１
の態様に係る半導体装置の配線形成方法は、（Ａ）基体
上に、配線、及び、配線間を充填した充填層を形成する
工程と、（Ｂ）配線及び充填層上にガス透過性膜を形成
する工程と、（Ｃ）ガス透過性膜を介して充填層を除去
し、以て、配線間に空隙を形成する工程と、（Ｄ）０゜
Ｃにおける空気の熱伝導率の３倍以上の熱伝導率を有す
るガスを、ガス透過性膜を介して該空隙に充填する工程
と、（Ｅ）ガス透過性膜の上にガス不透過性膜を形成す
る工程、を具備することを特徴とする。
【００１４】本発明の第１の態様に係る半導体装置の配
線形成方法において、工程（Ａ）の基体上に配線及び配
線間を充填した充填層を形成する工程は、例えば、基体
上に周知の方法で配線を形成した後、全面にＣＶＤ法や
スピンコーティング法、スパッタリング法等にて充填層
を形成し、次いで、充填層を平坦化処理する工程から構
成することができる。あるいは又、基体上に充填層を形
成した後、配線を形成すべき充填層の部分に凹部（例え
ば、溝部）を形成し、蒸着法、スパッタリング法、ＣＶ
Ｄ法、メッキ法等によって配線材料層を凹部内を含む全
面に形成した後、化学的・機械的研磨法（ＣＭＰ法）や
エッチバック法にて充填層上の配線材料層を選択的に除
去し、以て、凹部内を配線材料層で埋め込み、配線を得
る工程から構成することができる。
【００１５】充填層を構成する材料は、ガス透過性膜を
介して除去が可能な材料、より具体的には、所定の温度
を加えたとき、溶融、溶解、蒸発、揮発、分解、昇華等
によってガス状物質となる材料や、ガス透過性膜を介し
てエッチングを行い得る材料とすればよく、これらの材
料として、氷、アルコール、レジスト材料、炭素（カー
ボン）、シリカゲルやポーラスシリカ膜を形成する際に
利用される所謂発泡材を例示することができる。
【００１６】本発明の第１の態様に係る半導体装置の配
線形成方法にあって、ガス透過性膜は、多孔質の絶縁材
料（例えば、低比誘電率を有する絶縁材料）から成り、
ガス不透過性膜は、窒化ケイ素（ＳｉＮ）あるいは酸化
ケイ素（ＳｉＯ2）から成る構成とすることができる。
ここで、低比誘電率κを有する絶縁材料として、ＢＣＢ
（ベンゾシクロブテン：κ＝２．６）、ポリアリールエ
ーテル（κ＝２．６〜２．８）、ポリイミド（κ＝２．
９）等の非フッ素系ポリマー；フッ素添加ポリイミド
（κ＝２．７）、テトラフルオロエチレン（κ＝２．１
〜１．９）、シクロパーフルオロカーボン（κ＝２．
１）、フッ化ポリアリールエーテル（κ＝２．６）、フ
ッ素添加パリレン（κ＝２．４）等のフッ素系ポリマ
ー；有機ＳＯＧ（κ＝２．７）、酸化シリコン系のキセ
ロゲル（κ＝２．０）、ナノポーラスシリカ、アモルフ
ァス・カーボン（κ＝２．５）を例示することができ
る。ガス透過性膜を形成する方法は、ガス透過性膜を構
成する材料に依存して適宜決定すればよく、ＣＶＤ法や
スピンコーティング法、スパッタリング法を例示するこ
とができる。また、窒化ケイ素から成るガス不透過性膜
は、プラズマＣＶＤ法にて成膜することが好ましく、更
に、圧縮応力を有する成膜条件が最も効果的である。
【００１７】本発明の第１の態様に係る半導体装置の配
線形成方法にあっては、工程（Ｃ）において、ガス透過
性膜を介して充填層を除去した後、真空（減圧）雰囲気
とすることで、空隙に残存する残存ガス（充填層を構成
していた材料あるいはその分解物、反応物等から成るガ
ス）を除去することが好ましい。
【００１８】また、前記（Ｄ）のガス透過性膜を介して
空隙に充填する工程にあっては、大気圧よりも低い圧力
の高熱伝導性ガスを充填してもよいし、大気圧と同じあ
るいは大気圧以上の圧力を有する高熱伝導性ガスを充填
してもよい。
【００１９】上記の目的を達成するための本発明の第２
の態様に係る半導体装置の配線形成方法は、（Ａ）基体
上に複数の配線を形成する工程と、（Ｂ）０゜Ｃにおけ
る空気の熱伝導率の３倍以上の熱伝導率を有するガス雰
囲気中で、配線上、及び、配線間に存在する空隙の上方
に、ガス不透過性膜を配設する工程、を具備することを
特徴とする。
【００２０】本発明の第２の態様に係る半導体装置の配
線形成方法において、工程（Ｂ）のガス不透過性膜を配
設する工程は、具体的には、配線上にポリイミドフィル
ムから成るガス不透過性膜を貼り合わせる工程から成る
ことが好ましい。
【００２１】また、前記（Ｂ）のガス雰囲気（高熱伝導
性ガス雰囲気）の圧力は、大気圧よりも低い圧力であっ
てもよいし、大気圧と同じあるいは大気圧以上の圧力で
あってもよい。
【００２２】上記の目的を達成するための本発明の第３
の態様に係る半導体装置の配線形成方法は、（Ａ）基体
上に複数の配線を形成する工程と、（Ｂ）配線上、及
び、配線間に存在する空隙の上方に、ガス透過性膜を配
設する工程と、（Ｃ）０゜Ｃにおける空気の熱伝導率の
３倍以上の熱伝導率を有するガスを、ガス透過性膜を介
して該空隙に充填する工程と、（Ｄ）ガス透過性膜の上
にガス不透過性膜を形成する工程、を具備することを特
徴とする。
【００２３】本発明の第３の態様に係る半導体装置の配
線形成方法において、工程（Ｂ）のガス透過性膜を配設
する工程は、具体的には、配線上に酸化ケイ素膜又は低
誘電率膜（低誘電率を有する材料を構成要素とする膜）
から成るガス透過性膜を貼り合わせる工程から成ること
が好ましい。また、ガス不透過性膜は、窒化ケイ素（Ｓ
ｉＮ）あるいは酸化ケイ素（ＳｉＯ2）から成ることが
好ましい。尚、窒化ケイ素から成るガス不透過性膜は、
プラズマＣＶＤ法にて成膜することが好ましく、更に、
圧縮応力を有する成膜条件が最も効果的である。場合に
よっては、ガス不透過性膜をポリイミドフィルムから構
成し、工程（Ｄ）のガス不透過性膜を形成（配設）する
工程は、配線上にポリイミドフィルムから成るガス不透
過性膜を貼り合わせる工程から成ることが好ましい。
【００２４】また、工程（Ｃ）のガス透過性膜を介して
空隙に高熱伝導性ガスを充填する工程にあっては、大気
圧よりも低い圧力の高熱伝導性ガスを充填してもよい
し、大気圧と同じあるいは大気圧以上の圧力を有する高
熱伝導性ガスを充填してもよい。
【００２５】本発明の半導体装置、あるいは、第１の態
様〜第３の態様に係る半導体装置における配線形成方法
（以下、これらを総称して、単に、本発明と呼ぶ場合が
ある）において、高熱伝導性ガスを、ヘリウムガス（０
゜Ｃにおける熱伝導率：１４×１０-2Ｗ・ｍ-1・Ｋ-1）
又は水素ガス（０゜Ｃにおける熱伝導率：１７×１０ -2
Ｗ・ｍ-1・Ｋ-1）とすることが好ましく、更には、ヘリ
ウムガスとすることが一層好ましい。空隙に充填された
高熱伝導性ガスの圧力は、０．５×１０5Ｐａ乃至１．
５×１０5Ｐａ、好ましくは０．８×１０5Ｐａ乃至１．
２×１０5Ｐａとすることが望ましい。尚、ガスとし
て、ヘリウムガスを含む混合ガス、水素ガスを含む混合
ガス、ヘリウムガス及び水素ガスを含む混合ガスとする
こともできる。このような混合ガスを使用する場合、混
合ガス中のヘリウムガスや水素ガスの割合は、混合ガス
の熱伝導率が、０゜Ｃにおける空気の熱伝導率の３倍以
上の熱伝導率（０゜Ｃにおける）であるといった要件を
満足するような割合とすればよい。尚、混合ガスを構成
する他のガスとして、Ｎｅ（０゜Ｃにおける熱伝導率：
５×１０-2Ｗ・ｍ-1・Ｋ-1）を例示することができる。
【００２６】本発明における基体として、絶縁層、絶縁
層と絶縁層内に形成された接続孔（コンタクトホールや
ビヤホール、スルーホール）との組合せを例示すること
ができる。絶縁層の下あるいは下方には、例えば、トラ
ンジスタ素子等が形成され、あるいは又、下層配線が形
成されている。あるいは又、絶縁層と絶縁層内に形成さ
れた開口部との組合せを例示することができ、この場合
には、配線から開口部内に配線材料が延びており、これ
によって接続孔が形成される。あるいは又、基体として
ガス不透過性膜を例示することができ、この場合には、
ガス不透過性膜の下に、本発明の半導体装置の配線構造
が形成されている。
【００２７】本発明における配線を構成する配線材料と
して、アルミニウム；Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−
Ｓｉ−Ｃｉｕ等のアルミニウム合金、タングステン
（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、金（Ａｕ）
等の金属やこれらの合金、各種シリサイド、不純物を含
有したポリシリコンを例示することができる。配線の形
成方法として、配線材料を形成した後、パターニングす
る方法、あるいは又、所謂シングル・ダマシン法、デュ
アル・ダマシン法といったダマシン法を挙げることがで
きる。
【００２８】本発明の半導体装置にあっては、配線が多
層構造を有していてもよい。即ち、配線の上に配線材料
から成るプラグを介して配線が形成された構造（配線２
層構造）、あるいは、かかる構造の繰り返し構造（３層
以上の多層化された配線多層構造）を有し、これらの配
線多層構造の間に空隙が存在する構成としてもよい。あ
るいは又、本発明の配線構造が積層された構成とするこ
ともでき、この場合には、本発明の上方の配線構造と下
方の配線構造との間には、ガス不透過性膜、あるいは、
ガス透過性膜とガス不透過性膜との積層構造、並びに、
必要に応じて絶縁層が形成されている。この場合、各層
の配線は、配線材料から成り、絶縁層とガス不透過性膜
との積層構造、絶縁層とガス透過性膜との積層構造、絶
縁層とガス透過性膜とガス不透過性膜との積層構造、ガ
ス透過性膜、ガス不透過性膜、あるいは、ガス透過性膜
とガス不透過性膜との積層構造に形成されたプラグによ
って接続されている。
【００２９】尚、配線多層構造を有する半導体装置を製
造する場合、本発明の第１の態様に係る半導体装置にお
ける配線形成方法にあっては、前記工程（Ａ）を実行
し、次いで、全面に充填層に相当する層間絶縁層を形成
した後、前記工程（Ａ）を実行するといった工程を所望
の回数繰り返せばよいし、本発明の第２の態様あるいは
第３の態様に係る半導体装置における配線形成方法にあ
っては、前記工程（Ａ）を実行し、次いで、全面に層間
絶縁層を形成した後、前記工程（Ａ）を実行するといっ
た工程を所望の回数繰り返し、次いで、層間絶縁層を除
去すればよい。尚、この場合には、配線をエッチング層
マスクとして層間絶縁層をエッチングすればよい。
【００３０】また、本発明の配線構造が積層された構成
を有する半導体装置を製造する場合、本発明の第１の態
様に係る半導体装置における配線形成方法にあっては、
前記工程（Ａ）〜（Ｅ）を所望の回数繰り返せばよく、
あるいは又、前記工程（Ａ）〜（Ｃ）を所望の回数繰り
返した後、前記工程（Ｄ）及び（Ｅ）を実行すればよ
く、あるいは又、前記工程（Ａ）及び（Ｂ）を所望の回
数繰り返した後、前記工程（Ｃ）、（Ｄ）及び（Ｅ）を
実行すればよい。また、本発明の第２の態様に係る半導
体装置における配線形成方法にあっては、前記工程
（Ａ）及び（Ｂ）を所望の回数繰り返せばよい。また、
第３の態様に係る半導体装置における配線形成方法にあ
っては、前記工程（Ａ）〜（Ｄ）を所望の回数繰り返せ
ばよく、あるいは又、前記工程（Ａ）及び（Ｂ）を所望
の回数繰り返した後、前記工程（Ｃ）及び（Ｄ）を実行
すればよい。
【００３１】本発明においては、配線の間に空隙に０゜
Ｃにおける空気の熱伝導率の３倍以上の熱伝導率を有す
る高熱伝導性ガスが充填されているので、空隙における
熱拡散が劣るといった従来の技術における問題を解決す
ることができる。
【００３２】中空配線構造ではない通常の配線構造を構
成する材料として、例えば、アルミニウム（０゜Ｃにお
ける熱伝導率：２３３Ｗ・ｍ-1・Ｋ-1）、ＳｉＯ2（０
゜Ｃにおける熱伝導率：１．４Ｗ・ｍ-1・Ｋ-1）、Ｓｉ
（０゜Ｃにおける熱伝導率：１５６Ｗ・ｍ-1・Ｋ-1）を
挙げることができる。各材料の熱伝導率の値から、この
ような半導体装置の内部で発生した熱は、半導体装置の
チップ表面から殆ど放散することがなく、シリコン半導
体基板側から大部分が放散していると考えることができ
る。しかも、大部分の熱は、配線間に存在する絶縁層を
介してではなく、金属配線材料（例えば、アルミニウ
ム）が充填された接続孔を介して伝導すると考えても大
きな誤りはない。それ故、中空配線構造にあっては、空
隙を空気（０゜Ｃにおける熱伝導率：２．４×１０-2Ｗ
・ｍ-1・Ｋ-1）で充填し、あるいは又、真空状態として
も、絶縁層を介しての熱の伝導が少ないので、一見、問
題がないように見える。
【００３３】しかしながら、以下の点を考慮すると、配
線間に存在する絶縁層を介しての熱の伝導も無視できな
い。即ち、上層配線と下層配線を繋ぐ接続孔の総面積
は、ダミー接続孔を設けた場合であっても、配線の占め
る面積の高々２０％である。また、絶縁層上に形成され
る配線の占める面積は、多層配線の上層部分にあって
は、１層当たり高々１０％程度である。従って、接続孔
の総面積は、ダミー接続孔を設けた場合であっても、多
層配線の上層部分にあっては、１層当たり高々２％程度
である。接続孔を介して放散する熱量と配線間に存在す
る絶縁層を介して放散する熱量の比が、熱伝導率と面積
の積の比になると想定すると、接続孔を介して放散する
熱量と配線間に存在する絶縁層を介して放散する熱量の
比は、以下のとおりとなる。
【００３４】［数１］ ２３３×０．０２：１．４×０．８≒１：０．２４
【００３５】ここで、中空配線構造を採用し、配線間に
存在する絶縁層を空気が充填された空隙で置き換えた場
合、接続孔を介して放散する熱量と空隙を介して放散す
る熱量の比は、以下のとおりとなる。
【００３６】［数２］ ２３３×０．０２：２．４×１０-2×０．８≒１：０．
００４１
【００３７】一方、本発明の配線構造を採用した場合、
高熱伝導性ガスとしてヘリウムガスを用いた場合、接続
孔を介して放散する熱量と空隙を介して放散する熱量の
比は、以下のとおりとなる。 ［数３］ ２３３×０．０２：１４×１０-2×０．８≒１：０．０
２４
【００３８】このように、本発明の半導体装置、あるい
は、半導体装置における配線形成方法にあっては、空隙
に空気を充填していた従来の中空配線構造と比較して、
空隙を介しても高い熱拡散を得ることができる。
【００３９】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。
【００４０】（実施の形態１）実施の形態１は、本発明
の半導体装置、及び、本発明の第１の態様に係る半導体
装置における配線形成方法に関する。実施の形態１にお
いては、高熱伝導性ガスとしてヘリウムガスを用いる。
また、基体は、ＭＯＳ型ＦＥＴといったトランジスタ素
子等が形成されたシリコン半導体基板の上に形成された
絶縁層である。充填層を氷から構成し、ガス透過性膜を
酸化ケイ素から構成し、ガス不透過性膜を窒化ケイ素か
ら構成する。以下、絶縁層等の模式的な一部断面図であ
る図１及び図２を参照して、実施の形態１の配線形成方
法及び半導体装置を説明する。
【００４１】［工程−１００］先ず、半導体基板に周知
のトランジスタ素子（例えば、ＭＯＳ型ＦＥＴ）を形成
する。そして、全面にＣＶＤ法に基づき絶縁層（以下、
下地絶縁層と呼ぶ）１０を形成する。その後、リソグラ
フィ技術及びドライエッチング技術に基づき下地絶縁層
１０に開口部を形成し、次いで、例えば、スパッタリン
グ技術及びドライエッチング技術によって、開口部内を
配線材料（例えば、アルミニウム合金）で埋め込み、開
口部内にコンタクトプラグ１１を形成し、併せて、基体
に相当する下地絶縁層１０上に配線１２を形成する。こ
うして、図１の（Ａ）に示す構造を得ることができる。
尚、以下の図面においては、半導体基板、トランジスタ
素子の図示を省略している。また、配線１２の延びる方
向と直角の方向の垂直面で下地絶縁層１０等を切断した
ときの図である。
【００４２】［工程−１１０］次に、例えば、スピンコ
ーティンング法に基づき、半導体基板を０゜Ｃ以下に冷
却しながら、例えば、水を滴下し、配線１２及び下地絶
縁層１０を覆う氷膜を形成する。その後、ＣＭＰ法に
て、アルコールを流しながら配線１２上の氷膜を選択的
に除去する。こうして、図１の（Ｂ）に示すように、基
体に相当する下地絶縁層１０上に、配線１２、及び、配
線１２間を充填した充填層１３を形成することができ
る。尚、ＣＭＰ法の代わりに、プラズマエッチング法等
によるエッチバック法や減圧として水分を蒸発させる方
法等を採用することもできる。
【００４３】［工程−１２０］その後、配線１２及び充
填層１３上にガス透過性膜１４を形成する。具体的に
は、０゜Ｃ以下の低温で、水素ガス希釈されたＳｉＨ4
／Ｏ2を原料ガスとして用いた冷却プラズマＣＶＤ法
（半導体基板温度−１１０゜Ｃ）にてＳｉＯ2から成
り、厚さ０．２〜０．５μｍのガス透過性膜１４を形成
する。こうして、図１の（Ｃ）に示す構造を得ることが
できる。尚、この冷却プラズマＣＶＤ法は、第３８回応
用物理学関係連合講演会予稿集Ｎｏ．２、第６３３頁、
２９ｐ−ｖ−１１に記載されている。
【００４４】あるいは又、ガス透過性膜１４を低比誘電
率を有する絶縁材料から構成することもできる。この場
合には、例えば酸化シリコン系のキセロゲル膜（アライ
ド・シグナル社製，商品名 Nanoglass，κ＝２．０）を
スピンコート法により全面に約１．０μｍの厚さに塗布
し、約４００°Ｃにてキュアを行う。あるいは又、テト
ラエトキシシラン（ＴＥＯＳ）及びアンモニア（Ｎ
Ｈ3）を含む水溶液中での脱水縮合反応による固体化反
応を利用して、固体の結合を持つ多孔質構造体を形成
し、しかる後に水溶液を乾燥する。
【００４５】［工程−１３０］次いで、ガス透過性膜１
４を介して充填層１３を除去し、以て、配線１２間に空
隙１５を形成する。具体的には、半導体基板を１００〜
３００゜Ｃに加熱し、あるいは又、減圧状態とすること
によって、配線１２の間に存在する充填層１３を構成す
る氷を蒸発させると、水蒸気はガス透過性膜１４を介し
て系外に排出され、配線１２間に空隙１５が形成され
る。こうして、図２の（Ａ）に示す構造を得ることがで
きる。その後、１０2Ｐａ程度の真空（減圧）状態とす
ることによって、絶縁層１０と配線１２とガス透過性膜
１４とによって囲まれた空隙１５内の水蒸気を充分に除
去することが望ましい。
【００４６】［工程−１４０］その後、加熱・減圧・充
填処理室の雰囲気を、温度１００゜Ｃ、圧力１．０×１
０5Ｐａ〜１．５×１０5Ｐａのヘリウムガス雰囲気とす
る。これによって、高熱伝導性ガスであるヘリウムガス
を、ガス透過性膜１４を介して空隙１５に充填すること
ができる。この状態を図２の（Ｂ）に示すが、ヘリウム
ガスを参照番号１６で示す。
【００４７】［工程−１５０］次いで、ガス透過性膜１
４の上にガス不透過性膜１７を形成する。具体的には、
ＳｉＨ4及びＮＨ3を原料ガスとして用いたプラズマＣＶ
Ｄ法にて、厚さ０．１μｍ〜０．２μｍの窒化ケイ素
（ＳｉＮ）膜を全面に成膜する。これによって、図２の
（Ｃ）に示す構造を得ることができる。尚、［工程−１
４０］及び［工程−１５０］、あるいは、［工程−１３
０］〜［工程−１５０］は、ＣＶＤ装置内で実行すれば
よい。
【００４８】こうして、基体に相当する絶縁層１０上に
形成された配線１２の間に空隙１５が形成され、０゜Ｃ
における空気の熱伝導率の３倍以上の熱伝導率を有する
ガスであるヘリウムガス１６が空隙１５に充填された実
施の形態１の半導体装置を得ることができる。
【００４９】尚、実施の形態１においては、氷から充填
層１３を形成する代わりに、例えば、レジスト材料や炭
素から充填層１３を構成することもできる。この場合に
は、［工程−１３０］において、半導体基板を１００゜
Ｃ以上の温度に保持した状態で、酸素又は酸素プラズマ
雰囲気にガス透過性膜１４を晒せばよい。酸素は、ガス
透過性膜１４を通過し、充填層１３を構成するレジスト
材料や炭素と反応し、ＣＯガスあるいはＣＯ2ガスが生
成し、かかるＣＯガスあるいはＣＯ2ガスがガス透過性
膜１４を介して系外に排出され、配線１２間に空隙１５
が形成される。あるいは又、［工程−１３０］におい
て、例えば、アセトン溶液に半導体基板を浸漬する。こ
れによって、レジスト材料が溶解され、ガス透過性膜１
４を介して系外に排出され、配線１２間に空隙１５が形
成される。あるいは又、［工程−１３０］において、レ
ジスト材料や炭素を焼成することによって、ＣＯガスあ
るいはＣＯ2ガスが生成し、かかるＣＯガスあるいはＣ
Ｏ2ガスがガス透過性膜１４を介して系外に排出され、
配線１２間に空隙１５が形成される。以上においては、
配線１２間に空隙１５が形成された後、真空（減圧）状
態とすることによって、絶縁層１０と配線１２とガス透
過性膜１４とによって囲まれた空隙１５内のガス状物質
を充分に除去することが望ましい。
【００５０】また、配線１２間の距離が、例えば５μｍ
程度以上と長い場合には、配線１２と配線１２との間に
ダミー配線を設けることが好ましい。
【００５１】（実施の形態２）実施の形態２は、実施の
形態１の変形である。実施の形態２の半導体装置におい
ては、実施の形態１にて説明した配線構造が積層された
構成を有する。以下、実施の形態２の半導体装置におけ
る配線形成方法を、図３を参照して説明する。
【００５２】［工程−２００］先ず、実施の形態１の
［工程−１００］〜［工程−１５０］と同様の工程を実
行する。その後、リソグラフィ技術及びドライエッチン
グ技術に基づき配線１２の上方のガス透過性膜１４及び
ガス不透過性膜１７に開口部を形成し、次いで、例え
ば、スパッタリング技術及びドライエッチング技術によ
って、開口部内を配線材料（例えば、アルミニウム合
金）で埋め込み、開口部内にコンタクトプラグ２１を形
成し、併せて、ガス不透過性膜１７上に配線２２を形成
する。こうして、図３の（Ａ）に示す構造を得ることが
できる。
【００５３】［工程−２１０］次いで、実施の形態１の
［工程−１１０］〜［工程−１５０］を実行する。こう
して、図３の（Ｂ）に示すように、基体に相当するガス
不透過性膜１７上に形成された配線２２の間に空隙２５
が形成され、０゜Ｃにおける空気の熱伝導率の３倍以上
の熱伝導率を有するガスであるヘリウムガス２６が空隙
２５に充填された実施の形態２の半導体装置を得ること
ができる。尚、参照番号２４，２７は、ガス透過性膜及
びガス不透過性膜を示す。
【００５４】［工程−２００］及び［工程−２１０］を
更に繰り返せば、所望の層数を有する配線構造が積層さ
れた構成の半導体装置を得ることができる。
【００５５】尚、実施の形態２においては、代替的に、
実施の形態１の［工程−１００］と同様の工程を実行し
た後、［工程−１１０］〜［工程−１３０］を所望の回
数繰り返した後、［工程−１４０］及び［工程−１５
０］を実行してもよく、あるいは又、実施の形態１の
［工程−１００］と同様の工程を実行した後、［工程−
１１０］及び［工程−１２０］を所望の回数繰り返した
後、［工程−１３０］〜［工程−１５０］を実行しても
よい。
【００５６】（実施の形態３）実施の形態３も実施の形
態１の変形である。実施の形態３の半導体装置において
は、配線が多層構造を有している。即ち、配線の上に配
線材料から成るプラグを介して配線が形成された構造
（２層配線構造）を有し、これらの多層配線構造の間に
空隙が存在する。以下、実施の形態２の半導体装置にお
ける配線形成方法を、図４及び図５を参照して説明す
る。
【００５７】［工程−３００］先ず、実施の形態１の
［工程−１００］と同様に工程を実行する。
【００５８】［工程−３１０］その後、全面に低誘電率
を有する材料から成る充填層３３Ａを形成した後、充填
層３３Ａに対して平坦化処理を行う。この状態を図４の
（Ａ）に示す。その後、リソグラフィ技術及びドライエ
ッチング技術に基づき、配線３２Ａの上方の充填層３３
Ａに開口部を形成し、次いで、例えば、スパッタリング
技術及びドライエッチング技術によって、開口部内を配
線材料（例えば、アルミニウム合金）で埋め込み、開口
部内にコンタクトプラグ３１Ｂを形成し、併せて、充填
層３３Ａ上に配線３２Ｂを形成する。こうして、図４の
（Ｂ）に示す構造を得ることができる。この工程を、所
望の回数、繰り返す。こうして、図４の（Ｃ）に示す構
造を得ることができる。尚、図４の（Ｃ）に示した例で
は、［工程−３１０］を２回、繰り返し、合計、３層の
配線を形成する。
【００５９】［工程−３２０］次いで、実施の形態１の
［工程−１２０］と同様にして、配線３２Ｃ及び充填層
３３Ｃ上にガス透過性膜３４を形成した後（図５の
（Ａ）参照）、［工程−１３０］と同様にして、ガス透
過性膜３４を介して充填層３３Ａ，３３Ｂ，３３Ｃを除
去し、以て、配線３２Ａ，３２Ｂ，３２Ｃ間に空隙３５
を形成する（図５の（Ｂ）参照）。その後、［工程−１
４０］と同様にして、ヘリウムガス３６を、ガス透過性
膜３４を介して空隙３５に充填することができる。次い
で、［工程−１５０］と同様にして、ガス透過性膜３４
の上にガス不透過性膜３７を形成する。こうして、図５
の（Ｃ）に示す多層配線構造を有する実施の形態３の半
導体装置を得ることができる。
【００６０】（実施の形態４）実施の形態４は、本発明
の半導体装置、及び、本発明の第２の態様に係る半導体
装置における配線形成方法に関する。実施の形態４にお
いては、高熱伝導性ガスとしてヘリウムガスを用いる。
また、基体は、ＭＯＳ型ＦＥＴといったトランジスタ素
子等が形成されたシリコン半導体基板の上に形成された
絶縁層である。ガス不透過性膜をポリイミドフィルムか
ら構成する。以下、絶縁層等の模式的な一部断面図であ
る図６を参照して、実施の形態４の配線形成方法及び半
導体装置を説明する。
【００６１】［工程−４００］先ず、実施の形態１の
［工程−１００］と同様の工程を実行する。即ち、半導
体基板に周知のトランジスタ素子（例えば、ＭＯＳ型Ｆ
ＥＴ）を形成する。そして、全面にＣＶＤ法に基づき下
地絶縁層１０を形成する。その後、リソグラフィ技術及
びドライエッチング技術に基づき下地絶縁層１０に開口
部を形成し、次いで、例えば、スパッタリング技術及び
ドライエッチング技術によって、開口部内を配線材料
（例えば、アルミニウム合金）で埋め込み、開口部内に
コンタクトプラグ１１を形成し、併せて、基体に相当す
る下地絶縁層１０上に配線１２を形成する。こうして、
図６の（Ａ）に示す構造を得ることができる。
【００６２】［工程−４１０］その後、半導体基板を、
真空・充填処理装置に搬入し、真空・充填処理装置を一
旦、真空（減圧）雰囲気とした後、０゜Ｃにおける空気
の熱伝導率の３倍以上の熱伝導率を有するガス雰囲気
（実施の形態４においては、温度１００゜Ｃ、圧力１．
０×１０5Ｐａ〜１．５×１０5Ｐａのヘリウムガス雰囲
気）とする。そして、この状態で、配線１２上、及び、
配線１２間に存在する空隙１５の上方に、ガス不透過性
膜４７を配設する。具体的には、厚さ１μｍのポリイミ
ドフィルムのロールを真空・充填処理装置内に準備して
おき、かかるロールからポリイミドフィルムを引き出し
て配線１２上に載せた後、ポリイミドフィルムに圧力を
加えた状態で熱処理を施すか、あるいは、ポリイミド接
着剤を用いて熱処理を施すか、接着性を有するポリイミ
ドフィルムを配線１２上に載せた後、かかるポリイミド
フィルムに圧力を加えた状態で熱処理を施すことによっ
て、配線１２上及び配線１２間に存在する空隙１５の上
方に、ガス不透過性膜４７を配設することができる。こ
うして、図６の（Ｂ）に示すように、基体に相当する絶
縁層１０上に形成された配線１２の間に空隙１５が形成
され、０゜Ｃにおける空気の熱伝導率の３倍以上の熱伝
導率を有する高熱伝導性ガスであるヘリウムガス１６が
空隙１５に充填された実施の形態４の半導体装置を得る
ことができる。
【００６３】尚、配線１２間の距離が、例えば５μｍ程
度以上と長い場合には、配線１２と配線１２との間にダ
ミー配線を設けることが好ましい。
【００６４】また、［工程−４１０］の後、配線１２の
上方のポリイミドフィルムから成るガス不透過性膜４７
に開口部を形成し、次いで、例えば、スパッタリング技
術及びドライエッチング技術によって、開口部内を配線
材料（例えば、アルミニウム合金）で埋め込み、開口部
内にコンタクトプラグを形成し、併せて、基体に相当す
るガス不透過性膜４７上に配線を形成した後、［工程−
４１０］を実行すれば、２層配線構造を有し、これらの
多層配線構造の間に空隙が存在する構成を得ることがで
きる。また、これらの工程を所望の回数繰り返すことに
よって、３層以上の多層配線構造を有し、これらの多層
配線構造の間に空隙が存在する構成を得ることができ
る。
【００６５】あるいは又、［工程−４００］を実行す
る。その後、全面に層間絶縁層を形成し、次いで、配線
の上方の層間絶縁層上に開口部を形成した後、例えば、
スパッタリング技術及びドライエッチング技術によっ
て、開口部内を配線材料（例えば、アルミニウム合金）
で埋め込み、開口部内にコンタクトプラグを形成し、併
せて、層間絶縁層上に配線を形成した後、かかる配線を
エッチング用マスクとして用いて層間絶縁層をドライエ
ッチングする。あるいは又、層間絶縁層を全て除去す
る。即ち、実施の形態３の［工程−３００］及び［工程
−３１０］と同様の工程を実行した後、充填層を除去す
る。これによって、配線２層構造を得ることができる。
また、これらの工程を所望の回数繰り返した後、層間絶
縁層をドライエッチングし、あるいは又、層間絶縁層を
全て除去する。これによって、配線多層構造を得ること
ができる。こうして、配線２層構造あるいは配線多層構
造を得た後、［工程−４１０］を実行することによっ
て、配線２層構造あるいは配線多層構造を有する実施の
形態４の半導体装置を得ることができる。
【００６６】（実施の形態５）実施の形態５は、本発明
の半導体装置、及び、本発明の第３の態様に係る半導体
装置における配線形成方法に関する。実施の形態４にお
いては、高熱伝導性ガスとしてヘリウムガスを用いる。
また、基体は、ＭＯＳ型ＦＥＴといったトランジスタ素
子等が形成されたシリコン半導体基板の上に形成された
絶縁層である。ガス透過性膜をベースに低誘電率を有す
る材料を塗布したフィルムから構成する。以下、絶縁層
等の模式的な一部断面図である図７を参照して、実施の
形態５の配線形成方法及び半導体装置を説明する。
【００６７】［工程−５００］先ず、実施の形態１の
［工程−１００］と同様の工程を実行する。即ち、半導
体基板に周知のトランジスタ素子（例えば、ＭＯＳ型Ｆ
ＥＴ）を形成する。そして、全面にＣＶＤ法に基づき下
地絶縁層１０を形成する。その後、リソグラフィ技術及
びドライエッチング技術に基づき下地絶縁層１０に開口
部を形成し、次いで、例えば、スパッタリング技術及び
ドライエッチング技術によって、開口部内を配線材料
（例えば、アルミニウム合金）で埋め込み、開口部内に
コンタクトプラグ１１を形成し、併せて、基体に相当す
る下地絶縁層１０上に配線１２を形成する。こうして、
図７の（Ａ）に示す構造を得ることができる。
【００６８】［工程−５１０］その後、配線１２上、及
び、配線１２間に存在する空隙の上方に、ガス透過性膜
５４を配設する。具体的には、厚さ０．５μｍのベース
上に低誘電率を有する材料を塗布したフィルムのロール
を準備しておき、かかるロールからこのフィルムを引き
出して配線１２上に載せた後、このフィルムに圧力を加
えた状態で熱処理を施すか、あるいは、適切な接着剤を
用いて熱処理を施すことによって、配線１２上及び配線
１２間に存在する空隙５５の上方に、ガス透過性膜５４
を配設することができる。こうして、図７の（Ｂ）に示
すように、基体に相当する絶縁層１０上に形成された配
線１２の間に空隙５５が形成される。
【００６９】［工程−５２０］次いで、半導体基板を、
ＣＶＤ装置に搬入し、ＣＶＤ装置を一旦、真空（減圧）
雰囲気とした後、０゜Ｃにおける空気の熱伝導率の３倍
以上の熱伝導率を有するガス雰囲気（実施の形態５にお
いては、温度１００゜Ｃ、圧力１．０×１０5Ｐａ〜
１．５×１０5Ｐａのヘリウムガス雰囲気）とする。こ
れによって、空隙５５には、高熱伝導性ガスであるヘリ
ウムガスが充填される。その後、配線１２上、及び、配
線１２間に存在する空隙５５の上方に、ガス不透過性膜
５７を形成する。具体的には、実施の形態１の［工程−
１５０］と同様にして、ガス透過性膜５４上に、プラズ
マＣＶＤ法にて窒化ケイ素（ＳｉＮ）膜を成膜する。こ
れによって、図７の（Ｃ）に示す構造を得ることができ
る。尚、実施の形態４の［工程−４１０］と同様にし
て、ガス透過性膜５４上にポリイミドフィルムから成る
ガス不透過性膜５７を積層してもよい。
【００７０】こうして、基体に相当する絶縁層１０上に
形成された配線１２の間に空隙５５が形成され、０゜Ｃ
における空気の熱伝導率の３倍以上の熱伝導率を有する
高熱伝導性ガスであるヘリウムガス５６が空隙５５に充
填された実施の形態５の半導体装置を得ることができ
る。
【００７１】尚、配線１２間の距離が、例えば５μｍ程
度以上と長い場合には、配線１２と配線１２との間にダ
ミー配線を設けることが好ましい。
【００７２】また、［工程−５２０］の後、配線１２の
上方のガス不透過性膜５７及びガス透過性膜５４に開口
部を形成し、次いで、例えば、スパッタリング技術及び
ドライエッチング技術によって、開口部内を配線材料
（例えば、アルミニウム合金）で埋め込み、開口部内に
コンタクトプラグを形成し、併せて、基体に相当するガ
ス不透過性膜５７上に配線を形成した後、［工程−５１
０］及び［工程−５２０］を実行すれば、２層配線構造
を有し、これらの多層配線構造の間に空隙が存在する構
成を得ることができる。また、これらの工程を所望の回
数繰り返すことによって、３層以上の多層配線構造を有
し、これらの多層配線構造の間に空隙が存在する構成を
得ることができる。
【００７３】あるいは又、［工程−５１０］の後、配線
１２の上方のガス透過性膜５４に開口部を形成し、次い
で、例えば、スパッタリング技術及びドライエッチング
技術によって、開口部内を配線材料（例えば、アルミニ
ウム合金）で埋め込み、開口部内にコンタクトプラグを
形成し、併せて、基体に相当するガス透過性膜５４上に
配線を形成した後、［工程−５２０］を実行すれば、２
層配線構造を有し、これらの多層配線構造の間に空隙が
存在する構成を得ることができる。また、［工程−５２
０］を実行する前の工程を所望の回数繰り返した後、
［工程−５２０］を実行することによって、３層以上の
多層配線構造を有し、これらの多層配線構造の間に空隙
が存在する構成を得ることができる。
【００７４】あるいは又、［工程−５００］を実行す
る。その後、全面に層間絶縁層を形成し、次いで、配線
の上方の層間絶縁層上に開口部を形成した後、例えば、
スパッタリング技術及びドライエッチング技術によっ
て、開口部内を配線材料（例えば、アルミニウム合金）
で埋め込み、開口部内にコンタクトプラグを形成し、併
せて、層間絶縁層上に配線を形成した後、かかる配線を
エッチング用マスクとして用いて層間絶縁層をドライエ
ッチングする。あるいは又、層間絶縁層を全て除去す
る。即ち、実施の形態３の［工程−３００］及び［工程
−３１０］と同様の工程を実行した後、充填層を除去す
る。これによって、配線２層構造を得ることができる。
また、この工程を所望の回数繰り返した後、層間絶縁層
をドライエッチングし、あるいは又、層間絶縁層を全て
除去する。これによって、配線多層構造を得ることがで
きる。こうして、配線２層構造あるいは配線多層構造を
得た後、［工程−５１０］及び［工程−５２０］を実行
することによって、配線２層構造あるいは配線多層構造
を有する実施の形態５の半導体装置を得ることができ
る。
【００７５】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。実施の形態１〜実施の形態３においては、下地絶縁
層等の上に配線を形成した後、充填層を形成したが、所
謂シングル・ダマシン法あるいはデュアル・ダマシン法
といったダマシン法にて配線及び充填層を形成すること
もできる。即ち、図８に下地絶縁層等の模式的な一部端
面図を示すように、下地絶縁層１０上に充填層１３を形
成した後、充填層１３に凹部（具体的には、溝部、ある
いは溝部と開口部の組合せ）を形成し（図８の（Ａ）参
照）、次いで、例えば、メッキ法にて全面に配線材料層
を形成した後、充填層１３上の配線材料層をＣＭＰ法や
エッチバック法にて選択的に除去することによって、基
体上に配線１２及び配線１２間を充填した充填層１３を
形成することができる。また、このようなダマシン法
は、他の発明の実施の形態における配線の形成にも適用
することができる。
【００７６】
【発明の効果】本発明においては、配線の間に設けられ
た空隙を０゜Ｃにおける空気の熱伝導率の３倍以上の熱
伝導率を有する高熱伝導性ガスによって充填することに
より、空隙に空気を充填していた従来の中空配線構造と
比較して、空隙を介しても高い熱拡散を得ることができ
る。また、高熱伝導性ガスとしてヘリウムガスや水素ガ
スを用いれば、これらのガスの比誘電率κは、空気の比
誘電率と比較して相当小さいが故に、配線間の寄生容量
の一層の低減を図ることが可能となる。これによって、
高い信頼性低下を有し、しかも、高速動作を可能とする
半導体装置を得ることができる。
【図面の簡単な説明】
【図１】発明の実施の形態１の半導体装置における配線
形成方法を説明するための、絶縁層等の模式的な一部断
面図である。
【図２】図１に引き続き、発明の実施の形態１の半導体
装置における配線形成方法を説明するための、絶縁層等
の模式的な一部断面図である。
【図３】発明の実施の形態２の半導体装置における配線
形成方法を説明するための、絶縁層等の模式的な一部断
面図である。
【図４】発明の実施の形態３の半導体装置における配線
形成方法を説明するための、絶縁層等の模式的な一部断
面図である。
【図５】図４に引き続き、発明の実施の形態３の半導体
装置における配線形成方法を説明するための、絶縁層等
の模式的な一部断面図である。
【図６】発明の実施の形態４の半導体装置における配線
形成方法を説明するための、絶縁層等の模式的な一部断
面図である。
【図７】発明の実施の形態５の半導体装置における配線
形成方法を説明するための、絶縁層等の模式的な一部断
面図である。
【図８】所謂ダマシン法にて配線及び充填層を形成する
工程を説明するための下地絶縁層等の模式的な一部端面
図である。
【図９】従来の中空配線構造を有する半導体装置の製造
方法を説明するための絶縁層等の模式的な一部断面図で
ある。
【図１０】図９に引き続き、従来の中空配線構造を有す
る半導体装置の製造方法を説明するための絶縁層等の模
式的な一部断面図である。
【符号の説明】
１０・・・下地絶縁層、１１，２１，３１Ａ，３１Ｂ，
３１Ｃ・・・コンタクトプラグ、１２，２２、３２Ａ，
３２Ｂ，３２Ｃ・・・配線、１３，３３Ａ，３３Ｂ，３
３Ｃ・・・充填層、１４，２４，３４，５４・・・ガス
透過性膜、１５，２５，３５，５５・・・空隙、１６，
２６，３６，５６・・・ヘリウムガス、１７，２７，３
７，４７，５７・・・ガス不透過性膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH04 HH09 HH11 HH13 HH19 HH20 HH25 JJ01 JJ04 JJ09 JJ11 JJ13 JJ19 JJ20 JJ25 KK04 KK09 KK11 KK13 KK19 KK20 KK25 MM01 MM02 PP15 PP27 QQ07 QQ11 QQ31 QQ37 QQ48 RR04 RR06 RR09 RR22 RR29 RR30 SS02 SS04 SS11 SS15 SS22 VV01 WW00 WW03 XX01 XX24 XX25 5F058 AA10 AC02 AC03 AF04 AG01 AH02 BA20 BD02 BD04 BD07 BD09 BF07 BF23 BF29 BF30 BF46 BH01 BJ02

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】基体上に形成された配線の間に空隙が形成
    され、０゜Ｃにおける空気の熱伝導率の３倍以上の熱伝
    導率を有するガスが該空隙に充填されていることを特徴
    とする半導体装置。
  2. 【請求項２】前記ガスは、ヘリウムガス又は水素ガスで
    あることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】配線上及び空隙の上方に前記ガスを透過さ
    せないガス不透過性膜が形成されていることを特徴とす
    る請求項１に記載の半導体装置。
  4. 【請求項４】配線上及び空隙の上方に前記ガスを透過さ
    せるガス透過性膜が形成され、該ガス透過性膜上に前記
    ガスを透過させないガス不透過性膜が形成されているこ
    とを特徴とする請求項１に記載の半導体装置。
  5. 【請求項５】（Ａ）基体上に、配線、及び、配線間を充
    填した充填層を形成する工程と、 （Ｂ）配線及び充填層上にガス透過性膜を形成する工程
    と、 （Ｃ）ガス透過性膜を介して充填層を除去し、以て、配
    線間に空隙を形成する工程と、 （Ｄ）０゜Ｃにおける空気の熱伝導率の３倍以上の熱伝
    導率を有するガスを、ガス透過性膜を介して該空隙に充
    填する工程と、 （Ｅ）ガス透過性膜の上にガス不透過性膜を形成する工
    程、を具備することを特徴とする半導体装置における配
    線形成方法。
  6. 【請求項６】前記ガス透過性膜は、多孔質の絶縁材料か
    ら成り、 前記ガス不透過性膜は、窒化ケイ素から成ることを特徴
    とする請求項５に記載の半導体装置における配線形成方
    法。
  7. 【請求項７】前記ガスは、ヘリウムガス又は水素ガスで
    あることを特徴とする請求項５に記載の半導体装置にお
    ける配線形成方法。
  8. 【請求項８】（Ａ）基体上に複数の配線を形成する工程
    と、 （Ｂ）０゜Ｃにおける空気の熱伝導率の３倍以上の熱伝
    導率を有するガス雰囲気中で、配線上、及び、配線間に
    存在する空隙の上方に、ガス不透過性膜を配設する工
    程、を具備することを特徴とする半導体装置における配
    線形成方法。
  9. 【請求項９】前記ガス不透過性膜は、ポリイミドフィル
    ムから成ることを特徴とする請求項８に記載の半導体装
    置における配線形成方法。
  10. 【請求項１０】前記ガスは、ヘリウムガス又は水素ガス
    であることを特徴とする請求項８に記載の半導体装置に
    おける配線形成方法。
  11. 【請求項１１】（Ａ）基体上に複数の配線を形成する工
    程と、 （Ｂ）配線上、及び、配線間に存在する空隙の上方に、
    ガス透過性膜を配設する工程と、 （Ｃ）０゜Ｃにおける空気の熱伝導率の３倍以上の熱伝
    導率を有するガスを、ガス透過性膜を介して該空隙に充
    填する工程と、 （Ｄ）ガス透過性膜の上にガス不透過性膜を形成する工
    程、を具備することを特徴とする半導体装置における配
    線形成方法。
  12. 【請求項１２】前記ガス透過性膜は、酸化ケイ素膜又は
    低誘電率膜から成り、 前記ガス不透過性膜は、窒化ケイ素から成ることを特徴
    とする請求項１１に記載の半導体装置における配線形成
    方法。
  13. 【請求項１３】前記ガスは、ヘリウムガス又は水素ガス
    であることを特徴とする請求項１１に記載の半導体装置
    における配線形成方法。
JP2001090292A 2001-03-27 2001-03-27 半導体装置、及び、半導体装置における配線形成方法 Pending JP2002289687A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001090292A JP2002289687A (ja) 2001-03-27 2001-03-27 半導体装置、及び、半導体装置における配線形成方法
DE10213556A DE10213556A1 (de) 2001-03-27 2002-03-26 Halbleitervorrichtung und internes Verdrahtungsverfahren
US10/107,568 US6765297B2 (en) 2001-03-27 2002-03-27 Semiconductor device and wiring forming method in semiconductor device
US10/646,508 US6927158B2 (en) 2001-03-27 2003-08-22 Method of forming a semiconductor device with thermally conductive gas between wirings
US11/112,538 US7074706B2 (en) 2001-03-27 2005-04-22 Semiconductor device and wiring forming method in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001090292A JP2002289687A (ja) 2001-03-27 2001-03-27 半導体装置、及び、半導体装置における配線形成方法

Publications (1)

Publication Number Publication Date
JP2002289687A true JP2002289687A (ja) 2002-10-04

Family

ID=18945096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090292A Pending JP2002289687A (ja) 2001-03-27 2001-03-27 半導体装置、及び、半導体装置における配線形成方法

Country Status (3)

Country Link
US (3) US6765297B2 (ja)
JP (1) JP2002289687A (ja)
DE (1) DE10213556A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268794A (ja) * 2004-03-18 2005-09-29 Interuniv Micro Electronica Centrum Vzw エアギャップを伴うダマシーン構造を有する半導体デバイスの製造方法およびエアギャップを伴うダマシーン構造を有する半導体デバイス
JP2010108966A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
WO2017221558A1 (ja) * 2016-06-21 2017-12-28 ソニー株式会社 半導体装置、及び半導体装置の製造方法
DE102017010404A1 (de) 2016-11-14 2018-05-17 Yokogawa Electric Corporation Vibrationswandler

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289687A (ja) * 2001-03-27 2002-10-04 Sony Corp 半導体装置、及び、半導体装置における配線形成方法
JP3790469B2 (ja) * 2001-12-21 2006-06-28 富士通株式会社 半導体装置
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
EP1577939A3 (en) * 2004-03-18 2010-11-03 Imec Method of manufacturing a semiconductor device having damascene structures with air gaps
KR20060037822A (ko) * 2004-10-28 2006-05-03 주식회사 하이닉스반도체 고밀도플라즈마 화학기상증착 장치 및 그를 이용한반도체소자의 제조 방법
US7601629B2 (en) * 2005-12-20 2009-10-13 Texas Instruments Incorporated Semiconductive device fabricated using subliming materials to form interlevel dielectrics
WO2008002670A2 (en) * 2006-06-29 2008-01-03 Icemos Technology Corporation Varying pitch adapter and a method of forming a varying pitch adapter
US7732329B2 (en) * 2006-08-30 2010-06-08 Ipgrip, Llc Method and apparatus for workpiece surface modification for selective material deposition
KR100880326B1 (ko) * 2006-09-29 2009-01-28 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US9148769B2 (en) 2008-05-07 2015-09-29 Qualcomm Incorporated System, apparatus and method to enable mobile stations to identify calls based on predetermined values set in a call header
JP5466102B2 (ja) * 2010-07-08 2014-04-09 セイコーインスツル株式会社 貫通電極付きガラス基板の製造方法及び電子部品の製造方法
US11891481B2 (en) * 2021-03-02 2024-02-06 Massachusetts Institute Of Technology Poly(aryl ether) based polymers and associated gas separation membranes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641712A (en) * 1995-08-07 1997-06-24 Motorola, Inc. Method and structure for reducing capacitance between interconnect lines
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6284675B1 (en) * 1998-05-27 2001-09-04 Texas Instruments Incorporated Method of forming integrated circuit dielectric by evaporating solvent to yield phase separation
US6255712B1 (en) * 1999-08-14 2001-07-03 International Business Machines Corporation Semi-sacrificial diamond for air dielectric formation
JP2001144086A (ja) * 1999-08-31 2001-05-25 Sony Corp 埋め込み配線の形成方法、及び、基体処理装置
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
JP2002289687A (ja) * 2001-03-27 2002-10-04 Sony Corp 半導体装置、及び、半導体装置における配線形成方法
US6472333B2 (en) * 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268794A (ja) * 2004-03-18 2005-09-29 Interuniv Micro Electronica Centrum Vzw エアギャップを伴うダマシーン構造を有する半導体デバイスの製造方法およびエアギャップを伴うダマシーン構造を有する半導体デバイス
JP2010108966A (ja) * 2008-10-28 2010-05-13 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
WO2017221558A1 (ja) * 2016-06-21 2017-12-28 ソニー株式会社 半導体装置、及び半導体装置の製造方法
DE102017010404A1 (de) 2016-11-14 2018-05-17 Yokogawa Electric Corporation Vibrationswandler
US10447231B2 (en) 2016-11-14 2019-10-15 Yokogawa Electric Corporation Vibration transducer

Also Published As

Publication number Publication date
US7074706B2 (en) 2006-07-11
US6765297B2 (en) 2004-07-20
US20050191841A1 (en) 2005-09-01
US20020160599A1 (en) 2002-10-31
DE10213556A1 (de) 2002-10-17
US20040036175A1 (en) 2004-02-26
US6927158B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
US7074706B2 (en) Semiconductor device and wiring forming method in semiconductor device
US7094689B2 (en) Air gap interconnect structure and method thereof
US6913946B2 (en) Method of making an ultimate low dielectric device
TWI300971B (en) Semiconductor device
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
US20050159012A1 (en) Semiconductor interconnect structure
JP2007173511A (ja) 半導体装置の製造方法
US7345352B2 (en) Insulating tube, semiconductor device employing the tube, and method of manufacturing the same
WO2009006094A1 (en) Air gap in integrated circuit inductor fabrication
JPH11340321A (ja) 半導体装置およびその製造方法
JP3399252B2 (ja) 半導体装置の製造方法
US20060040492A1 (en) Formation of air gaps in an interconnect structure using a thin permeable hard mask and resulting structures
JP3382844B2 (ja) 半導体装置の製造方法
US6524944B1 (en) Low k ILD process by removable ILD
JP3526289B2 (ja) 半導体装置の製造方法
JP3802002B2 (ja) 半導体装置の製造方法
JP4868742B2 (ja) 半導体装置
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
US20090117732A1 (en) Method of fabricating semicondcutor device
JP2900718B2 (ja) 半導体装置及びその製造方法
JP2003243500A (ja) 半導体集積回路装置
JP2008066498A (ja) 半導体装置の製造方法および半導体装置
JP2776397B2 (ja) 半導体装置の製造方法
JPH10173047A (ja) 半導体装置及びその製造方法
JPH11176935A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605