JP2008066498A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2008066498A
JP2008066498A JP2006242329A JP2006242329A JP2008066498A JP 2008066498 A JP2008066498 A JP 2008066498A JP 2006242329 A JP2006242329 A JP 2006242329A JP 2006242329 A JP2006242329 A JP 2006242329A JP 2008066498 A JP2008066498 A JP 2008066498A
Authority
JP
Japan
Prior art keywords
film
bypass
forming
cap insulating
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006242329A
Other languages
English (en)
Inventor
Ikue Mizuno
生枝 水野
Ryuichi Kanemura
龍一 金村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006242329A priority Critical patent/JP2008066498A/ja
Publication of JP2008066498A publication Critical patent/JP2008066498A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】埋め込み配線技術への適用が容易で、確実に大きな空洞を配線間に形成することが可能な半導体装置の製造方法を提供する。
【解決手段】基板1上に、ダミー膜3およびキャップ絶縁膜4をこの順に成膜し、当該キャップ絶縁膜4およびダミー膜3に溝パターンを形成する。溝パターンの内壁を覆う状態で薄膜状のバイパス形成膜6を成膜する。バイパス形成膜6を介して溝パターン内を埋め込む状態でバリアメタル層7、銅膜8を成膜し、これらを研磨することにより溝パターン内のみにこれらを残した埋込配線8aを形成する。またバイパス形成膜6を露出させる。バイパス形成膜6をエッチング除去することにより、埋込配線8aとキャップ絶縁膜4との間にダミー膜3に達する隙間をバイパスSとして形成する。バイパスSを介してダミー膜3をエッチング除去することにより、キャップ絶縁膜4の下方に空洞Aを形成する。
【選択図】図4

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特には埋め込み配線を形成する工程を備えた半導体装置の製造方法およびこれによって得られる半導体装置に関する。
半導体装置における配線構造は、層間絶縁膜に低誘電率膜を適用することにより、層間および線間の容量を低減させる事で配線の高速化をはかっている。その究極ともいえる空気を利用した低誘電率膜としてAir-Gapが注目されている。
例えばアルミニウム(Al)配線を使用した際のAir-Gap形成技術は、先ず、Al配線間にフォトレジスト等からなるダミー層を埋め込み成膜し、次にAl配線が露出するまでダミー層を平坦化し、エッチバックで更にアスペクトを下げる。その後、ダミー層および配線上にブリッチ膜となるパッシベーション膜などの絶縁膜を積層し、この絶縁膜に対してダミー層に達する貫通孔を形成する。次に、この貫通孔からダミー層をエッチング除去して空洞(すなわちAir-Gap)を形成する手法が採用されている(例えば下記特許文献1参照)。
また、銅等からなる埋め込み配線を使用した際のAir-Gap形成技術としては、先ず、層間絶縁膜に形成した溝パターン内に埋め込み配線を形成した後、層間絶縁膜をダミー層としてエッチバック除去する、その後、カバレッジの悪い膜で埋め込み配線間を埋め戻して意図的に『す』形成させる事で、これをAir-Gapとする手法が報告されている(例えば下記非特許文献1参照)。
特開平8−306775号公報 「International Interconnect Technology Conference」、"Dual Damascene Process for Air-Gap Cu Interconnects Using Conventional CVD Films as Sacrificial Layers"、2005年、p.174-176
近年、半導体装置の微細化、高集積化の更なる進展に伴い、配線容量の増大が半導体装置の動作速度の低下を招くために、層間絶縁膜を低誘電率化することによる配線容量の増大の抑制が不可欠となっている。このため、上述したようなAir-Gap形成技術の他にも、配線構造を維持した状態で確実にAir-Gapを形成することが可能な技術が求められている。
そこで本発明は、特に埋め込み配線技術への適用が容易で、確実に大きな空洞を配線間に形成することが可能な半導体装置の製造方法を提供することを目的とする。
このような目的を達成するための本発明の半導体装置の製造方法は、次の工程を行うことを特徴としている。先ず、基板上に、ダミー膜およびキャップ絶縁膜をこの順に成膜し、当該キャップ絶縁膜およびダミー膜に溝パターンを形成する。次に、溝パターンの内壁を覆う状態で薄膜状のバイパス形成膜を成膜する。次いで、バイパス形成膜を介して前記溝パターン内を埋め込む状態で導電性材料膜を成膜する。その後、導電性材料膜を研磨することにより、溝パターン内のみに導電性材料膜を残した埋込配線を形成する。またこれにより埋込配線とキャップ絶縁膜との間にバイパス形成膜を露出させる。次いで、露出部分からバイパス形成膜をエッチング除去することにより、埋込配線とキャップ絶縁膜との間に、キャップ絶縁膜の下層のダミー膜に達する隙間をバイパスとして形成する。その後、バイパスを介してダミー膜をエッチング除去することにより、キャップ絶縁膜の下方に空洞を形成する。
このような製造方法では、埋込配線を形成した後に、埋込配線とキャップ絶縁膜との間に隙間を形成してバイパスとし、このバイパスからキャップ絶縁膜の下層のダミー膜をエッチング除去することで空洞が形成される。したがって、エッチング量に応じた大きさの空洞がキャップ絶縁膜の下層に形成され、このキャップ絶縁膜と空洞とからなる絶縁層によって埋込配線間が絶縁される。
また本発明は上記製造方法によって得られる半導体装置でもあり、基板上に、絶縁層と、当該絶縁層に設けた溝パターン内に埋め込まれた埋込配線とを備えた半導体装置において、絶縁層は、表面層を構成するキャップ絶縁膜と、当該キャップ絶縁膜の下層に形成された空洞とを備えている。そして、キャップ絶縁膜と前記埋込配線との間には前記空洞に連通する隙間状のバイパスが設けられていることを特徴としている。
以上説明したように本発明によれば、埋込配線間のキャップ絶縁膜下にエッチング量に応じた大きさの空洞を形成することができる。この結果、大きな空洞を含む絶縁層によって埋込配線間を絶縁し、埋込配線間の容量を低減して配線の高速化を図ることが可能になる。
次に、本発明の半導体装置の各実施形態を図面に基づいて詳細に説明する。
<第1実施形態>
図1〜図8には、本発明を適用した第1実施形態の製造方法を説明するための断面工程図を示す。以下、これらの断面工程図に従って第1実施形態を説明する。
先ず、図1(1)に示すように、半層体素子が形成された基板1上に、例えば酸化シリコンからなる下地絶縁膜2を形成する。ここでの図示は省略したが、この下地絶縁膜2には半導体素子に接続されたプラグが埋め込み形成されていることとする。次に、下地絶縁膜2上に、少なくともその一部が後で除去されるダミー膜3を成膜する。このダミー膜3は、最終的に一部分が残される場合も考慮し、絶縁性材料で構成されることが好ましい。例えばここでは、ダミー膜3として、CVD法によってHSQ(ハイドロシルセスキオキサン)膜を80nmの膜厚で成膜することとする。
次に、このダミー膜3上に、キャップ絶縁膜4を形成する。このキャップ絶縁膜4は、ダミー膜3のエッチングの際にエッチング選択比が低く抑えられる材料で構成されることとし、さらには比誘電率が低い材料であることが好ましい。このようなキャップ絶縁膜4として、一例としてMSQ(メチルシルセスキオキサン)膜(比誘電率が2.5程度)を130nmの膜厚で成膜することとする。
次に、図1(2)に示すように、キャップ絶縁膜4およびダミー膜3に、幅75nm程度の配線溝5を溝パターンとして形成する。この際、先ず化学増幅型レジストを用いたArFエキシマレーザによるリソグラフィー技術によってレジストパターン(図示省略)を形成し、このレジストパターンをマスクにしてキャップ絶縁膜4およびダミー膜3を順にドライエッチングする。MSQからなるキャップ絶縁膜4およびHSQからなるダミー膜3のドライエッチングともに、例えばCF4、CH22などのフロロカーボン系のエッチングガスにO2を微量に添加した条件で加工するのが良い。尚、ドライエッチングによって配線溝5を形成した後には、レジストパターンを除去する。
次いで、図1(3)に示すように、配線溝5の内壁を含むキャップ絶縁膜4上に、超薄膜のバイパス形成膜6を成膜する。このバイパス形成膜6は、キャップ絶縁膜4および配線溝5の底部を構成する材料(ここでは下地絶縁膜2)に対して選択的に除去可能な材料で形成されることとする。またこのバイパス形成膜6は、配線溝5の内壁の上部を構成するキャップ絶縁膜4の側壁においては、少なくともキャップ絶縁膜4の厚み方向に連続し、その下部を構成するダミー膜3の側壁および配線溝5の底面には不連続な島状の成膜状態となるように、膜厚またはこれに対応する成膜時間が調整されることが好ましい。このような成膜状態(超薄膜)のバイパス形成膜6は、成膜時間を秒単位の極短時間に設定した、いわゆるフラッシュ成膜によって形成されることとする。
ここではバイパス形成膜6として、例えばスパッタ法によって、膜厚2nm程度の超薄膜でチタン(Ti)膜をフラッシュ成膜する。この際、例えばステージ温度を常温、成膜雰囲気内圧力を67Pa(0.5Torr)、DCパワーを4kw、ACバイアスを500Wの成膜条件としたスパッタ法を行う。
図2には、このようにしてチタンからなるバイパス形成膜をフラッシュ成膜した配線溝5の側壁を正面から見た図を示す。この図に示すように、スパッタ法によるチタン膜のフラッシュ成膜では、配線溝5の側壁において、その上部におけるTi粒子(図面上に黒点で示す)の堆積が下部よりも多い。そして、成膜条件(成膜時間など)を調整することにより、上部側壁においてはTi粒子の付着が厚み方向に連続し、その下部側壁においてはTi粒子の付着が不連続となって島状の成膜状態となっていることが確認される。また、配線溝5の上部側壁においても、Ti粒子が付着しておらず基板面方向に不連続な部分が発生していることがわかる。
以上の後には、図3(1)に示すように、異方性の高いエッチング方法により、キャップ絶縁膜4上および配線溝5底部のバイパス形成膜6をエッチング除去し、配線溝5の側壁のみにバイパス形成膜6を残す。この際、特にキャップ絶縁膜4の側壁においては、キャップ絶縁膜4の厚み方向に連続した状態でバイパス形成膜6を残すことが重要である。
尚、図3(1)の工程は、必要に応じて行えば良い。例えば、バイパス形成膜6をフラッシュ成膜した状態で、配線溝5の底部の露出面積が多く、次に成膜するバリアメタル層と配線溝5の底部の下地絶縁膜2との密着性が充分であり、かつバリアメタル層と下地絶縁膜2に形成されたプラグとの接続が充分であれば、本工程を行う必要はない。
また、図1(3)を用いて説明した工程では、バイパス形成膜6を連続膜として成膜しても良い。ただしこの場合、配線溝5の内壁の全面がバイパス形成膜6で覆われるため、図3(1)の工程を必ず行うことで、下地絶縁膜2およびこれに形成されたプラグ上からバイパス形成膜6を除去しておくことが重要である。
次に、図3(2)に示すように、配線溝5の側壁に残したバイパス形成膜6を介して配線溝5の内壁の全面を連続して覆う状態で、バリアメタル層7を成膜する。このバリアメタル層7は、バイパス形成膜6およびダミー膜4のエッチングに対して耐性を備えた材料で構成されることとする。このようなバリアメタル層7として、例えば、スパッタ法によってタンタル(Ta)膜、もしくは窒化タンタル(TaN)膜等を成膜することとする。ここでは例えば、膜厚7nmのTa膜からなるバリアメタル層7を成膜する。
以上の後には、スパッタ法によって銅薄膜を45nm程度の膜厚でバリアメタル層7上に成膜し、次にこの銅薄膜をシード層とした電界メッキ法によって配線溝5内を完全に埋め込む膜厚で銅膜8を成膜する。
次に、図3(3)に示すように、化学的機械研磨(CMP)法により、キャップ絶縁膜4上の銅膜8およびバリアメタル層7を除去する。また、キャップ絶縁膜4上にバイパス形成膜6が残っている場合には、これも除去する。これにより、配線溝5内のみに、バリアメタル層7を介して銅膜8が埋め込まれた状態で残した埋込配線8aを形成する。またこれと同時に、配線溝5の内壁に形成されたバイパス形成層6を露出させる。
次いで、図4(1)に示すように、バイパス形成膜(Ti)6を、キャップ絶縁膜(MSQ)4およびバリアメタル層(TaまたはTaN)7に対して選択的にエッチング除去する。このためここでは、希フッ酸を用いたウェットエッチングによってバイパス形成膜6を選択エッチングする。バイパス形成膜6のエッチングは、少なくともダミー膜3に達するまで行われることとする。これにより、キャップ絶縁膜4と埋込配線8aとの間に、ダミー膜3にまで達する隙間をバイパスSとして形成する。
その後、図4(2)に示すように、バイパスSを介してダミー膜3をエッチング除去する。この際、キャップ絶縁膜(MSQ)4およびバリアメタル層(TaまたはTaN)7に対して選択的に、ダミー膜(HSQ)3をエッチング除去する。ここでは、引き続き希フッ酸を用いたウェットエッチングによって、ダミー膜3をエッチング除去する。これにより、ダミー膜3を除去した部分に空洞(Air Gap)Aを形成する。この際、バリアメタル層7は、配線溝5底部の下地絶縁膜2との密着性が充分であるため、バリアメタル層7および埋込配線8aが基板1上から離脱することない。
尚、このエッチング工程では、ダミー膜3のエッチング量を制御することにより、空洞Aの大きさをコントロールしながら行う。この際、ダミー膜3が全て除去されるまでエッチングを行っても良い。また、ダミー膜3の体積が大きい部分では、キャップ絶縁膜4を支持するためのダミー膜3を部分的に残すようにダミー膜3のエッチング量を制御しても良い。これにより、ダミー膜3の除去による構造の崩れを防止でき、構造強度を強化することができる。
以上の後には、必要に応じてさらに上層の埋込配線を形成する。例えば上層にデュアルダマシン構造の埋込配線を形成する場合には、次のように行う。
先ず、図5(1)に示すように、キャップ絶縁膜4上に、拡散防止膜11、層間絶縁膜12、ダミー膜13、キャップ絶縁膜14、第1ハードマスク層15、および第2ハードマスク層16をこの順に成膜する。
このうち拡散防止膜11は、埋込配線8aを構成する銅の拡散を防止するための膜であり、例えばSiCN膜を35nm程成の膜厚で成膜する。この上層の層間絶縁膜12は、接続孔部分を構成する層間絶縁膜12として成膜され、ダミー膜13のエッチングに対する耐性を有する材料で構成されることとする。このため例えば、層間絶縁膜12として、MSQ膜を85nmの膜厚で成膜する。その後、ダミー膜13として例えばHSQ膜を80nmの膜厚で成膜し、さらにキャップ絶縁膜14として例えばMSQ膜を130nmの膜厚で成膜する。さらにこの上部の第1ハードマスク層15として、プラズマCVD法による窒化シリコン膜(P-SiN)を50nmの膜厚で成膜し、第2ハードマスク層16としてプラズマCVD法による酸化シリコン膜(P-SiO2)を50nmの膜厚で成膜する。
次に、第2ハードマスク層16に配線溝パターンを形成し、また第1ハードマスク層15に接続孔パターンを形成する。そして、これらのパターンが形成された第2ハードマスク層16および第1ハードマスク層15上から、下層の絶縁膜のエッチングを行う。
これにより、図5(2)に示すように、キャップ絶縁膜14およびダミー膜13に配線溝17aを形成すると共に、層間絶縁膜12および拡散防止膜11に下層の埋込配線8aに達する接続孔17bを形成し、配線溝17aの底部から接続孔17bを掘下げたデュアルダマシン構造の溝パターンを形成する。ここでは、このようなデュアルダマシン構造の形成手順が限定されることはなく、配線溝17aを形成してその底部に接続孔17bを形成する先溝法、接続孔17bを形成してその上部に配線溝17aを形成する先ヴィア法、さらにはその他の手順によってデュアルダマシン構造を形成しても良い。
例えば先ヴィア法であれば、レジストパターンをマスクにしたエッチングによって第2ハードマスク(16)に配線溝パターンを形成する。次に、別のレジストパターンをマスクにしたエッチングによって第1ハードマスク(15)に接続孔パターンを形成する。これらのレジストパターンの形成は、化学増幅型レジストを用いたArFエキシマレーザによるリソグラフィー技術によって行う。その後、第1ハードマスク15上からのエッチングによって埋込配線8aに達する接続孔17bを形成し、次に第2ハードマスク18上からのエッチングによって接続孔17bの上方開口幅を広げるように配線溝17aを形成する。
次に、図6(1)に示すように、配線溝17aおよび接続孔17bの内壁に、バイパス形成膜21を形成する。このバイパス形成膜21は、キャップ絶縁膜(MSQ)14および層間絶縁膜(MSQ)12に対して選択的に除去可能な材料で形成されることとする。さらに、バイパス形成膜21は、拡散防止膜(SiCN)、埋込配線8aを構成する銅およびバリアメタル層(TaまたはTaN)7に対して選択的に除去可能な材料であることが好ましい。
またこのバイパス形成膜21は、図1(3)を用いて説明したバイパス形成膜(6)と同様に、配線溝17aの内壁の上部を構成するキャップ絶縁膜14の側壁においては、少なくともキャップ絶縁膜14の厚み方向に連続し、その下部を構成するダミー膜13の側壁および配線溝17aの底面には不連続な島状の成膜状態となるように成膜されることとする。
そこでここでは、図1(3)を用いて説明したバイパス形成膜(6)と同様のスパッタ法により、膜厚2nm程度の超薄膜でチタン(Ti)膜からなるバイパス形成膜21をフラッシュ成膜する。尚、成膜条件も同様であって良い。
以上の後には、図3(1)〜図4(2)を用いて説明した工程を繰り返し行う。
すなわち先ず、図6(2)に示すように、異方性の高いエッチング方法により、キャップ絶縁膜14上、さらには配線溝17aおよび接続孔17b底部のバイパス形成膜21をエッチング除去し、少なくとも配線溝17aの側壁にバイパス形成膜21を残す。この際、特にキャップ絶縁膜14の側壁においては、キャップ絶縁膜14の厚み方向に連続した状態でバイパス形成膜21を残すことが重要である。また接続孔17bの側壁のバイパス形成膜21は除去されても良い。
尚、図6(2)の工程は、必要に応じて行えば良い。例えば、バイパス形成膜21をフラッシュ成膜した状態で、配線溝17aの底部および接続孔17bの内壁の露出面積が多く、次に成膜するバリアメタル層とこれらの面との密着性が充分であり、かつ接続孔17bの底部の露出面積が多く、次に成膜するバリアメタル層と下層の埋込配線8aとの接続が充分であれば、本工程を行う必要はない。
また、図6(1)を用いて説明した工程では、バイパス形成膜21を連続膜として成膜しても良い。この場合、配線溝17aおよび接続孔17bの内壁の全面がバイパス形成膜21で覆われた状態となる。このため、図6(2)の工程を必ず行うことで、配線溝17aや接続孔17bの底部のバイパス系成膜21を除去することが重要である。
次いで、図7(1)に示すように、バイパス形成膜16を介して配線溝17aおよび接続孔17bの内壁の全面を連続して覆う状態で、バリアメタル層22を成膜する。その後、スパッタ法によって銅薄膜を成膜し、これをシード層とした電界メッキ法によって配線溝17aおよび接続孔17b内を完全に埋め込む膜厚で銅膜23を成膜する。この工程は、図3(2)を用いて説明したと同様に行われる。
次に、図7(2)に示すように、化学的機械研磨(CMP)法により、キャップ絶縁膜14上の銅膜28およびバリアメタル層22を除去する。また、キャップ絶縁膜14上にバイパス形成膜21が残っている場合には、これも除去する。これにより、配線溝17aおよび接続孔17b内のみに、バリアメタル層22を介して銅膜23が埋め込まれた埋込配線23aを形成する。またこれと同時に、配線溝17aの内壁に形成されたバイパス形成層21を露出させる。
その後、図8(1)に示すように、バイパス形成膜(Ti)21を、キャップ絶縁膜(MSQ)14およびバリアメタル層(TaまたはTaN)22に対して選択的にエッチング除去する。このためここでは、希フッ酸を用いたウェットエッチングによってバイパス形成膜6を選択エッチングする。バイパス形成膜21のエッチングは、少なくともダミー膜13に達するまで行われることとする。これにより、キャップ絶縁膜14と埋込配線23aとの間に、ダミー膜13にまで達する隙間をバイパスSとして形成する。
その後、図8(2)に示すように、バイパスSを介してダミー膜13をエッチング除去する。この際、キャップ絶縁膜(MSQ)14およびバリアメタル層(TaまたはTaN)22に対して選択的に、ダミー膜(HSQ)13をエッチング除去する。ここでは、引き続き希フッ酸を用いたウェットエッチングによって、ダミー膜13をエッチング除去する。これにより、ダミー膜13を除去した部分に空洞(Air Gap)Aを形成する。この際、バリアメタル層22は、配線溝17a底部の層間絶縁膜12との密着性が充分であるため、バリアメタル層22および埋込配線23aが基板1上から離脱することない。
尚、このエッチング工程では、ダミー膜13のエッチング量を制御することにより、空洞Aの大きさをコントロールしながら行う。この際、ダミー膜13が全て除去されるまでエッチングを行っても良い。また、ダミー膜13の体積が大きい部分では、キャップ絶縁膜14を支持するためのダミー膜13を部分的に残すようにダミー膜13のエッチング量を制御しても良い。これにより、ダミー膜13の除去による構造の崩れを防止でき、構造強度を強化することができる。
以上の後には、さらに必要に応じてさらに上層の埋込配線を形成する。
以上のようにして、基板1上に、キャップ絶縁膜4,14とその下層の空洞Aとで構成された絶縁層に、埋込配線8a,23aが形成された半導体装置が得られる。この半導体装置は、キャップ絶縁膜4,14と埋込配線8a,23aとの間に、空洞Aに連通する隙間状のバイパスSが設けられたものとなる。
以上説明した製造方法では、図4(2)および図8(2)を用いて説明したように、埋込配線8aとキャップ絶縁膜4との間、埋込配線23aとキャップ絶縁膜14との間に隙間を形成してバイパスSとし、このバイパスS部分からキャップ絶縁膜4,14の下層のダミー膜3,13をエッチング除去することで空洞Aを形成する構成である。このため、ダミー膜3,13のエッチング量に応じた大きさの空洞Aをキャップ絶縁膜4,14の下層に形成することができる。そして、キャップ絶縁膜4と空洞Aとからなる絶縁層によって埋込配線8a間が絶縁される。またキャップ絶縁膜14と空洞Aと備えた絶縁層によって埋込配線23a間が絶縁される。
これにより埋込配線8a,23a間を大きな空洞Aを含む絶縁層で絶縁し、埋込配線8a,23a間の容量を低減して配線の高速化を図ることが可能になる。
<第2実施形態>
本第2実施形態は、第1実施形態と同様の工程手順において、一部の層の材質を変更した実施形態である。
すなわち、第1実施形態の製造方法においては、ダミー膜3,13をHSQ、キャップ絶縁膜4,14をMSQ、バイパス形成膜6,21をチタンで形成する手順を例示した。しかしながら、上述した手順で空銅Aを形成する製造方法においては、これらの膜はRIEなどのドライエッチングの制御性が良好で、かつダミー膜3,13およびバイパス形成膜6,21の異方性エッチングにおける選択的が良好であれば、このような材料に限定されることはない。
一例として本第2実施形態においては、上述した第1実施形態の構成においてHSQからなるダミー膜3,13をPAE(ポリアリールエーテル)からなるものに変更した構成を示す。
本構造を適用した場合には、MSQからなるキャップ絶縁膜4,14と、PAEからなるダミー膜3,13のエッチングは選択性が取れるよう、ガス種類を変えて行う。例えば、MSQからなるキャップ絶縁膜4,14のエッチングは、CF4、CH22などのフロロカーボン系のエッチングガスにO2を微量に添加した条件で加工し、PAEからなるダミー膜3,13のエッチングは、アンモニアガス(NH3)、または窒素ガス/水素ガス(N2/H2)、または窒素ガス/酸素ガス(N2/O2)で行う。尚、ドライエッチングによって配線溝5を形成した後には、レジストパターンを除去する。
また、図4(2)や図8(2)を用いて説明した空洞Aの形成においては、上記エッチングガスを用いたドライエッチングにより、キャップ絶縁膜(MSQ)4,14およびバリアメタル層(TaまたはTaN)7,22に対して選択的にPAEからなるダミー膜3,13を除去する。尚、この工程では、チタンからなるバイパス形成膜6,21がエッチング除去されることはない。
このような第2実施形態の製造方法であっても、埋込配線8a,23a間を大きな空洞Aを備えた絶縁層で絶縁し、埋込配線8a,23a間の容量を低減して配線の高速化を図ることが可能になる。
尚、上述した第1実施形態と第2実施形態とは、組み合わせて行うことができる。すなわちダミー膜3,13は、同一の材質で構成される必要はなく、他層に対して選択的にエッチング除去できれば、ダミー膜3とダミー膜13とをそれぞれ別の材質で構成しても良い。
実施形態の製造方法を示す断面工程図(その1)である。 チタンをフラッシュ成膜した配線溝の正面図である。 実施形態の製造方法を示す断面工程図(その2)である。 実施形態の製造方法を示す断面工程図(その3)である。 実施形態の製造方法を示す断面工程図(その4)である。 実施形態の製造方法を示す断面工程図(その5)である。 実施形態の製造方法を示す断面工程図(その6)である。 実施形態の製造方法を示す断面工程図(その7)である。
符号の説明
1…基板、3,13…ダミー膜、4,14…キャップ絶縁膜、5,17a…配線溝(溝パターン)、6,21…バイパス形成膜、7,22…バリアメタル層(導電性材料膜)、8,23…銅膜(導電性材料層)、8a,23a…埋込配線、17b…接続孔(溝パターン)、A…空洞、S…隙間

Claims (7)

  1. 基板上に、ダミー膜およびキャップ絶縁膜をこの順に成膜し、当該キャップ絶縁膜およびダミー膜に溝パターンを形成する工程と、
    前記溝パターンの内壁を覆う状態で薄膜状のバイパス形成膜を成膜する工程と、
    前記バイパス形成膜を介して前記溝パターン内を埋め込む状態で前記バイパス形成膜上に導電性材料膜を成膜する工程と、
    前記導電性材料膜を研磨することにより前記溝パターン内のみに当該導電性材料膜を残した埋込配線を形成すると共に前記バイパス形成膜を露出させる工程と、
    前記バイパス形成膜をエッチング除去することにより前記埋込配線と前記キャップ絶縁膜との間に前記ダミー膜に達する隙間をバイパスとして形成する工程と、
    前記バイパスを介して前記ダミー膜をエッチング除去することにより、前記キャップ絶縁膜の下方に空洞を形成する工程とを行う
    ことを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記ダミー膜を絶縁性材料で構成し、当該ダミー膜をエッチング除去する量を調整することにより、前記キャップ絶縁膜と空洞とダミー膜とからなる絶縁層の誘電率および構造強度を調整する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記バイパス形成膜を成膜する工程では、前記溝パターンの上部で前記キャップ絶縁膜の膜厚方法に連続すると共に当該溝パターンの下部で不連続膜となる超薄膜状に当該バイパス形成膜を成膜する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、
    前記バイパス形成膜を成膜した後、前記導電性材料膜を成膜する前に、前記溝パターン底部における当該バイパス形成膜を部分的に除去する工程を行う
    ことを特徴とする半導体装置の製造方法。
  5. 請求項1記載の半導体装置の製造方法において、
    前記空洞を形成する工程では、前記導電性材料膜およびキャップ絶縁膜に対して選択的に前記バイパス形成膜をエッチング除去する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項1記載の半導体装置の製造方法において、
    前記バイパスの形成と前記空洞の形成とは、同一工程で連続して行われる
    ことを特徴とする半導体装置の製造方法。
  7. 基板上に、絶縁層と、当該絶縁層に設けた溝パターン内に埋め込まれた埋込配線とを備えた半導体装置において、
    前記絶縁層は、表面層を構成するキャップ絶縁膜と、当該キャップ絶縁膜の下層に形成された空洞とを備え、
    前記キャップ絶縁膜と前記埋込配線との間には前記空洞に連通する隙間状のバイパスが設けられている
    ことを特徴とする半導体装置。
JP2006242329A 2006-09-07 2006-09-07 半導体装置の製造方法および半導体装置 Pending JP2008066498A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006242329A JP2008066498A (ja) 2006-09-07 2006-09-07 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006242329A JP2008066498A (ja) 2006-09-07 2006-09-07 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2008066498A true JP2008066498A (ja) 2008-03-21

Family

ID=39288934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006242329A Pending JP2008066498A (ja) 2006-09-07 2006-09-07 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2008066498A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135139A (ja) * 2007-11-28 2009-06-18 Toshiba Corp 半導体装置及びその製造方法
US8940632B2 (en) 2013-05-20 2015-01-27 Samsung Electronics Co., Ltd. Semiconductor devices and method of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135139A (ja) * 2007-11-28 2009-06-18 Toshiba Corp 半導体装置及びその製造方法
US8940632B2 (en) 2013-05-20 2015-01-27 Samsung Electronics Co., Ltd. Semiconductor devices and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP4492947B2 (ja) 半導体装置の製造方法
TWI645506B (zh) 形成具有氣隙之半導體元件的方法
US9607883B2 (en) Trench formation using rounded hard mask
JP2006013190A (ja) 半導体装置の製造方法
JP2007005379A (ja) 半導体装置の製造方法
JP2007173511A (ja) 半導体装置の製造方法
JP2006253645A (ja) 半導体装置の製造方法および半導体装置
JP2008010534A (ja) 半導体装置およびその製造方法
JP2004221444A (ja) 半導体装置の製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP5201326B2 (ja) 多層配線の製造方法
JP2004055781A (ja) 半導体装置の製造方法
US6900123B2 (en) BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control
JP2004119950A (ja) 半導体装置の製造方法
JP2008066498A (ja) 半導体装置の製造方法および半導体装置
JP2006216964A (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP2012134422A (ja) 半導体装置及びその製造方法
JPH10116904A (ja) 半導体装置の製造方法
JP2005005697A (ja) 半導体装置の製造方法
US6352919B1 (en) Method of fabricating a borderless via
JP4602091B2 (ja) デュアルダマシン工程の中で銅の酸化防止方法
JP2002319617A (ja) 半導体装置及びその製造方法
JP2004311477A (ja) 半導体装置の製造方法
JP2006165214A (ja) 半導体装置およびその製造方法
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법