KR100687129B1 - 일체화된 도금과 평탄화 공정 및 이를 위한 장치 - Google Patents

일체화된 도금과 평탄화 공정 및 이를 위한 장치 Download PDF

Info

Publication number
KR100687129B1
KR100687129B1 KR1020057006316A KR20057006316A KR100687129B1 KR 100687129 B1 KR100687129 B1 KR 100687129B1 KR 1020057006316 A KR1020057006316 A KR 1020057006316A KR 20057006316 A KR20057006316 A KR 20057006316A KR 100687129 B1 KR100687129 B1 KR 100687129B1
Authority
KR
South Korea
Prior art keywords
pad
electroplating
plating
during
electroetching
Prior art date
Application number
KR1020057006316A
Other languages
English (en)
Other versions
KR20050067180A (ko
Inventor
래어티스 이코노미코스
하리클리아 델리지아니
존 엠. 콧
헨리 제이. 그라바쯔
보미 첸
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20050067180A publication Critical patent/KR20050067180A/ko
Application granted granted Critical
Publication of KR100687129B1 publication Critical patent/KR100687129B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S205/00—Electrolysis: processes, compositions used therein, and methods of preparing the compositions
    • Y10S205/917—Treatment of workpiece between coating steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

금속층의 전기도금 및 기판 상의 층의 CMP 평탄화 모두를 수행하도록 기술된 방법과 장치이다. 상기 장치는 연마 패드(20)를 지지하는 테이블(10)을 구비하고, 테이블 및 패드는 패드 상에 전기도금 용액을 배출하는 채널을 형성하는 복수의 구멍(210, 220)을 갖는다. 캐리어(12)는 실질적으로 패드(20)의 상부 표면에 평행하게 기판(1)을 유지하고, 가변성 힘을 기판 상에 패드를 향해 가하여, 기판과 패드 사이의 간격이 전기에칭 동안보다 전기도금 동안에 더 작도록 한다.
전기도금, 전기도금 용액, 전기에칭, 웨이퍼, 평탄화, 캐리어, CMP, 연마 슬러리

Description

일체화된 도금과 평탄화 공정 및 이를 위한 장치 {INTEGRATED PLATING AND PLANARIZATION PROCESS AND APPARATUS THEREFOR}
본 발명은 반도체 처리에 관한 것으로서, 특히 반도체 웨이퍼 상에 구리층을 도금하고 평탄화하기 위한 공정 및 장치에 관한 것이다.
반도체 장치를 제조할 때, 금속층의 증착 및 선택적 제거는 중요한 공정이다. 전형적인 반도체 웨이퍼는 표면에 증착되거나 도금되는 여러 개의 금속층을 갖는데, 각각의 연속하는 층은 다른 층이 더 추가되기 전에 연마되거나 에칭된다. 특히, 웨이퍼 면 상에 구리를 전기도금하는 것이 널리 실시되고 있다. 전형적으로, 구리의 도금(이는 일반적으로 웨이퍼 상에 구리로 된 덮개층을 만든다)을 한 후에 도금층의 원하지 않는 부분을 제거하기 위해 화학-기계적 연마(CMP)를 실시한다. 다마신 구조(damascene structure)가 제조될 때, CMP 공정은 다마신 도선을 전기적으로 절연시키는 기능을 한다.
도1a는 웨이퍼 상에 구리를 도금하는 전형적인 장치의 개략도이다. 밀봉된 접촉부(33)에 의해 웨이퍼(1)가 음극(32)에 지지되며, 음극 및 웨이퍼는 도금 용액의 전해조(30)에서 회전한다. 도금 용액의 흐름(35)은 전해조를 계속해서 새롭게하는 장치를 통해 송출되고, 흐름은 도금 양극(31) 둘레 및 양극의 구멍을 통과하 게 된다.
도1b는 전형적인 구리 도금 공정 이후의 웨이퍼 형상을 도시한다. 홈(trench)(3)을 안쪽에 구비한 반도체 웨이퍼(1)는 먼저 배리어/라이너 층(2)(barrier/liner layer)으로 피복되어 웨이퍼에 도금될 금속층이 잘 부착되도록 하고, 반도체 물질 내로 구리가 확산되는 것을 방지한다. 그런 다음, 시드층(seed layer)(4)이 배리어/리니어 층(2)에 증착된다. 전기도금된 구리층(5)은 홈을 채우고, 웨이퍼 표면을 피복한다. 도면에 도시된 바와 같이, 도금층은 홈이 채워지는 것을 보장할 만큼 두꺼워야 한다. 몇몇 공정 조건 하에서, 도1c에 도시된 바와 같이, 홈의 근처가 가장 두껍다. 그런 다음, "오버버든(overburden)"이라는 과잉된 두께 부분(5a)을 CMP에 의해 제거한다. 종종 웨이퍼 표면 위의 전체 도금층을 제거하여, 구리 금속이 홈(3) 내부에만 남도록 한다. 이는 웨이퍼의 초기 전방 표면(1f)이 노출될 때까지 CMP 장치로 웨이퍼를 연마함으로써 행해질 수 있다.
통상적으로, 금속층의 도금 및 평탄화는 별개의 공구로 행해진다. 앞서 살펴본 바와 같이, 전형적인 웨이퍼의 처리는 몇 가지의 다른 도금 단계를 필요로 하는데, 각 도금 단계마다 평탄화 단계가 이어진다. 따라서, 전형적인 웨이퍼는 도금 및 평탄화 공구를 여러 번 사용해서 처리된다. 이러한 상황은 생산 공정의 쓰루풋(throughput)을 제약하고 전체적인 생산 비용을 증가시킨다.
"증착 및 광범위한 평탄화를 위한 단일 단계 다마신 공정의 방법 {Method of single step damascene process for deposition and global planarization}"이라는 발명의 명칭을 갖는 미국특허 제6,004,880호는 도금 및 연마를 동시에 수행하는 CMP 장치를 적용하는 것을 제시한다. 그러나 도금 및 연마는 종종 다른 공정 조건(예컨대 웨이퍼 표면 상의 다른 기계적 힘)을 요구하는데, 상기 조건은 동시 공정에서는 충족될 수 없다. 더욱이, 연마제를 포함하는 연마 슬러리(slurry)가 전해질 도금 용액과 결합하면, 연마용 미립자는 도금된 금속층 내에 남게 된다.
"전기화학적 기계적 평탄화를 위한 장치 {Apparatus for electrochemical mechanical planarization}"라는 발명의 명칭을 갖는 미국특허 제5,911,619호는 전극이 웨이퍼와 접촉하고 있는 연마 장치를 설명하고 있다. 여기서는 평탄화 쓰루풋을 개선하기 위하여 CMP 및 전기화학적 가공 기술을 조합하고 있다. 이 장치는 평탄화(즉, 웨이퍼로부터 재료의 제거)만을 위하여 사용되고, 웨이퍼의 전기도금은 별개의 장치를 필요로 한다.
따라서, 전기도금 및 평탄화 공구의 구성을 일체화하여 전기도금 및 전기에칭 공정을 번갈아서 CMP(특히 구리층에 대하여)와 함께 최적의 조건에서 수행할 수 있는 웨이퍼 처리 공구가 필요하다.
금속층의 전기도금 및 기판 상의 층의 평탄화 모두를 수행하는 공정과 장치를 제공함으로서, 본 발명은 전술한 필요를 충족시킬 수 있다.
본 발명의 일실시예에 따르면, 본 장치는 연마 패드를 갖는 테이블을 구비한 다. 테이블 및 패드는 패드 상에 전기도금 용액을 배출하는 채널을 형성하는 구멍을 내부에 갖고 있다. 복수의 전기도금 양극은 채널에 배치되어 있으며 전기도금 용액과 접촉하고 있다. 본 장치는 패드의 상부 표면에 실질적으로 평행하게 기판을 유지하고 가변성 역학적 힘을 패드를 향하여 기판 상에 적용하는 캐리어(carrier)를 구비한다. 상기 캐리어는 테이블에 대하여 회전하고 도금 음극을 구비한다. 본 장치는 CMP 공정 동안에 연마 슬러리를 패드 상에 배출하는 슬러리 배출기를 더 포함한다.
캐리어는 전기도금 공정 동안에 제1 힘을 가하고 전기에칭 공정 동안에 제2 힘을 가한다. 도금 공정 동안에, 기판과 패드 사이에 미리 정해진 간격을 유지하도록 힘을 변화시키는 것이 바람직하다. 이중 다마신 구조에 대한 초기 도금 공정에서, 상기 간격은 5 μm 내지 100 μm가 되어야 한다.
채널은 각각이 양극을 내부에 갖는 복수의 동심원 배열로 유리하게 배치되어 있어서, 양극 각각이 음극에 별개의 전기적 연결을 갖는 복수의 동심원 배열로 배치된다.
전도선 또는 비아(via)가 형성되었을 때, 제1 힘은 제2 힘보다 커서, 기판과 패드의 상부 표면 사이의 거리는 전기도금 공정 동안보다 전기에칭 공정 동안에 크다는 점은 주목할 만하다.
테이블 및 패드는 CMP 공정 동안에 연마 슬러리를 배출하는 채널을 형성하는 추가적인 구멍의 배열을 갖기도 한다.
본 발명의 다른 실시예에 따르면, 기판 캐리어 및 연마 패드가 배치된 테이블을 갖는 일체화된 도금/평탄화 공구에서 금속층의 전기도금 및 기판 상에 층의 평탄화 모두를 수행하는 방법이 제공된다. 상기 방법에서, 기판은 캐리어 상에 올려지고, 전기도금 용액이 패드 상에 배출된다. 그리고 금속은 기판 상에서 전기도금 용액을 사용하여 전기도금되고, 제1 힘은 기판과 패드 사이의 제1 간격을 유지하도록 패드를 향하여 기판 상에 가해진다. 그리고 전기에칭 용액이 패드 상에 배출되고, 기판 상의 금속은 전기에칭 되고, 제2 힘이 기판과 패드 사이의 제2 간격을 유지하도록 패드를 향하여 기판 상에 가해진다. 전기도금 및 전기에칭은 차례대로 수회 반복되기도 한다. 상기 방법은 연마 패드와 패드 상에 배출되는 비-연마용 슬러리를 사용하는 화학-기계적 연마(CMP)로 금속을 연마하는 단계를 더 구비하기도 한다.
상기 테이블은 테이블에 연결되어 별개의 동심 배열로 배치되어 있는 복수의 도금 양극들을 가질 수 있다. 금속도금 단계에서 선택된 배열은 기판 상에 도금된 금속의 두께를 조절하기 위하여 전압원에 연결될 수 한다. 전기에칭은 전기도금 용액을 사용하여 수행될 수 있으며, 상기 경우에 전류는 전기도금 동안에는 음극과 양극 사이에 정방향으로 흐르고, 전기에칭 동안에는 역방향으로 흐른다.
도1a는 웨이퍼 상에서 금속을 도금하는 데 사용된 종래 전기도금 장치의 개략도이다.
도1b 및 도1c는 전형적인 도금 공정들이 수행되는 반도체 웨이퍼를 도시한다.
도1d는 웨이퍼를 평탄화 하는데 사용되는 종래 CMP장치의 개략도이다.
도2는 본 발명의 일실시예에 따라, 도금 양극들이 별개의 동심 배열을 갖도록 일체화된 도금 및 평탄화 공구의 개략도이다.
도3은 본 발명에 따라, 도금 공정 동안에 연속해서 배출되는 도금 용액을 도시하는 상세도이다.
도4a는 역-펄스 전기에칭을 수행하는 도2의 일체화된 공구의 개략도이다.
도4b는 웨이퍼 상에 막의 형성을 촉진함으로서 전기에칭을 수행하는 도2의 일체화된 공구의 개략도이다.
도5는 CMP 슬러리 및 도금 용액을 연마 패드의 표면 상에 배출하는 본 발명의 일실시예에 따른 일체화된 도금 및 평탄화 공구의 개략도이다.
도6은 본 발명에 따른 일체화된 도금 및 평탄화 공정의 단순화된 플로우차트이다.
본 발명에 따른 장치는, CMP가 그 뒤에 이어지는 교대 단계들에서는 장치로부터 웨이퍼를 제거할 필요가 없는 단일 챔버(chamber)에서 각 단계에 대한 개별 공정 조건하에 금속 증착(전기도금) 및 금속 제거(전기에칭)가 수행된다. 본 발명은 구리의 도금 및 제거를 예로 들어 설명한다. 본 발명은 웨이퍼 상에 증착되는 물질 유형에 한정되지 않는다.
본 발명의 일실시예는 CMP 장치의 변형으로 이해될 수 있다. 종래의 CMP장치가 도1d에 개략적으로 도시되어 있다. 웨이퍼(1)는 웨이퍼 캐리어(12) 상에서 아래위가 뒤집어져 있으며, 연마 패드(20) 및 연마 슬러리(21)를 갖는 테이블(10)에 대하여 회전한다. 연마 속도는 웨이퍼(1)가 연마 패드(20)에 대하여 눌리는 힘 에 의하여 부분적으로 결정된다. 따라서, 웨이퍼 캐리어(12)는 연마 패드 상에 가변성 힘을 제공하도록 조절될 수 있다.
도2는 본 발명의 일실시예의 단면도이다. 테이블(10) 및 연마 패드(20)는 내부에 형성된 구멍(210, 220)을 가지며, 구멍은 패드(20)의 표면 상에 도금 용액을 배출하는 채널을 형성한다. 도금 양극들(201, 202, 203)은 바람직하게는 전기적 전도 물질의 슬리브(sleeve)이며, 양극 전극들은 테이블(10) 하부에 위치한 저장통(200)에 있는 도금 용액 속에 잠기며, 도금 용액은 슬리브를 통하여 송출된다. 선택적으로, 양극을 슬리브에 삽입된 전선으로 만들고, 슬리브를 절연 재료로 만들기도 한다. 도금 공정 동안에, 도금 용액은 저장통(200)에서 구멍(220)을 통하여 송출되고 패드(20)의 표면 상에 배출된다.
양극들은 바람직하게는 동심원 배열로 배치되어 있고, 차례로 도금 전압원(250)에 연결되는 스위치 장치(260)에 연결된다. 따라서, (예를 들면) 전류가 양극(203), 양극(202) 및 양극(201)만을 통하여 흐르도록 도금 전류가 스위치 될 수 있다. 캐리어(12) 상의 웨이퍼(1) (도금 음극)가 도금 용액과 접촉될 때 도금 회로가 완성된다. 웨이퍼가 패드에 대하여 회전하는 동안 도금 용액이 연속하여 패드(20) 상에 배출된다(전형적으로 100 - 400 ml/min). 웨이퍼에 대한 도금 용액의 공급은 항상 새롭게 된다. 테이블(10)은 슬라이딩 접촉부 등을 사용하여 웨이퍼 캐리어(12)에 전기적으로 연결되어 회전하도록 만들어질 수 있다.
도3은 도2의 장치의 상세도로서, 도금 용액(301)이 구멍(210, 220)에 삽입된 양극(201)을 통하여 송출되는 것을 도시한다. 패드(20)의 표면을 가로지르는 도금 용액의 흐름은 특징적인 경계층 두께(BL)를 갖는다. 웨이퍼(1)는 웨이퍼 캐리어(12)에 의하여 유지되며 웨이퍼의 전방 표면(1f)은 패드(20)의 표면으로부터 거리(L) 만큼 떨어져 있다. 도금 공정이 전도선 또는 비아 형성 공정을 포함한다면, 웨이퍼는 함몰 영역(3)(금속 증착이 요구됨) 및 필드 영역(6)(금속 증착이 요구되지 않음)이라는 두 종류의 영역으로 구분될 수 있다. 전도선들을 형성하기 위한 도금 공정 동안에, 웨이퍼 캐리어는 웨이퍼(1) 상에 하향 힘을 가하도록 조정되며, 그 결과 웨이퍼와 패드 사이의 간격은 경계층 두께보다 매우 작아진다.
L << BL 도금선 또는 비아의 경우 (1)
부등식(1)이 만족되면, 영역(6)에 대한 구리 이온의 공급은 제한적인 대량-확산이고, 따라서 영역(3)보다 영역(6)에 구리 이온이 매우 조금 공급된다(영역(6)은 "반-건조"로 일컬어짐). 영역(6)에서 도금 속도도 구리 이온 공급량에 상응하여 영역(3)보다 낮다. 그래서 구리선 및 비아는 오버버든이 감소한 상태로 웨이퍼의 함몰 구역에 선택적으로 형성된다.
도금 및 평탄화 공정은 일반적으로 도금 단계부터 시작한다. 특히 듀얼 다마신 공정에서, 초기 전기도금 단계 동안에 웨이퍼의 함몰부가 채워진다. 상기 초기 전기도금 단계 동안에 웨이퍼 상에 가해진 힘은 웨이퍼와 패드 사이의 간격이 5 μm 내지 100 μm 사이에 있도록 조절되어야 한다.
웨이퍼 캐리어(12) 및/또는 테이블(10)의 회전이 패드 상의 도금 용액의 계속적인 재공급을 보장하여, 구리 이온의 농도가 일정하다.
전술한 바와 같이, 양극들은 별개의 동심 배열로 배치되며, 도금이 웨이퍼 상의 별개의 동심 영역에서 수행될 수도 있다. 이는 웨이퍼를 가로지르는 도금 윤곽이 조절될 수 있게 한다. 이러한 구성은 특히 초기 시드층이 매우 얇은 경우(약 200 Å) 구리의 시드층을 만드는데 유용하다. 이 경우, 전류는 우선 외부 영역만(양극(203))을 통하여 지나가서, 웨이퍼의 외부 에지 상에 약 500 Å이 증착된다. 그런 다음, 전류는 다음 내부 영역(양극(202))으로 전환되어 500 Å을 더 증착한다. 보다 작은 양이 그 외의 영역에 증착된다. 도금은 완전한 시드층을 얻을 때까지 연속적인 내부 영역에서 수행된다.
본 발명의 바람직한 실시예에 따르면, 교대로 수행되는 도금 및 에칭 공정은 오버버든의 성장을 제한한다. 이는 도금 공정에서 사용되는 것과 동일한 용액을 사용하는 도금 금속의 전기에칭에 의해 달성되기도 하지만, 매우 높은 양극 역전압 펄스(도4a 참조)로 달성하기도 한다. 에칭 단계 동안에는, 웨이퍼 상의 하향 힘을 줄여 웨이퍼(1)와 패드(20) 사이의 간격이 경계층 두께보다 훨씬 두껍게 되도록 한다.
L >> BL 전기에칭의 경우 (2)
역전압 펄스 동안에 염막(salt film)이 Cu 표면 상에 형성된다. 염막은 가변성 두께를 갖고, 구역(3)이 구역(6)보다 두껍다. 부등식(2)이 만족되면, 염막을 통하는 Cu 이온의 확산으로 도금된 Cu의 제거 속도를 조절한다. 따라서, 구역(6)에서 에칭 속도는 일반적으로 구역(3)보다 크다.
도금에서 에칭으로 전환하도록 양극 전압이 역전되면, 웨이퍼 상의 하향 힘은 양극 전압에 따라 변화한다. 도금 단계(구역(3)이 구역(6)보다 도금이 빠름) 및 에칭 단계(구역(3)이 구역(6)보다 에칭이 느림)의 반복으로 웨이퍼의 함몰 영역은 오버버든이 매우 작게 금속으로 채워진다.
저장통(200)의 도금 용액을 에칭 용액으로 신속하게 대체(단지 몇 초가 필요함)함으로서 전기에칭을 수행할 수도 있다. 그런 다음 상기에 설명한 바와 같이, 전압원(250), 스위치 장비(260), 및 양극(201 내지 203)을 사용함으로서 전기에칭을 수행할 수 있다. 예를 들어, 농축 인산을 구리의 전기에칭에 사용하여 염막을 구리 표면 상에 형성한다. 염막은 구역(6)보다 구역(3)에서 농도가 높아서, 에칭 속도는 일반적으로 구역(3)보다 구역(6)에서 크다.
앞선 실시예들의 변형에서, 벤조트리아졸(BTA)와 같은 염-형성제는 전기에칭 공정 동안에 도금 또는 에칭 용액에 첨가된다. 도금에서 에칭으로 공정이 전환되면, 저장통(200)(도4b)으로 용기(440)에 있던 BTA를 주입한다. 용액에 BTA를 첨가하면, 고 필드 전도 장치(high field conduction mechanism)를 나타내는 염막이 웨이퍼 상에 형성된다. 다음으로 BTA의 첨가로 필드 구역에 대한 에칭 선택성(즉, 구역(6)의 에칭 속도 vs. 구역(3)의 에칭 속도)이 증가된다. BTA의 첨가로 도금 및 에칭 작업에 필요한 반복 횟수가 감소한다.
본 발명의 바람직한 실시예에서, 도금, 에칭 및 CMP 기능은 단일 장치로 결합 된다. 도금 및 에칭 단계는 오버버든(5a)이 제거되는 최종 에칭 단계에서 끝나며, 최종 에칭 단계 이후에 CMP를 수행하지 않고 웨이퍼를 제거할 수 있다. 그러나, 웨이퍼 표면 상의 오버버든 및 라이너/배리어 층(2) 모두를 제거하는 것이 필요하다면, 하기에 설명한 바와 같이 도금 및 에칭 단계 후에 웨이퍼를 연마한다.
본 발명의 일실시예에서, 도금 용액 및 CMP 슬러리 모두가 테이블(10)의 하부에서 배출되는 것을 도5에 도시하였다. 테이블(10) 및 패드(20)에 추가 구멍의 배열(510, 520)이 각각 제공되어(도5를 참조), 테이블(10) 하부의 슬러리 저장통(도시되지 않음)에서 패드 표면 상에 연마 슬러리를 송출하는 채널을 형성한다. 상기 구멍은 도5에 도시된 바와 같이 동심형으로 배열된다. 선택적으로, 슬러리는 상부에서 패드(20) 상에 배출되기도 한다. 공구를 도금/에칭에서 연마로 전환하도록, 패드(20)는 중성수로 세정 되고, 비-연마 슬러리가 패드 상에 배출된다. (CMP 기술에서 표준인 것과 같이, 새로운 웨이퍼가 장착되기 전 편리한 시간에 다이아몬드 조절 헤드를 사용하여 패드를 조절할 수 있다.) Cu CMP 공정에 사용된 슬러리는 연마-프리(abrasive-free) 용액이어서, 거칠어짐 및 잔여 Cu 표면의 화학적 변화를 회피한다는 점에 주목하여야 한다.
본 장치는 웨이퍼에 대한 펜슬(pencil) 또는 브러쉬 클리너를 유리하게 구비하여서, 연마 후에 장비로부터 제거되기 전 웨이퍼를 세정하고 건조할 수 있다.
도6은 전기도금, 전기에칭 및 CMP 모두를 수행하는 본 발명 장치에서 공정 단계를 도시한다. 시드층이 얇은 웨이퍼가 장치에 장착되고(단계 601), 그리고 도금층의 윤곽을 조절하는 별개인 동심 양극 배열을 사용하는 웨이퍼를 도금하여 시드층을 형성한다(단계 602). 전형적으로 전기도금을 약 20초간 수행하고(단계 603), 이어서 약 10초간 전기에칭을 한다(단계 604). 원하는 도금 형상을 얻을 때까지 도금 및 에칭을 반복한다. (도금 및 에칭을 동시에 하는 것과 대비하여, 도금 및 에칭을 별개의 단계로 수행한다.) 상기에서 주지한 바와 같이, 웨이퍼 상의 힘은 도금 및 에칭 단계 사이에서 변화한다(도금을 하는 동안에는 하향 힘이 크고, 에칭을 하는 동안에는 힘이 작음). 도금/에칭 단계의 결과로, 오버버든은 겨우 약 500 Å이다. 그리고 연마 패드(20)를 세정하고(단계 605), 오버버든 및 과도한 배리어/라이너 층을 제거하기 위하여 비-연마 슬러리를 사용하여 연마를 수행한다(단계 606). 최종적으로, 웨이퍼는 탈착되기 전에 세척된다(단계 607).
기능을 확장하고 더 많은 유연성을 공정에 제공하기 위하여, 그 밖의 구성을 장치에 추가할 수 있다. 특히, 공구는 도금하면서 구리에 풀림(annealing)이 가능하도록 히터와 함께 장착할 수 있다. 웨이퍼를 제거하기 전에 추가로 풀림을 하도록 공구는 별개의 풀림 챔버를 갖을 수도 있다.
본 발명은 마이크로전자 장비 및 특히 구리층들의 도금 및 평탄화를 요구하는 장비의 제조에 적용할 수 있고, 특히 듀얼 다마신 공정을 사용한다.
본 발명을 특정 실시예의 관점에서 설명하였지만, 여러 개의 대안, 변형 및 변화가 당업자에게 명백하다는 것은 전술한 설명의 관점에서 분명하다. 따라서, 본 발명의 범위 및 사상 그리고 다음의 청구항 내에 속하는 모든 대안, 변형 및 변화를 본 발명은 포함할 것이다.

Claims (9)

  1. 금속층의 전기도금 및 기판(1) 상의 상기 금속층의 평탄화 모두를 수행하는 장치이며, 상기 평탄화는 전기에칭과 화학-기계적 연마(CMP)에 의해 수행되며, 상기 장치는,
    연마 패드(20)를 지지하고, 전기도금 용액을 상기 패드 상으로 배출하기 위한 채널들을 형성하는 복수의 구멍(210)을 갖는 테이블(10)과,
    상부 표면을 갖고, 상기 테이블의 구멍(210)에 대응하는 복수의 관통 구멍(220)을 갖는 연마 패드(20)와,
    상기 채널들에 배치되고 전기도금 용액과 접촉하는 복수의 전기도금 양극(201, 202, 203)과,
    상기 테이블에 대하여 회전하고 도금 음극을 구비하며, 패드(20)의 상부 표면에 평행하게 기판(1)을 유지하고, 상기 패드를 향하여 기판 상에 가변적인 역학적 힘을 가하는 캐리어(12)와,
    CMP 공정 동안에 상기 패드 상에 연마 슬러리를 배출하는 슬러리 배출기와,
    상기 음극 및 상기 양극에 연결된 전압원(250)을 포함하고,
    상기 캐리어는 제1 힘을 전기도금 공정 동안에 가하고 제2 힘을 전기에칭 동안에 가하는, 금속층의 전기도금과 상기 금속층의 평탄화를 모두 수행하는 장치.
  2. 제1항에 있어서, 상기 채널들은 복수의 동심 배열로 배치되어 있는 장치.
  3. 제2항에 있어서, 양극은 상기 채널들 각각에 배치되어서, 양극들(201, 202, 203)은 각각 음극에 별개의 전기적 연결을 갖는 복수의 동심 배열로 배치되어 있는 장치.
  4. 제1항에 있어서, 상기 제1 힘은 상기 제2 힘보다 커서, 기판(1)에서 패드(20)의 상부 표면까지의 거리는 전기도금 공정 동안보다 전기에칭 공정 동안에 더 큰 장치.
  5. 제1항에 있어서, 전기도금 공정 동안에 기판(1)에서 패드(2)의 상부 표면까지 미리 정해진 거리가 유지되도록 상기 제1 힘이 변화될 수 있는 장치.
  6. 제5항에 있어서, 상기 미리 정해진 거리는 5 μm 내지 100 μm 사이에 있는 장치.
  7. 제1항에 있어서, 전기도금 공정 동안에는 전류가 음극과 양극 사이를 정방향으로 흐르고, 전기에칭 공정 동안에는 전류가 음극과 양극 사이를 역방향으로 흐르는 장치.
  8. 제1항에 있어서, 전기에칭 용액은 전기에칭 공정 동안에 채널을 통하여 배출되는 장치.
  9. 제1항에 있어서, 테이블은 추가적인 구멍의 배열(510)을 갖고, 패드는 CMP 공정 동안에 연마 슬러리를 배출하는 채널을 형성하도록 상기 구멍에 대응하는 추가적인 구멍의 배열(520)을 갖는 장치.
KR1020057006316A 2002-11-14 2003-11-14 일체화된 도금과 평탄화 공정 및 이를 위한 장치 KR100687129B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/294,200 2002-11-14
US10/294,200 US6773570B2 (en) 2002-11-14 2002-11-14 Integrated plating and planarization process and apparatus therefor

Publications (2)

Publication Number Publication Date
KR20050067180A KR20050067180A (ko) 2005-06-30
KR100687129B1 true KR100687129B1 (ko) 2007-02-27

Family

ID=32296926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006316A KR100687129B1 (ko) 2002-11-14 2003-11-14 일체화된 도금과 평탄화 공정 및 이를 위한 장치

Country Status (9)

Country Link
US (1) US6773570B2 (ko)
EP (1) EP1560949B1 (ko)
JP (1) JP4398376B2 (ko)
KR (1) KR100687129B1 (ko)
CN (1) CN100465352C (ko)
AT (1) ATE445034T1 (ko)
AU (1) AU2003290804A1 (ko)
DE (1) DE60329621D1 (ko)
WO (1) WO2004046426A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8475636B2 (en) 2008-11-07 2013-07-02 Novellus Systems, Inc. Method and apparatus for electroplating
US20060113192A1 (en) * 2003-01-23 2006-06-01 Keiichi Kurashina Plating device and planting method
US20060003566A1 (en) * 2004-06-30 2006-01-05 Ismail Emesh Methods and apparatuses for semiconductor fabrication utilizing through-wafer interconnects
US9822461B2 (en) 2006-08-16 2017-11-21 Novellus Systems, Inc. Dynamic current distribution control apparatus and method for wafer electroplating
US8323460B2 (en) * 2007-06-20 2012-12-04 Lam Research Corporation Methods and systems for three-dimensional integrated circuit through hole via gapfill and overburden removal
CN100582314C (zh) * 2007-09-10 2010-01-20 厦门致力金刚石工具有限公司 抛镀机
US8858774B2 (en) 2008-11-07 2014-10-14 Novellus Systems, Inc. Electroplating apparatus for tailored uniformity profile
DE102009003072A1 (de) * 2009-05-13 2010-11-18 Robert Bosch Gmbh Vorrichtung und Verfahren zum gleichzeitigen Be- oder Entschichten einer Mehrzahl von Werkstücken und Werkstück
KR20130075765A (ko) * 2010-06-15 2013-07-05 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
US8518817B2 (en) * 2010-09-22 2013-08-27 International Business Machines Corporation Method of electrolytic plating and semiconductor device fabrication
US9909228B2 (en) 2012-11-27 2018-03-06 Lam Research Corporation Method and apparatus for dynamic current distribution control during electroplating
US9670588B2 (en) 2013-05-01 2017-06-06 Lam Research Corporation Anisotropic high resistance ionic current source (AHRICS)
JP6198456B2 (ja) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
CN104742007B (zh) * 2013-12-30 2017-08-25 中芯国际集成电路制造(北京)有限公司 化学机械研磨装置和化学机械研磨方法
US9752248B2 (en) 2014-12-19 2017-09-05 Lam Research Corporation Methods and apparatuses for dynamically tunable wafer-edge electroplating
US9567685B2 (en) 2015-01-22 2017-02-14 Lam Research Corporation Apparatus and method for dynamic control of plated uniformity with the use of remote electric current
US9816194B2 (en) 2015-03-19 2017-11-14 Lam Research Corporation Control of electrolyte flow dynamics for uniform electroplating
US10014170B2 (en) 2015-05-14 2018-07-03 Lam Research Corporation Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity
US9988733B2 (en) 2015-06-09 2018-06-05 Lam Research Corporation Apparatus and method for modulating azimuthal uniformity in electroplating
TWI663294B (zh) * 2017-12-15 2019-06-21 Chipbond Technology Corporation 電鍍裝置及其壓力艙

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5911619A (en) * 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
US6004880A (en) * 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
US6413388B1 (en) * 2000-02-23 2002-07-02 Nutool Inc. Pad designs and structures for a versatile materials processing apparatus
US6328872B1 (en) * 1999-04-03 2001-12-11 Nutool, Inc. Method and apparatus for plating and polishing a semiconductor substrate
US6270646B1 (en) * 1999-12-28 2001-08-07 International Business Machines Corporation Electroplating apparatus and method using a compressible contact
US6454916B1 (en) * 2000-01-05 2002-09-24 Advanced Micro Devices, Inc. Selective electroplating with direct contact chemical polishing
US6478936B1 (en) * 2000-05-11 2002-11-12 Nutool Inc. Anode assembly for plating and planarizing a conductive layer
US6793797B2 (en) * 2002-03-26 2004-09-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for integrating an electrodeposition and electro-mechanical polishing process

Also Published As

Publication number Publication date
WO2004046426A1 (en) 2004-06-03
KR20050067180A (ko) 2005-06-30
US6773570B2 (en) 2004-08-10
DE60329621D1 (de) 2009-11-19
EP1560949B1 (en) 2009-10-07
CN100465352C (zh) 2009-03-04
CN1705774A (zh) 2005-12-07
EP1560949A4 (en) 2007-02-28
US20040094427A1 (en) 2004-05-20
EP1560949A1 (en) 2005-08-10
JP4398376B2 (ja) 2010-01-13
JP2006506523A (ja) 2006-02-23
AU2003290804A1 (en) 2004-06-15
ATE445034T1 (de) 2009-10-15

Similar Documents

Publication Publication Date Title
KR100687129B1 (ko) 일체화된 도금과 평탄화 공정 및 이를 위한 장치
US7578923B2 (en) Electropolishing system and process
US6852630B2 (en) Electroetching process and system
US6946066B2 (en) Multi step electrodeposition process for reducing defects and minimizing film thickness
KR100778131B1 (ko) 반도체 기판의 도금 및 폴리싱 장치
US6143155A (en) Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6121152A (en) Method and apparatus for planarization of metallized semiconductor wafers using a bipolar electrode assembly
US6176992B1 (en) Method and apparatus for electro-chemical mechanical deposition
US20030094364A1 (en) Method and apparatus for electro-chemical mechanical deposition
US7427337B2 (en) System for electropolishing and electrochemical mechanical polishing
US7550070B2 (en) Electrode and pad assembly for processing conductive layers
US7204743B2 (en) Integrated circuit interconnect fabrication systems
US7670473B1 (en) Workpiece surface influencing device designs for electrochemical mechanical processing and method of using the same
US20020033339A1 (en) Plating apparatus and plating method for substrate
KR20170059108A (ko) 일체화된 도금과 평탄화 공정 및 이를 위한 장치
US20090020437A1 (en) Method and system for controlled material removal by electrochemical polishing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110110

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee