JP2006506523A - メッキと平坦化の一体化プロセスおよびそのための装置 - Google Patents

メッキと平坦化の一体化プロセスおよびそのための装置 Download PDF

Info

Publication number
JP2006506523A
JP2006506523A JP2004553613A JP2004553613A JP2006506523A JP 2006506523 A JP2006506523 A JP 2006506523A JP 2004553613 A JP2004553613 A JP 2004553613A JP 2004553613 A JP2004553613 A JP 2004553613A JP 2006506523 A JP2006506523 A JP 2006506523A
Authority
JP
Japan
Prior art keywords
pad
electroplating
plating
during
electroetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004553613A
Other languages
English (en)
Other versions
JP4398376B2 (ja
Inventor
エコノミコス、ラエーティス
デリジアニ、ハリクリア
コッテ、ジョン、エム
グラバーズ、ヘンリー、ジェイ
チェン、ボミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006506523A publication Critical patent/JP2006506523A/ja
Application granted granted Critical
Publication of JP4398376B2 publication Critical patent/JP4398376B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S205/00Electrolysis: processes, compositions used therein, and methods of preparing the compositions
    • Y10S205/917Treatment of workpiece between coating steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

【課題】基板上での金属層の電気メッキとこの層のCMP平坦化の両方を実施するための方法および装置を提供すること。
【解決手段】この装置は、研磨パッド(20)を支持するテーブル(10)を含み、これらテーブルおよびパッドは、このパッド上に電気メッキ溶液を分配するためのチャネルを形成する複数の穴部(210、220)を有する。電気メッキ・アノード(201、202、203)は、チャネル内に配置され、かつ電気メッキ溶液に接触するように配置されている。キャリア(12)は、パッド(20)の上面に実質的に平行に基板(1)を保持し、パッドに対して基板に可変の機械的力を加え、したがって基板とパッドとの間隔は、電気エッチング中よりも電気メッキ中に狭めることができる。

Description

本発明は、半導体の処理に関し、より詳細には、半導体ウェハ上に銅層をメッキし平坦化するためのプロセスおよび装置に関する。
半導体デバイスの製作では、金属層の付着および選択的除去が重要なプロセスである。典型的な半導体ウェハは、その表面に付着されまたはメッキされたいくつかの金属層を有し、連続層のそれぞれは、さらなる層を付加する前に研磨されまたはエッチングされる。特に、ウェハ表面への銅の電気メッキは広く実施されているプロセスである。銅のメッキ(一般に、ウェハ上に銅のブランケット層を生成する)の後は、典型的な場合は化学機械研磨(CMP)を行って、メッキ層の望ましくない部分を除去する。ダマシン構造を製作する場合、CMPプロセスは、ダマシン配線を電気的に分離する役割も果たす。
図1は、ウェハ上に銅をメッキするための典型的な装置の概略図である。ウェハ1は、封止コンタクト33によってカソード32に接するよう保持されており、このカソードおよびウェハを、メッキ溶液の浴30内で回転させる。メッキ溶液の流れ35は、この装置を通しポンプ送出されて浴を絶えず新鮮にし、この流れはメッキ・アノード31の周りに送り出されてアノードの穴部を通過するものである。
図2は、典型的なCuメッキ・プロセス後のウェハのフィーチャを示す。内部にトレンチ3を有する半導体ウェハ1は、まず障壁/ライナ層2で被覆され、それによってウェハへのメッキ金属層の接着が促進されるように、また半導体材料の内部にCuが拡散しないようになされている。次いでシード層4を、層2上に付着する。電気メッキしたCu層5がトレンチを埋め、かつウェハ表面を被覆する。図に示すように、メッキ層は、トレンチが確実に埋まるように十分厚くなければならない。いくつかのプロセス条件下では、図3に示すように、トレンチ付近の厚さが最大になる。次いで「オーバーバーデン(overburden)」と呼ばれる過剰な厚さ5aを、CMPによって除去する。しばしば、銅金属がトレンチ3の内側にのみ残るようにウェハ表面上のメッキ層全体を除去するが、これは、ウェハの当初の表面1fが露出するまでCMP装置内でウェハを研磨することによって行うことができる。
金属層のメッキと平坦化は、従来、個別のツールで行われる。上述のように、典型的なウェハの処理はいくつかの異なるメッキ・ステップを必要とし、各メッキ・ステップの後には平坦化ステップを行う。したがって典型的なウェハは、メッキ用ツールと平坦化ツールとの両方で多数回処理される。この状況では、製造プロセスの処理能力が制限され易く、それに応じて全製造コストが増加する。
「付着および大域平坦化のための単一ステップ・ダマシン・プロセスの方法(Methodof single step damascene process for deposition and global planarization)」という名称の米国特許第6004880号は、CMP装置をメッキと研磨の同時実施に適合させることを示している。しかしメッキと研磨とでは、同時プロセスでは得られない異なるプロセス条件をしばしば必要とする(例えばウェハ表面に対する機械的力が異なるなど)。さらに、研磨剤を含有する研磨スラリを電解メッキ溶液と組み合わせる場合は、研磨剤の粒子がメッキ金属層内に閉じ込められる可能性がある。
「電気化学機械平坦化用装置(Apparatus forelectrochemical mechanical planarization)」という名称の米国特許第5911619号は、電極がウェハに接触し、したがって平坦化処理能力を改善するためにCMPと電気化学的機械加工技法とを組み合わせることができる研磨装置について述べている。この装置は平坦化にのみ使用され(すなわちウェハからの材料の除去)、ウェハを電気メッキするには別の装置が必要である。
米国特許第6004880号 米国特許第5911619号
電気メッキ・ツールと平坦化ツールの特徴を一体化し、したがって各プロセスごとに最適化した条件で、CMP(特に銅層に対する)と共に電気メッキおよび電気エッチング・プロセスを交互に実施することができる、ウェハ処理ツールが依然として求められている。
本発明は、金属層の電気メッキと基板上の層の平坦化とを両方実施するためのプロセスおよび装置を提供することによって、上述の要求に答える。
本発明の第1の態様によれば、装置は、研磨パッドを備えたテーブルを含み、このテーブルおよびパッドは、パッド上に電気メッキ溶液を分配するためのチャネルを形成する穴部を内部に有している。複数の電気メッキ・アノードがチャネル内に配置され、電気メッキ溶液に接触している。この装置は、パッドの上面に実質的に平行に基板を保持するための、かつパッドに対して基板に可変の機械的力を加えるためのキャリアも含み、このキャリアはテーブルに対して回転しかつメッキ・カソードを含んでいる。この装置はさらに、CMPプロセス中にパッド上に研磨スラリを分配するためのスラリ・ディスペンサを含む。
キャリアは、電気メッキ・プロセス中に第1の量の力を加え、電気エッチング・プロセス中に第2の量の力を加える。メッキ・プロセス中は、基板とパッドとの所定の間隔が維持されるように、その力を変えることができることが好ましい。デュアル・ダマシン構造に関する初期メッキ・プロセスでは、この間隔は5μmから100μmの間であるべきである。
これらのチャネルは、内部にアノードをそれぞれ有する複数の同心アレイ状に配置することが好ましく、したがってこれらのアノードは、それぞれがカソードに対して個別の電気接続を有する同心アレイ状に配置される。
導電性のラインまたはビアを形成する場合、第1の量の力が第2の量の力よりも大きく、したがって基板とパッドの上面との距離が、電気メッキ・プロセス中よりも電気エッチング・プロセス中のほうが大きいことは、注目すべきである。
テーブルおよびパッドは、CMPプロセス中に研磨スラリを分配するためのチャネルを形成する穴部の、追加のアレイを有することができる。
本発明の別の態様によれば、基板キャリアと研磨パッドが表面に配置されたテーブルとを有する一体化メッキ/平坦化ツールにおいて、基板上で金属層の電気メッキとその金属層の平坦化との両方を実施するための方法が提供される。この方法では、基板をキャリアに装着し、電気メッキ溶液をパッド上に分配する。次いで電気メッキ溶液を使用して金属を基板上に電気メッキするが、このとき、パッドに対して基板に第1の量の機械的力を加え、それによって基板とパッドとの第1の間隔が維持されるようにする。次いで電気エッチング溶液をパッド上に分配し、基板上の金属を電気エッチングするが、このとき、基板とパッドのとの間に第2の間隔が維持されるように、パッドに対して基板上に第2の量の機械的力を加える。電気メッキおよび電気エッチングは、一連のものとして複数回繰り返すことができる。この方法はさらに、研磨パッドとこの研磨パッド上に分配される非研磨性スラリとを使用する化学機械研磨(CMP)によって金属を研磨するステップを含むことができる。
テーブルは、このテーブルに接続されかつ個別の同心アレイ状に配置された複数のメッキ・アノードを有することができ、電気メッキ・ステップでは、基板上にメッキされる金属の厚さが制御されるよう、選択されたアレイを電源に接続することができる。電気エッチングは、電気メッキ溶液を使用して実施することができ、その場合、電流は、カソードとアノードとの間を電気メッキ中は順方向に、また電気エッチング中は逆方向に流れる。
本発明によれば、単一のチャンバ内で、金属付着(電気メッキ)ステップと金属除去(電気エッチング)ステップとをそれぞれ個別のプロセス条件で交互に行い、その後CPMを行うことが可能な装置であって、この装置からウェハを取り出す必要のない装置が提供される。本発明を例示するために、銅のメッキおよび除去について述べる。本発明は、ウェハ上に付着された材料のタイプに関して制限するものではないことが理解されよう。
本発明の実施形態は、CMP装置の変更例として理解することができる。従来のCMP装置を図4に概略的に示す。ウェハ1は、ウェハ・キャリア12の表面に上下逆に保持され、研磨パッド20およびその表面に研磨スラリ21を有するテーブル10に対して回転する。研磨速度は、ウェハ1が研磨パッド20に対して押圧される力によって一部は決定される。したがってウェハ・キャリア12は、研磨パッド上に可変の力が提供されるように調節可能である。
図5は、本発明の実施形態の断面図である。テーブル10および研磨パッド20は、その内部に形成された穴部210、220を有し、これらの穴部は、パッド20の表面にメッキ溶液を分配するためのチャネルを形成する。メッキ・アノード201、202、203は、導電性材料のスリーブであることが好ましく、これらのアノード電極は、テーブル10の下に位置付けられたリザーバ200内のメッキ溶液に浸漬されており、したがってメッキ溶液は、スリーブを通して送り出される。あるいは、スリーブを絶縁材料で作製してもよく、その場合アノードは、このスリーブに挿入されたワイヤからなる。メッキ・プロセス中、メッキ溶液は、リザーバ200から穴部220を通して送出され、したがってパッド20の表面に分配される。
アノードは、好ましくは同心状のアレイに配置され、スイッチング・デバイス260に接続されて、これがさらにメッキ用電源250に接続される。したがってメッキ電流は、(例えば)電流がアノード203のみを通過し、次いでアノード202を通過し、次いでアノード201を通過するように切り換えることができる。メッキ回路は、キャリア12(メッキ・カソード)上のウェハ1をメッキ溶液に接触させたときに完成する。メッキ溶液はパッド20上に連続して(典型的な場合、100〜400ml/分の速度で)分配され、それと同時にウェハはこのパッドに対して回転し、したがってウェハへのメッキ溶液の供給は常に新たになされることに留意されたい。テーブル10は、滑り接触などを利用してウェハ・キャリア12への電気接続を実現させた状態で、回転するように作製してもよい。
図6は、穴部210および220に挿入されたアノード201を通して送出されるメッキ溶液301を示す、図5の装置の詳細図である。パッド20の表面全域にわたるメッキ溶液の流れは、特徴的な境界層の厚さBLを有する。ウェハ1は、ウェハの前面1fがパッド20の表面から距離Lだけ離れるように、ウェハ・キャリア12によって保持される。メッキ・プロセスで導電性のラインまたはビアを形成する必要がある場合、このウェハを2タイプの領域に、すなわち凹部領域3(内部の金属付着が望ましい)とフィールド領域6(その表面での金属付着は望ましくない)とに分けることができる。そのような導電性ラインを形成するメッキ・プロセス中、ウェハとパッドとの間隔が境界層の厚さよりも非常に小さくなるように、ウェハ・キャリアは、ウェハ1に下向きの力がかかるよう調節される。
L<<BL ラインまたはビアをメッキする場合 (1)
不等式(1)が満たされる場合、領域6への銅イオンの供給は大量拡散に支配され、したがって領域3に対するよりも非常に少ない(領域6は「半乾燥」と言われる)。それに応じて領域6でのメッキ速度は、領域3の場合よりも遅い。したがって銅のラインおよびビアは、オーバーバーデンが減じられたウェハの凹部領域で選択的に形成される。
一連のメッキおよび平坦化プロセスは、一般にメッキ・ステップから始まる。特にデュアル・ダマシン・プロセスでは、ウェハの凹部が初期電気メッキ・ステップ中に埋められる。この初期電気メッキ・ステップ中にウェハに加えられる力は、ウェハとパッドとの間隔が5μmから100μmの間になるように制御すべきであることがわかった。
ウェハ・キャリア12またはテーブル10あるいはその両方の回転によって、パッド表面のメッキ溶液は確実に連続的に補充され、したがって銅イオンの濃度は一定である。
上述のように、アノードは個別の同心状アレイに配置され、したがってメッキは、ウェハ上の個別の同心状ゾーン内で実施することができる。このため、ウェハ全域にわたるメッキ・プロフィルの制御が可能になる。この特徴は、初期シード層が非常に薄い場合(約200Å)、Cuシード層を作り上げるのに特に有用である。この場合、電流はまず外側のゾーン(アノード203)のみ通過し、したがって約500Åがウェハの外縁に付着される。次いで電流は、隣の内側のゾーン(アノード202)へと切り換わり、その表面にさらに500Å付着し、その他のゾーンではより少ない量が付着される。メッキは、完全なシード層が得られるまで、連続する内側のゾーンで実施される。
本発明の好ましい実施形態では、オーバーバーデンの成長を制限するために、メッキとエッチングを交互に行うプロセスを実施する。これは、メッキ・プロセスの場合と同じ溶液を使用するが非常に高いアノード逆電圧で、メッキ金属を電気エッチングすることによって行うことができる(図7参照)。エッチング・ステップ中、ウェハに対する下向きの力は、ウェハ1とパッド20との間隔が境界層の厚さよりも非常に大きくなるように減じられる。
L>>BL 電気エッチングの場合 (2)
逆電圧パルス中、Cu表面には塩の被膜が形成され、この塩の被膜は可変の厚さを有し、領域3における厚さのほうが領域6での厚さよりも大きい。不等式(2)を満足する場合、メッキしたCuの除去速度は、塩の被膜を通るCuイオンの拡散によって制御される。したがって領域6でのエッチング速度は、一般に領域3でのエッチング速度よりも大きい。
メッキからエッチングに切り換わるようアノード電圧を逆にした場合、ウェハに対する下向きの力はアノード電圧の変化に応じて変えることに留意されたい。メッキ・ステップ(領域3が領域6よりも速くメッキされる)とエッチング・ステップ(領域3が領域6よりも非常に遅くエッチングされる)を繰り返すことによって、ウェハの凹部領域には、オーバーバーデンがほとんど無い状態で金属が充填される。
電気エッチングは、リザーバ200内のメッキ溶液をエッチング溶液に素早く代え(ほんの数秒しか必要としない)、次いで電源250を使用して電気エッチングし、デバイス260とアノード201〜203を上述のように切り換えることによって行ってもよい。例えば、銅表面に塩の被膜を形成するため、銅の電気エッチングで濃リン酸を使用することができる。塩の被膜は、領域6よりも領域3で高密度になり、したがってエッチング速度は、一般に領域3よりも領域6で大きくなる。
前述の実施形態の変形例では、ベンゾトリアゾール(BTA)などの塩形成剤を、電気エッチング・プロセス中にメッキ溶液またはエッチング溶液に添加する。プロセスをメッキからエッチングに切り換えるとき、容器440内のBTAをリザーバ200に注入する(図8)。BTAを溶液に添加することによって、ウェハ上には、高電界伝導メカニズムを示す塩の被膜が形成され、したがってフィールド領域でのエッチング選択性が増大する(すなわち、領域6でのエッチング速度対領域3でのエッチング速度)。これには、繰り返されるメッキおよびエッチング操作の必要とされる回数を減少させる効果がある。
本発明の好ましい形態では、メッキ、エッチング、およびCMPの機能を単一の装置の中に結合する。一連のメッキおよびエッチングのステップは、オーバーバーデン5aを除去する最終エッチング・ステップで終了し、その後、CMPを実施することなくウェハを取り出す。しかし、オーバーバーデンとウェハ表面のライナ/障壁層2との両方を除去することが望まれる場合は、以下に詳細に述べるように、一連のメッキおよびエッチングの後にウェハを研磨する。
メッキ溶液とCMPスラリの両方をテーブル10の下から分配する本発明の実施形態を、図9に示す。穴部510、520の追加のアレイが、テーブル10およびパッド20にそれぞれ設けられており(図9参照)、それによって、研磨スラリがテーブル10の下のスラリ・リザーバ(図示せず)からパッド表面まで内部を送出されるチャネルが形成される。これらの穴部は、図9に示すように同心状のパターンに配列される。あるいは、スラリを、上方からパッド20へと分配する。このツールをメッキ/エッチングから研磨に切り換えるため、パッド20を脱イオン水で濯ぎ、非研磨性スラリをそのパッド上に分配する(パッドは、CMPの技術分野で標準的であるように、新しいウェハを導入する前の都合の良い時間でダイヤモンド調整ヘッドを使用することにより整えてもよい)。Cu CMPプロセスで使用されるスラリは研磨剤を含まない溶液であり、したがって残されたCu表面の粗面化および化学的変化が回避されることに留意されたい。
装置は、ウェハ用のペンシルまたはブラシ・クリーナを含むことが有利であり、したがってウェハをツールから取り外す前、研磨した後に、ウェハを清浄化し乾燥することができる。
図10は、電気メッキ、電気エッチング、およびCMPが全て本発明の装置で実施される、プロセス・シーケンス内のステップを例示する。薄いシード層を備えたウェハをツール上に導入し(ステップ601)、次いでメッキ層のプロフィルが制御されるように個別の同心状アノード・アレイを使用してウェハをメッキすることにより、シード層を作り上げる(ステップ602)。電気メッキを、典型的な場合には約20秒間実施し(ステップ603)、その後、約10秒間にわたり電気エッチングする(ステップ604)。メッキおよびエッチングを、所望のメッキ・フィーチャが得られるまで繰り返す(メッキとエッチングは、メッキとエッチングを同時に行おうとするのと対照的に、明らかに個別のステップとして実施する)。上述のように、ウェハに対する力は、メッキ・ステップとエッチング・ステップとでは異なる(メッキ中は下向きの力が大きく、エッチング中は少ない)。一連のメッキ/エッチングの終わりに、オーバーバーデンはわずか約500Åである。次いで研磨パッド20を濯ぎ(ステップ605)、非研磨性スラリを用いて研磨を行って、オーバーバーデンおよび過剰な障壁/ライナ層を除去する(ステップ606)。最後に、ウェハを取り外す前に、このウェハを清浄化する(ステップ607)。
装置の機能を拡張しかつさらに大きなプロセスの柔軟性を提供するために、その他の特徴を装置に付加することができる。特に、上記ツールには、銅をメッキするときに銅のアニーリングが可能になるように、ヒータを備えることができる。このツールは、ウェハを取り外す前に追加のアニールを実施するために、別個のアニーリング・チャンバを有してもよい。
本発明は、マイクロ電子デバイスの製造に利用可能であり、詳細には銅層のメッキおよび平坦化を必要とするデバイス、特にデュアル・ダマシン・プロセスを使用するデバイスの製造に利用可能である。
本発明を、特定の実施形態に関して述べてきたが、前述の事項に鑑みて、非常に数多くの変更例、修正例、および変形例が当業者に明らかにされることは明白である。したがって本発明は、本発明の範囲および精神と上述の特許請求の範囲に含まれるそのような全ての変更例、修正例、および変形例を包含するものである。
ウェハ上に金属をメッキするのに使用される、従来の電気メッキ装置を示す概略図である。 典型的なメッキ・プロセスが実施された半導体ウェハを示す図である。 典型的なメッキ・プロセスが実施された半導体ウェハを示す図である。 ウェハを平坦化するのに使用される、従来のCMP装置を示す概略図である。 本発明の実施形態による、メッキおよび平坦化の一体化ツールであって、メッキ・アノードの個別の同心アレイを備えたものを示す概略図である。 本発明による、メッキ・プロセス中に連続的に分配されるメッキ溶液を示す詳細図である。 逆パルス電気エッチングが実施される、図5の一体化ツールを示す概略図である。 電気エッチングが、ウェハ上での被膜の形成を促進させることによって実施される、図5の一体化ツールを示す概略図である。 CMPスラリおよびメッキ溶液が研磨パッド表面に分配される、本発明の実施形態によるメッキと平坦化との一体化ツールを示す概略図である。 本発明による、メッキと平坦化との一体化プロセスの簡略化フローチャートである。

Claims (9)

  1. 基板上での金属層の電気メッキと平坦化の両方を実施するための装置であって、前記平坦化が電気エッチングおよび化学機械研磨(CMP)によって実施されるものであり、
    研磨パッドを支持し、かつ前記パッド上に電気メッキ溶液を分配するチャネルを形成する複数の穴部を有するテーブルと、
    前記研磨パッドが、上面を有し、かつ前記テーブルの穴部に対応する複数の穴部を内部に有するものであり、
    前記チャネル内に記置されかつ前記電気メッキ溶液に接触するよう配置された、複数の電気メッキ・アノードと、
    前記パッドの上面とは実質的に平行に前記基板を保持し、かつ前記パッドに対して前記基板に可変の機械的力を加えるためのキャリアであって、前記テーブルに対して回転しかつメッキ・カソードを含むキャリアと、
    CMPプロセス中に前記パッド上に研磨スラリを分配するためのスラリ・ディスペンサと
    を含み、前記キャリアが、電気メッキ・プロセス中に第1の量の力を加え、電気エッチング・プロセス中に第2の量の力を加える装置。
  2. 前記チャネルが複数の同心状アレイに配置される、請求項1に記載の装置。
  3. アノードを前記チャネルのそれぞれに配置し、したがって前記アノードが、前記カソードへの個別の電気接続をそれぞれ有する複数の同心状アレイに配置される、請求項2に記載の装置。
  4. 前記第1の量の力が前記第2の量の力よりも大きく、したがって前記基板から前記パッドの上面までの距離が、電気メッキ・プロセス中よりも電気エッチング・プロセス中に大きくなる、請求項1に記載の装置。
  5. 電気メッキ・プロセス中、前記基板から前記パッドの上面までの所定の距離が維持されるよう、前記第1の量の力が可変である、請求項1に記載の装置。
  6. 前記所定の距離が5μmから100μmの間である、請求項5に記載の装置。
  7. 前記カソードおよび前記アノードに接続された電源をさらに含み、電流が、前記カソードと前記アノードの間を電気メッキ・プロセス中は順方向に、電気エッチング・プロセス中は逆方向に流れる、請求項1に記載の装置。
  8. 電気エッチング溶液が、電気エッチング・プロセス中は前記チャネル内を通って分配される、請求項1に記載の装置。
  9. 前記テーブルが、穴部の追加のアレイを有し、前記パッドが、対応する穴部の追加のアレイを有して、CMPプロセス中に研磨スラリを分配するためのチャネルを形成する、請求項1に記載の装置。

JP2004553613A 2002-11-14 2003-11-14 金属層の電気メッキ及び平坦化処理を行う装置及び方法 Expired - Fee Related JP4398376B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/294,200 US6773570B2 (en) 2002-11-14 2002-11-14 Integrated plating and planarization process and apparatus therefor
PCT/US2003/036208 WO2004046426A1 (en) 2002-11-14 2003-11-14 Integrated plating and planarization process and apparatus therefor

Publications (2)

Publication Number Publication Date
JP2006506523A true JP2006506523A (ja) 2006-02-23
JP4398376B2 JP4398376B2 (ja) 2010-01-13

Family

ID=32296926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004553613A Expired - Fee Related JP4398376B2 (ja) 2002-11-14 2003-11-14 金属層の電気メッキ及び平坦化処理を行う装置及び方法

Country Status (9)

Country Link
US (1) US6773570B2 (ja)
EP (1) EP1560949B1 (ja)
JP (1) JP4398376B2 (ja)
KR (1) KR100687129B1 (ja)
CN (1) CN100465352C (ja)
AT (1) ATE445034T1 (ja)
AU (1) AU2003290804A1 (ja)
DE (1) DE60329621D1 (ja)
WO (1) WO2004046426A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012526913A (ja) * 2009-05-13 2012-11-01 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 複数の被加工品を同時にコーティングするか又は複数の被加工品から同時にコーティングを除去するための装置、方法、装置のためのカートリッジ並びに被加工品

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8475636B2 (en) 2008-11-07 2013-07-02 Novellus Systems, Inc. Method and apparatus for electroplating
WO2004065664A1 (ja) * 2003-01-23 2004-08-05 Ebara Corporation めっき装置及びめっき方法
US20060003566A1 (en) * 2004-06-30 2006-01-05 Ismail Emesh Methods and apparatuses for semiconductor fabrication utilizing through-wafer interconnects
US9822461B2 (en) 2006-08-16 2017-11-21 Novellus Systems, Inc. Dynamic current distribution control apparatus and method for wafer electroplating
US8323460B2 (en) * 2007-06-20 2012-12-04 Lam Research Corporation Methods and systems for three-dimensional integrated circuit through hole via gapfill and overburden removal
CN100582314C (zh) * 2007-09-10 2010-01-20 厦门致力金刚石工具有限公司 抛镀机
US8858774B2 (en) 2008-11-07 2014-10-14 Novellus Systems, Inc. Electroplating apparatus for tailored uniformity profile
WO2011158698A1 (ja) * 2010-06-15 2011-12-22 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
US8518817B2 (en) * 2010-09-22 2013-08-27 International Business Machines Corporation Method of electrolytic plating and semiconductor device fabrication
US9909228B2 (en) 2012-11-27 2018-03-06 Lam Research Corporation Method and apparatus for dynamic current distribution control during electroplating
US9670588B2 (en) 2013-05-01 2017-06-06 Lam Research Corporation Anisotropic high resistance ionic current source (AHRICS)
JP6198456B2 (ja) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
CN104742007B (zh) * 2013-12-30 2017-08-25 中芯国际集成电路制造(北京)有限公司 化学机械研磨装置和化学机械研磨方法
US9752248B2 (en) 2014-12-19 2017-09-05 Lam Research Corporation Methods and apparatuses for dynamically tunable wafer-edge electroplating
US9567685B2 (en) 2015-01-22 2017-02-14 Lam Research Corporation Apparatus and method for dynamic control of plated uniformity with the use of remote electric current
US9816194B2 (en) 2015-03-19 2017-11-14 Lam Research Corporation Control of electrolyte flow dynamics for uniform electroplating
US10014170B2 (en) 2015-05-14 2018-07-03 Lam Research Corporation Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity
US9988733B2 (en) 2015-06-09 2018-06-05 Lam Research Corporation Apparatus and method for modulating azimuthal uniformity in electroplating
TWI663294B (zh) * 2017-12-15 2019-06-21 Chipbond Technology Corporation 電鍍裝置及其壓力艙
US20220235481A1 (en) * 2021-01-26 2022-07-28 Seagate Technology Llc Selective screen electroplating

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5911619A (en) * 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
US6004880A (en) * 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
US6328872B1 (en) * 1999-04-03 2001-12-11 Nutool, Inc. Method and apparatus for plating and polishing a semiconductor substrate
US6413388B1 (en) * 2000-02-23 2002-07-02 Nutool Inc. Pad designs and structures for a versatile materials processing apparatus
US6270646B1 (en) * 1999-12-28 2001-08-07 International Business Machines Corporation Electroplating apparatus and method using a compressible contact
US6454916B1 (en) * 2000-01-05 2002-09-24 Advanced Micro Devices, Inc. Selective electroplating with direct contact chemical polishing
US6478936B1 (en) * 2000-05-11 2002-11-12 Nutool Inc. Anode assembly for plating and planarizing a conductive layer
US6793797B2 (en) * 2002-03-26 2004-09-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for integrating an electrodeposition and electro-mechanical polishing process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012526913A (ja) * 2009-05-13 2012-11-01 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 複数の被加工品を同時にコーティングするか又は複数の被加工品から同時にコーティングを除去するための装置、方法、装置のためのカートリッジ並びに被加工品
US9200376B2 (en) 2009-05-13 2015-12-01 Robert Bosch Gmbh Device and method for simultaneous coating or de-coating of a plurality of workpieces and workpiece

Also Published As

Publication number Publication date
CN1705774A (zh) 2005-12-07
AU2003290804A1 (en) 2004-06-15
US20040094427A1 (en) 2004-05-20
US6773570B2 (en) 2004-08-10
EP1560949B1 (en) 2009-10-07
WO2004046426A1 (en) 2004-06-03
CN100465352C (zh) 2009-03-04
EP1560949A1 (en) 2005-08-10
JP4398376B2 (ja) 2010-01-13
KR20050067180A (ko) 2005-06-30
DE60329621D1 (de) 2009-11-19
EP1560949A4 (en) 2007-02-28
KR100687129B1 (ko) 2007-02-27
ATE445034T1 (de) 2009-10-15

Similar Documents

Publication Publication Date Title
JP4398376B2 (ja) 金属層の電気メッキ及び平坦化処理を行う装置及び方法
US7578923B2 (en) Electropolishing system and process
US6946066B2 (en) Multi step electrodeposition process for reducing defects and minimizing film thickness
US6943112B2 (en) Defect-free thin and planar film processing
EP1169162B1 (en) Method and apparatus for plating and polishing a semiconductor substrate
US7115510B2 (en) Method for electrochemically processing a workpiece
US6143155A (en) Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6176992B1 (en) Method and apparatus for electro-chemical mechanical deposition
JP2001203179A (ja) 金属ウェーハ平坦化方法及び装置を用いた高度電解研磨(aep)
US7550070B2 (en) Electrode and pad assembly for processing conductive layers
US20060118425A1 (en) Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate
US7204743B2 (en) Integrated circuit interconnect fabrication systems
JP2005509092A (ja) 前進可能なスイーパを使った電気化学的機械的処理
US20040217013A1 (en) Apparatus and method for electropolishing a metal wiring layer on a semiconductor device
KR20170059108A (ko) 일체화된 도금과 평탄화 공정 및 이를 위한 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees