CN1705774A - 集成电镀和平面化的方法及其设备 - Google Patents

集成电镀和平面化的方法及其设备 Download PDF

Info

Publication number
CN1705774A
CN1705774A CNA2003801019293A CN200380101929A CN1705774A CN 1705774 A CN1705774 A CN 1705774A CN A2003801019293 A CNA2003801019293 A CN A2003801019293A CN 200380101929 A CN200380101929 A CN 200380101929A CN 1705774 A CN1705774 A CN 1705774A
Authority
CN
China
Prior art keywords
equipment
technology
electroplating
liner
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801019293A
Other languages
English (en)
Other versions
CN100465352C (zh
Inventor
L·埃科诺米可斯
H·德利吉安尼
J·M·科特
H·J·格拉巴尔兹
B·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1705774A publication Critical patent/CN1705774A/zh
Application granted granted Critical
Publication of CN100465352C publication Critical patent/CN100465352C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S205/00—Electrolysis: processes, compositions used therein, and methods of preparing the compositions
    • Y10S205/917—Treatment of workpiece between coating steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

本发明提供了一种用于在衬底上电镀金属层并CMP平面化该层的方法和设备。该设备包括：工作台(10)，用于支撑抛光衬垫(20)，并具有多个形成用于将电镀溶液施加到衬垫上的通道的孔(210、220)；电镀阳极(201、202、203)，设置在通道中并与电镀溶液接触；载体(12)，用于固定衬底与衬垫的顶表面基本上平行，并用于将压在衬垫上的可变的机械力施加到衬底，从而衬底和衬垫之间的间距在电镀期间小于在电蚀刻期间。

Description

集成电镀和平面化的方法及其设备
技术领域
本发明涉及半导体工艺，更具体地说，涉及用于在半导体晶片上电镀和平面化铜层的方法和设备。
背景技术
在半导体器件制造中，金属层的淀积和选择性去除是重要的工艺。典型的半导体晶片具有几层在它表面上淀积或电镀的金属层，在添加另外的层之前抛光或蚀刻每个连续层。通常，在晶片表面上电镀铜是广泛熟练的工艺。通常在电镀铜(通常在晶片上制造铜的覆盖层)之后进行化学机械抛光(CMP)，以去除电镀层的不需要部分。当制造镶嵌结构时，CMP工艺也可用于电隔离镶嵌布线。
图1A是用于在晶片上电镀铜的典型设备的示意图。晶片1通过密封接触33固定在阴极32上；阴极和晶片在电镀溶液的电解液30中旋转。电镀溶液流35通过设备抽吸以不断更新电解液；所述流的方向为环绕电镀阳极31并通过阳极中的孔。
图1B示出了典型Cu电镀工艺的晶片特征。首先用阻挡/里衬层2覆盖在其中形成有凹槽3的半导体晶片1，以增强电镀金属层和晶片的粘结，并防止Cu扩散进半导体材料。然后在层2上淀积籽晶层4。用电镀铜层5填充凹槽并覆盖晶片表面。如图中所示，电镀层必须足够厚以确保凹槽被填充。在某些工艺条件下，最大厚度接近凹槽，如图1C所示。然后通过CMP除去称为“过载(过载)”的过剩厚度5a。通常除去晶片表面上的整个电镀层，以使铜金属只保留在凹槽3内；这可以这样来完成，通过在CMP设备中抛光晶片直到晶片的最初前表面1f被暴露。
常规地，金属层的电镀和平面化用分立的设备完成。如上面提及的，典型晶片的处理需要几个不同的电镀步骤，而且在每一步之后进行平面化步骤。因此，典型晶片要用电镀和平面化设备处理多次。这种情况趋于限制制造工艺的产量，并相应的增加总的制造成本。
题目为“Method of single step damascene process for deposition andglobal planarization”的美国专利No.6,004,880，提出使CMP设备适合同时进行电镀和抛光。然而，电镀和抛光经常需要不能在同一工艺中获得的不同的工艺条件(例如，在晶片表面上不同的机械力)。此外，如果包含研磨剂的抛光浆料与电解铜溶液结合，研磨剂颗粒可以被陷在电镀金属层中。
题目为“Apparatus for electrochemical mechanical planarization”的美国专利No.5,911,619描述了一种抛光设备，其中电极接触晶片，从而可以结合CMP和电化学加工技术以提高平面化产量。该设备只用于平面化(即，从晶片表面除去材料)；晶片的电镀需要分立的设备。
业界保持对这样的晶片处理设备的需求，该晶片处理设备集成了电镀和平面化设备的特征，从而可以在每种工艺的最优条件下，与CMP(尤其用于铜层)一起进行可选的电镀和电蚀刻工艺。
发明内容
本发明通过提供一种用于在衬底上电镀金属层并平面化该层的方法和设备，解决了上述需求。
根据本发明的第一方面，该设备包括具有抛光衬垫的工作台；工作台和衬垫具有在其中形成用于将电镀溶液施加到衬垫上的通道的孔。多个电镀阳极设置在通道中并与电镀溶液接触。该设备还包括载体，用于固定衬底与衬垫的顶表面基本上平行，并用于将压在衬垫上的可变的机械力施加到衬底，所述载体相对于工作台旋转并包括电镀阴极。该设备还包括浆料施加器，用于在CMP工艺期间在衬垫上施加抛光浆料。
载体在电镀工艺期间施加第一大小的力，而在电蚀刻工艺期间施加第二大小的力。在电镀工艺期间，第一大小的力优选是可变的，以保持在衬底和衬垫之间的预定间距。在用于双镶嵌结构的初始电镀工艺中，该间距应该在5μm和100μm之间。
通道有利地以多个同轴阵列排列，每个通道在其中具有阳极，从而阳极以多个同轴阵列排列，每个阳极具有与阴极的分离的电连接。
值得注意，当形成导线或过孔时，第一大小的力大于第二大小的力，以使在衬底和衬垫的顶表面之间的距离在电蚀刻工艺期间大于在电镀工艺期间。
工作台和衬垫可以具有附加的孔阵列，以形成用于在CMP工艺期间施加抛光浆料的通道。
根据本发明的另一方面，提供了一种用于在具有衬底载体和在其上设置有抛光衬垫的工作台的集成电镀/平面化设备中，在衬底上电镀金属层并平面化该层的方法。在该方法中，将衬底装载到载体上，并在衬垫上施加电镀溶液。然后使用电镀溶液将金属电镀到衬底上，同时将压在衬垫上的第一大小的机械力施加到衬底，以保持衬底和衬垫之间的第一间距。然后在衬垫上施加电蚀刻溶液，并电蚀刻衬底上的金属，同时将压在衬垫上的第二大小的机械力施加到衬底，以保持衬底和衬垫之间的第二间距。电镀和电蚀刻可以作为一个序列重复多次。该方法还包括通过使用抛光衬垫和在衬垫上施加的无研磨剂浆料的化学机械抛光(CMP)来抛光金属的步骤。
工作台可以具有多个与其相连并以分离的同轴阵列排列的电镀阳极；在电镀步骤中，选择的矩阵可以与电压源相连，以控制在衬底上电镀的金属的厚度。可以使用电镀溶液进行电蚀刻；在本发明中，在阴极和阳极之间，电流在电镀期间按正向流动，而在电蚀刻期间按反向流动。
附图说明
图1A是用于在晶片上电镀金属的常规电镀设备的示意图。
图1B和1C示出了对其已经进行了典型电镀工艺的半导体晶片。
图1D是用于平面化晶片的常规CMP设备的示意图。
图2是根据本发明的实施例，具有电镀阳极的分离同轴阵列的集成电镀和平面化设备的示意图。
图3是详细视图，示出了根据本发明，在电镀工艺期间连续施加的电镀溶液。
图4A是其中进行反向脉冲电蚀刻的图2的集成设备的示意图。
图4B是其中通过促进在晶片上形成膜进行电蚀刻的图2的集成设备的示意图。
图5是根据本发明实施例的集成电镀和平面化设备的示意图，其中在抛光衬垫的表面上施加CMP浆料和电镀溶液。
图6是根据本发明的集成电镀和平面化工艺的简化流程图。
具体实施方式
根据本发明，提供了允许在可选的步骤中的金属淀积(电镀)和金属去除(电蚀刻)之后进行CMP的设备，其中每个步骤具有分立的工艺条件，在一个室中并不需要从设备上除去晶片。将描述铜的电镀和去除以说明本发明。应该理解本发明并不限于在晶片上淀积的材料类型。
本发明的实施例可以被理解为CMP设备的改造。在图1D中示意性地示出了常规CMP设备。晶片1向上固定在晶片载体12上，晶片载体12相对于在其上具有抛光衬垫20和抛光浆料的工作台10旋转。抛光速率部分由晶片1压在抛光衬垫20上的力决定。因此，晶片载体12是可调整的，以在抛光衬垫上提供可变的力。
图2是本发明实施例的截面图。工作台10和抛光衬垫20具有在其中形成的孔210、220；该孔形成了用于在衬垫20的表面上施加电镀溶液的通道。电镀阳极201、202、203优选是导电材料的套管；将阳极电极浸入位于工作台10之下的容器200中的电镀溶液中，以通过套管抽吸电镀溶液。作为选择，当阳极由插入套管的导线构成时，套管可以是绝缘材料。在电镀工艺期间，通过孔220从容器200中抽吸电镀溶液，并由此将其施加到衬垫20的表面上。
阳极优选以同轴阵列排列，并连接到开关器件260，开关器件260又连接到电镀电压源250。因此，可以切换电镀电流，以使(例如)电流只通过阳极203，然后是阳极202，接下来是阳极201。当将载体12(电镀阴极)上的晶片1与电镀溶液相接触时，完成了电镀电路。应该注意，在晶片相对于衬垫旋转时，将电镀溶液连续施加到衬垫20上(通常以100-400ml/min的速率)；从而不断更新对晶片的电镀溶液的供给。通过使用滑动接触等实现的与晶片载体12的电连接，也可以旋转工作台10。
图3是图2所示设备的详细视图，示出了通过插入孔210和220的阳极201抽吸电镀溶液301。在衬垫20的表面上的电镀溶液流具有特定的边界层厚度BL。通过晶片载体12固定晶片1，以使晶片的前表面1f与衬垫20的表面相距距离L。当电镀工艺包括形成导线和过孔时，晶片可以被分割为两种类型的区域：凹槽区3(其中需要金属淀积)和场区6(其上不需要淀积金属)。在形成这种导线的电镀工艺中，调整晶片载体，以在晶片1上施加向下的力，以使晶片和衬垫之间的间距远小于边界层厚度：
L＜＜BL    当电镀导线或过孔时    (1)
当满足不等式(1)时，对区域6的铜离子的供给被质量扩散(mass-diffusion)限制，并因此远小于对区域3的(区域6被称作时“半干”)。区域6中的电镀速率相应地低于区域3中的。由此在具有减小过载的晶片的凹槽区中选择性地形成了铜线和过孔。
电镀和平面化工艺的序列通常从电镀步骤开始。通常，在双镶嵌工艺中，在最初的电镀步骤中填充晶片中的凹槽。据发现，应该控制在最初的电镀步骤中施加在晶片上的力，以使晶片和衬垫之间的间距在5μm到100μm之间。
晶片载体12和/或工作台10的旋转确保衬垫表面上的电镀溶液可以连续补充，以使铜离子的浓度为常数。
如上所述，以分离的同轴阵列排列阳极，从而可以在晶片上的分离同轴带中进行电镀。这允许控制晶片上的电镀分布。当初始籽晶层非常薄(约200)时，这种特征在建造Cu籽晶层中尤其有用。在本例中，首先，电流只通过外部带(阳极203)，从而在晶片的外部边缘上淀积约500。然后，将电流切换到下一个内部带(阳极202)，以在其上淀积另一个500；在其它带中淀积更少的量。在连续的内部带中进行电镀，直到获得整个籽晶层。
在本发明的一个优选实施例中，进行交替的电镀和蚀刻工艺，以限制过载的生长。这可以这样来完成，通过使用与在电镀工艺中相同的溶液电蚀刻电镀金属，但是具有非常高的阳极反向电压脉冲(参见图4A)。在蚀刻步骤期间，减小了晶片上向下的力，以使晶片1和衬垫20之间的间距远大于边界层厚度：
L＞＞BL    当电蚀刻时      (2)
在反向电压脉冲期间，在Cu表面上形成盐膜；盐膜具有可变的厚度，而且区域3中的厚于区域6中的。当满足不等式(2)时，通过Cu离子穿过盐膜的扩散控制电镀Cu的去除速率。区域6中的蚀刻速率因此通常大于区域3中的蚀刻速率。
应该注意，当阳极电压被反转以从电镀切换到蚀刻时，根据阳极电压的变化来改变晶片上向下的力。电镀步骤(其中区域3电镀快于区域6)和蚀刻步骤(其中区域3蚀刻慢于区域6)的重复导致晶片的凹槽区被金属填充，具有非常小的过载。
也可以这样进行电蚀刻，通过用蚀刻溶液快速替换容器200中的电镀溶液(只需要几秒钟)，然后使用电压源250进行电蚀刻，如上所述切换器件260和阳极201-203。例如，可以在铜的电蚀刻中使用浓磷酸，以在铜表面上形成盐膜。盐膜在区域3中的密度将高于在区域6中的，以使区域6中的蚀刻速率通常大于区域3中的。
在前述实施例的变化中，将如苯并三唑(BTA)的盐形成剂在电蚀刻工艺期间添加到电镀或蚀刻溶液中。当工艺从电镀切换到蚀刻时，将容器440中的BTA注入到容器200中(图4B)。将BTA添加到溶液中导致了晶片上展现出高场导电机制的盐膜；这又增加了有利于场区的蚀刻选择性(即区域6中的蚀刻速率对区域3中的蚀刻速率)。这具有减少重复电镀和蚀刻操作所需次数的效果。
在本发明的优选实施例中，电镀、蚀刻和CMP的功能被结合在单个设备上。电镀和蚀刻步骤的序列可以随着其中除去过载5a的最后蚀刻步骤终止，然后可以在不进行CMP的情况下除去晶片。然而，如果希望除去晶片表面上的过载和里衬/阻挡层2，在电镀和蚀刻的序列之后抛光晶片，如下所述。
图5示出了本发明的一个实施例，其中电镀溶液和CMP浆料都从工作台10下面施加。在工作台10和衬垫20中分别提供孔510、520的附加阵列，以形成通道，通过通道将抛光浆料从工作台10下面的浆料容器(未示出)抽吸到衬垫表面上。以图5所示的同轴图形排列这些孔。作为选择，可以从上面将浆料施加到衬垫20上。为了将设备从电镀/蚀刻切换到抛光，可以用去离子水清洗衬垫20，并在衬垫上施加无研磨剂浆料。(在装载新晶片之前，在方便的时间也可以按CMP工艺中的标准使用钻石(diamond)调节头调节衬垫。)应该注意，在Cu CMP工艺中使用的浆料是无研磨剂溶液，从而避免了剩余Cu表面的粗糙化和化学变化。
该设备可以有利地包括用于晶片的清扫笔或清扫刷，以使晶片在抛光之后，从设备上去除之前被清洁和干燥。
图6说明了在本发明的设备中进行电镀、电蚀刻和CMP的工艺序列的步骤。将具有薄籽晶层的晶片装载到设备上(步骤601)；然后通过电镀晶片形成籽晶层，使用分离的、同轴的阳极阵列来控制电镀层的分布(步骤602)。进行电镀，通常为约20秒的时间(步骤603)，接着电蚀刻约10秒的时间(步骤604)。重复电镀和蚀刻直到获得所需的电镀特征。(在不同的步骤进行电镀和蚀刻，与试图同时进行电镀和蚀刻相反。)如上所述，晶片上的力在电镀和蚀刻步骤之间是变化的(向下的力在电镀期间更多，在蚀刻期间更少)。在电镀/蚀刻序列的结果中，过载只有约500。然后清洗抛光衬垫20(步骤605)，并用无研磨剂浆料进行抛光，以除去过载和过剩的阻挡/里衬层(步骤606)。最后，在卸载之前清洁晶片(步骤607)。
可以在本设备上添加其它特征，以扩展它的功能，并仍提供更大的工艺灵活性。具体地说，该设备可以装备一个加热器，以允许铜在电镀时进行退火。该设备在晶片去除前，也可以具有用于进行附加退火的分离退火室。
工业适用性
本发明适用于微电子器件的制造，特别适用于需要电镀和平面化铜层的，尤其是使用了双镶嵌工艺的器件的制造。
在根据具体实施例描述本发明的同时，鉴于上述明显看出，许多改变、修改和变化对于本领域的技术人员来说显而易见。因此，本发明旨在包括落入本发明和所附权利要求的范围和精神的所有这样的改变、修改和变化。

Claims (9)

1.一种用于在衬底(1)上电镀金属层并平面化所述层的设备，通过电蚀刻和化学机械抛光(CMP)进行所述平面化，所述设备包括：
工作台(10)，用于支撑抛光衬垫(20)，并具有多个形成用于将电镀溶液施加到所述衬垫上的通道的孔(210)；
所述抛光衬垫(20)，具有顶表面，并具有多个与所述工作台中的孔(210)相应的穿通孔(220)；
多个电镀阳极(201、202、203)，设置在所述通道中并与所述电镀溶液接触；
载体(12)，用于固定所述衬底与所述衬垫(20)的顶表面基本上平行，并用于将压在所述衬垫上的可变的机械力施加到所述衬底，所述载体相对于所述工作台旋转并包括电镀阴极；以及
浆料施加器，用于在CMP工艺期间在所述衬垫上施加抛光浆料，
其中所述载体在电镀工艺期间施加第一大小的力，而在电蚀刻工艺期间施加第二大小的力。
2.根据权利要求1的设备，其中所述通道以多个同轴阵列排列。
3.根据权利要求2的设备，其中所述阳极设置在每个所述通道中，以使所述阳极(201、202、203)以多个同轴阵列排列，每个所述阳极具有单独的与所述阴极的电连接。
4.根据权利要求1的设备，其中所述第一大小的力大于所述第二大小的力，以使从所述衬底(1)到所述衬垫(20)的顶表面的距离在电蚀刻工艺期间大于在电镀工艺期间。
5.根据权利要求1的设备，其中所述第一大小的力是可变的，以保持电镀工艺期间从所述衬底(1)到所述衬垫(20)的顶表面的预定距离。
6.根据权利要求5的设备，其中所述预定距离在5μm到100μm之间。
7.根据权利要求1的设备，还包括连接到所述阴极和所述阳极的电压源(250)，从而在所述阴极和所述阳极之间，电流在电镀工艺期间按正向流动，而在电蚀刻工艺期间按反向流动。
8.根据权利要求1的设备，其中在电蚀刻工艺期间通过所述通道施加电蚀刻溶液。
9.根据权利要求1的设备，其中所述工作台具有附加的孔阵列(510)，并且所述衬垫具有附加的相应孔矩阵(520)，以形成用于在CMP工艺期间施加所述抛光浆料的通道。
CNB2003801019293A 2002-11-14 2003-11-14 集成电镀和平面化的方法及其设备 Expired - Fee Related CN100465352C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/294,200 US6773570B2 (en) 2002-11-14 2002-11-14 Integrated plating and planarization process and apparatus therefor
US10/294,200 2002-11-14

Publications (2)

Publication Number Publication Date
CN1705774A true CN1705774A (zh) 2005-12-07
CN100465352C CN100465352C (zh) 2009-03-04

Family

ID=32296926

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801019293A Expired - Fee Related CN100465352C (zh) 2002-11-14 2003-11-14 集成电镀和平面化的方法及其设备

Country Status (9)

Country Link
US (1) US6773570B2 (zh)
EP (1) EP1560949B1 (zh)
JP (1) JP4398376B2 (zh)
KR (1) KR100687129B1 (zh)
CN (1) CN100465352C (zh)
AT (1) ATE445034T1 (zh)
AU (1) AU2003290804A1 (zh)
DE (1) DE60329621D1 (zh)
WO (1) WO2004046426A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100582314C (zh) * 2007-09-10 2010-01-20 厦门致力金刚石工具有限公司 抛镀机
US8858774B2 (en) 2008-11-07 2014-10-14 Novellus Systems, Inc. Electroplating apparatus for tailored uniformity profile
US9309604B2 (en) 2008-11-07 2016-04-12 Novellus Systems, Inc. Method and apparatus for electroplating
US9567685B2 (en) 2015-01-22 2017-02-14 Lam Research Corporation Apparatus and method for dynamic control of plated uniformity with the use of remote electric current
US9670588B2 (en) 2013-05-01 2017-06-06 Lam Research Corporation Anisotropic high resistance ionic current source (AHRICS)
US9752248B2 (en) 2014-12-19 2017-09-05 Lam Research Corporation Methods and apparatuses for dynamically tunable wafer-edge electroplating
US9816194B2 (en) 2015-03-19 2017-11-14 Lam Research Corporation Control of electrolyte flow dynamics for uniform electroplating
US9822461B2 (en) 2006-08-16 2017-11-21 Novellus Systems, Inc. Dynamic current distribution control apparatus and method for wafer electroplating
US9909228B2 (en) 2012-11-27 2018-03-06 Lam Research Corporation Method and apparatus for dynamic current distribution control during electroplating
US9988733B2 (en) 2015-06-09 2018-06-05 Lam Research Corporation Apparatus and method for modulating azimuthal uniformity in electroplating
US10014170B2 (en) 2015-05-14 2018-07-03 Lam Research Corporation Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050092130A (ko) * 2003-01-23 2005-09-20 가부시키가이샤 에바라 세이사꾸쇼 도금장치 및 도금방법
US20060003566A1 (en) * 2004-06-30 2006-01-05 Ismail Emesh Methods and apparatuses for semiconductor fabrication utilizing through-wafer interconnects
US8323460B2 (en) * 2007-06-20 2012-12-04 Lam Research Corporation Methods and systems for three-dimensional integrated circuit through hole via gapfill and overburden removal
DE102009003072A1 (de) 2009-05-13 2010-11-18 Robert Bosch Gmbh Vorrichtung und Verfahren zum gleichzeitigen Be- oder Entschichten einer Mehrzahl von Werkstücken und Werkstück
KR20130075765A (ko) * 2010-06-15 2013-07-05 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
US8518817B2 (en) * 2010-09-22 2013-08-27 International Business Machines Corporation Method of electrolytic plating and semiconductor device fabrication
JP6198456B2 (ja) * 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
CN104742007B (zh) * 2013-12-30 2017-08-25 中芯国际集成电路制造(北京)有限公司 化学机械研磨装置和化学机械研磨方法
TWI663294B (zh) 2017-12-15 2019-06-21 Chipbond Technology Corporation 電鍍裝置及其壓力艙
US20220235481A1 (en) * 2021-01-26 2022-07-28 Seagate Technology Llc Selective screen electroplating

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5911619A (en) * 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
US6004880A (en) * 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
US6413388B1 (en) * 2000-02-23 2002-07-02 Nutool Inc. Pad designs and structures for a versatile materials processing apparatus
US6328872B1 (en) * 1999-04-03 2001-12-11 Nutool, Inc. Method and apparatus for plating and polishing a semiconductor substrate
US6270646B1 (en) * 1999-12-28 2001-08-07 International Business Machines Corporation Electroplating apparatus and method using a compressible contact
US6454916B1 (en) * 2000-01-05 2002-09-24 Advanced Micro Devices, Inc. Selective electroplating with direct contact chemical polishing
US6478936B1 (en) * 2000-05-11 2002-11-12 Nutool Inc. Anode assembly for plating and planarizing a conductive layer
US6793797B2 (en) * 2002-03-26 2004-09-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for integrating an electrodeposition and electro-mechanical polishing process

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9822461B2 (en) 2006-08-16 2017-11-21 Novellus Systems, Inc. Dynamic current distribution control apparatus and method for wafer electroplating
US10023970B2 (en) 2006-08-16 2018-07-17 Novellus Systems, Inc. Dynamic current distribution control apparatus and method for wafer electroplating
CN100582314C (zh) * 2007-09-10 2010-01-20 厦门致力金刚石工具有限公司 抛镀机
US10017869B2 (en) 2008-11-07 2018-07-10 Novellus Systems, Inc. Electroplating apparatus for tailored uniformity profile
US9309604B2 (en) 2008-11-07 2016-04-12 Novellus Systems, Inc. Method and apparatus for electroplating
US11549192B2 (en) 2008-11-07 2023-01-10 Novellus Systems, Inc. Electroplating apparatus for tailored uniformity profile
US10920335B2 (en) 2008-11-07 2021-02-16 Novellus Systems, Inc. Electroplating apparatus for tailored uniformity profile
US9260793B2 (en) 2008-11-07 2016-02-16 Novellus Systems, Inc. Electroplating apparatus for tailored uniformity profile
US8858774B2 (en) 2008-11-07 2014-10-14 Novellus Systems, Inc. Electroplating apparatus for tailored uniformity profile
US9909228B2 (en) 2012-11-27 2018-03-06 Lam Research Corporation Method and apparatus for dynamic current distribution control during electroplating
US10301739B2 (en) 2013-05-01 2019-05-28 Lam Research Corporation Anisotropic high resistance ionic current source (AHRICS)
US9670588B2 (en) 2013-05-01 2017-06-06 Lam Research Corporation Anisotropic high resistance ionic current source (AHRICS)
US9752248B2 (en) 2014-12-19 2017-09-05 Lam Research Corporation Methods and apparatuses for dynamically tunable wafer-edge electroplating
US9567685B2 (en) 2015-01-22 2017-02-14 Lam Research Corporation Apparatus and method for dynamic control of plated uniformity with the use of remote electric current
US9816194B2 (en) 2015-03-19 2017-11-14 Lam Research Corporation Control of electrolyte flow dynamics for uniform electroplating
US10923340B2 (en) 2015-05-14 2021-02-16 Lam Research Corporation Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity
US10014170B2 (en) 2015-05-14 2018-07-03 Lam Research Corporation Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity
US9988733B2 (en) 2015-06-09 2018-06-05 Lam Research Corporation Apparatus and method for modulating azimuthal uniformity in electroplating

Also Published As

Publication number Publication date
KR20050067180A (ko) 2005-06-30
EP1560949A1 (en) 2005-08-10
WO2004046426A1 (en) 2004-06-03
US6773570B2 (en) 2004-08-10
JP2006506523A (ja) 2006-02-23
EP1560949B1 (en) 2009-10-07
JP4398376B2 (ja) 2010-01-13
CN100465352C (zh) 2009-03-04
EP1560949A4 (en) 2007-02-28
US20040094427A1 (en) 2004-05-20
ATE445034T1 (de) 2009-10-15
DE60329621D1 (de) 2009-11-19
AU2003290804A1 (en) 2004-06-15
KR100687129B1 (ko) 2007-02-27

Similar Documents

Publication Publication Date Title
CN100465352C (zh) 集成电镀和平面化的方法及其设备
US6902659B2 (en) Method and apparatus for electro-chemical mechanical deposition
US6176992B1 (en) Method and apparatus for electro-chemical mechanical deposition
US7309406B2 (en) Method and apparatus for plating and polishing semiconductor substrate
US7238092B2 (en) Low-force electrochemical mechanical processing method and apparatus
US6852630B2 (en) Electroetching process and system
CN1551931A (zh) 用于控制电镀层厚度均匀性的方法和装置
CN1842618A (zh) 用于沉积半导体晶片薄膜和使其平面化的装置和方法
US7204743B2 (en) Integrated circuit interconnect fabrication systems
CN1310289C (zh) 利用外部影响在工件的上表面和空腔表面放置的添加剂之间产生差别的电镀方法和设备
JP2005509092A (ja) 前進可能なスイーパを使った電気化学的機械的処理
US7993498B2 (en) Apparatus and method of electrolytic removal of metals from a wafer surface
WO2002028597A1 (en) Method and apparatus for electrochemical planarization of a workpiece
KR20170059108A (ko) 일체화된 도금과 평탄화 공정 및 이를 위한 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171101

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

Effective date of registration: 20171101

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20211114

CF01 Termination of patent right due to non-payment of annual fee