CN1310289C - 利用外部影响在工件的上表面和空腔表面放置的添加剂之间产生差别的电镀方法和设备 - Google Patents

利用外部影响在工件的上表面和空腔表面放置的添加剂之间产生差别的电镀方法和设备 Download PDF

Info

Publication number
CN1310289C
CN1310289C CNB018155499A CN01815549A CN1310289C CN 1310289 C CN1310289 C CN 1310289C CN B018155499 A CNB018155499 A CN B018155499A CN 01815549 A CN01815549 A CN 01815549A CN 1310289 C CN1310289 C CN 1310289C
Authority
CN
China
Prior art keywords
workpiece
mask
additive
defined method
external action
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018155499A
Other languages
English (en)
Other versions
CN1559081A (zh
Inventor
布兰特·巴索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM Nutool Inc
Original Assignee
ASM Nutool Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/740,701 external-priority patent/US6534116B2/en
Priority claimed from US09/919,788 external-priority patent/US6858121B2/en
Application filed by ASM Nutool Inc filed Critical ASM Nutool Inc
Publication of CN1559081A publication Critical patent/CN1559081A/zh
Application granted granted Critical
Publication of CN1310289C publication Critical patent/CN1310289C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

本发明涉及在衬底表面上以非常理想的方式电镀导电材料的方法和设备。本发明去除吸附于工件顶部的至少一种添加剂，多于去除放置在空腔部分上的至少一种添加剂，从而使得导电材料的电镀在添加剂完全重吸附至顶部之前发生，并导致空腔部分相对于顶部电镀更多。

Description

利用外部影响在工件的上表面和空腔表面 放置的添加剂之间产生差别的电镀方法和设备
技术领域
本发明通常涉及半导体电镀方法和设备。更具体地说，本发明针对一种方法和设备，它利用外部影响增强导电材料在工件空腔部分的电镀，在吸附于工件上表面上的添加剂和吸附于工件空腔部分中的添加剂之间产生差别。
背景技术
制造多层集成电路(IC)需要许多步骤。这些步骤包括在半导体晶片或衬底上沉积导电和绝缘体材料，接着使用光敏抗蚀剂形成图案(photo-resist paterning)、刻蚀等方法全部或部分去除这些材料。在光刻，形成图案和刻蚀步骤之后，所形成的表通常为非平面，因为它包含许多尺寸和形状不相同的空腔或特征区，例如过孔，线，槽，沟道，粘结焊盘等。在执行刻蚀和/或化学机械抛光(CMP)之类的附加处理步骤之前，通常使用高导电金属材料填充这些特征区。因此，在IC的不同层/部分之间形成低电阻内连结构。
由于其低电阻和高电迁移阻性，铜(Cu)迅速成为IC内连的优选材料。电镀是在衬底表面上的特征区沉积Cu的最常见的方法之一。
可以预见，有许多用于此行业的不同Cu电镀系统的设计方法。例如，Andricacos等人在1996年5月14日公布的No.5,516,412号U.S.专利，公开一种立式电解槽，设计为在扁平工件上电镀薄膜。另外，Koon在1999年11月16日公布的No.5,985,123号U.S.专利，也公开另一种立式电镀设备，它声称克服与不同衬底尺寸相关的非一致沉积问题。另外，Tamaki等人在1998年12月29日公布的No.5,853,559号U.S.专利，公开一种电镀设备，它使电镀电解液的损失最小化，并实现电解液的高效回收。
在Cu电解过程中，使用特殊配制的电镀液或电解液。这种电镀液或电解液包含Cu离子和添加剂，以控制沉积材料的结构，形态，和电镀行为。需要添加剂以使沉积层光滑并稍有光泽。
有许多种Cu电镀液配方，其中一些可以购得。这样一种配方包括作为铜源的硫酸铜(CuSO4)(见James Kelly等，Journal of theElectrochemical Society，vol.146，pages 2540-2545，(1999))，并包括水，硫酸(H2SO4)，和少量氯离子。众所周知，可以在Cu电镀液中添加其它化学物质，以获得所需的沉积材料性质。
Cu电镀液中的添加剂可以分为几类，例如抑制剂(suppressors)，校平剂(levelers)，增亮剂(brighteners)，晶粒细化剂，湿润剂，去应力剂(stress-reducing agents)，加速剂等。在许多情况下，经常使用不同的分类描述这些添加剂的相似功能。目前，用于电应用，特别是IC制造中的溶液，包含由两种成分包组成的简单添加剂(例如，见Robert Mikkola和Linlin Chen，“Investigation of the Roles of theAdditive Components for Second Generation Copper ElectroplatingChemistries used for Advanced Interconnect Metallization”，Proceeding of the International Interconnect Technology Conference，pages 117-119，June 5-7，2000)。这些配方通常称为抑制剂和加速剂。
抑制剂通常为按照聚乙二醇-PEG或聚丙二醇-PPG配方制成的聚合物，被认为在高电流密度区附着至衬底表面，从而形成高电阻膜并抑制材料在其上沉积。加速剂通常为有机二硫化物，它增强Cu在被吸附的衬底表面部分上的沉积。这两种添加剂的相互作用，和可能的氯离子决定Cu沉积物的性质。
使用附图更全面地描述传统的电镀方法和设备。图1表示其上形成绝缘体2的衬底3的剖面透视图。使用传统的刻蚀技术，在绝缘体2和衬底3上形成特征区，例如一行过孔4a和宽槽4b。在此例子中，过孔4a窄而深；换句话说，它们具有高深宽比(即，它们的深度与宽度的比率大)。通常地，过孔4a的宽度为亚微米级。另一方面，槽4b通常较宽，深宽比较小。换句话说，槽4b的宽度可以是其深度的5至50倍或更大。
图2a至图2c表示使用Cu填充特征区的传统方法。图2a表示图1中在其上配置各层的衬底3的剖面图。例如，此图表示衬底3和其上已经配置阻挡/粘合层或粘结层5和籽晶层6的绝缘体2。阻挡层5可以是钽，钽的氮化物，钛，钨，或TiW等，或在本领域通常使用的其它材料的组合。通常使用各种溅射方法，通过化学气相沉积(CVD)，或通过无电镀覆方法沉积阻挡层5。然后，在阻挡层5上沉积籽晶层6。籽晶层6材料可以是铜或铜替代物，可以使用各种溅射方法，CVD，或无电沉积或其组合，沉积在阻挡层5上。
在图2b中，籽晶层6沉积之后，通常从合适的酸性或非酸性电镀液或电镀液配方中，在其上电镀导电材料7(例如铜层)。在此步骤的过程中，与Cu籽晶层6和/或阻挡层5电接触，以使可以应用与阳极对应的阴极(负)电压(未显示)。其后，使用如上所述的特定配方电镀液，在衬底表面上电镀Cu材料7。通过调整氯离子，抑制剂/抑止剂(inhibitor)，和加速剂之类的添加剂的数量，有可能获得生长于小特征区的自底向上的Cu膜。
Cu材料7完全填充过孔4a，并通常在较大的槽4b中均匀分布，但是不完全填充槽4b，因为所使用的添加剂在较大的特征区中不起作用。例如人们相信，因为抑制剂/抑止剂分子附着在过孔4a的顶部而抑制材料在那里生长，发生过孔4a内自底向上的沉积。这些分子不能通过狭窄的开口有效地分散至过孔4a的底面。加速剂优先吸附在过孔4a的底面上，这导致在此区域的快速生长，导致如图2b所示的自底向上的生长和Cu沉积轮廓。如果没有适当的添加剂，Cu可以以同样的速度在过孔4a的垂直壁和底面上生长，从而导致裂缝和/或空腔之类的缺陷。
抑制剂和加速剂添加剂在较大槽4b底面上的吸附特征不会与在衬底场效应区8的上表面上的吸附特征有任何不同。因此，槽4b底面的Cu厚度t1大致与场效应区8上的Cu厚度t2相同。
可以预见，为了使用Cu材料7完全填充槽4b，需要进一步的电镀。图2c表示附加Cu电镀之后产生的结构。在这种情况下，场效应区8上的Cu厚度t3相当大，在槽4b中从场效应区8至Cu材料7的顶部有台阶S1。对IC应用而言，Cu材料7需要经受CMP或其它材料去除工艺，以去除场效应区8中的Cu材料7和阻挡层5，从而仅在特征区中留有Cu材料7。人们知道这种去除工艺成本非常高。
因此，人们把更多的注意力集中在Cu电镀化学和电镀技术的开发上，以获得衬底上小特征区的自底向上的填充。这是必需的，因为，如上所述，缺乏自底向上的填充可以导致小特征区中的缺陷。作为这些开发努力的一部分，发现小特征区的填充行为可以不仅受溶液化学的影响，而且受用于电镀的电源类型影响。
近来的研究认为可以优选使用脉冲或脉冲反转电镀方法在小过孔中沉积自由Cu(例如，Dubin等人1999年10月26日发布的第5,972,192号U.S.专利，和Gandikota等人，“Extension of Copper Plating to0.13μm Nodes by Pulse-Modulated Plating”，Proceeding of theInternational Interconnect Technology Conference，pages 239-241，June 5-7，2000)。在脉冲反转电镀工艺中，应用阴极电压脉冲至衬底表面，而不是阴极DC电压。在阴极脉冲中电镀短时间之后，电压的极性反转一段时间，导致所沉积材料的电化学刻蚀。接着重复电镀和刻蚀循环，直至小特征区被高质量的Cu填充。近期研究(例如，C.H.Hsieh等人，“Film Properties and Surface Profile after Gap Fill ofElectrochemically Deposited Cu Films by DC and Pulsed ReverseProcesses”，Proceeding of the Internatonal InterconnectTechnology Conference，pages 182-184，June 5-7，2000)表明，当使用DC工艺时，过孔的填充主要通过添加剂扩散控制，反之当使用脉冲反转工艺时，主要通过添加剂吸附控制。
如上所述，半导体行业的注意力已经主要集中在利用Cu填充半导体晶片上的各种特征区。DC和脉冲电源都被用于这种Cu膜的沉积。人们发现所使用电源的类型对Cu在小特征区中的填充性质起到很强的作用。尽管人们没有充分理解电镀液添加剂和它们与所施加电压波形的相互作用的确切作用，但很清楚添加剂吸附动力学和扩散过程影响金属沉积于不平衬底表面上的方式。
如上所述，已经开发特殊的电镀液配方和脉冲电镀工艺，以获得小特征区自底向上的填充。但是，还没有发现这些技术在填充大特征区中有效。在大特征区，添加剂可以自由扩散在其中和其外。连同通常使用的含氯离子、加速剂和抑制剂/抑止剂的添加剂系统一起，使用标准脉冲电镀技术，不能从特征区的底部获得加速生长，其中特征区的宽度比它的深度大得多。Cu在这种特征区的生长相似，沉积在大特征区底面上的薄膜厚度与沉积在场效应区上的薄膜厚度大致相同。
获得在衬底上的小及大特征区自底向上电镀的方法和设备在工艺效率和成本方面是非常有价值的，因为通常这种工艺将获得如图3所示的平面Cu沉积。在此例子中，场效应区8上的Cu厚度t5小于图2c所示的传统情况，并且台阶高度S2也小得多。通过CMP或其它方法去除图3中的较薄Cu层将更容易，提供重要的成本节约。
其它人以前已经认识到如图3所示的镀Cu结构的有吸引力的特征。例如，在PCT申请中(“Electroplated Interconnection Structureson Integrated Circuit Chips”，WO 98/27585，1998年6月25日)来自国际商业机器公司的研究人员声称当电镀在传统的电镀槽中进行时其中描述的电镀工艺产生对仅亚微细粒尺寸空腔的超填充。但是，此研究也声称当使用如Aigo在1982年7月13日发布的第4,339,319号U.S.专利所述的杯状电镀槽时，可以实现进一步的优点。另外，当在杯状电镀槽中电镀过程中衬底表面保持与电镀液的凸液面接触时，宽度差别很大的空腔将以相同的速度被快速填充，获得如图3所示的相似结构。PCT申请还提到凸液面电镀方法的先进性能是由空气-液体界面处的表面活性添加剂分子的较高浓度引起的。
在共同未决的第09/201,928号U.S.申请中，名为“Method andapparatus for electrochemical mechanical deposition”，共同被本发明的专利受让人拥有，公开一种技术，当导电材料沉积时它在通过使用垫板抛光场效应区而最小化场效应区上沉积的同时，获得导电材料在衬底表面上空腔中的沉积。在此申请中电镀液通过多孔垫板或通过垫板中的裂缝(asparities)被提供给垫板和衬底表面之间的小间隙。
图4表示一种电化学机械沉积设备的示意图，它可以用于在半导体晶片上平面或接近平面Cu沉积。托架头10托住半导体晶片16，并提供连接至晶片16的导电部分的电导线17。托架头10可以围绕第一轴10b正时针或逆时针旋转，并在x，y，z方向移动。在阳极组件19的顶部提供垫板18，垫板18面对晶片16。使用阳极组件19把含电镀材料的电解液20应用于晶片16。电解液20可以经垫板18中的孔/开口流动，与晶片16的表面物理接触。接着电解液20流入晶片16和垫板18间的狭窄间隙，最终流经垫板18的边缘进入室22，在清洗/过滤/刷新之后再循环使用(未显示)。第二电导线24连接至阳极组件19。这里可以使用所知的任何其它为阳极组件19和阴极晶片16提供电势的方法。
阳极组件19也可以围绕第二轴10c以所控制速度沿顺时针和逆时针方向旋转。也可以理解轴10b和1oc实际上互相平行。通过沿z方向移动托架头10，调整晶片16和垫板18之间的间隙。当晶片16的表面与垫板18接触时，也可以调整施加于两个表面上的压力。在2000年2月23发布的共同未决第09/511,278号U.S.申请中，名为“Pad Desgns and Structures for a Versatile MaterialsProcessing Apparatus”，描述垫板8中孔的多种性质和结构，电镀液通过孔流至晶片表面。
在操作过程中，在连接至晶片16的电导线17和连接至阳极组件19的电导线24之间施加电势，以使晶片16的表面比阳极组件19更负。电解液20可以从位于阳极组件19附近的容器(未显示)导入垫板18。阳极组件19可以具有制造的内通道和孔，它们一起提供路径，使电解液20添加至垫板18和晶片16间的间隙。
在施加电势时，Cu从电解液20中镀至晶片16的表面上。移动的垫板18以所控制压力挤压晶片16的表面，它通过抛光晶片16的某部分，最小化Cu在晶片16的此部分上的积累。
垫板18最好为非导电性，坚硬，多孔的，或穿孔型材料，以使电场可以通过它，同时避免阳极组件19和阴极晶片16间的短路。垫板18和阴极晶片16间的空间或间隙可以是从小于1微米至2毫米的范围。垫板18和晶片16的直径或截面长度可以为从大约5毫米至超过300毫米的范围。晶片16的直径越大，垫板18的直径也越大。
发明内容
本发明的一个目的是提供在衬底表面上以高度理想方式电镀导电材料的方法和设备。
本发明的另一目的是提供在衬底表面的小和大特征区电镀导电材料的方法和设备，获得比现有技术的方法和设备更高的效率，成本节约和更高的质量。
本发明的另一目的是提供使用具有一个或更多开口的掩模在衬底表面的小和大特征区电镀导电材料的方法和设备。
本发明的另一目的是提供一种方法和设备，它在由于掩模的开口相对衬底表面移动而引起于衬底表面上局部启动脉冲电源时，在衬底表面的小和大特征区电镀导电材料。
本发明的另一目的是提供一种方法和设备，它去除以前吸附在工件顶部的添加剂，以增强导电材料在没有去除以前吸附添加剂的工件空腔特征表面部分上的电镀。
本发明的另一目的是在吸附于工件上表面的添加剂和吸附于工件空腔部分中的添加剂之间产生差别，以增强导电材料在工件空腔部分中的电镀。
本发明的另一目的是通过使用与工件以间隙关系装置的掩模，循环去除以前吸附于工件顶部的添加剂，接着利用不与工件任何一点接触的掩模在工件空腔特征表面部分上电镀导电材料，以使空腔部分的电镀以比工件上表面上的电镀更高的速度进行。
本发明的另一目的是使用与工件以间隙关系装置的掩模，在没有电源应用于工件表面的一段时间内去除以前吸附在工件顶部的添加剂，接着在工件上电镀导电材料。
本发明的另一目的是在吸附于工件上表面的添加剂和吸附于工件空腔部分中的添加剂之间产生差别，以通过使用不与工件物理接触的外部影响，增强导电材料在工件空腔部分中的电镀。
本发明实现上述本发明的目的，其它目的中的单个或组合，它提供在工件表面电镀导电材料的一种设备和一种方法。
按照本方法的一方面，在工件上应用其中含有至少一种添加剂的电解液，以使添加剂吸附于工件的顶部和空腔部分。应用外部影响，以使吸附于上表面的添加剂被去除，导电材料的电镀在顶部的添加剂完全重吸附之前发出，从而导致空腔部分相对于顶部更多的电镀。
按照本方法的另一方面，在工件上应用其中含有至少一种添加剂的电解液，以使添加剂吸附于工件的顶部和空腔部分。应用外部影响，以获得吸附于上表面的添加剂的数量相对于空腔部分的差别。电镀在差别依然存在时发生，从而导致空腔部分相对于顶部更多的电镀。
按照本设备的一方面，在阳极和工件之间装置掩模，并相对于工件物理移动清除工件顶部，从而减少吸附于其上的添加剂，而保留吸附于空腔部分上的添加剂。辅助在它和工件之间产生电场的阳极被用来促进装置在工件上的电解液中导体的电镀。
按照本设备的另一方面，使用含有开口区域的掩模来帮助确定电场将存在的位置，因此允许对将在工件上进行电镀的位置更多的控制。
按照本方法的另一方面，在工件上应用其中含有至少一种添加剂的电解液，以使添加剂吸附于工件的顶部和空腔部分。在工件和掩模相对移动时，使用接近但不接触工件的上表面与之呈间隙关系的掩模，应用外部影响，以使吸附于上表面的添加剂被去除，或根据吸附于工件空腔表面上添加剂而改变。导电材料的电镀在顶部的添加剂完全重吸附之前发生，从而导致空腔部分相对于顶部更多的电镀。
附图说明
从以下参照附图对本发明目前优选实施方式例的详细说明中，本发明的这些和其它目的及优点将更清楚和更易于理解。其中：
图1表示其上具有形成的绝缘体层和多种特征区的衬底的剖面透视图；
图2a-2c表示在图1的衬底上沉积导电材料的传统方法的剖面图；
图3表示按照另一传统方法的其上沉积导电材料的衬底的剖面图；
图4表示电化学机械沉积设备的例子；
图5表示其中装置阳极，阴极，和电解液的传统电镀槽；
图6表示按照本发明优选实施方式的设备的局部视图；
图7a-7d表示按照本发明优选实施方式的掩模脉冲电镀方法；
图7e表示按照本发明优选实施方式的对应图7a-7d的图表；
图8表示按照本发明第一优选实施方式的设备的透视图；
图9表示按照本发明第二优选实施方式的设备的透视图；
图10表示按照本发明第三优选实施方式的设备的侧视图；
具体实施方式
现在将参照附图描述本发明优选的实施方式。本发明的发明人已经发现通过在衬底表面上掩模脉冲电镀(mask-pulse plating)导电材料，可以在其上的各种特征区上沉积更理想和高质量的导电材料。
本发明可以使用任何衬底，如半导体晶片，平面平板，薄膜磁头，封装衬底等。另外，这里提供特定的工艺参数，例如时间，压力，掩模设计等，特定参数的目的是例示而不是限制。
这里描述的电镀方法称为“掩模脉冲”电镀。本发明描述一种方法和设备，它通过间歇地移动掩模使之与衬底表面接触并在阳极和衬底之间应用电能，把导电材料掩模脉冲电镀至衬底上，掩模被置于阳极和衬底之间。另外，本发明指向新颖的电镀方法和设备，提供在衬底表面上的各种特征区增强电镀导电材料。
图5表示其中装置阳极31，阴极32，和电解液33的电镀槽30。应该注意的是电解槽30为传统槽，可以改变本发明中使用的电镀槽的几何形状。电解液33与阴极32的上表面接触。本实施例中提供的阴极32为在其上表面具有不同特征区的晶片(衬底)。当在晶片32和阳极31之间应用DC或脉冲电压时，如上所述，电镀液33中的Cu被沉积在晶片32上。DC或交流电源的差别决定填充至小特征区的Cu的质量。
图6表示本发明优选的实施方式。在本发明中，掩模40位于靠近阴极晶片32附近，其中掩模40包括开口42，电解液33通过开口42与晶片32部件物理接触。为了易于理解和解释，图6没有图示电连接，阳极，容纳电解液33的电镀槽。当在阴极晶片32和阳极之间应用适当的电压时，开口42允许电解液33中的Cu被电镀至开口42正下方的衬底32的表面上。如果掩模40与阴极晶片32物理接触，那么电镀将很大程度上被限制在位于开口42正下方的衬底区域上。当掩模40按照箭头43所示的左右运动模式移动时，通过晶片表面上的部件的电流将发生变化。下面更详细地讨论这种情况。
图7a-7d表示按照本发明优选实施方式的掩模脉冲电镀方法。掩模40移动至阴极晶片32的左侧(或者，晶片32可以移动至右侧，或者掩模40和晶片32可以活性互相相对移动)。在图7a中，在t＝t1的时间点，晶片32表面上的部件45位于电绝缘掩模40的下方，不直接暴露于电解液中。因此，在t＝t1时部件45的电镀电流非常小或接近零，如图7e的图表所示。图7e表示对应部件45的时间的沉积/电镀电流的图表。
在图7b中，当移动掩模40和/或晶片32以使开口42位于部件45上方时，在t＝t2时，随着开口42与部件45对准，部件45的电镀电流迅速增加。在图7c中，高电流稳定保持直至t＝t3。其后，如图7d所示，当部件45再次位于掩模40的非开口部分的下方时，电流密度又变得非常小或接近零。
再参照图7e，时间间隔Δt(t2和t3之间的时间)为掩模40的速度和开口42的尺寸的函数。另外，如果掩模40相对于晶片32快速移动，Δt将为小值。并且，如果掩模40中有多个开口或掩模40往复移动，那么相应的电流-时间曲线将包含多个脉冲。通过控制掩模40上开口的尺寸和衬底与掩模的相对速度，可以控制衬底上任何部件的电流脉冲的形状、周期和重复率。
如从上述实施例看到的那样，DC电源可以用于这种电镀技术。通过移动固态绝缘掩模40与晶片32物理接触，晶片表面上的任何部件可以迅速而简短地暴露于电解液中，并应用电镀电流。这与上面定义的现有技术有很大的区别。例如，在本发明中，晶片表面的某部件实际上没有电解液。只有当此部件暴露于电解液中并立即应用脉冲电流时，电解液才应用于晶片的部件。
如果此电流掩模脉冲电镀方法使用简单的不含添加剂(例如，抑止剂和加速剂)的金属沉积电解液时，它将不会与传统的电镀方法有多大差别。这是因为掩模40中开口42的尺寸比晶片32表面上的特征区尺寸大得多。因此，当部件通过开口42暴露于电解液中时，将开始通常的电镀。但是，如果添加影响极化的添加剂，那么掩模脉冲电镀方法可以提供传统脉冲电镀技术中不存在的优点。
例如，来看包含传统溶液/化学物质(硫酸铜，水，硫酸和氯离子)和添加剂A的Cu电镀槽。当其吸附于晶片表面上时添加剂A增强沉积。当这种电解液用于例如图5所示的传统电镀槽时，晶片32的整个表面将暴露电解液和添加剂A中。晶片表面上场效应区和下表面的大特征区将同样吸附添加剂A，并以类似的速度在这些表面上开始电镀。
但是，如果掩模脉冲电镀技术使用相同的电解液，由于它与这些区域物理接触，掩模将从场效应区清除添加剂A。但是，小和大特征区都仍将包含所吸附的添加剂A，因为这些特征区不与掩模直接物理接触。当晶片的部件突然暴露于电解液中，含有以前吸附的添加剂A的特征区的下表面和侧面将立即以高于场效应区的速度开始电镀。如果时间段Δt小于添加剂附着至衬底表面所需的吸附时间段，所应用电镀电流优选地流经要填充的特征区，从而获得特征区内相对于场效应区上的沉积速度增强的沉积速度。
本发明的掩模脉冲电镀方法利用各种添加剂的反应时间之间的差别，获得衬底表面的各种特征区中的增强电镀。此机制涉及通过掩模“清除”衬底的上表面(场效应区)，并不与特征区内的区域物理接触。场效应区上的清除，在这些被清除过的区域中和这些特征区内的区域中的吸附物质的浓度之间产生差别。当表面突然被暴露于电解液和电场中时，含有吸附物质的特征区从场效应区吸引大部分的电镀电流。
本方法使用多种添加剂可以同样地良好工作。例如，如果电镀液包含抑止剂B和加速剂C，抑止剂的动态吸附比加速剂快得多，通过掩模脉冲电镀方法可以使用以下的机制。通过掩模抑止剂B和加速剂C将被部分或全部地从衬底的场效应区清除。但是，两种物质在特征区中将仍存在。当衬底暴露于电解液和电场中时，抑止剂B将易于吸附于场效应区上，导入电镀电流的高阻路径。已经存在于这些特征区中的加速剂C，补偿这些区域中抑制剂的行为，电流可以容易地流经这些特征区。因此，直到加速剂C适当吸附于场效应区上，特征区内的膜生长速度将更高。
可以预见从另一化学机制可以获得与此相同的结果，其中抑制剂D具有强吸附的性质，而加速剂E弱结合至场效应区。在这种情况下，掩模可以容易地从场效应区去除弱结合的加速剂E，加速剂E仍附着至特征区的表面。一旦暴露于电解液和电场，电镀电流优选流经特征区，直至加速剂E开始再次吸附于场效应区上。
应该注意到上述说明只是本发明涉及的机制的一些例子，并意味着限制。本发明利用各种电解液添加剂的吸附/解吸动力学之间的差别。本发明通过突然和立即应用溶液和电源至衬底表面的特定部件实现这种利用，其中衬底表面已经事先部分或全部清除了一种或多种添加剂物质。
图6所示的电镀系统的几何形状相当简单。有许多可以用于实现本发明的可能设计。本发明的一些重要方面如下。
(1)当使用平面的晶片时掩模也需要为平面。掩模应该由绝缘刚性材料制成，其面向晶片的表面可以是坚硬的，甚至包含研磨剂以有助于更有效地“清除”添加剂。
(2)晶片和掩模之间应该有相对运动。晶片，掩模，或两者都可以以线性或轨道方式或其组合运动。
(3)在掩模和晶片表面之间应该实际上没有电解液。晶片表面应该仅通过掩模的开口暴露于电解液中。
(4)掩模中开口的尺寸和掩模和晶片间的相对运动速度应该如此设置，以使晶片上的任何部件仅短暂地暴露于电解液中，典型地小于两秒，最好小于一秒，例如，10-500毫秒。这个时间间隔应该根据所使用的添加剂的吸附特性而调整。
图8表示按照本发明第一优选实施方式的设备的透视图。图8中，掩模80和电解液通道板300被安装在阳极组件90上。电解液100通过传统的泵送系统(未显示)被施加至阳极组件90。电解液100通过孔210被抽入通道板300的通道310中。在操作中，衬底/阴极位于掩模80的上表面的对面，并且旋转衬底和/或掩模80。衬底可以以0.01psi至0.5psi范围之间的压力冲击掩模80。可以使用更高的压力，但是没有必要。如果旋转掩模80，整个阳极组件90可以同样被旋转。相对于置于阳极组件90中的阳极(未显示)施加阴极电压至衬底(未显示)。电解液100流经通道310，通过掩模80的开口250与晶片表面物理接触。电解液100连续地从小排出孔320中排出，被过滤并再循环。在操作中掩模80和晶片表面紧密接触，如果任何电解液进入掩模80和晶片表面间的界面，数量也非常少。
图9表示按照本发明第二优选实施方式的设备的透视图。除孔510和通道板600之外，图9中的设备与图8所示的设备相似。通道板600包括不同形状的通道610，它用来以连续的方式把电解液100分配至掩模100的开口250。
图10表示按照本发明第三优选实施方式的设备的侧视图。在另一实施方式中，图10表示电解液100进入位于阳极组件90顶部的容器110中。电解液100通过掩模80的孔250与晶片350的表面接触。电解液可以从排出孔200中排出。
本发明中使用的电源可以是脉冲或DC电源，但是最好为DC电源。电源可以以电流受控或电压受控模式使用，即，它或者保持施加的电流不变或者保持施加的电压不变。在使用电流受控模式的情况下，重要的一点是掩模的开口尺寸足够大，以同时覆盖场效应区的部分和特征区部分。换句话说，当晶片表面通过开口暴露于电解液中时，在任何给定时间不能只是场效应区暴露于电解液中。例如，如果开口非常小或者晶片表面上的特征区数目较少(低密度特征区)，场效应区暴露至电解液中。在这种情况下，因为电源以固定电流施加，所有的电流强流入场效应区，Cu将被不加区分地电镀至场效应区上。但是如果场效应区和特征区同时暴露，那么电流将优选地流经特征区，更多的Cu将电镀至特征区，而场效应区的电镀Cu将较少。这种情况可以通过增加开口的数目保证，以使总有两个区域(场效应区和特征区)的部分通过一些孔同时暴露。
如果使用固定电压电源，那么电流根据晶片表面的电阻自动调整。因此，如果掩模孔仅暴露晶片的场效应区，较小的电流被施加至此表面，电镀量较小。当特征区暴露于溶液中时，更多的电流流入特征区，从而优先在特征区内产生电镀。因此，如果镀覆特征区密度较低晶片或掩模的孔数目受限，更适合使用电源的电压受控模式。
本发明可以用于同时填充小和大特征区。但是，也可以使用连续工艺。在此方法中，有两个加工步骤。在第一步骤中，掩模从晶片表面脱离，以允许在掩模和晶片表面间有足够量的电解液。在此位置，系统仅起到类似传统电镀槽的作用。在电解液中添加剂的帮助下，在此步骤中小特征区被填充，发生如图2b所示的情况。在此第一步骤，掩模和衬底相对对方移动以获得均匀的沉积。接着掩模与表面接触，把溶液从晶片/掩模界面处挤出，除掩模上的孔/开口之外。接着，如前所述，掩模脉冲电镀开始优先填充较大的特征区。在掩模脉冲电镀技术中需要注意重要的一点，处理掩模孔/开口所在的位置，在掩模和晶片表面之间实际上没有电镀液。
处理使用铜及其合金作为导电材料之外，本发明中可以使用其它导电材料，例如铜合金，铁，镍，铬，铟，铅，锡，铅-锡合金，无铅可软焊合金，银，锌，镉，钌及其相应的合金。本发明特别适用于高性能和高可靠芯片内连，封装，磁性体，平面面板和光电子应用。
xxx
按照本发明的另一方面，“掩模脉冲”电镀描述通过产生外部影响掩模脉冲电镀导电材料至衬底上的一种方法和设备，此外部影响相对于衬底表面空腔上的添加剂去除或改变吸附于衬底上表面的添加剂。可以通过间歇地移动与衬底表面接近但不接触以间隙关系安装的掩模，并在阳极和衬底间施加电能，产生这种外部影响，掩模位于阳极和衬底之间。
图5表示其中含有阳极31，阴极32，和电解液33的电镀槽30。应该注意的是电解槽30为传统槽，可以改变本发明中使用的电镀槽的几何形状。电解液33与阴极32的上表面接触。本实施例中提供的阴极32为在其上表面具有各种特征区的晶片(衬底)。当在晶片32和阳极31之间应用DC或脉冲电压时，如上所述，电镀液33中的Cu被沉积在晶片32上。DC或交流电源的差别决定填充至小特征区的Cu的质量。
图6表示本发明优选的实施方式。在本发明中，掩模40位于靠近阴极晶片32附近，间距典型地小于0.75mm，最好在0.1至0.5mm的范围内，相对运动的速度最好在1至100cm/s的范围内。掩模40可以包括开口42，电解液33可以通过开口42传送，或者可以具有没有开口的形状，但是允许在衬底的上表面和空腔表面的添加剂之间产生差别，如上所述。掩模典型地为平面，也可以具有纹理面，以使在微观水平它为粗糙的。为了易于理解和解释，图6没有图示电连接，阳极，容纳电解液33的电镀槽。当在阴极晶片32和阳极之间施加适当的电压时，开口42允许电解液33中的Cu被电镀至开口42下方的衬底32的表面上，其数量大于发生不在开口下方的区域的电镀。
按照本发明的另一实施方式，当产生外部影响时，如上所述的掩模被用来接近工件表面。因此使用掩模应用外部影响，以使吸附于上表面的添加剂根据工件空腔表面上的添加剂被去除或改变。如上所述，可以紧密靠近晶片应用掩模，典型地为1至5秒的时期，或者直至在上表面和空腔表面的电阻之间产生由添加剂差别而引起差别。在装置于工件顶部和工件空腔部分的添加剂之间产生差别后，如上所述，掩模从工件表面移开，最好至少0.1cm，以使其后发生电镀。只要添加剂存在差别，就可以产生电镀。电镀期与添加剂的吸附速度直接相关。在这段时间内，由于这种差别，将在特征区内比工件表面上发生更多的电镀。因为电解液装置于整个工件表面上，这也辅助降低电流密度和改进电镀层的厚度均匀性。当掩模移动至更远离工件时，电场线可以在掩模和工件表面间的区域弯曲，获得更均匀的膜。
一旦足够的差别不再存在，掩模可以再次移动至靠近工件表面并产生外部影响，如上所述。这种工程可以循环重复，直至获得所需的导电材料电镀厚度。
按照本实施方式的另一方面，电镀可以当掩模紧密靠近工件的上表面，并且工件和掩模相对对方移动时开始，接下来当掩模不再紧密靠近工件的上表面而且存在足够的差别时，电镀可以持续。由于当掩模和工件间紧密靠近时，和当不紧密靠近时都可以产生电镀，这可以提供更快的工艺。应该注意的是必须仔细挑选这种应用的添加剂。特别地，需要通过无物理接触的影响去除的添加剂物质应该弱吸附特性，以使其可以在掩模和晶片间不直接接触的情况下被去除。
在另一实施方式中，认识到电镀电流可以影响添加剂的吸附特性。对一些添加剂而言，在电流通过的表面上的吸附更强。在这种情况下，在把此表面的电源切断或降低之后(通过的电流被切断或降低)，吸附物质可以容易地从其附着的表面去除。在空腔中，尽管松弛粘结，添加剂可以更容易地保留，因为它们不受外部影响的影响。
并且，按照本发明，可以增加掩模从晶片移开且仍紧密靠近的距离，从而执行外部影响，或者可以使用从不同于掩模的某事物获得的动力，例如，电解液的直接喷射被用来激发晶片表面上的添加剂。
在前面的描述中，提出大量特定细节，例如特定材料，掩模设计，压力，化学物质，工艺等，以提供本发明的彻底理解。但是，作为本领域的普通技术人员将认识到，可以在不采用所提出具体细节的情况下实现本发明。
尽管以上已经详细描述了各种优选实施方式，本领域的技术人员将容易理解，在不从本质上偏离本发明的教授和优点的基础上，有可能对具体的实施例做出许多修改。

Claims (122)

1.一种电镀导电性工件上表面的方法，工件的导电性上表面包括顶部和空腔部分，此方法包括以下步骤：
在工件的导电性上表面应用其中含有至少一种添加剂的电解液，添加剂的第一部分吸附于顶部，添加剂的第二部分吸附于空腔部分上；
对顶部应用外部影响，外部影响从工件的顶部去除之前吸附于顶部上添加剂的第一部分中的一部分；
在添加剂完全重吸附至顶部之前，电镀导电性工件上表面，从而导致空腔部分相对于顶部更多的电镀。
2.按照权利要求1所定义的方法，其中应用外部影响的步骤，使用可移动掩模应用于导电性工件上表面，以物理清除吸附于顶部的添加剂的第一部分，从而在一段时间内降低吸附于顶部的添加剂的数量。
3.按照权利要求2所定义的方法，其中应用外部影响的步骤中的可移动掩模与工件顶部物理接触。
4.按照权利要求3所定义的方法，其中使用可移动掩模应用外部影响的步骤，导致之前已经受到外部影响的顶部的区域与可移动掩模的开口区域对准，以使在电镀步骤中在工件区域和阳极之间存在电镀电流。
5.按照权利要求4所定义的方法，其中在电镀步骤中，在阳极和工件区域间的可移动掩模的开口区域中形成具有第一电流密度的电流脉冲，第一电流密度大于存在于被可移动掩模覆盖的工件另一区域的第二电流密度。
6.按照权利要求5所定义的方法，其中在一段时间内，在阳极和工件的不同区域间形成多个电流脉冲。
7.按照权利要求6所定义的方法，其中多个电流脉冲，加在一起，等于通过电源提供的DC电流。
8.按照权利要求4所定义的方法，其中电镀步骤包括在电镀过程中提供DC电源的步骤。
9.按照权利要求8所定义的方法，其中提供DC电源的步骤以电流受控模式操作，其中电镀电流基本上保持不变。
10.按照权利要求8所定义的方法，其中提供DC电源的步骤以电压受控模式操作，其中电镀电压基本上保持不变。
11.按照权利要求1所定义的方法，其中至少一种添加剂包括加速剂。
12.按照权利要求11所定义的方法，其中在电镀步骤，在空腔部分上比在顶部上吸附更多的添加剂。
13.按照权利要求12所定义的方法，其中电镀步骤仅在被去除的添加剂第一数量的部分完全重吸附之前进行。
14.按照权利要求12所定义的方法，其中在电镀所述导电性上表面之后循环重复所述应用外部影响和电镀的步骤。
15.按照权利要求1所定义的方法，其中至少一种添加剂包括多种添加剂，包括抑止剂和加速剂。
16.按照权利要求15所定义的方法，其中应用外部影响的步骤去除加速剂的比例大于抑止剂的比例，因为抑止剂比加速剂具有更强的吸附特性。
17.按照权利要求16所定义的方法，其中电镀步骤仅在被去除的加速剂完全重吸附至顶部之前进行。
18.按照权利要求11所定义的方法，其中在电镀所述导电性上表面之后循环重复所述应用外部影响和电镀的步骤。
19.按照权利要求17所定义的方法，其中在应用外部影响的步骤之后，抑止剂在工件顶部的重吸附快于加速剂。
20.按照权利要求19所定义的方法，其中电镀步骤在抑止剂重吸附之后且在被去除的加速剂完全重吸附至顶部之前进行。
21.按照权利要求20所定义的方法，其中在电镀所述导电性上表面之后循环重复所述应用外部影响和电镀的步骤。
22.按照权利要求1所定义的方法，其中电镀步骤包括在电镀过程中提供脉冲电源的步骤。
23.按照权利要求1所定义的方法，其中电镀步骤包括在电镀过程中提供DC电源的步骤。
24.按照权利要求1所定义的方法，其中电镀步骤镀铜。
25.按照权利要求1所定义的方法，其中电镀步骤镀铜合金。
26.按照权利要求1所定义的方法，其中应用外部影响至顶部的步骤导致顶部和空腔部分之间的表面电阻差别。
27.按照权利要求1所定义的方法，其中应用外部影响的步骤，使用掩模应用于工件的导电性上表面，掩模和工件之间的相对运动导致吸附于顶部的添加剂被物理清除第一数量，从而在一段时间内降低吸附于顶部的添加剂的数量。
28.按照权利要求27所定义的方法，其中应用外部影响的步骤中可移动掩模与工件的顶部物理接触。
29.按照权利要求27所定义的方法，其中使用可移动掩模应用外部影响的步骤，导致之前已经受到外部影响的顶部的区域与可移动掩模的开口区域对准，以使在电镀步骤中在工件区域和阳极之间存在电镀电流。
30.按照权利要求1所定义的方法，还包括添加另一添加剂至电解液的步骤，此步骤辅助减弱添加剂和工件表面间的结合。
31.一种电镀工件导电性上表面的方法，工件的导电性上表面包括顶部和空腔部分，此方法包括以下步骤：
在工件的导电性上表面，应用其中含有至少一种添加剂的电解液；
对顶部应用外部影响，以产生一种效应，其中至少一种添加剂将增强空腔部分的电镀超过增强顶部的电镀；
在保持应用外部影响所获得的效应的同时，电镀工件的导电性上表面。
32.按照权利要求31所定义的方法，其中应用外部影响的步骤中的效应，是为了在吸附于顶部的至少一种添加剂的数量与吸附于空腔部分的至少一种添加剂的数量之间产生差别。
33.按照权利要求31所定义的方法，其中应用外部影响的步骤，使用相对于工件可移动的掩模应用于工件的导电性上表面，以物理清除一些吸附于顶部的至少一种添加剂，从而在一段时间内降低吸附于顶部的添加剂的数量。
34.按照权利要求33所定义的方法，其中应用外部影响的步骤中的掩模与工件顶部物理接触。
35.按照权利要求33所定义的方法，其中使用掩模应用外部影响的步骤，导致之前已经受到外部影响的顶部的区域与可移动掩模的开口区域对准，以使在电镀步骤中在工件区域和阳极之间存在电镀电流。
36.按照权利要求35所定义的方法，其中在电镀步骤中，在阳极和工件区域间的可移动掩模的开口区域中形成具有第一电流密度的电流脉冲，第一电流密度大于存在于被可移动掩模覆盖的工件另一区域的第二电流密度。
37.按照权利要求36所定义的方法，其中在一段时间内，在阳极和工件的不同区域间形成多个电流脉冲。
38.按照权利要求37所定义的方法，其中多个电流脉冲加在一起等于通过电源提供的DC电流。
39.按照权利要求35所定义的方法，其中电镀步骤包括在电镀过程中提供DC电源的步骤。
40.按照权利要求39所定义的方法，其中提供DC电源的步骤以电流受控模式操作，其中电镀电流基本上保持不变。
41.按照权利要求39所定义的方法，其中提供DC电源的步骤以电压受控模式操作，其中电镀电压基本上保持不变。
42.按照权利要求31所定义的方法，其中至少一种添加剂包括加速剂。
43.按照权利要求42所定义的方法，其中在电镀步骤，在空腔部分上比在顶部上吸附更多的添加剂。
44.按照权利要求43所定义的方法，其中电镀步骤在上述效应仍存在时进行。
45.按照权利要求44所定义的方法，其中电镀步骤仅在上述效应仍存在时进行。
46.按照权利要求34所定义的方法，其中应用外部影响的步骤中的效应，是为了在吸附于顶部的至少一种添加剂的第一数量与吸附于空腔部分的至少一种添加剂的第二数量之间产生差别。
47.按照权利要求46所定义的方法，其中至少一种添加剂包括多种添加剂，包括抑止剂和加速剂。
48.按照权利要求47所定义的方法，其中在应用外部影响的步骤之后，存在差别，因为抑止剂比加速剂具有更强的吸附特性。
49.按照权利要求47所定义的方法，其中在应用外部影响的步骤之后，存在差别，因为抑止剂比加速剂具有更快的吸附动力学。
50.按照权利要求44所定义的方法，其中在电镀所述导电性上表面之后循环重复所述应用外部影响和电镀的步骤。
51.按照权利要求31所定义的方法，其中应用外部影响的步骤中的效应，是为了在吸附于顶部的至少一种添加剂的数量与吸附于空腔部分的至少一种添加剂的数量之间产生差别。
52.按照权利要求51所定义的方法，其中至少一种添加剂包括多种添加剂，包括抑止剂和加速剂。
53.按照权利要求52所定义的方法，其中在应用外部影响的步骤之后，存在差别，因为抑止剂比加速剂具有更强的吸附特性。
54.按照权利要求52所定义的方法，其中在应用外部影响的步骤之后，存在差别，因为抑止剂比加速剂具有更快的吸附动力学。
55.按照权利要求31所定义的方法，其中在电镀所述导电性上表面之后循环重复所述应用外部影响和电镀的步骤。
56.按照权利要求31所定义的方法，其中应用外部影响的步骤使用掩模，并在掩模和工件间相对运动，导致物理清除一些吸附于顶部的至少一种添加剂，从而在一段时间内降低吸附于顶部的添加剂的数量。
57.按照权利要求56所定义的方法，其中应用外部影响的步骤中的掩模与工件顶部物理接触。
58.按照权利要求56所定义的方法，其中使用掩模应用外部影响的步骤，导致之前已经受到外部影响的顶部的区域与可移动掩模的开口区域对准，以使在电镀步骤中在工件区域和阳极之间产生电镀电流。
59.按照权利要求57所定义的方法，其中应用外部影响的步骤中的效应，是为了在吸附于顶部的至少一种添加剂的第一数量与吸附于空腔部分的至少一种添加剂的第二数量之间产生差别。
60.按照权利要求59所定义的方法，其中至少一种添加剂包括多种添加剂，包括抑止剂和加速剂。
61.按照权利要求60所定义的方法，其中在应用外部影响的步骤之后，存在差别，因为抑止剂比加速剂具有更强的吸附特性。
62.按照权利要求60所定义的方法，其中在应用外部影响的步骤之后，存在差别，因为抑止剂比加速剂具有更快的吸附动力学。
63.按照权利要求31所定义的方法，其中电镀步骤包括在电镀过程中提供脉冲电源的步骤。
64.按照权利要求31所定义的方法，其中电镀步骤包括在电镀过程中提供DC电源的步骤。
65.按照权利要求31所定义的方法，其中电镀步骤镀铜。
66.按照权利要求31所定义的方法，其中电镀步骤镀铜合金。
67.按照权利要求31所定义的方法，其中应用外部影响至顶部的步骤导致顶部和空腔部分之间的表面电阻差别。
68.一种利用工件上表面存在的电解液中放置的导体电镀工件导电性上表面的设备，工件的导电性上表面包括顶部和空腔部分，并具有至少一种吸附于其上的添加剂，设备包括：
阳极，用来应用电源，从而在阳极和工件的上表面之间产生电场，并允许发生上表面的电镀，
安装在阳极和工件之间靠近工件上表面的掩模，由于掩模和工件间的相对运动，它能够导致物理清除吸附于顶部的至少一种添加剂的第一部分，从而在一段时间内降低吸附于顶部的添加剂的第一部分的数量，和电镀于工件顶部的导体数量。
69.按照权利要求68所定义的设备，其中掩模与工件的上表面物理接触。
70.按照权利要求68所定义的设备，其中掩模由绝缘体制成。
71.按照权利要求68所定义的设备，其中掩模包括开口区域，在电源应用过程中，电解液和电镀电流可以通过此开口区域到达与掩模开口区域对应的工件区域。
72.按照权利要求71所定义的设备，还包括DC电源，它在电镀过程中提供DC电源。
73.按照权利要求72所定义的设备，其中在阳极和工件区域间的可移动掩模的开口区域中形成具有第一电流密度的电流脉冲，第一电流密度大于存在于未被可移动掩模覆盖的工件另一区域的第二电流密度。
74.按照权利要求73所定义的设备，其中在一段时间内，在阳极和工件的不同区域间形成多个电流脉冲。
75.按照权利要求74所定义的设备，其中多个电流脉冲，加在一起，等于通过DC电源提供的DC电流。
76.按照权利要求71所定义的设备，其中掩模与工件的上表面物理接触。
77.按照权利要求76所定义的设备，其中掩模包括绝缘体。
78.按照权利要求77所定义的设备，其中掩模包括研磨剂，它可以辅助减少吸附于顶部的添加剂的第一部分的数量。
79.按照权利要求68所定义的设备，其中掩模和工件间的相对运动产生线性运动。
80.按照权利要求68所定义的设备，其中掩模和工件间的相对运动产生往复线性运动。
81.按照权利要求68所定义的设备，其中掩模和工件间的相对运动产生轨道运动。
82.按照权利要求68所定义的设备，其中掩模和工件间的相对运动产生往复轨道运动。
83.按照权利要求68所定义的设备，其中掩模包括绝缘体。
84.按照权利要求83所定义的设备，其中掩模包括研磨剂，它可以辅助减少吸附于顶部的添加剂的第一部分的数量。
85.按照权利要求84所定义的设备，其中掩模包括开口区域，在电源应用过程中，电解液和电镀电流可以通过此开口区域到达与掩模开口区域对应的工件区域。
86.按照权利要求85所定义的设备，其中掩模与工件的上表面物理接触。
87.按照权利要求86所定义的设备，其中掩模和工件间的相对运动产生线性运动。
88.按照权利要求86所定义的设备，其中掩模和工件间的相对运动产生往复线性运动。
89.按照权利要求86所定义的设备，其中掩模和工件间的相对运动产生轨道运动。
90.按照权利要求86所定义的设备，其中掩模和工件间的相对运动产生往复轨道运动。
91.按照权利要求86所定义的设备，其中掩模与工件的上表面物理接触。
92.按照权利要求68所定义的设备，还包括脉冲电源，它在电镀过程中提供脉冲电源。
93.按照权利要求68所定义的设备，还包括DC电源。
94.按照权利要求93所定义的设备，其中DC电源以电流受控模式操作，其中电镀电流基本上保持不变。
95.按照权利要求93所定义的设备，其中DC电源以电压受控模式操作，其中电镀电压基本上保持不变。
96.一种电镀工件导电性上表面的方法，工件的导电性上表面包括顶部和空腔部分，此方法包括以下步骤：
应用其中含有至少一种添加剂的电解液，以增强工件导电性上表面上的电镀；
初始电镀工件的导电性上表面；
在初始电镀的步骤之后，对顶部应用外部影响，以产生一种效应，其中至少一种添加剂将增强空腔部分的电镀超过增强顶部的电镀；
在保持应用外部影响所获得的效应的同时，继续电镀工件的导电性上表面。
97.按照权利要求96所定义的方法，其中初始电镀上表面的步骤导致某些小特征空腔部分被填充。
98.一种电镀工件导电性上表面的方法，工件的导电性上表面包括顶部和空腔部分，此方法包括以下步骤：
在工件的导电性上表面，应用其中含有至少一种添加剂的电解液，添加剂的第一部分吸附于顶部，添加剂的第二部分吸附于空腔部分上；
应用与工件顶部呈间隙关系的掩模，相对于工件移动掩模，以通过间接外部影响从工件的顶部去除之前吸附于顶部上的添加剂的第一部分中的一部分；
在添加剂完全重吸附至顶部之前，且当掩模与工件顶部至少保持间隙关系时，电镀导电性工件上表面，从而导致空腔部分相对于顶部更多的电镀。
99.按照权利要求98所定义的方法，其中应用步骤采用与工件上表面相距不超过0.75mm的掩模。
100.按照权利要求98所定义的方法，其中应用步骤采用与工件上表面相距0.1至0.5mm的掩模。
101.按照权利要求98所定义的方法，其中至少一种添加剂包括加速剂。
102.按照权利要求101所定义的方法，其中在电镀步骤，在空腔部分上比在顶部上吸附更多的添加剂。
103.按照权利要求102所定义的方法，其中电镀步骤仅在被去除的添加剂完全重吸附之前进行。
104.按照权利要求102所定义的方法，其中在电镀所述导电性上表面之后循环重复所述应用外部影响步骤、去除掩模的步骤和电镀的步骤。
105.按照权利要求98所定义的方法，其中至少一种添加剂包括多种添加剂，包括抑止剂和加速剂。
106.按照权利要求105所定义的方法，其中应用外部影响的步骤去除加速剂的比例大于抑止剂的比例，因为抑止剂比加速剂具有更强的吸附特性。
107.按照权利要求106所定义的方法，其中电镀步骤仅在被去除的加速剂完全重吸附至顶部之前进行。
108.按照权利要求107所定义的方法，其中在电镀所述导电性上表面之后循环重复所述应用外部影响的步骤、去除掩模的步骤和电镀的步骤。
109.按照权利要求105所定义的方法，其中在应用外部影响的步骤之后，抑止剂在工件顶部的重吸附快于加速剂。
110.按照权利要求109所定义的方法，其中电镀步骤在抑止剂重吸附之后且在被去除的加速剂完全重吸附至顶部之前发生。
111.按照权利要求110所定义的方法，其中在电镀所述导电性上表面之后循环重复所述应用外部影响和电镀的步骤。
112.按照权利要求98所定义的方法，其中电镀的步骤包括从工件的上表面移开掩模。
113.按照权利要求98所定义的方法，其中应用外部影响的步骤导致之前已经受到外部影响的顶部的区域与可移动掩模的开口区域对准，以使在电镀步骤中在工件区域和阳极之间存在电镀电流。
114.按照权利要求113所定义的方法，其中在电镀步骤中，在阳极和工件区域间的可移动掩模的开口区域中形成具有第一电流密度的电流脉冲，第一电流密度大于存在于被可移动掩模覆盖的工件另一区域的第二电流密度。
115.按照权利要求98所定义的方法，其中电镀步骤镀铜。
116.按照权利要求98所定义的方法，其中电镀步骤镀铜合金。
117.按照权利要求98所定义的方法，其中应用外部影响至顶部的步骤导致顶部和空腔部分之间的表面电阻差别。
118.按照权利要求98所定义的方法，还包括添加另一添加剂至电解液的步骤，此步骤辅助减弱添加剂和工件表面间的结合。
119.一种利用电解液电镀工件导电性上表面的设备，工件的导电性上表面包括顶部和空腔部分，具有至少一种吸附于其上的添加剂，设备包括：
阳极，用来应用电源，从而在阳极和工件的上表面之间产生电场，并允许发生上表面的电镀，
与工件表面呈间隙关系装置的掩模，随着掩模和工件间的相对运动发生，同时掩模与吸附于顶部的至少一种添加剂的第一部分呈间隙关系，从而降低吸附于顶部的添加剂的第一部分的数量，和发生电镀时电镀于工件顶部的导体数量。
120.按照权利要求119所定义的设备，其中掩模由绝缘体制成。
121.按照权利要求119所定义的设备，其中掩模包括开口区域，在电源应用过程中，电解液和电镀电流可以通过此开口区域到达与掩模开口区域对应的工件区域。
122.按照权利要求121所定义的设备，其中掩模的形状使其基本上不影响应用于工件的电镀电流。
CNB018155499A 2000-08-10 2001-08-09 利用外部影响在工件的上表面和空腔表面放置的添加剂之间产生差别的电镀方法和设备 Expired - Fee Related CN1310289C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US22473900P 2000-08-10 2000-08-10
US60/224,739 2000-08-10
US09/740,701 2000-12-18
US09/740,701 US6534116B2 (en) 2000-08-10 2000-12-18 Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
US09/919,788 US6858121B2 (en) 2000-08-10 2001-07-31 Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
US09/919,788 2001-07-31

Publications (2)

Publication Number Publication Date
CN1559081A CN1559081A (zh) 2004-12-29
CN1310289C true CN1310289C (zh) 2007-04-11

Family

ID=46204222

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018155499A Expired - Fee Related CN1310289C (zh) 2000-08-10 2001-08-09 利用外部影响在工件的上表面和空腔表面放置的添加剂之间产生差别的电镀方法和设备

Country Status (7)

Country Link
EP (1) EP1307905A2 (zh)
JP (1) JP2004521186A (zh)
KR (1) KR20030040394A (zh)
CN (1) CN1310289C (zh)
AU (1) AU8119601A (zh)
TW (1) TW520407B (zh)
WO (1) WO2002015245A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN2014KN01697A (zh) * 2012-02-24 2015-10-23 Jfe Steel Corp
CN110453258B (zh) * 2019-06-13 2021-10-26 佛山市顺德区巴田塑料实业有限公司 一种电镀灯头生产方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1075515A (zh) * 1992-02-20 1993-08-25 海阳县刺绣厂 一种空雕绣工艺
JPH11238703A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063696B1 (en) * 1999-06-22 2007-08-22 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal-containing layer deposited from a plating bath
JP3594894B2 (ja) * 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1075515A (zh) * 1992-02-20 1993-08-25 海阳县刺绣厂 一种空雕绣工艺
JPH11238703A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
AU8119601A (en) 2002-02-25
CN1559081A (zh) 2004-12-29
WO2002015245A2 (en) 2002-02-21
KR20030040394A (ko) 2003-05-22
EP1307905A2 (en) 2003-05-07
WO2002015245A3 (en) 2002-07-04
TW520407B (en) 2003-02-11
JP2004521186A (ja) 2004-07-15

Similar Documents

Publication Publication Date Title
US7404886B2 (en) Plating by creating a differential between additives disposed on a surface portion and a cavity portion of a workpiece
US8236160B2 (en) Plating methods for low aspect ratio cavities
CN1246504C (zh) 在工件上电镀金属的装置和方法
US6132586A (en) Method and apparatus for non-contact metal plating of semiconductor wafers using a bipolar electrode assembly
CN100347825C (zh) 用于电化学机械抛光的抛光垫
CN1433487A (zh) 在衬底上电沉积具有最小边缘隔绝的均匀薄膜的方法和设备
US20050227483A1 (en) Planar metal electroprocessing
CN1701136A (zh) 小作用力电化学机械处理方法和设备
US6858121B2 (en) Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
CN1337064A (zh) 生产集成电路时由高纯铜电镀形成导体结构的方法
CN1705774A (zh) 集成电镀和平面化的方法及其设备
US20060081477A1 (en) Method and apparatus for establishing additive differential on surfaces for preferential plating
CN1250545A (zh) 半导体装置的布线形成方法及半导体装置
CN1310289C (zh) 利用外部影响在工件的上表面和空腔表面放置的添加剂之间产生差别的电镀方法和设备
US7754061B2 (en) Method for controlling conductor deposition on predetermined portions of a wafer
US20060124468A1 (en) Contact plating apparatus
US20050224358A1 (en) Method for improved local planarity control during electropolishing
US20150014175A1 (en) Electroplating apparatus having scroll pump
CN1646263A (zh) 具有可前移的清扫器的电化学机械加工
Yang et al. Selective Cu electrodeposition for Through Glass Via (TGV)
Sun et al. APPLICATION OF AN ELECTROCHEMICAL COPPER METALLIZATION-PLANARIZATION PROCESS TO SUB-0.25 µ FEATURES

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20140809

EXPY Termination of patent right or utility model