JP4964442B2 - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP4964442B2 JP4964442B2 JP2005231600A JP2005231600A JP4964442B2 JP 4964442 B2 JP4964442 B2 JP 4964442B2 JP 2005231600 A JP2005231600 A JP 2005231600A JP 2005231600 A JP2005231600 A JP 2005231600A JP 4964442 B2 JP4964442 B2 JP 4964442B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- thin film
- film transistor
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims description 142
- 239000004065 semiconductor Substances 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 23
- 238000004528 spin coating Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 88
- 230000005684 electric field Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000001994 activation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、液晶ディスプレイや、有機ＥＬを使った表示デバイスに適用される薄膜トランジスタおよびその製造方法に関するものである。
液晶ディスプレイや、有機ＥＬを使った表示デバイスに適用される薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、島状に形成された半導体層上にゲート絶縁膜が形成され、ゲート絶縁膜上にゲート電極が形成された構成を備えている。
ここで、半導体層の段差部分でゲート絶縁膜のカバレッジ（段差被覆性）が悪いため、ゲート絶縁膜の断面形状は庇状に形成される。
そして、ゲート絶縁膜上に、ゲート電極をドライエッチングにより形成しようとすると、庇の下の部分にまで成膜されたゲート電極がエッチングされずに残渣として残る。そして、隣接する配線とのショートを引き起こす。
また、ゲート電極をウエットエッチングにより形成すると、半導体層の段差部分でエッチング液がゲート電極の裏側にまで回り込み、ゲート電極のエッチングが表側と裏側から進み、ゲート電極が断線する不具合が発生する。
そこで、特許文献１に記載の発明では、半導体層を底部から上部に向かって幅が狭くなるようにテーパー状に形成している。そうして、ゲート絶縁膜のカバレッジを向上し、その上部に形成されるゲート電極の残渣や、断線の不具合を低減している。
また、特許文献２に記載の発明では、半導体層をテーパー状に形成し、そのテーパー部分にＡｒ等を注入している。
そして、特許文献３に記載の発明では、半導体層をテーパー状に形成し、そのテーパー部分にＡｒ等を注入している。その後、酸化膜をさらに形成している。
さらに、特許文献４に記載の発明では、半導体層をテーパー状に形成し、そのテーパー部分にチャネルと同じ型の不純物を２〜５倍注入している。
しかしながら、特許文献１に記載の薄膜トランジスタでは、半導体層がテーパー状に薄く形成された部分に低いゲート電圧でチャネルが形成され、ＯＮ状態となる。すなわち、半導体層の薄く形成された部分は、チャネルが主に形成される領域よりも先にＯＮ状態になる。
そのため、いわゆるＳｕｂｔｈｒｅｓｈｏｌｄ特性（Ｉｇ−Ｖｇ特性）においてハンプが発生し易い。その結果、閾値電圧（Ｖｔｈ）の制御が困難となり、電気特性を不安定にさせる原因となる。
また、半導体層のテーパー部分でソース・ドレイン間のリークが発生し易く、ＴＦＴの電気特性を劣化させる。
そして、特許文献３に記載の発明では、半導体層のテーパー部分を酸化させるため、半導体層の体積が元の２倍程度に膨張する。そのため、半導体層の側壁部に新たな段差が発生し、ゲート電極の形成の際に不具合を生じる。
また、特許文献２，４に記載の発明では、半導体層をテーパー状に加工するためレジストを後退させつつエッチングしている。そのため、半導体層上部の幅（チャネル幅）の寸法制御が困難である。
そこで、本発明の目的は、島状の半導体層の段差部分でゲート絶縁膜の段差被覆性が悪いことに起因するゲート電極の断線の問題なく、良好な電気特性を備える薄膜トランジスタを提供することである。
本発明の薄膜トランジスタは、絶縁性基板上に島状に形成された半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備える薄膜トランジスタであって、前記半導体層の側壁部での段差による前記ゲート絶縁膜の溝部を埋め込むように形成され、かつ前記半導体層の直上には形成されていない絶縁膜をさらに備えることを特徴とする。
本発明の薄膜トランジスタによれば、半導体層の側壁部での段差によるゲート絶縁膜の溝部を埋め込むように形成された絶縁膜をさらに備えているので、ゲート絶縁膜の上部が滑らかに形成される。その結果、ゲート絶縁膜上にゲート電極を断線することなく形成できる。また、半導体層をテーパー状に形成する必要がなく、均一の膜厚に形成される。半導体層に膜厚の薄い部分がないので、ハンプを生じない良好な電気特性の薄膜トランジスタを得ることができる。
＜実施の形態１＞
＜Ａ．構成＞
図１は、本実施の形態に係る薄膜トランジスタの主要部の構成を示す上面図である。図２は、本実施の形態に係る薄膜トランジスタの主要部の構成を示す断面図である。図３は、本実施の形態に係る薄膜トランジスタの構成を示す断面図である。ここで図２は、図１のＡ−Ａ線断面図に対応しており、図３は、図１のＢ−Ｂ線断面図に対応している。
＜Ａ．構成＞
図１は、本実施の形態に係る薄膜トランジスタの主要部の構成を示す上面図である。図２は、本実施の形態に係る薄膜トランジスタの主要部の構成を示す断面図である。図３は、本実施の形態に係る薄膜トランジスタの構成を示す断面図である。ここで図２は、図１のＡ−Ａ線断面図に対応しており、図３は、図１のＢ−Ｂ線断面図に対応している。
ガラス基板等の絶縁性基板１上に、チャネル領域２ａとリンやボロン等の不純物を含むソースドレイン領域２ｂとからなる島状の半導体層２が形成されている。そして、半導体層２の側壁は、略垂直になるように形成されている。半導体層２は、非結晶シリコン若しくは多結晶シリコンを材料としている。島状の半導体層２の平面的な形状は、本実施の形態では説明のため単純な四角形を用いるが、実際には設計的な要因からさまざまな形を採用することができる。
半導体層２の側壁に、例えばＳＯＧ（Ｓｐｉｎ−ｏｎ−Ｇｌａｓｓ）膜からなる絶縁膜３がテーパー状に形成されている。すなわち、絶縁膜３の断面形状は、底部から上部に向かって半導体層２の側壁からの幅が狭くなるように、傾斜して形成されている。
ここで、絶縁膜３の傾斜面と絶縁性基板１とがなす角度θは、１０度以上４５度以下であることが望ましい。絶縁膜３をこの範囲の角度に形成することで、絶縁膜３上に形成されるゲート絶縁膜４の被覆性が特によいことが経験的に確かめられている。
また、絶縁膜３は、上面から視て半導体層２を囲うように、半導体層２の側壁に沿って形成されている（図１）。
半導体層２及び絶縁膜３を覆うようにゲート絶縁膜４が形成されている。ゲート絶縁膜４上には、ゲート電極５がチャネル領域２ａと概略重畳するように形成されている。絶縁膜３とゲート電極５とを覆うように層間絶縁膜９が形成されている。ゲート絶縁膜４と層間絶縁膜９とはコンタクト孔１０を有しており、層間絶縁膜９上に形成されている信号配線１１はコンタクト孔１０を介してソースドレイン領域２ｂと接続されている。
＜Ｂ．製造方法＞
次に、本実施の形態に係る薄膜トランジスタの製造方法について説明する。まず、絶縁性基板１の全面に半導体膜（図示せず）を成膜する。
次に、本実施の形態に係る薄膜トランジスタの製造方法について説明する。まず、絶縁性基板１の全面に半導体膜（図示せず）を成膜する。
次に、半導体膜をエッチングすることにより、島状の半導体層２を形成する。このとき、エッチング条件を最適化することにより、半導体層２の側壁を垂直に近い状態に加工する。
次に、絶縁性基板１上にＳＯＧ膜をスピン塗布する。スピン塗布後に熱処理を行うと、半導体層２の側壁にテーパー状に絶縁膜３が形成される。
次に、絶縁性基板１上に、ＣＶＤ法、スパッタリング法などによりゲート絶縁膜４を形成する。
このとき、半導体層２の側壁には絶縁膜３が形成されているため、段差は形成されておらず、ゲート絶縁膜４を被覆性よく半導体層２上に堆積することができる。
続いて、ゲート絶縁膜４上に金属膜（図示せず）を成膜し、ドライエッチング若しくはウエットエッチングにより金属膜をエッチングしてゲート電極５を形成する。その後、イオン注入やイオンドーピング等の手段により、リンやボロン等の不純物を半導体層２に導入し、熱処理などによる活性化処理を行なうことによりソースドレイン領域２ｂを形成する。不純物を導入する際、ゲート電極５がマスクになるため、ゲート電極５の直下部の半導体層２にはチャネル領域２ａが形成される。ソースドレイン領域２ｂとチャネル領域２ａとの間にソースドレイン領域２ｂと同じ型の比較的濃度の薄い不純物領域を形成する場合もある。ここで、島状の半導体層２のパターン端部の断面はほぼ垂直な形状に加工されているので、図２からわかるようにチャネル領域２ａにおける半導体層２の膜厚は均一である。
次に、通常の工程にしたがって、ゲート電極５を覆うように例えばＣＶＤ法等により層間絶縁膜９を成膜した後、ソースドレイン領域２ｂに接続するためのコンタクトホール１０を層間絶縁膜９とゲート絶縁膜３とに形成後、金属膜（図示せず）を成膜した後、パターニングすることによりソースドレイン領域２ｂに接続された信号配線１１を形成することで薄膜トランジスタが完成する。この薄膜トランジスタのゲート電極と接続する走査信号線と、この薄膜トランジスタの信号配線１１と接続する画像信号線とが直交して各画素につながってなる画像表示部を備えた表示デバイスを形成することも可能である。さらに、画像表示のための駆動回路に、この薄膜トランジスタを適用することも可能である。
＜Ｃ．効果＞
図２には、ゲート電極５からゲート絶縁膜４を介して半導体層２に印加される電界の一部を図示している。半導体層２へ印加される電界のうち、垂直方向からの電界をＥ１、斜め方向からの電界をＥ２と示している。
図２には、ゲート電極５からゲート絶縁膜４を介して半導体層２に印加される電界の一部を図示している。半導体層２へ印加される電界のうち、垂直方向からの電界をＥ１、斜め方向からの電界をＥ２と示している。
図２に示すように、本実施の形態に係る薄膜トランジスタは、絶縁膜３が形成されている。そのため、電界Ｅ２は、絶縁膜３を介して半導体層２へ印加されることになる。その結果、半導体層２の端部への、斜め方向からの電界Ｅ２の影響を弱めることができる。
また、本実施の形態３に係る薄膜トランジスタは、絶縁膜３が形成されているので、ゲート絶縁膜４を半導体層２及び絶縁膜３上に均一の膜厚で形成できる。その結果、ゲート絶縁膜４を介して半導体層２端部に印加される電界Ｅ２の影響を弱めることができる。
絶縁層３がない場合、電界Ｅ２は、ゲート絶縁膜４のみを介して、半導体層２へ印加されるため、半導体層２の端部の電界Ｅ２の影響が大きくなる。
さらに、ゲート絶縁膜４は、段差被覆性が悪いため、絶縁層３がないと半導体層２の側壁に薄く形成される。そのため、半導体層２の端部の電界Ｅ２の影響はさらに大きくなる。
以上説明したように、絶縁膜３がない場合、半導体層２の端部に印加される電界Ｅ２により、薄膜トランジスタの電気特性が悪化するおそれがある。
本実施の形態に係る薄膜トランジスタは、絶縁膜３が形成されていることにより、薄膜トランジスタの電気特性を安定化することができる。
なお、絶縁膜３としてＳＯＧ膜を用いると、ＳＯＧ膜は低誘電率化が容易にできるので、半導体層２の端部おける電界Ｅ２の影響をさらに低減することができる。
図４は、本実施の形態に係る薄膜トランジスタの電気特性を示す図である。図４は、ゲート電圧Ｖｇ（横軸）に対するドレイン電流Ｉｄ（縦軸）を示している。
ここで、ラインＡは、半導体層２をテーパー状に形成した薄膜トランジスタの電気特性を示す図である。すなわち、半導体層２の幅が、底部から上部に向かって徐々に狭くなるように形成された場合の薄膜トランジスタの電気特性を示す図である。
そして、ラインＢは、本実施の形態に係る薄膜トランジスタの電気特性を示す図である。
図４に示すように、半導体層２をテーパー状に形成した場合、半導体層２は膜厚が薄い部分を有するため、薄膜トランジスタの電気特性には、ハンプが生じる（ラインＡ参照）。
一方、本実施の形態に係る薄膜トランジスタは、半導体層２をテーパー状に形成する必要がないため、半導体層２の膜厚は均一に形成される。そのため、ハンプを軽減することができる（ラインＢ参照）。その結果、閾値電圧Ｖｔｈのばらつきを抑制することができる。
また、本実施の形態に係る薄膜トランジスタは、半導体層２の側壁に絶縁膜３が形成されている。そのため、半導体層２の段差部分にゲート絶縁膜４をカバレッジ（段差被覆性）よく成膜することができる。その結果、ゲート絶縁膜４上に形成されるゲート電極５が断線するおそれがない。
なお、本実施の形態に係る薄膜トランジスタは、絶縁膜３としてＳＯＧ膜を形成しているが、必ずしもＳＯＧ膜である必要はなく、ＴＥＯＳ膜、ＣＶＤ膜などであってもよい。
しかし、ＳＯＧ膜を用いると、スピン塗布後に熱処理することで容易に所望の形状の絶縁膜を半導体層２の側壁に沿って形成することができる。
また、本実施の形態１に係る薄膜トランジスタは、絶縁性基板１上に半導体層２を直接形成しているが、絶縁性基板１上にシリコン窒化膜、シリコン酸化膜等の保護膜を形成し、その保護膜上に半導体層２を形成するようにしてもよい。
ガラス基板中にはアルカリイオンが含まれている。そのため、絶縁性基板１としてガラス基板を用いた場合、薄膜トランジスタの製造工程中、若しくは薄膜トランジスタの動作中にアルカリイオンが移動して、半導体層中に取り込まれるおそれがある。その結果、薄膜トランジスタの電気特性が不安定になるおそれがある。
ガラス基板上に保護膜を形成することでアルカリイオンの移動を防止し、薄膜トランジスタの電気特性を安定化することができる。
＜実施の形態２＞
＜Ａ．構成＞
図５は、本実施の形態に係る薄膜トランジスタの構成を示す断面図である。本実施の形態に係る薄膜トランジスタは、半導体層２の絶縁性基板１に対向する面以外の面を覆うように、酸化膜からなる保護膜６がさらに形成されている。
＜Ａ．構成＞
図５は、本実施の形態に係る薄膜トランジスタの構成を示す断面図である。本実施の形態に係る薄膜トランジスタは、半導体層２の絶縁性基板１に対向する面以外の面を覆うように、酸化膜からなる保護膜６がさらに形成されている。
その他の構成は、実施の形態１と同一であり、同一の構成には同一の符号を付し、重複する説明は省略する。
＜Ｂ．製造方法＞
次に、本実施の形態に係る薄膜トランジスタの製造方法について説明する。
次に、本実施の形態に係る薄膜トランジスタの製造方法について説明する。
まず、絶縁性基板１の全面に半導体膜を成膜する。次に、半導体膜をエッチングすることにより、島状の半導体層２を形成する。
このとき、エッチング条件を最適化することにより、半導体層２の側壁を垂直に近い状態に形成する。
次に、過酸化水素水によって基板表面を酸化処理する、若しくは酸素プラズマ雰囲気中に基板を曝す等してゲート絶縁膜４に比べて十分に薄い酸化膜からなる保護膜６を形成する。
その後、ＳＯＧ膜をスピン塗布により成膜する。スピン塗布後に熱処理を行うことにより、半導体層２の側壁に沿ってテーパー状にＳＯＧ膜からなる絶縁膜３が形成される。
続いて、半導体層２及び絶縁膜３を覆うようにゲート絶縁膜４をＣＶＤ法などにより形成する。
以後の製造方法は、実施の形態１と同様であり詳細な説明は省略する。
＜Ｃ．効果＞
本実施の形態に係る薄膜トランジスタは、実施の形態１の薄膜トランジスタと同様の効果に加えて、半導体層２が保護膜６により覆われているのでゲート絶縁膜４やゲート電極５を形成する際に、半導体層２の表面を外部雰囲気から保護することができる。
本実施の形態に係る薄膜トランジスタは、実施の形態１の薄膜トランジスタと同様の効果に加えて、半導体層２が保護膜６により覆われているのでゲート絶縁膜４やゲート電極５を形成する際に、半導体層２の表面を外部雰囲気から保護することができる。
＜実施の形態３＞
＜Ａ．構成＞
図６は、本実施の形態に係る薄膜トランジスタの主要部の構成を示す断面図である。本実施の形態に係る薄膜トランジスタは、島状の半導体層２上にゲート絶縁膜４が形成されている。
＜Ａ．構成＞
図６は、本実施の形態に係る薄膜トランジスタの主要部の構成を示す断面図である。本実施の形態に係る薄膜トランジスタは、島状の半導体層２上にゲート絶縁膜４が形成されている。
そして、ゲート絶縁膜４上にＳＯＧ膜からなる絶縁膜７が形成されている。絶縁膜７は、ゲート絶縁膜４の溝部を埋め込むように形成されている。そして、ゲート絶縁膜４と絶縁膜７上にゲート電極５が形成されている。
その他の構成は、実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
＜Ｂ．製造方法＞
次に、本実施の形態に係る薄膜トランジスタの製造方法について説明する。まず、絶縁性基板１の全面に半導体膜を成膜する。
次に、本実施の形態に係る薄膜トランジスタの製造方法について説明する。まず、絶縁性基板１の全面に半導体膜を成膜する。
続いて、半導体膜をエッチングすることにより、島状の半導体層２を形成する。このとき、エッチング条件を最適化することにより、半導体層２の側壁を垂直に近い状態に加工する。
次に、絶縁性基板１上に、ＣＶＤ法などによりゲート絶縁膜４を形成する。
このとき、半導体層２の側壁部の段差でのゲート絶縁膜４のカバレッジが悪く、ゲート絶縁膜４は、半導体層２の側壁部において庇状の溝部８を有する。
次に、ゲート絶縁膜４上にＳＯＧ膜をスピン塗布する。ＳＯＧ膜をスピン塗布後、熱処理を行うことにより、溝部８を埋め込むように絶縁膜７が形成される。
続いて、ゲート絶縁膜４上に金属膜（図示せず）を成膜し、ドライエッチング若しくはウエットエッチングにより金属膜をエッチングしてゲート電極５を形成する。その後、イオン注入やイオンドーピング等の手段により、リンやボロン等の不純物を半導体層２に導入し、熱処理などによる活性化処理を行なうことによりソースドレイン領域２ｂを形成する。不純物を導入する際、ゲート電極５がマスクになるため、ゲート電極５の直下部の半導体層２にはチャネル領域２ａが形成される。ソースドレイン領域２ｂとチャネル領域２ａとの間にソースドレイン領域２ｂと同じ型の比較的濃度の薄い不純物領域を形成する場合もある。ここで、島状の半導体層２のパターン端部の断面はほぼ垂直な形状に加工されているので、図６からわかるようにチャネル領域２ａにおける半導体層２の膜厚は均一である。
次に、通常の工程にしたがって、ゲート電極５を覆うように例えばＣＶＤ法等により層間絶縁膜９を成膜した後、ソースドレイン領域２ｂに接続するためのコンタクトホール１０を層間絶縁膜９とゲート絶縁膜３とに形成後、金属膜（図示せず）を成膜した後、パターニングすることによりソースドレイン領域２ｂに接続された信号配線１１を形成することで薄膜トランジスタが完成する。この薄膜トランジスタのゲート電極と接続する走査信号線と、この薄膜トランジスタの信号配線１１と接続する画像信号線とが直交して各画素につながってなる画像表示部を備えた表示デバイスを形成することも可能である。さらに、画像表示のための駆動回路に、この薄膜トランジスタを適用することも可能である。
＜Ｃ．効果＞
本実施の形態に係る薄膜トランジスタは、ゲート絶縁膜４の溝部に絶縁膜７が埋め込まれている。そのため、ゲート絶縁膜４の上部が滑らかに形成される。その結果、ゲート絶縁膜４上にゲート電極５を断線することなく形成できる。また、半導体層２をテーパー状に形成する必要がなく、均一の膜厚に形成される。半導体層２に膜厚の薄い部分がないので、ハンプを生じない良好な電気特性の薄膜トランジスタを得ることができる。
本実施の形態に係る薄膜トランジスタは、ゲート絶縁膜４の溝部に絶縁膜７が埋め込まれている。そのため、ゲート絶縁膜４の上部が滑らかに形成される。その結果、ゲート絶縁膜４上にゲート電極５を断線することなく形成できる。また、半導体層２をテーパー状に形成する必要がなく、均一の膜厚に形成される。半導体層２に膜厚の薄い部分がないので、ハンプを生じない良好な電気特性の薄膜トランジスタを得ることができる。
なお、絶縁膜７は、ＳＯＧ膜以外であってよいが、ＳＯＧ膜を用いるとスピン塗布後に熱処理することで容易にゲート絶縁膜４の溝部８を埋め込むことができる。
１ 絶縁性基板、２ 半導体層、２ａ チャネル領域、２ｂ ソースドレイン領域、３，７ 絶縁膜、４ ゲート絶縁膜、５ ゲート電極、６ 保護膜、９ 層間絶縁膜、１０ コンタクト孔、１１ 信号配線。
Claims (4)
- 絶縁性基板上に島状に形成された半導体層と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を備える薄膜トランジスタであって、
前記半導体層の側壁部での段差による前記ゲート絶縁膜の溝部を埋め込むように形成され、かつ前記半導体層の直上には形成されていない絶縁膜をさらに備えることを特徴とする薄膜トランジスタ。 - 前記絶縁膜は、ＳＯＧ膜であることを特徴とする請求項１に記載の薄膜トランジスタ。
- 請求項１に記載の薄膜トランジスタの製造方法であって、
（ａ）絶縁性基板上に島状の半導体層を形成する工程と、
（ｂ）前記半導体層を覆うようにゲート絶縁膜を形成する工程と、
（ｃ）前記ゲート絶縁膜上に前記絶縁膜をスピン塗布することにより、前記半導体層の側壁部での段差による前記ゲート絶縁膜の溝部を埋め込み、かつ前記半導体層の直上には形成されないように前記絶縁膜を形成する工程と、
を備えることを特徴とする薄膜トランジスタの製造方法。 - 前記工程（ｃ）は、前記絶縁性基板上にＳＯＧ膜をスピン塗布することにより、前記絶縁膜を形成する工程を含むことを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005231600A JP4964442B2 (ja) | 2005-08-10 | 2005-08-10 | 薄膜トランジスタおよびその製造方法 |
| TW095118799A TWI309476B (en) | 2005-08-10 | 2006-05-26 | Thin film transistor and method of manufacturing the same |
| US11/420,956 US7709841B2 (en) | 2005-08-10 | 2006-05-30 | Thin film transistor having an island like semiconductor layer on an insulator |
| CNA2006101110362A CN1913177A (zh) | 2005-08-10 | 2006-08-10 | 薄膜晶体管及其制造方法 |
| KR1020070063151A KR100841380B1 (ko) | 2005-08-10 | 2007-06-26 | 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005231600A JP4964442B2 (ja) | 2005-08-10 | 2005-08-10 | 薄膜トランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007048934A JP2007048934A (ja) | 2007-02-22 |
| JP4964442B2 true JP4964442B2 (ja) | 2012-06-27 |
Family
ID=37722036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005231600A Active JP4964442B2 (ja) | 2005-08-10 | 2005-08-10 | 薄膜トランジスタおよびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7709841B2 (ja) |
| JP (1) | JP4964442B2 (ja) |
| KR (1) | KR100841380B1 (ja) |
| CN (1) | CN1913177A (ja) |
| TW (1) | TWI309476B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8067772B2 (en) * | 2006-12-05 | 2011-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7968884B2 (en) * | 2006-12-05 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI535028B (zh) * | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9348808B2 (en) * | 2011-12-12 | 2016-05-24 | Empire Technology Development Llc | Content-based automatic input protocol selection |
| JP6106024B2 (ja) | 2013-05-21 | 2017-03-29 | 株式会社ジャパンディスプレイ | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| US10032924B2 (en) * | 2014-03-31 | 2018-07-24 | The Hong Kong University Of Science And Technology | Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability |
| CN105304786A (zh) * | 2015-11-13 | 2016-02-03 | 杭州士兰明芯科技有限公司 | Led芯片及其制作方法 |
| CN105633224A (zh) * | 2016-01-04 | 2016-06-01 | 厦门市三安光电科技有限公司 | 一种led芯片电极与芯片结构及其制作方法 |
| US10504939B2 (en) | 2017-02-21 | 2019-12-10 | The Hong Kong University Of Science And Technology | Integration of silicon thin-film transistors and metal-oxide thin film transistors |
| CN106997904B (zh) * | 2017-04-17 | 2020-01-07 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、栅极驱动电路 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322567A (ja) * | 1989-06-20 | 1991-01-30 | Nippon Soken Inc | 半導体装置およびその製造方法 |
| JPH0574763A (ja) * | 1991-07-19 | 1993-03-26 | G T C:Kk | ゲート絶縁膜の形成方法 |
| US5470768A (en) * | 1992-08-07 | 1995-11-28 | Fujitsu Limited | Method for fabricating a thin-film transistor |
| JPH0728087A (ja) * | 1993-07-08 | 1995-01-31 | Sharp Corp | 液晶表示装置およびその製造方法 |
| KR970003742B1 (ko) * | 1993-11-04 | 1997-03-21 | 엘지전자 주식회사 | 자기정열구조의 박막트랜지스터 제조방법 |
| US6867432B1 (en) * | 1994-06-09 | 2005-03-15 | Semiconductor Energy Lab | Semiconductor device having SiOxNy gate insulating film |
| JPH08330599A (ja) * | 1994-11-29 | 1996-12-13 | Sanyo Electric Co Ltd | 薄膜トランジスタ、その製造方法及び表示装置 |
| JP3497627B2 (ja) * | 1994-12-08 | 2004-02-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3504025B2 (ja) * | 1995-06-06 | 2004-03-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH10229197A (ja) | 1997-02-17 | 1998-08-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法 |
| JP3219045B2 (ja) * | 1998-02-20 | 2001-10-15 | 日本電気株式会社 | 縦型ｍｉｓｆｅｔの製造方法 |
| US6403421B1 (en) * | 1998-04-22 | 2002-06-11 | Sony Corporation | Semiconductor nonvolatile memory device and method of producing the same |
| JP2000049352A (ja) * | 1998-07-28 | 2000-02-18 | Asahi Kasei Microsystems Kk | 半導体装置及びその製造方法 |
| JP2000077665A (ja) | 1998-08-27 | 2000-03-14 | Toshiba Corp | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
| JP4472064B2 (ja) * | 1998-08-31 | 2010-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US6492190B2 (en) * | 1998-10-05 | 2002-12-10 | Sony Corporation | Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device |
| JP2000332254A (ja) | 1999-05-21 | 2000-11-30 | Toshiba Corp | 薄膜トランジスタ装置 |
| JP2001291720A (ja) * | 2000-04-05 | 2001-10-19 | Hitachi Ltd | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| JP2002108250A (ja) * | 2000-09-29 | 2002-04-10 | Sharp Corp | アクティブマトリックス駆動型自発光表示装置及びその製造方法 |
| US6912330B2 (en) * | 2001-05-17 | 2005-06-28 | Sioptical Inc. | Integrated optical/electronic circuits and associated methods of simultaneous generation thereof |
| JP2003068757A (ja) * | 2001-08-30 | 2003-03-07 | Sony Corp | アクティブマトリクス基板及びその製造方法 |
| JP2003203925A (ja) | 2001-10-26 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2003203926A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4021194B2 (ja) * | 2001-12-28 | 2007-12-12 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| JP4017886B2 (ja) | 2002-02-28 | 2007-12-05 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JP2003298059A (ja) * | 2002-03-29 | 2003-10-17 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ |
| JP4007074B2 (ja) * | 2002-05-31 | 2007-11-14 | ソニー株式会社 | 表示装置の製造方法 |
| US7187031B2 (en) * | 2002-05-31 | 2007-03-06 | Sharp Kabushiki Kaisha | Semiconductor device having a low dielectric constant film and manufacturing method thereof |
| US6933241B2 (en) * | 2002-06-06 | 2005-08-23 | Nec Corporation | Method for forming pattern of stacked film |
| JP4932133B2 (ja) | 2002-06-06 | 2012-05-16 | 日本電気株式会社 | 積層膜パターンの形成方法 |
| TW200406829A (en) * | 2002-09-17 | 2004-05-01 | Adv Lcd Tech Dev Ct Co Ltd | Interconnect, interconnect forming method, thin film transistor, and display device |
| JP2004311487A (ja) * | 2003-04-02 | 2004-11-04 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4046029B2 (ja) * | 2003-07-09 | 2008-02-13 | セイコーエプソン株式会社 | トランジスタの製造方法 |
-
2005
- 2005-08-10 JP JP2005231600A patent/JP4964442B2/ja active Active
-
2006
- 2006-05-26 TW TW095118799A patent/TWI309476B/zh not_active IP Right Cessation
- 2006-05-30 US US11/420,956 patent/US7709841B2/en not_active Expired - Fee Related
- 2006-08-10 CN CNA2006101110362A patent/CN1913177A/zh active Pending
-
2007
- 2007-06-26 KR KR1020070063151A patent/KR100841380B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US20070034871A1 (en) | 2007-02-15 |
| KR100841380B1 (ko) | 2008-06-26 |
| CN1913177A (zh) | 2007-02-14 |
| JP2007048934A (ja) | 2007-02-22 |
| US7709841B2 (en) | 2010-05-04 |
| KR20070082072A (ko) | 2007-08-20 |
| TW200707749A (en) | 2007-02-16 |
| TWI309476B (en) | 2009-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4964442B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US7326608B2 (en) | Fin field effect transistor and method of manufacturing the same | |
| JP2008218960A (ja) | 薄膜トランジスタ装置、その製造方法、及び表示装置 | |
| JP2008270758A (ja) | 半導体装置及びその作製方法 | |
| KR100368594B1 (ko) | 스플릿 게이트형 플래쉬 메모리소자 | |
| JPH1174527A (ja) | 半導体装置およびその製造方法 | |
| JP2011216651A (ja) | 半導体装置の製造方法 | |
| KR100308515B1 (ko) | 반도체장치의제조방법 | |
| US20060051905A1 (en) | Method of fabricating planarized poly-silicon thin film transistors | |
| US20070155076A1 (en) | Method for fabricating saddle type fin transistor | |
| US7615442B2 (en) | Method for fabricating trench metal-oxide-semiconductor field effect transistor | |
| US8455309B2 (en) | Method for manufacturing a semiconductor device | |
| KR100570974B1 (ko) | 박막 트랜지스터 | |
| JP2007180422A (ja) | 半導体素子及びその製造方法 | |
| KR20070018680A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP4801942B2 (ja) | 薄膜トランジスタ搭載配線基板 | |
| KR101010106B1 (ko) | 반도체 소자의 제조방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| JP3963463B2 (ja) | 半導体装置及びその製造方法 | |
| KR100609035B1 (ko) | 반도체 장치의 모스트랜지스터 게이트 제조방법 | |
| JPH10163311A (ja) | 半導体装置およびその製造方法 | |
| KR100807497B1 (ko) | 반도체 소자의 스페이서 제조 방법 | |
| KR20070109068A (ko) | 반도체 장치 형성 방법 | |
| KR20080036449A (ko) | 반도체 소자의 제조방법 | |
| US20080305640A1 (en) | Method for preparing trench power transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080225 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4964442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |