JP2003203926A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003203926A JP2003203926A JP2002313208A JP2002313208A JP2003203926A JP 2003203926 A JP2003203926 A JP 2003203926A JP 2002313208 A JP2002313208 A JP 2002313208A JP 2002313208 A JP2002313208 A JP 2002313208A JP 2003203926 A JP2003203926 A JP 2003203926A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- film
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 150
- 238000009751 slip forming Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 124
- 239000000758 substrate Substances 0.000 abstract description 55
- 239000000463 material Substances 0.000 abstract description 38
- 238000005498 polishing Methods 0.000 abstract description 21
- 238000012545 processing Methods 0.000 abstract description 13
- 239000010408 film Substances 0.000 description 558
- 239000010410 layer Substances 0.000 description 149
- 239000011229 interlayer Substances 0.000 description 110
- 239000012535 impurity Substances 0.000 description 53
- 238000005530 etching Methods 0.000 description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 43
- 229910052710 silicon Inorganic materials 0.000 description 43
- 239000010703 silicon Substances 0.000 description 43
- 230000015572 biosynthetic process Effects 0.000 description 33
- 230000008569 process Effects 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 29
- 238000004544 sputter deposition Methods 0.000 description 25
- 238000009413 insulation Methods 0.000 description 24
- 239000002585 base Substances 0.000 description 23
- 238000010438 heat treatment Methods 0.000 description 23
- 229910052814 silicon oxide Inorganic materials 0.000 description 23
- 238000002425 crystallisation Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 17
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 14
- 238000005247 gettering Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 230000010354 integration Effects 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000000956 alloy Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 7
- 239000004033 plastic Substances 0.000 description 7
- 229920003023 plastic Polymers 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000003197 catalytic effect Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 238000005984 hydrogenation reaction Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- -1 Polyethylene terephthalate Polymers 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 150000002894 organic compounds Chemical class 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000004695 Polyether sulfone Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229920006393 polyether sulfone Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004721 Polyphenylene oxide Substances 0.000 description 2
- 229910020751 SixGe1-x Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229920002492 poly(sulfone) Polymers 0.000 description 2
- 229920001083 polybutene Polymers 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000570 polyether Polymers 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- LLLVZDVNHNWSDS-UHFFFAOYSA-N 4-methylidene-3,5-dioxabicyclo[5.2.2]undeca-1(9),7,10-triene-2,6-dione Chemical compound C1(C2=CC=C(C(=O)OC(=C)O1)C=C2)=O LLLVZDVNHNWSDS-UHFFFAOYSA-N 0.000 description 1
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000016169 Fish-eye disease Diseases 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229930194542 Keto Natural products 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- PYFMJGIPSIGPHQ-UHFFFAOYSA-J [C+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O Chemical compound [C+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O PYFMJGIPSIGPHQ-UHFFFAOYSA-J 0.000 description 1
- KUOQKNXMTDVQDA-UHFFFAOYSA-N [N]=O.[Si]=O Chemical compound [N]=O.[Si]=O KUOQKNXMTDVQDA-UHFFFAOYSA-N 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】
【課題】材料や形成されたパターンが異なる複数の層が
積層された構造の半導体装置において、ＣＭＰ法による
研磨処理やＳＯＧ膜成膜による平坦化処理を行わなくて
も平坦化でき、さらに基板材料を選ばず、簡便に平坦化
を行う方法を提供することを課題とする 【解決手段】異なる層が複数積層されて形成された半導
体装置において、絶縁膜に開口部を形成し、その開口部
内に配線（電極）または半導体層を形成することによ
り、絶縁膜および配線（電極）または半導体層上に形成
される絶縁膜に対してＣＭＰ法による研磨処理またはＳ
ＯＧ膜の成膜による平坦化を行わなくても表面の平坦化
を行うことができる。
積層された構造の半導体装置において、ＣＭＰ法による
研磨処理やＳＯＧ膜成膜による平坦化処理を行わなくて
も平坦化でき、さらに基板材料を選ばず、簡便に平坦化
を行う方法を提供することを課題とする 【解決手段】異なる層が複数積層されて形成された半導
体装置において、絶縁膜に開口部を形成し、その開口部
内に配線（電極）または半導体層を形成することによ
り、絶縁膜および配線（電極）または半導体層上に形成
される絶縁膜に対してＣＭＰ法による研磨処理またはＳ
ＯＧ膜の成膜による平坦化を行わなくても表面の平坦化
を行うことができる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、異なる層が複数積
層された構造の半導体装置の形成方法において、平坦化
のための特別な手段を用いることなく、平坦化する技術
に関する。 【０００２】なお、本明細書において、異なる層が複数
積層された構造の半導体装置としては、トランジスタ、
特に電界効果型トランジスタ、代表的にはＭＯＳ（Meta
l Oxide Semiconductor）トランジスタや薄膜トランジ
スタ（Thin film transistor:ＴＦＴ）や、静電容量等
の素子、また前記したこれらの素子からなる回路を含む
装置、またこれらの装置をシステムとして含む電気器具
等が含まれる。 【０００３】 【従来技術】近年、半導体装置を含む電気器具（ビデオ
カメラ、デジタルカメラ、プロジェクター、パーソナル
コンピュータ、モバイルコンピュータ、携帯電話または
電子書籍等）の小型化、軽量化、コストの低減に対する
要求は高まるばかりである。電気器具を小型化、軽量化
しても性能が落ちないことはユーザーにとって当然の要
求であり、電気器具には今以上の性能が要求され続け
る。なお、電気器具の機能や性能を決定するのは、シス
テムを構成するＬＳＩの特性や、電気器具の表示部にお
ける表示装置の特性である。そこで、ＬＳＩ等の半導体
装置に関する微細化、高集積化や、表示装置の高輝度、
高精細化に関する研究開発がさかんに進められている。
微細度や集積度が向上することにより、ひとつのチップ
に搭載できる機能が多くなるため、上記したような電気
器具の小型化、軽量化、高性能化の要求を満たす手段と
なり、表示装置においては、画素数が増えることで高精
細な画像表示が可能となるからである。 【０００４】また、例えば、ひとつのチップにＭＰＵ、
メモリ、Ｉ／Ｏインターフェースなどひとつのシステム
を構成する需要がモノリシックに搭載され、高速化、高
信頼性、低消費電力化が可能なシステムオンチップや、
前述したようなシステム（機能回路）がパネルと同一基
板上に形成（搭載）されたシステムオンパネルを実現す
るために、高集積化の技術開発が続いている。 【０００５】ここで、半導体装置の高集積化、微細化を
進める上で微細化のレベルを決定すると言っても過言で
はないのが、縮小投影露光による加工技術やエッチング
技術である。縮小投影装置自体の性能の問題もあるが、
投影露光による加工を行う処理基板の表面も考慮する必
要がある。 【０００６】例えば、材料や形成されるパターンが異な
る複数の層を積層して形成される半導体装置において、
平坦化処理を施していない場合は、図１（Ａ）に示すよ
うに第１の層１上に第２の層２を形成し、第３の層３を
第２の層２に形成すると、第１の層１と第２の層２との
高低差を反映した段差を有する構造となってしまう。さ
らに、同様に第３の層３上に第４の層４、第５の層５と
積層するに従って、段差６の高低差が大きくなってしま
っていた。 【０００７】特に、導電膜からなる配線は、集積度を上
げるために線幅を狭くしていく方向であるが、配線の線
幅を狭めることが配線抵抗を上げてしまうことになるた
め、配線の膜厚を厚くすることによって配線抵抗が上が
るのを抑えている。そのため、段差（半導体装置表面の
凸部と凹部との高低差）は大きくなるばかりである。 【０００８】また、表面に凹凸形状を有している半導体
装置の微細加工処理する場合、凹凸により投影のフォー
カスが狂って設計通りの加工ができない、表面が凹凸形
状のまま成膜すると、成膜材料によっては、カバレッジ
が悪く断線してしまったりするという問題があった。そ
して、加工すべき寸法が微細化すると露光処理する際の
フォーカスマージンが小さくなるため、凹凸の段差がフ
ォーカスマージン以下におさまるような表面にする必要
性があると考えられるようになった。 【０００９】そこで、半導体装置の表面を平坦化するた
めに、図１（Ｂ）で示すように、第５の層５ａを過剰な
膜厚で形成し、第４の層の影響を受けて形成された凸７
をＣＭＰ（Chemical Mechanical Polishing：化学的機
械研磨）法による研磨技術や、図１（Ｃ）に示すように
ＳＯＧ膜８を成膜することで平坦化する方法が考えられ
た。 【００１０】また、配線等による層間絶縁膜の凹凸が配
向膜のラビングむらの原因となって液晶の配向乱れを引
きおこし、画質の低下を招くという問題も有する液晶表
示装置では、液体として塗布し焼成する有機絶縁膜を用
い、有機絶縁膜を厚めに成膜することにより平坦な表面
を形成している。 【００１１】また、集積度を上げるために多層配線化さ
れた半導体装置では異なる層に形成された配線やゲート
電極が層間絶縁膜を介し近接することで寄生容量が発生
し、動作速度が低下するという問題も発生する。そのた
めに層間絶縁膜は厚めに形成される傾向がある。 【００１２】 【発明が解決しようとする課題】しかしＣＭＰ法による
研磨処理は、研磨したい膜より下層に形成されたパター
ンの粗密によって研磨速度が局所的にかわってしまうデ
ィッシングの問題や、研磨処理によって発生する研磨屑
や処理（研磨）液が基板の汚染の問題になることがあっ
た。また、ＣＭＰ法による研磨処理は、必要以上に研磨
することで配線表面をキズつけて信頼性を低下させてし
まうという問題があった。また、簡易に研磨できる材料
とできない材料があり、すべての半導体装置の作製に使
用可能というわけではなかった。 【００１３】また、上述したようなパターン密度依存性
の問題を解決するために基板における粗密差をなくすた
めにダミーパターンを設けることも考えられるが、ダミ
ーパターンを形成することにより設計の自由度が落ち
る、また、表示装置においては開口率がおちる等の問題
があった。 【００１４】また、ＣＭＰ法による研磨技術は、平坦性
を有しているシリコンウエハや石英基板上に形成されて
いる半導体装置に対しては行うことが可能であるが、表
面に大きなうねりを有する大型ガラス基板やフレキシブ
ルなプラスチック基板上に形成された半導体装置に適用
するのが難しいという問題があった。 【００１５】ＳＯＧ膜による平坦化にも次のような問題
がある。ＳＯＧ膜は、溶媒中に分散する絶縁膜材料をウ
エハ上にスピンコートなどを用いて塗布した後、加熱処
理を行って形成される膜である。塗布膜は、表面張力に
よりウエハの凸部には薄く、凹部には厚く形成されるた
め平坦化処理に用いられるが、吸湿性が高いため、金属
配線等の腐食の原因となり、信頼性を低下させるという
問題がある。そこで、金属配線を保護するための膜や吸
湿防止のための保護膜を形成する等のプロセスを追加す
る必要があり、工程の増加という問題がある。また、Ｓ
ＯＧ膜の膜質についても、透水性が高い、劣化しやす
い、クラックが入りやすいという問題がある。 【００１６】また、ＳＯＧ膜成膜は、膜材料塗布後に、
焼成して酸化シリコン膜に準じる膜とし、さらに不要な
領域の膜をエッチングして除去、保護膜の成膜というよ
うに平坦化のために必要な処理工程が多く、また、保護
膜成膜までの間に吸湿してしまうなどの問題もあった。 【００１７】また、ＳＯＧ膜のような処理工程で、単位
面積あたりに形成されている素子の数が多い領域（例え
ば駆動回路や機能回路のように回路が密集した領域）と
単位面積あたりに形成されている素子の数が少ない領域
（例えば開口部を大きくして光が透過する領域を拡げた
い画素部のような領域）とを同じ状態で平坦化するのは
難しいという問題もあった。 【００１８】また、表示装置においては、積層される層
間絶縁膜の膜の種類が異なると、屈折率も変わり、界面
で光が思わぬ方向に散乱して、ＴＦＴの半導体層に入射
し、光リーク電流が発生するなどの問題があった。 【００１９】また、集積度向上のため多層配線化した場
合、異なる層の配線間で発生する寄生容量を低減させる
ために層間絶縁膜を厚く形成すると、導通をとるための
コンタクトホールの形成に時間がかかってしまう、形成
されたコンタクトホールはアスペクト比が大きいため配
線を形成する際によく用いられるスパッタ成膜等ではカ
バレッジが悪く、コンタクトホール底面まで配線が形成
されずに断線が起こってしまいコンタクトホール関連の
信頼性が落ちてしまう等という問題もある。 【００２０】本発明は、上記の問題を鑑み、材料や形成
されたパターンが異なる複数の層が積層された構造の半
導体装置において、ＣＭＰ法による研磨処理やＳＯＧ膜
成膜による平坦化処理を行わなくても平坦化でき、さら
に基板材料を選ばず、簡便に平坦化を行う方法を提供す
ることを課題とする。また、異なる層の配線間に生じる
寄生容量低減のために要求される層間絶縁膜の厚膜化
と、コンタクトホール関連の信頼性向上のために要求さ
れる層間絶縁膜の薄膜化とを平坦化の方法を工夫するこ
とで両立させることを課題とする。 【００２１】 【課題を解決するための手段】本発明は、異なる層が複
数積層されて形成された半導体装置において、絶縁膜に
開口部を形成し、その開口部内に配線（電極）または半
導体層を形成することにより、絶縁膜および配線（電
極）または半導体層上に形成される絶縁膜に対してＣＭ
Ｐ法による研磨処理またはＳＯＧ膜の成膜による平坦化
を行わなくても表面の平坦化を行うことができるという
ものである。 【００２２】また、本発明は、半導体装置の段差が存在
する層の一部の平坦化に適用しても、すべての平坦化に
適用してもよい。例えば、半導体層、ゲート絶縁膜およ
びゲート電極を含むトランジスタと、各トランジスタを
電気的に接続する配線と、トランジスタと配線とを絶縁
する層間絶縁膜とを含む半導体装置において、半導体
層、ゲート電極および配線を形成することによって生じ
る段差の一部を平坦化するために本発明を適用してもよ
いし、すべての段差を平坦化するために本発明を適用し
てもよい。 【００２３】さらに、本発明を応用することで、コンタ
クトホールが形成される位置においてのみ層間絶縁膜の
膜厚を薄くしコンタクトホールのアスペクト比を下げ、
コンタクトホールを形成しない場所においての膜厚は保
つことで、寄生容量による遅延など増大させずにコンタ
クトホール関連の信頼性を上げることができる。 【００２４】本発明は、開口部を有する第１の絶縁膜と
前記開口部内部に形成された半導体層と、前記第１の絶
縁膜及び前記半導体層を覆う第２の絶縁膜とを含むこと
を特徴とする。 【００２５】また、本発明は開口部を有する第１の絶縁
膜と、前記開口部内部に形成された電極と、前記第１の
絶縁膜及び前記電極を覆う第２の絶縁膜と、を含むこと
を特徴とする。 【００２６】また、本発明は開口部を有する絶縁膜と、
前記開口部の底面から前記絶縁膜の前記開口部外の表面
に連続して形成された配線を有していることを特徴とす
る。 【００２７】また、本発明は開口部を有する第１の絶縁
膜と、前記開口部の底面から前記第１の絶縁膜の前記開
口部外の表面に連続して形成された配線と、前記第１の
絶縁膜と前記配線を覆う第２の絶縁膜を有し、前記第２
の絶縁膜には前記配線に達するコンタクトホールが、前
記配線が前記表面上に形成されている位置に形成されて
いることを特徴とする。 【００２８】また、本発明は第１の開口部を有する第１
の絶縁膜と、前記第１の開口部の底面から前記第１の絶
縁膜の前記開口部外の表面に連続して形成された配線
と、前記第１の絶縁膜と前記配線を覆う、第２の開口部
を有した第２の絶縁膜を有し、前記第２の開口部は、前
記配線が前記表面に形成されている位置の上部に少なく
とも一部が形成されており、前記第２の開口部の底面の
前記位置に相当するところには前記配線に達するコンタ
クトホールが形成されていることを特徴とする。 【００２９】また、本発明は第１の開口部と第２の開口
部の隣接する開口部を有する絶縁膜と、前記第１の開口
部の底面から、前記第１の開口部と前記第２の開口部の
間の前期絶縁膜の表面を経由し、前記第２の開口部の底
面まで連続して形成された配線を有していることを特徴
とする。 【００３０】また、本発明は第１の開口部と第２の開口
部の隣接する開口部を有する絶縁膜と、前記第１の開口
部の底面から、前記第１の開口部と前記第２の開口部の
間の前期絶縁膜の表面を経由し、前記第２の開口部の底
面まで連続して形成された配線と、前記第１の絶縁膜と
前記配線を覆う、第２の絶縁膜を有し、前記第２の絶縁
膜には前記配線に達するコンタクトホールが、前記第１
の開口部と前記第２の開口部の間の前期絶縁膜の表面上
に形成されている位置に形成されていること、を特徴と
する。 【００３１】また、本発明は第１の開口部と第２の開口
部の隣接する開口部を有する絶縁膜と、前記第１の開口
部の底面から、前記第１の開口部と前記第２の開口部の
間の前期絶縁膜の表面を経由し、前記第２の開口部の底
面まで連続して形成された配線と、前記第１の絶縁膜と
前記配線を覆う、第３の開口部を有した第２の絶縁膜を
有し、前記第３の開口部は、前記第１の開口部と前記第
２の開口部の間の前期絶縁膜の表面上に形成されている
位置の上部に少なくとも一部が形成されており、前記第
２の開口部の底面の前記位置に相当する所には前記配線
に達するコンタクトホールが形成されていることを特徴
とする。 【００３２】また、本発明は内部に島状に絶縁膜を残し
て形成された開口部を有する絶縁膜と、前記開口部の内
部及び前記島状に残された絶縁膜の上部に連続して形成
された配線を有していることを特徴とする。 【００３３】また、本発明は内部に島状に絶縁膜を残し
て形成された開口部を有する絶縁膜と、前記開口部の内
部及び前記島状に残された絶縁膜の上部に連続して形成
された配線と、前記第１の絶縁膜と前記導電層を覆う第
２の絶縁膜を有し、前記第２の絶縁膜には前記島状に残
された絶縁膜が形成されている位置において前記配線に
達するコンタクトホールが形成されていることを特徴と
する。 【００３４】また、本発明は内部に島状に絶縁膜を残し
て形成された第１の開口部を有する絶縁膜と、前記第１
の開口部の内部及び前記島状に残された絶縁膜の上部に
連続して形成された配線と、前記第１の絶縁膜と前記配
線を覆う、第２の開口部を有する第２の絶縁膜を有し、
前記第２の開口部は、前記第１の開口部と前記第２の開
口部の間の前期絶縁膜の表面上に形成されている位置の
上部に少なくとも一部が形成されており、前記第２の開
口部の底面の前記位置に相当する所には前記配線に達す
るコンタクトホールが形成されていることを特徴とす
る。 【００３５】また、本発明において開口部の深さの値は
配線の厚さの値と一致している。 【００３６】また、本発明は開口部を有する絶縁膜と、
活性層と、前記活性層を覆って形成されたゲート絶縁膜
と、前記活性層と、前記ゲート絶縁膜の上部に形成され
たゲート電極とを有し、前記活性層と、ゲート絶縁膜
と、ゲート電極の全部または一部は前記絶縁膜が有する
開口部内に形成されていることを特徴とする。また、前
記開口部の深さの値は活性層の厚さの値以上、活性層の
厚さとゲート絶縁膜厚さとゲート電極の厚さを足した値
以下であることを特徴とする。さらに前記活性層のソー
ス領域またはドレイン領域には前記ゲート絶縁膜とその
上部に形成された絶縁膜に設けられたコンタクトホール
を介して、中間配線が接続されている。また、前記中間
配線の厚さは、ゲート電極の厚さと一致する。 【発明の詳細な説明】 【００３７】本発明は、半導体装置における段差が発生
するすべての層または一部の層に適応することが可能で
ある。 【００３８】本明細書において、開口部を形成すると
は、エッチングにより、ある（絶縁）膜の選択された領
域に凹みを形成することを指し、ある（絶縁）膜の深さ
方向に膜厚分の深さをエッチングする場合、膜厚の深さ
途中（膜厚より浅いところ）でエッチングをストップす
る場合のどちらも指すこととする。 【００３９】また、本明細書において、コンタクトホー
ルを形成するとは、各ＴＦＴを電気的に接続する配線を
形成するために、層間絶縁膜を除去し半導体層に達する
ホールを形成すること、または異なる層に形成された配
線と配線とを結ぶためのホールを形成することのどちら
も指すこととする。 【００４０】また、本明細書において、配線、電極また
は半導体膜の膜厚と開口部の深さとが一致するとは、膜
厚と開口部の深さとの誤差範囲が成膜時の膜厚面内分布
と同程度の範囲であることを示すこととする。 【００４１】 【発明の実施の形態】本発明を適用して、半導体装置
（ＴＦＴ）を形成する方法について、図２〜３を用いて
説明する。 【００４２】基板１０上に下地絶縁膜１１を形成する。
基板としては、ガラス基板、石英基板、結晶性ガラスな
どの絶縁性基板、セラミック基板、ステンレス基板、金
属（タンタル、タングステン、モリブデン等）基板、半
導体基板、プラスチック基板（ポリイミド、アクリル、
ポリエチレンテレフタレート、ポリカーボネート、ポリ
アリレート、ポリエーテルスルホン等からなる基板）等
を用いることができる。これらの中より、透明基板であ
る必要性の有無、プロセスの最高温度などと考慮して適
したものを選べば良い。 【００４３】下地絶縁膜１１は、酸化シリコン膜、窒化
シリコン膜、酸化窒化シリコン膜などの絶縁膜で、１０
〜６５０ｎｍ（好ましくは５０〜６００ｎｍ）の膜厚で
形成すればよい（図２（Ａ））。 【００４４】続いて、下地絶縁膜１１に開口部１２を形
成し、続いて半導体膜１３を形成する。なお、下地絶縁
膜１１を異なる材料を用いて積層し、特にそれらの膜
が、あるエッチャントに対してのエッチングの選択比が
高い膜を選んで積層すること（例えば、１層目に窒化シ
リコン膜１１ａ、２層目に酸化シリコン膜１１ｂを形成
する）により、１層目の絶縁膜がエッチングストッパー
の役割を果たし、制御性の高い開口部の形成を行うこと
ができる。このようにエッチングストッパーとなる絶縁
膜を設ける他に、エッチャントの濃度やエッチングの処
理時間で開口部の制御を行うことも可能である。半導体
膜１３としては、シリコン、またはシリコンを主成分と
する半導体膜（例えば、ＳｉxＧｅ1-x膜：０＜ｘ＜１）
を用いればよい。本実施例では、アモルファスシリコン
膜１３を成膜する（図２（Ｂ））。次いで、開口部１２
においてアモルファスシリコン膜１３上に所望の形状に
なるようにレジストからなるマスク１４を形成し（図２
（Ｃ））、エッチングして、半導体層１５を形成する。
半導体膜の結晶化処理は、エッチング処理前に行っても
エッチング処理後に行ってもどちらでもよい。また、結
晶化方法は、公知の結晶化処理（レーザ結晶化法、熱結
晶化法等）または触媒元素を添加して加熱処理を施す結
晶化方法を用いてもよい。また、これらの結晶化方法を
組み合わせて適用してもよい。ここまでの工程で、下地
絶縁膜１１ｂと半導体層１５との高さが概略一致してい
る。また、開口部を形成するためのエッチングに関して
は本実施の形態ではウエットエッチングを想定している
が、もちろんドライエッチングでも問題無く行うことが
できる（図２（Ｄ））。 【００４５】続いて、ゲート絶縁膜１６を形成する。ゲ
ート絶縁膜１６は、減圧ＣＶＤ法、プラズマＣＶＤ法ま
たはスパッタ法を用い、厚さを２０〜１５０ｎｍとして
シリコンを含む絶縁膜で形成する。酸化シリコン膜を用
いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraeth
yl Ortho Silicate）とＯ2とを混合し、反応圧力４０P
a、基板温度３００〜４００℃とし、高周波（１３．５
６MHz）電力密度０．５〜０．８W/cm2で放電させて形成
することができる。このようにして作製される酸化シリ
コン膜は、その後４００〜５００℃の加熱処理によりゲ
ート絶縁膜として良好な特性を得ることができる。な
お、下地絶縁膜膜１１ｂと半導体層１５との高さが概略
一致しているため、ゲート絶縁膜１６の表面もＣＭＰ法
での研磨処理という平坦化のための処理をしなくても概
略平坦な状態にすることができる。 【００４６】そして、ゲート絶縁膜１６上にゲート電極
１７を形成する。ゲート電極１７としては、Ｔａ、Ｗ、
Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、また
は前記元素を主成分とする合金材料若しくは化合物材料
で形成すればよい。また、リン等の不純物元素を導入し
た結晶質シリコン膜に代表される半導体膜を用いてもよ
い。また、ＡｇＰｄＣｕ合金を用いてもよい。単層構造
以外にも、導電膜を２層以上積層した構造としてもよ
い。ただし、これらの材料を用いてゲート電極を作製し
た場合、その後の熱処理に絶えうる材料を用いることが
肝要である。 【００４７】次いで、ゲート電極１７をマスクとして、
半導体層１５ａ、ｂに不純物元素を添加する。不純物元
素が添加された領域は、後にソース領域またはドレイン
領域とするため、高濃度に不純物元素を添加する。ｎチ
ャネル型ＴＦＴを形成する領域には、不純物元素とし
て、ｎ型を付与する不純物元素（代表的には、リン）、
ｐチャネル型ＴＦＴとなる領域には、不純物元素として
ｐ型を付与する不純物元素（代表的には、ボロン）を添
加すればよい。また、必要に応じて、低濃度に不純物元
素を含むＬＤＤ（Light Doped Drain:低濃度不純物領
域）領域を形成してもよい。 【００４８】続いて、第１の層間絶縁膜１８を形成す
る。第１の層間絶縁膜１８は、プラズマＣＶＤ法、減圧
ＣＶＤ法、常圧ＣＶＤ法またはスパッタ法を用い、厚さ
を１００〜２００ｎｍとしてシリコンを含む絶縁膜（Ｓ
ｉＯＮ、ＳｉＮＯ、ＳｉＯ、ＳｉＮ等）で形成する（図
２（Ｅ））。 【００４９】続いて、第２の層間絶縁膜１９を形成す
る。第２の層間絶縁膜（Ａ）１９は、プラズマＣＶＤ
法、減圧ＣＶＤ法、常圧ＣＶＤ法またはスパッタ法を用
い、厚さを５００〜８００ｎｍとしてシリコンを含む絶
縁膜（ＳｉＯＮ、ＳｉＮＯ、ＳｉＯ、ＳｉＮ等）で形成
すればよい（図３（Ａ））。 【００５０】この後、第２の層間絶縁膜（Ａ）１９に、
後に各ＴＦＴを電気的に接続する配線を形成するための
開口部２０を形成する。第１の層間絶縁膜１８と第２の
層間絶縁膜１９とが、あるエッチャントに対してのエッ
チングの選択比の高い材料（例えば、第１層間絶縁膜：
ＳｉＮ膜、第２層間絶縁膜：ＳｉＯ膜）を用いて形成し
てあれば、第１の層間絶縁膜１８をエッチングストッパ
ーとして用いて、開口部２０形成の際に、深さ方向の制
御をし易くなる。なお、第１の層間絶縁膜および第２の
層間絶縁膜を区別せずに、同一の膜で成膜して、エッチ
ャントの濃度やエッチング時間で開口部形成の制御を行
ってもよい。次いで、開口部２０の底面に半導体層に達
するコンタクトホールを形成する（図３（Ｂ））。 【００５１】続いて、Ａｌ、Ｔｉ、Ｍｏ、Ｗやこれらの
元素を含む導電性材料を膜厚が３００〜５００ｎｍ程度
になるように成膜し、マスク２１ａ〜ｄを形成して（図
３（Ｃ））、不要な領域の導電膜をエッチングすること
により各ＴＦＴを電気的に接続する配線２２ａ〜ｄを形
成する（図３（Ｄ））。 【００５２】その後、第２の層間絶縁膜（Ｂ）２３を形
成する。第２の層間絶縁膜（Ｂ）２３もプラズマＣＶＤ
法、ＴＥＯＳ−ＣＶＤ法またはスパッタ法を用い、厚さ
を２００〜５００ｎｍとしてシリコンを含む絶縁膜（Ｓ
ｉＯＮ、ＳｉＮＯ、ＳｉＯ、ＳｉＮ等）で形成すればよ
い。なお、第１の層間絶縁膜１８、第２の層間絶縁膜
（Ａ）１９および第２の層間絶縁膜（Ｂ）２３を同じ種
類の無機絶縁膜から形成することができる（図３
（Ｅ））。 【００５３】平坦化の目的は、表面の凹凸の程度を許容
範囲内に抑制することである。従ってある平坦化高低を
省略することにより生じる凹凸が許容範囲内であるなら
ば、その平坦化工程は省略してもよい。また、平坦化を
行うことで後工程に著しい困難を強いる結果となるので
あれば、あえて平坦化を行わないほうが望ましい場合も
ある。本実施の形態においては、半導体層に不純物を注
入する工程の難易度を下げる方が優先する場合を想定
し、ゲート電極に起因する段差の平坦化を省略する例を
示した。 【００５４】なお、本実施の形態では、ゲート電極１７
に起因する段差を平坦化していないがこれを平坦化する
ことも可能である。その一例を図１８を用いて説明す
る。半導体層３３、ゲート絶縁膜３０を形成した後、絶
縁膜３１を後工程で形成するゲート電極と同程度の膜厚
で成膜する。その後、半導体層３３、後工程で形成する
ゲート電極３２をその内部に含むような形状の開口部を
絶縁膜３１をエッチングして形成する。その後、前記開
口部内にゲート電極３２を形成する（図１８（Ａ））。 【００５５】図１８（Ｂ）は、図１８（Ａ）をＡ―Ａ’
で切断した断面図である。ゲート電極３２を配線として
引き回す部分（半導体層３３と重ならない部分）に起因
する段差は、ゲート電極の厚さと同程度の深さを持つ開
口部内に形成されているので、ゲート電極３２を覆う層
間絶縁膜を形成すると概略平坦化される。 【００５６】図１８（Ｃ）は図１８（Ａ）をＢ―Ｂ’で
切断した断面図である。半導体層３３上には絶縁膜３１
が存在しないので、半導体層３３への不純物注入が困難
になることはない。 【００５７】図１８（Ａ）〜（Ｃ）はゲート電極に起因
する段差のみを平坦化する方法を説明する図面なので、
図１８（Ｃ）には、半導体層３３に起因する段差が残る
様子が示されている。これを平坦化するには、図２
（Ａ）〜（Ｅ）に示された要領で別途平坦化を行えば良
い。半導体層３３に起因する段差が、ゲート電極３２に
起因する段差に比べ小さいのであれば、前者の平坦化を
省略しても問題は生じない。 【００５８】また、絶縁膜３１に形成する開口部の深さ
を、半導体層３３の厚さに相当する深さから半導体層＋
ゲート電極の厚さに相当する深さまで適宜選択すること
で、半導体層３３の厚さのみを平坦化したり、半導体層
＋ゲート電極の厚さまで平坦化したり目的に応じて使用
することができる。 【００５９】また、図１８に示した例ではゲート絶縁膜
３０を形成した後に絶縁膜３１を形成しているが、順番
を入れ替えて、絶縁膜３１を成膜し開口部を形成した後
にゲート絶縁膜３０を形成するプロセスとしてもよい。
図２（Ａ）〜（Ｅ）に示された例において、下地膜１１
ｂの膜厚を半導体層３３とゲート電極３２の膜厚の和、
またはゲート電極３２の膜厚と概略等しい値として平坦
化しても良い。 【００６０】また、図１８（Ｃ）のソース領域およびド
レイン領域上に生じる凹部には、絶縁膜を更に１枚被せ
てからコンタクトを形成し、ソース配線及びドレイン配
線と活性層を中継する導電層（中間配線）を形成しても
良い。前期導電層の厚さをゲート電極と同程度の厚さと
すれば、前記凹部は前期導電層の平坦化に使用すること
ができる。 【００６１】なお、本実施形態ではＴＦＴの作製工程に
おいて本発明を適用したが、本発明は、これだけに限定
されることはなく、半導体集積回路（ＩＣ、ＬＳＩ、Ｃ
ＣＤ等）、ＥＬ表示装置、ＣＭＯＳセンサ、ＴＦＴを用
いたＦＥＤ、太陽電池等に適用することができる。 【００６２】 【実施例】（実施例１）本実施例では、本発明を適用し
て、アクティブマトリクス基板を形成する工程につい
て、図４〜６を用いて説明する。なお、本明細書におい
て、駆動回路、画素部のスイッチング素子（画素ＴＦ
Ｔ）および保持容量素子とが同一基板上に形成された基
板を、便宜上アクティブマトリクス基板と呼ぶ。 【００６３】コーニング社の７０５９ガラスや１７３７
ガラスなどに代表されるバリウムホウケイ酸ガラス、ア
ルミノホウケイ酸ガラスなどのガラスからなる基板、ま
たは、石英基板や単結晶シリコン基板、金属基板または
ステンレス基板の表面に絶縁膜を形成したものを基板と
して用いればよい。また、本実施例の処理温度に耐えう
る耐熱性が有するプラスチック基板を用いてもよい。な
お、本実施例では石英ガラス基板を用いる。 【００６４】石英基板１００に下部遮光膜１０２を形成
するための第１の開口部１０１を形成する。次いで、本
実施例の処理温度に耐え得るＴａ、Ｗ、Ｃｒ、Ｍｏ等の
導電性材料およびその積層構造を３００nm程度の膜厚で
形成し、開口部１０１に前記した導電性材料からなる下
部遮光膜１０２を形成する。なお、本実施例では、下部
遮光膜１０２はゲート配線としての機能も有するため、
以下ではゲート線とも称する。本実施例では膜厚７５ｎ
ｍの結晶質シリコン膜を形成し、続いて膜厚１５０ｎｍ
のＷＳｉｘ（x＝２．０〜２．８）を成膜した後、エッ
チングして下部遮光膜（ゲート線）１０２を形成する。
なお、下部遮光膜１０２は、単層構造でも、上記したよ
うな導電性材料から２層以上に積層させた構造を用いて
も良い。また、基板からの汚染物質の拡散を防ぐため
に、下地遮光膜１０２を形成する前に、絶縁膜を形成し
てもよい。 【００６５】そして基板１００および下部遮光膜（ゲー
ト線）１０２上に酸化シリコン膜、窒化シリコン膜、酸
化窒化シリコン膜または減圧ＣＶＤ法を用いて８００℃
程度の高温で成膜される酸化シリコン膜などの絶縁膜か
ら成る膜厚１０〜６５０ｎｍ（好ましくは５０〜６００
ｎｍ）の下地絶縁膜１０３を形成する。本実施例では下
地絶縁膜１０３として単層構造を用いるが、汚染防止の
ために絶縁膜を２層以上積層させた構造を用いても良
い。プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ
2Ｏを反応ガスとして成膜される酸化窒化シリコン膜
（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝
１７％）を４００℃にて膜厚５８０ｎｍに形成してもよ
い（図４（Ａ））。 【００６６】次いで、下地絶縁膜１０３上に第２の開口
部１０４を形成する。第２の開口部１０４は、エッチャ
ントの濃度やエッチング処理時間によって開口部の形成
を調節してもよいが、積層構造の下地絶縁膜１０３の１
層目と２層目とのあるエッチャントに対してのエッチン
グの選択比が大きな材料で形成し、下地絶縁膜の２層目
の膜厚を所望の開口部の深さと等しくすると、開口部の
深さ方向の制御がし易い。 【００６７】続いて、非晶質半導体膜１０５を形成する
（図４（Ａ））。非晶質半導体膜１０５は、非晶質構造
を有する半導体膜を公知の手段（スパッタ法、減圧ＣＶ
Ｄ法、またはプラズマＣＶＤ法等）により、２５〜８０
ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。
半導体膜の材料に限定はないが、好ましくはシリコンま
たはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成
すると良い。 【００６８】そして、ニッケルなどの触媒を用いた熱結
晶化法を行って、半導体膜を結晶化する。また、ニッケ
ルなどの触媒元素を用いた熱結晶化法の他に、公知の結
晶化処理（レーザ結晶化法、熱結晶化法等）を組み合わ
せて行ってもよい。本実施例では、酢酸ニッケル溶液
（重量換算濃度１０ｐｐｍ、体積５ｍｌ）をスピンコー
トにより膜上全面に塗布して触媒元素含有層を形成し、
温度６００℃の窒素雰囲気中に１２時間さらして加熱処
理を行い、結晶質シリコン膜１０６を形成する。 【００６９】また、触媒元素を添加する熱結晶化法にレ
ーザ結晶化法を併せて結晶化を行ってもよい。レーザ結
晶化法も適用する場合には、パルス発振型または連続発
振型の気体レーザまたは固体レーザを用いればよい。気
体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒ
レーザ等があり、固体レーザとしては、ＹＡＧレーザ、
ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラ
スレーザ、ルビーレーザ、アレキサンドライドレーザ、
Ｔｉ：サファイアレーザなどが挙げられる。これらのレ
ーザを用いる場合には、レーザ発振器から放射されたレ
ーザ光を光学系で線状、矩形状もしくは楕円形状に集光
し半導体膜に照射すればよい。結晶化の条件は実施者が
適宣選択するものであるが、エキシマレーザを用いる場
合はパルス発振周波数３００Ｈｚとし、レーザーエネル
ギー密度を１００〜８００mJ/cm2(代表的には２００〜
７００mJ/cm2)とする。また、ＹＡＧレーザを用いる場
合にはその第２高調波を用いパルス発振周波数１〜３０
０Ｈｚとし、レーザーエネルギー密度を３００〜１００
０mJ/cm2(代表的には３５０〜８００mJ/cm2)とすると良
い。そして幅１００〜１０００μｍ、例えば４００μｍ
で線状に集光したレーザ光を基板全面に渡って照射すれ
ばよい。また、ＹＶＯ4レーザを用いる場合、出力１０
Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光
を非線形光学素子により高調波に変換して、共振器の中
にＹＶＯ4結晶と非線型光学素子を入れて、高調波を射
出してもよい。このとき光学系により矩形状または楕円
形状にして照射すればよく、エネルギー密度は、０．０
１〜１００MW/cm2程度（好ましくは、０．１〜１０MW/c
m2）が必要である。そして、０．５〜２０００cm/s程度
の速度でレーザ光に対して相対的に半導体膜を移動させ
て照射すればよい。 【００７０】続いて、得られた結晶質シリコン膜１０６
から触媒元素を除去するゲッタリング処理を行う。結晶
質シリコン膜１０６表面に、オゾン含有水溶液（代表的
にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれ
る）を形成して合計１〜１０ｎｍの酸化膜からなるバリ
ア層１０７を形成し、このバリア層１０７上に希ガス元
素を含む半導体膜（ゲッタリング領域ともいう）１０８
を形成する（図 （Ｂ））。バリア層１０７は、後の工
程で半導体膜（ゲッタリング領域）１０８のみを選択的
に除去する際にエッチングストッパーとして機能する。
また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸な
どと過酸化水素水を混合させた水溶液で処理しても同様
にケミカルオキサイドを形成することができる。また、
酸素雰囲気下の紫外線の照射でオゾンを発生させて前記
結晶構造を有する半導体膜の表面を酸化して形成しても
よい。また、プラズマＣＶＤ法やスパッタ法や蒸着法な
どで１〜１０ｎｍ程度の酸化膜を堆積してバリア層とし
ても良い。また、クリーンオーブンを用い、２００〜３
５０℃程度に加熱して薄い酸化膜を形成しても良い。以
上のようにして、後のゲッタリングで結晶質シリコン膜
１０６中のニッケルがゲッタリング領域１０８に移動可
能な膜質または膜厚のバリア層１０７を形成する。 【００７１】希ガス元素を含む半導体膜１０８は、スパ
ッタ法にて形成する。希ガス元素としてはヘリウム（Ｈ
ｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン
（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複
数種を用いる。中でも安価なガスであるアルゴン（Ａ
ｒ）が好ましい。ここでは希ガス元素を含む雰囲気でシ
リコンからなるターゲットを用い、ゲッタリング領域１
０８を形成する。また、一導電型の不純物元素であるリ
ンを含むターゲットを用いてゲッタリング領域を形成し
た場合、希ガス元素によるゲッタリングに加え、リンの
クーロン力を利用してゲッタリングを行うこともでき
る。なお、ニッケルは酸素濃度の高い領域に移動しやす
い傾向があるため、ゲッタリング領域１０８に含まれる
酸素濃度は、ゲッタリングされる結晶性シリコン膜１０
６に含まれる酸素濃度より高い濃度、例えば５×１０18
/cm3以上とすることが望ましい。 【００７２】加熱処理を行い、結晶質シリコン膜１０６
中に残留する触媒元素（ニッケル）をゲッタリング領域
１０８に移動させ、除去、あるいは濃度を低減するゲッ
タリングを行う。ゲッタリングを行う加熱処理として
は、強光を照射する処理または加熱処理を行い、結晶質
シリコン膜１０６に含まれるニッケルがほとんど存在し
ない、即ち膜中のニッケル濃度が１×１０18/cm3以下、
望ましくは１×１０17/cm3以下になるように十分ゲッタ
リングする（図４（Ｂ））。 【００７３】次いで、バリア層１０７をエッチングスト
ッパーとして、ゲッタリング領域１０８のみをエッチン
グして選択的に除去した後、フッ酸等を用いて酸化膜か
らなるバリア層１０７を除去する。 【００７４】そして、第２の開口部１０４上において、
結晶質シリコン膜１０６にマスクを形成し、不要な領域
の膜をエッチングして、第２の開口部１０４の中に半導
体層１０９〜１１１を形成する。 ここで、半導体層１
０９〜１１１のパターン形成前に、絶縁膜を形成して半
導体膜の結晶性を向上させるために加熱処理を行って、
半導体層の上部を熱酸化させるのが望ましい。例えば、
減圧ＣＶＤ装置で２０ｎｍの酸化シリコン膜を成膜した
後、ファーネスアニール炉で加熱処理を行う。この処理
により、半導体層の上部は酸化される。そして、酸化シ
リコン膜および半導体層の酸化した部分をエッチングし
て除去し、結晶性の向上した半導体膜を得ることができ
る。 【００７５】また、半導体層１０９〜１１１を形成した
後、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）を導入してもよい。 【００７６】そして、レジストからなるマスク１１２ａ
〜ｃを用いて不純物元素の導入を行い、後のｎチャネル
型ＴＦＴの半導体層になる領域にｎ型を付与する不純物
元素（以下、ｎ型不純物元素という）を導入する。ｎ型
不純物元素として周期表の１５族に属する元素、典型的
にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここで
はリン（Ｐ）を用いる。また、マスクを用いて、後のｐ
チャネル型ＴＦＴの半導体層となる領域にｐ型を付与す
る不純物元素（以下、ｐ型不純物元素という）として周
期表の１３族に属する元素、典型的にはボロン（Ｂ）ま
たはガリウム（Ｇａ）を導入する。 【００７７】以上のようにして、ｎ型不純物元素および
ｐ型不純物元素を１×１０18〜３×１０21/cm3の濃度範
囲で含む高濃度不純物領域１１３〜１１５が形成される
（図４（Ｃ））。なお、ｎ型不純物元素を添加する際に
は、後のｐチャネル型ＴＦＴとなる領域の半導体層はマ
スクで隠し、ｎ型不純物元素が添加されないようにする
のが好ましい。また、後のｐチャネル型ＴＦＴとなる領
域の半導体層にｎ型不純物元素が添加された場合には、
それをｐ型に反転するだけの濃度のｐ型不純物元素を添
加しなければならない。同様に、ｐ型不純物元素を添加
する場合には、後のｎチャネル型ＴＦＴとなる領域の半
導体層をマスクで隠しておくことが好ましい（図４
（Ｃ））。 【００７８】なお、図示していないが、必要に応じて、
マスクを用いて半導体層に低濃度に不純物元素を含む半
導体領域を形成してもよい。例えば、レジストからなる
マスクで半導体層の選択された領域を露出し、ドーズ量
を１×１０13〜５×１０14/cm2とし、加速電圧を５〜８
０ｋｅＶとして、ｎ型を付与する不純物元素として１５
族に属する元素、典型的にはリン（Ｐ）または砒素（Ａ
ｓ）を添加する。これにより、半導体層の選択的領域に
低濃度不純物領域を形成することができる。低濃度不純
物領域には１×１０18〜１×１０20/cm3の濃度範囲でｎ
型を付与する不純物元素を添加する。 【００７９】なお、本実施例は駆動回路をｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴとから形成しているが、ｎ
チャネル型ＴＦＴのみまたはｐチャネル型ＴＦＴのみで
すべての駆動回路を形成することも可能である。 【００８０】次いで、半導体層１０９〜１１１を覆って
ゲート絶縁膜１１６を形成する。ゲート絶縁膜１１６
は、減圧ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法
を用い、厚さを２０〜１５０ｎｍとしてシリコンを含む
絶縁膜で形成する。本実施例では、プラズマＣＶＤ法に
より８０ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ
＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成し
た。もちろん、ゲート絶縁膜は酸化窒化シリコン膜に限
定されるものでなく、他のシリコンを含む絶縁膜を用い
ても良い。 【００８１】また、酸化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Sili
cate）とＯ2とを混合し、反応圧力４０Pa、基板温度３
００〜４００℃とし、高周波（１３．５６MHz）電力密
度０．５〜０．８W/cm2で放電させて形成することがで
きる。このようにして作製される酸化シリコン膜は、そ
の後４００〜５００℃の熱アニールによりゲート絶縁膜
として良好な特性を得ることができる。 【００８２】続いて、絶縁膜１４０を、後に形成するゲ
ート電極と同程度の膜厚で形成する。絶縁膜１４０は、
シリコンを含む絶縁膜、例えば、酸化シリコン膜、酸化
窒化シリコン膜等であって、ＣＶＤ法、スパッタ法など
の公知の方法で形成する。 【００８３】次いで、絶縁膜１４０に、後工程で形成す
るゲート電極がその内部に形成されるような開口部を形
成する。 【００８４】本実施例においては絶縁膜１４０に酸化シ
リコン膜を採用し、フッ酸を含むエッチャントによるウ
エットエッチングで開口部を形成する。ウエットエッチ
ング時は、酸化窒化シリコン膜からなるゲート絶縁膜
を、エッチングレートの差を利用してエッチングストッ
パーとする。 【００８５】そして、前記開口部の底面に、ゲート電極
とゲート線１０２とを接続するコンタクトホールを形成
した後、膜厚１００〜５００ｎｍの耐熱性を有する導電
膜を形成する。本実施例では、Ｗのターゲットを用いた
スパッタ法で膜厚４００ｎｍのＷ膜を形成する。その他
に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法
で形成することもできる。なお、導電膜は特にＷに限定
されるわけではなく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃ
ｒ、Ｎｄから選ばれた元素、または前記元素を主成分と
する合金材料若しくは化合物材料で形成してもよい。ま
た、リン等の不純物元素を導入した結晶質シリコン膜に
代表される半導体膜を用いてもよい。また、ＡｇＰｄＣ
ｕ合金を用いてもよい。また、本実施例では単層構造と
したが、導電膜を２層以上積層して形成してもよい。 【００８６】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク（図示せず）を形成し、ゲート電極
を形成するためのエッチング処理を行う。本実施例では
エッチング条件として、ＩＣＰ（Inductively Coupled
Plasma：誘導結合型プラズマ）エッチング法を用い、エ
ッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞ
れのガス流量比を２５：２５：１０（sccm）とし、１Ｐ
ａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MH
z）電力を投入してプラズマを生成してエッチングを行
った。基板側（試料ステージ）にも１５０ＷのＲＦ（1
3.56MHz）電力を投入し、実質的に負の自己バイアス電
圧を印加する。こうして絶縁膜１４０の内側にゲート電
極１１７〜１１９を形成する。 【００８７】本実施例においては、ゲート電極を形成す
る前に半導体層に不純物を注入しているため、不純物を
含む領域をゲート電極に対して自己整合的に形成するこ
とはできない。本発明を適用してゲート電極に起因する
段差を平坦化し、なおかつ、不純物を含む領域をゲート
電極に対して自己整合的に形成することは可能である。
具体的には、図１８（Ａ）〜（Ｃ）に示す要領で、絶縁
膜１４０に開口部を設ければ良い。このようにすれば、
半導体層上の絶縁膜１４０が除去されるので、ゲート電
極形成後に半導体層への不純物注入を行い、自己整合的
に不純物注入領域を形成できる。 【００８８】また、本実施例においては、ゲート絶縁膜
１１６の形成後に絶縁膜１４０を形成しているが、絶縁
膜１４０に開口部を形成した後にゲート絶縁膜１１６を
形成するプロセスとしても良い。この方法はゲート絶縁
膜１１６と絶縁膜１４０を同種の膜、例えば酸化シリコ
ン膜で形成する場合、図１８に示す要領で不純物注入領
域を自己整合的に形成する場合などに有効である。 【００８９】次いで、ゲート電極１１７〜１１９を覆う
第１の層間絶縁膜１２０ａを形成する。この第１の層間
絶縁膜１２０ａとしては、ＣＶＤ法またはスパッタ法を
用い、厚さを５０〜２００ｎｍとしてシリコンを含む絶
縁膜で形成する。本実施例では、プラズマＣＶＤ法によ
り膜厚５０ｎｍの酸化窒化シリコン膜を形成する。もち
ろん、第１の層間絶縁膜１２０ａは酸化窒化シリコン膜
に限定されるものでなく、他のシリコンを含む絶縁膜を
単層または積層構造として用いても良い。 【００９０】次いで、加熱処理を行って、半導体層の結
晶性の回復、それぞれの半導体層に添加された不純物元
素の活性化を行う。この加熱処理は炉を用いる熱アニー
ル法で行う。熱アニール法としては、酸素濃度が１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で
４００〜１０００℃で行えばよく、本実施例では９５０
℃、４時間の加熱処理で活性化処理を行った。なお、熱
アニール法の他に、ＹＡＧレーザ等を用いたレーザアニ
ール法、またはラピッドサーマルアニール法（ＲＴＡ
法）を適用することができる。なお、この加熱処理は、
第１の層間絶縁膜を形成する前に加熱処理を行っても良
い。ただし、用いた配線材料が酸化されやすい場合に
は、本実施例のように配線等を保護するため第１の層間
絶縁膜を形成した後で加熱処理を行うことが好ましい。 【００９１】さらに、加熱処理（３００〜５５０℃で１
〜１２時間の加熱処理）を行って、水素化処理を行う。
この工程は第１の層間絶縁膜１２０ａに含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。もちろん、第１の層間絶縁膜の存在に関係なく半導
体層を水素化することもでき、例えば、水素化の他の手
段として、プラズマ水素化（プラズマにより励起された
水素を用いる）や、３〜１００％の水素を含む雰囲気中
で３００〜４５０℃で１〜１２時間の加熱処理を行って
も良い。 【００９２】次いで、第１の層間絶縁膜１２０ａ上に絶
縁材料から成る第２の層間絶縁膜１２０ｂを形成する。
公知のＣＶＤ法またはスパッタ法などを用いて、酸化シ
リコン膜、酸化窒化シリコン膜等、シリコンを含む絶縁
膜を形成すればよい。本実施例では、第２の層間絶縁膜
１２０ｂとして酸化シリコン膜を形成する。続いて、第
２の層間絶縁膜１２０ｂにエッチングにより第３の開口
部１２１を形成し、さらにこれらの第３の開口部１２１
の底面に半導体層１０９〜１１１に達するコンタクトホ
ールを形成する。なお、本実施例では、第１の層間絶縁
膜１２０ａと第２の層間絶縁膜１２０ｂとをわけて形成
しているが、同じ材料で一括形成することも可能であ
る。その場合は、エッチャントの濃度やエッチング時間
で開口部形成の制御をすればよい。 【００９３】次いで、各ＴＦＴを電気的に接続するため
の配線１２２〜１２６を第３の開口部１２１内に半導体
層１０９〜１１１に達するように形成する。なお、第３
の開口部１２１は、エッチングにより形成するが、ウエ
ットエッチングの場合にはエッチャントの濃度やエッチ
ング処理時間によって第３の開口部１２１の形成を調節
してもよいが、第１の層間絶縁膜１２０ａと第２の層間
絶縁膜１２０ｂとをあるエッチャントに対してのエッチ
ングの選択比が大きな材料で形成し、第２の層間絶縁膜
１２０ｂの膜厚を第３の開口部の所望の深さとすると、
第１の層間絶縁膜１２０ａがエッチングストッパーとし
て機能し、開口部の深さ方向の制御をしやすくなる。ま
た、ドライエッチングで開口しても良い。 【００９４】以上のようにして、第２の層間絶縁膜１２
０ｂに形成された開口部１２１の深さと配線１２２〜１
２６の膜厚は概略等しいものとなる（図５（Ａ））。 【００９５】そして、第２の層間絶縁膜１２０ｂおよび
配線１２２〜１２６上に第３の層間絶縁膜１２７を形成
する。第３の層間絶縁膜１２７は、第２の層間絶縁膜１
２０ｂと同様に、公知のＣＶＤ法やスパッタ法を用い
て、酸化シリコン膜、酸化窒化シリコン膜等のシリコン
を含む絶縁材料を用いて形成すればよい。なお、配線１
２２〜１２６が第２層間絶縁膜１２０ｂに形成された開
口部１２１の内部に形成されているため、第３層間絶縁
膜１２７は、配線による凹凸の影響を受けずにその表面
はほぼ平坦な状態で形成することができる。 【００９６】続いて、第３の層間絶縁膜１２７に第４の
開口部１２８を形成し、この第４の開口部１２８の中に
上部遮光膜１２９を形成する（図５（Ｂ））。上部遮光
膜１２９としては、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた
元素または前記元素を主成分とする合金材料を用いれば
よく、第３の層間絶縁膜１２７に形成された開口部１２
８中に形成される。なお、この上部遮光膜１２９は画素
の開口部（光を透過し表示に寄与する領域）以外を遮光
するように網目状に配置する。また、駆動回路の上部に
も遮光膜を形成してもよい。また、上部遮光膜を形成す
る導電膜を用いて駆動回路のｎチャネル型ＴＦＴおよび
ｐチャネル型ＴＦＴを連結するための配線を形成しても
よい。 【００９７】続いて、第３の層間絶縁膜１２７および上
部遮光膜１２９を覆う第４の層間絶縁膜１３０を形成す
る。第４の層間絶縁膜１３０も他の層間絶縁膜と同様
に、公知のＣＶＤ法やスパッタ法を用いて、シリコンを
含む絶縁膜（例えば、酸化シリコン膜、酸化窒化シリコ
ン膜等）で形成すればよい。 【００９８】次いで、第４の層間絶縁膜１３０に開口部
１３１を形成する。開口部１３１は、他の層間絶縁膜に
形成された開口部と同様にエッチングにより形成すれば
よい。続いて、開口部１３１の底面に画素のスイッチン
グ素子（画素ＴＦＴ）の配線（ドレイン配線）１２６に
達するコンタクトホールを形成する。 【００９９】続いて、開口部１３１に配線１２６に達す
る画素電極１３２を形成する。画素電極１３２は、透明
導電膜（ＩＴＯ）を用いて１００nm厚で形成すればよ
い。また、画素電極形成工程において、駆動回路におけ
る取り出し電極１３３を形成してもよい。この取り出し
電極１３３を形成する場合も、まず開口部を形成し、続
いて配線１２２に達するコンタクトホールを形成してか
ら取り出し配線１３３を形成すればよい（図６）。 【０１００】ここまでの工程で、これまで配線または電
極の影響で配線または電極の膜厚程度の大きな凹凸（段
差）を有する形状になっていたアクティブマトリクス型
基板をＣＭＰ法やＳＯＧ膜形成による平坦化工程を追加
しなくても層間絶縁膜表面の凹凸を小さくすることがで
きる。 【０１０１】以上の様にして、ｎチャネル型ＴＦＴ２０
１、ｐチャネル型ＴＦＴ２０２のＣＭＯＳ回路からなる
駆動回路２０４と、画素ＴＦＴ２０３を有する画素部２
０５が同一基板上に形成されたアクティブマトリクス基
板が完成する。 【０１０２】このようにして本発明を適用することによ
り、ＣＭＰ法などによる研磨処理による平坦化、また、
ＳＯＧ膜形成による平坦化など層間絶縁膜の表面を平坦
化するために新たな装置を導入することなく既存の装置
を用いて表面の凹凸（段差）の小さなアクティブマトリ
クス基板を実現することを可能としている。 【０１０３】 本発明を適用することにより、液晶表示装
置において、ラビング処理をムラなく行うことができる
ため、液晶の配向乱れが起こることがなく、良好な表示
を行うことができる。さらに、配向乱れによる画質低下
を防ぐために設けられていた遮光膜を形成する必要がな
くなるため、開口率を上げることができ輝度が向上し、
さらに表示能を上げることができる。 【０１０４】 また、本発明を適用すれば、ＣＭＰ法によ
る研磨技術を適応できる基板を用いており、ＣＭＰ法に
よる研磨技術を導入する場合であっても、ＣＭＰ装置へ
の負荷を低減することができる。 【０１０５】 （実施例２）本実施例では、本発明を適用
して、プラスチック基板上にＴＦＴを形成する工程の一
例について図７を用いて説明する。 【０１０６】 まず基板５００上に下地絶縁膜５０１を形
成する。基板５００には、プラスチック基板として例え
ば、ポリイミド、アクリル、ＰＥＴ（ポリエチレンテレ
フタレート）、ＰＣ（ポリカーボネート）、ＰＡＲ（ポ
リアリレート）、ＰＥＥＫ（ポリエーテルエーテルケト
ン）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＮ（ポリ
エーテルニトリル）、ナイロン、ＰＳＦ（ポリスルホ
ン）、ＰＥＩ（ポリエーテルイミド）、ＰＢＴ（ポリブ
チレンテレフタレート）等からなるプラスチック基板を
用いることができる。 【０１０７】 下地絶縁膜５０１はスパッタ法またはプラ
ズマＣＶＤ法を用いて成膜する。これらの成膜方法で
は、基板温度は室温〜３００℃程度で成膜することがで
きる。なお、下地絶縁膜５０１は、あるエッチャントに
対してエッチングの選択比が大きくなるような積層構造
とし、１層目５０１ａをエッチングのストッパーの役割
を果たす膜にすると第１の開口部５０２の形成の際に、
開口部の深さ方向の制御がし易くなる。 【０１０８】 続いて、２層目の下地絶縁膜５０１ｂに第
１の開口部５０２を形成する。第１の開口部５０２は、
エッチングを用いて形成すればよい。 【０１０９】 次いで、第１の開口部５０２を有する下地
絶縁膜５０１上に非晶質シリコン膜を形成する（図７
（Ａ））。非晶質シリコン膜は、公知のスパッタ法、プ
ラズマＣＶＤ法、減圧ＣＶＤ法、真空蒸着法、光ＣＶＤ
法といった技術を用いて形成すればよい。続いて、開口
部上において、非晶質シリコン膜にマスクを形成し、エ
ッチングにより不要な領域を除去する。これにより第１
の開口部５０２内に半導体層５０３を形成することがで
きる。なお、第１の開口部５０２の深さと半導体層５０
３の膜厚は概略等しくなるように形成されている。 【０１１０】 次いで、半導体層５０３をレーザ光照射に
よる結晶化方法により結晶化する。なお、レーザ光照射
により結晶化する場合には、照射処理前に半導体層５０
３の含有水素量を５atomic％以下とすることが望ましい
が、プラスチック基板を用いる場合、高温の加熱処理は
不可能であるため、非晶質シリコン膜の成膜直後の段階
で、水素濃度が低くなるような成膜条件を用いるとよ
い。 【０１１１】 なお、半導体膜の結晶化に用いるレーザと
しては、エキシマレーザ等の気体レーザや、ＹＶＯ4レ
ーザやＹＡＧレーザ等の固体レーザ、半導体レーザを用
いればよい。また、レーザの発振の形態は、連続発振、
パルス発振のいずれでもよく、レーザビームの形状も線
状、矩形状、円状、楕円状のいずれでもよい。また、使
用する波長は、基本波、第２高調波、第３高調波のいず
れでもよい。また、走査方法は縦方向、横方向、斜め方
向のいずれでもよく、さらに往復させてもよい。なお、
結晶化処理工程は、半導体膜５０３をエッチングして半
導体層を形成する前に行っても構わない。 【０１１２】 次いで、ゲート絶縁膜５０４をＣＶＤ法、
スパッタ法など公知の方法を用いて、シリコンを含む絶
縁膜（例えば、酸化シリコン膜、酸化窒化シリコン膜、
窒化酸化シリコン膜等）を膜厚５０〜１５０ｎｍ程度に
形成する。続いて、後の半導体層のチャネル形成領域と
なる領域に不純物元素が添加されないようにするための
マスク（以下ではチャネル保護膜ともいう）５０５を形
成し、半導体層に不純物元素を添加して、高濃度に不純
物元素を含む領域（後のソース領域またはドレイン領域
となる領域）５０７とチャネル形成領域５０６を形成す
る。なお、必要に応じて、マスクを用い、半導体層に低
濃度に不純物元素を含む領域（Light Doped Drain :Ｌ
ＤＤ領域）５０７ｂを形成してもよい。不純物元素とし
ては、ｎ型を付与する元素（代表的には、リン）、ｐ型
を付与する元素（代表的には、ボロン）を添加すればよ
い（図７（Ｂ））。 【０１１３】 続いて、チャネル保護膜５０５を除去し、
絶縁膜５０８を形成する（図７（Ｃ））。絶縁膜５０８
は、ＣＶＤ法、スパッタ法など公知の方法を用いて、シ
リコンを含む絶縁膜（例えば、酸化シリコン膜、酸化窒
化シリコン膜、窒化酸化シリコン膜等）を膜厚１００〜
５００ｎｍ程度に形成する。その後、絶縁膜５０８に第
２の開口部５０９を形成する。ただし、第２の開口部５
０９形成の際に、ゲート絶縁膜５０４がエッチングされ
ないような条件とする、もしくは、ゲート絶縁膜５０４
と絶縁膜５０８との材料をあるエッチャントに対しての
エッチングの選択比が大きな材料にして形成することが
必要である。 【０１１４】 次いで、ゲート電極を形成するため、Ｔ
ａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元
素、または前記元素を主成分とする合金材料若しくは化
合物材料からなる導電膜を形成し、第２の開口部５０９
上において、導電膜にマスクを形成して不要な領域をエ
ッチングし、第２の開口部５０９内にゲート電極５１０
を形成する。なお、第２の開口部５０９の深さとゲート
電極５１０の膜厚とは概略等しくなるように形成されて
いる（図７（Ｄ））。 【０１１５】 次いで、第１の層間絶縁膜５１１を形成
し、その後、１５０〜３００℃の加熱処理、またはレー
ザ光の照射により不純物元素が高濃度に添加されたソー
ス領域またはドレイン領域となる領域の活性化を行う
（図７（Ｅ））。 【０１１６】 次いで、第２の層間絶縁膜５１２を形成
し、第２の層間絶縁膜５１２に第３の開口部５１３を形
成する。層間絶縁膜５１２としては、酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜等シリコンを含む
絶縁膜を用いて膜厚５００〜１０００ｎｍ程度に形成す
ればよく、また作製方法としては公知のＣＶＤ法やスパ
ッタ法等を用いればよい。そして、第３の開口部５１３
の底面に半導体層５０３に達するコンタクトホールを形
成する（図７（Ｆ））。 【０１１７】 次いで、第３の開口部５１３内に各ＴＦＴ
を電気的に接続する配線５１４を形成する。第３の開口
部５１３の深さと配線５１４の膜厚とは、概略等しくな
るように形成されている（図７（Ｇ））。 【０１１８】 次いで、ＴＦＴ特性を向上させるために水
素化処理を行う。この水素化としては、水素雰囲気中で
の３００〜３５０℃で１時間程度の加熱処理、あるいは
低温でプラズマ水素化を行う。 【０１１９】 以上のようにして、本発明を適用し、４０
０℃以下のプロセス温度により、プラスチック基板上に
ＴＦＴを形成することができる。 【０１２０】本実施例においても、ゲート電極形成前に
半導体層への不純物注入を行っているが、実施例１にお
いて説明したものと同様にして、ゲート電極形成後に不
純物注入を行うことが可能である。また、実施例１にお
いての説明と同様に絶縁膜５１０に開口部を設けた後に
ゲート絶縁膜５０４を形成するとしてもよい。また、実
施例１においての説明と同様に、下地膜５０１ｂの膜厚
を調整して平坦化を行い、絶縁膜５０８の形成を省略し
てもよい。 【０１２１】本発明は、本実施例で示すように、基板の
種類を選ばず適用することができ、またＣＭＰ法による
研磨処理やＳＯＧ膜成膜による平坦化を行わなくても表
面が平坦化された半導体装置を形成することができる。 【０１２２】（実施例３）本実施例では、ボトムゲート
型ＴＦＴの作製に本発明を適用した工程について図８〜
９を用いて説明する。 【０１２３】まず、基板６００に第１の開口部６０１を
形成する。次いで、図８（Ａ）では図示していないが、
基板からの不純物の拡散を防止してＴＦＴの電気特性を
向上させるための下地絶縁膜を形成している。下地絶縁
膜の材料としては、酸化シリコン膜、窒化シリコン膜、
酸化窒化シリコン膜、またはこれらの積層膜等を形成す
ればよい。 【０１２４】次いで、第１の開口部６０１の中に単層構
造または積層構造を有するゲート配線（ゲート電極とも
いう）６０２を形成する。ゲート配線６０２の材料とし
ては、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ
（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）等の
高融点金属材料、これら金属材料とシリコンとの化合物
であるシリサイド、Ｎ型またはＰ型の導電性を付与され
たポリシリコン膜等の材料、低抵抗金属材料のＣｕ
（銅）、またはＡｌ（アルミニウム）等を主成分とする
材料を用いればよく、これらの層を少なくとも一層有す
るゲート配線６０２を公知の常圧ＣＶＤ法、プラズマＣ
ＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタ法などを
用いて１０〜１０００ｎｍ（３０〜３００ｎｍ）で形成
し、第１の開口部６０１上において形成されたマスク
（図示せず）を用いてエッチングすることにより形成す
る。なお、第１の開口部６０１の深さとゲート配線６０
２の膜厚とは、概略等しくなるように形成される（図８
（Ａ））。 【０１２５】次いで、ゲート絶縁膜６０３を形成する
（図８（Ｂ））。ゲート絶縁膜としては、酸化シリコン
膜、窒化シリコン膜、酸化窒化シリコン膜、またはこれ
らの積層膜を用いて１００〜４００ｎｍの膜厚で形成す
る。下地絶縁膜６０３は、公知の熱ＣＶＤ法、プラズマ
ＣＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタ法など
を用いればよい。続いてゲート絶縁膜６０３に第２の開
口部６０４を形成する（図８（Ｃ））。開口部の形成に
は、実施形態または実施例１で示したように公知のエッ
チング法を用いればよい。 【０１２６】続いて、第２の開口部６０４の中に半導体
層を形成するため、非晶質半導体膜を形成する。非晶質
半導体膜としては、シリコン膜またはシリコンゲルマニ
ウム（ＳｉxＧｅ1-x：０＜ｘ＜１）からなる膜のいずれ
かを用いればよい。なお、半導体膜は、公知の熱ＣＶＤ
法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法または
スパッタ法などの方法を用いればよい。その後、半導体
膜の結晶化を公知の方法を用いて行い、第２の開口部６
０４上において、半導体膜にマスクを形成し（図示せ
ず）、不要な領域の半導体膜を除去して半導体層６０５
を形成する。なお、半導体層６０５を形成した後、結晶
化工程を行ってもよい。なお、第２の開口部６０４の深
さと半導体層６０５の膜厚とは概略等しく形成される
（図８（Ｄ））。 【０１２７】次いで、半導体層６０５上に後の半導体層
のチャネル形成領域となる領域に不純物元素が添加され
ないようにするための絶縁膜、またはレジストからなる
マスク（以下ではチャネル保護膜ともいう）６０６を形
成し、半導体層６０５に不純物元素を添加する。これに
より不純物元素を高濃度に含んだ領域（後のソース領域
またはドレイン領域となる領域）６０７およびチャネル
形成領域６０８が形成される。なお、不純物元素の添加
が終了したら、チャネル保護膜６０６はウェットエッチ
ング等により除去すればよい。また、必要に応じてマス
クを用い、半導体層に低濃度に不純物元素を含む領域
（Light Doped Drain :ＬＤＤ領域）６０７ｂを形成し
てもよい。不純物元素としては、ｎ型を付与する元素
（代表的にはリン）、ｐ型を付与する元素（代表的には
ボロン）を添加すればよい（図８（Ｅ））。 【０１２８】その後、半導体層に添加された不純物元素
を活性化するための処理を行う。活性化の為の処理とし
ては、炉やＲＴＡ装置を用いた加熱処理、またはレーザ
光照射による処理を行えばよい。 【０１２９】続いて、第１の層間絶縁膜６０９を形成す
る。第１の層間絶縁膜６０９は、酸化シリコン膜、窒化
シリコン膜、酸化窒化シリコン膜、またはこれらの積層
膜を用いて１００〜４００ｎｍの膜厚で、公知の熱ＣＶ
Ｄ法、プラズマＣＶＤ法、減圧ＣＶＤ法、蒸着法または
スパッタ法などを用いればよい（図９（Ａ））。 【０１３０】次いで、第２の層間絶縁膜６１０を形成す
る。第２の層間絶縁膜６１０も第１の層間絶縁膜６０９
と同様に酸化シリコン膜、窒化シリコン膜、酸化窒化シ
リコン膜、またはこれらの積層膜を用いて５００〜１０
００ｎｍの膜厚で、公知の熱ＣＶＤ法、プラズマＣＶＤ
法、減圧ＣＶＤ法、蒸着法またはスパッタ法などを用い
て形成する。 【０１３１】次いで、第２の層間絶縁膜６１０に第３の
開口部６１１を形成する。開口部の形成には、実施形態
または実施例１で示したように公知のエッチング法を用
いればよい（図９（Ｂ））。 【０１３２】次いで、第３の開口部６１１底面に半導体
層６０５に達するコンタクトホールを形成し、続いて第
３の開口部６１１内に各ＴＦＴを電気的に接続するため
の配線６１２を形成する。配線６１２は、Ａｌ、ＴｉＭ
ｏ、Ｗやこれらの元素を含む導電性材料を膜厚が３００
〜５００ｎｍ程度になるように成膜し、第３の開口部６
１１上において、前記した導電性材料からなる導電膜に
マスクを形成し、エッチングして形成すればよい。以上
により、第３の開口部６１１の深さと配線６１２の膜厚
とが概略等しくなるように形成される（図９（Ｃ））。 【０１３３】以上のように絶縁膜に開口部を形成してそ
の中に次の層を形成する工程を繰り返すことにより、最
上層の絶縁膜の表面をＣＭＰ法研磨処理による平坦化や
ＳＯＧ膜成膜による平坦化などの方法を用いなくても平
坦化することができる。 【０１３４】なお、水素化等の加熱処理については特に
限定されず、実施者が適宜行えばよい。 【０１３５】以上のようにして、本発明はＴＦＴの形状
に関わることなく適用することが可能であり、ＣＭＰ法
による研磨処理やＳＯＧ膜成膜による平坦化処理を行わ
なくても表面が平坦化された半導体装置を形成すること
ができる。 【０１３６】本発明により作製された半導体装置は、液
晶表示装置だけではなく電極間に発光性材料を挟んだ素
子を有する発光装置にも好適に使用することができる。 【０１３７】（実施例４）本発明は、液晶表示装置だけ
でなく、電極間に発光性材料を挟んだ素子を有する発光
装置にも適用することができる。その例を図１０に示
す。 【０１３８】図１０はアクティブマトリクス駆動方式の
発光装置の構造を示す一例である。ここで示す駆動回路
部６５０のｎチャネル型ＴＦＴ６５２、ｐチャネル型Ｔ
ＦＴ６５３、及び画素部６５１のスイッチング用ＴＦＴ
６５４、電流制御用ＴＦＴ６５５は、本発明を用いて、
実施例２と同様にして作製されるものである。なお、本
実施例では、ゲート電極の導電層を２層積層して形成し
ている。 【０１３９】ゲート電極６０８〜６１１の上層には、窒
化シリコン、酸化窒化シリコンからなる第１の層間絶縁
膜６１８が形成されている。続いて、第２の層間絶縁膜
６１９が形成される。第２の層間絶縁膜６１９は、第１
の層間絶縁膜６１８と同様の材質からなる無機絶縁膜の
上にアクリル等の有機樹脂膜を積層した構造になってい
る。 【０１４０】第２の層間絶縁膜６１９上には、窒化シリ
コンなどの無機絶縁材料から成る第３の層間絶縁膜６２
０を形成している。第２の層間絶縁膜を形成している有
機樹脂材料は吸湿性があり、Ｈ2Ｏを吸蔵する性質を持
っている。そのＨ2Ｏが再放出されると有機化合物に酸
素を供給し、有機発光素子を劣化させる原因となるの
で、Ｈ2Ｏの吸蔵及び再放出を防ぐために、第２の層間
絶縁膜６１９の上に窒化シリコンまたは酸化窒化シリコ
ンから成る第３の層間絶縁膜６２０を形成する。また、
ＴＦＴへのＨ2Ｏの浸透は第１の層間絶縁膜６１９が防
ぐ。 【０１４１】続いて、第３の層間絶縁膜６２０上に、Ｉ
ＴＯ（酸化インジウム・スズ）などの透明導電性材料で
形成する陽極６２１を形成し、続いて、第３の層間絶縁
膜６２０に開口部を形成し、開口部の底面に、半導体層
に達するコンタクトホールを形成して、各ＴＦＴを電気
的に接続する配線６１２〜６１７を形成する。 【０１４２】次いで、配線６１２〜６１７および陽極６
２１を覆う絶縁膜として窒化シリコン膜をスパッタ法に
より形成する。その後、有機発光素子６２５を形成する
領域の窒化シリコン膜を除去して、バンク６２２を形成
する。続いて、正孔注入層、正孔輸送層、発光層などを
有する有機化合物層６２３、ＭｇＡｇやＬｉＦなどのア
ルカリ金属またはアルカリ土類金属などの材料を用いて
形成する陰極６２４とから成っている。なお、有機化合
物層６２３の詳細な構造は任意なものとする。 【０１４３】陰極６２４は、仕事関数の小さいマグネシ
ウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム
（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（Ｍ
ｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でな
る電極を用いれば良い。他にもＭｇＡｇＡｌ電極、Ｌｉ
Ａｌ電極、また、ＬｉＦＡｌ電極が挙げられる。さらに
その上層には、窒化シリコンまたはカーボンナイトライ
ドまたは、ＤＬＣ（ダイヤモンドライクカーボン）膜で
第４の絶縁膜６２６を２〜３０ｎｍ、好ましくは５〜１
０ｎｍの厚さで形成する。ＤＬＣ膜はプラズマＣＶＤ法
で形成可能であり、１００℃以下の温度で形成すること
ができる。ＤＬＣ膜の内部応力は、酸素や窒素を微量に
混入させることで緩和することが可能であり、保護膜と
して用いることが可能である。そして、ＤＬＣ膜は酸素
をはじめ、ＣＯ、ＣＯ2、Ｈ2Ｏなどのガスバリア性が高
いことが知られている。第４の絶縁膜６２６は、陰極６
２４を形成した後、大気解放しないで連続的に形成する
ことが望ましい。陰極６２４と有機化合物層６２３との
界面状態は有機発光素子の発光効率に大きく影響するか
らである。 【０１４４】駆動回路部６５０は、ｎチャネル型ＴＦＴ
６５２及びｐチャネル型ＴＦＴ６５３を有し、配線６１
２、６１３が接続されている。これらのＴＦＴを用いて
シフトレジスタやラッチ回路、バッファ回路などを形成
している。 【０１４５】画素部６５１では、データ配線６１４がス
イッチング用ＴＦＴ６５４のソース側に接続し、ドレイ
ン側の配線６１５は電流制御用ＴＦＴ６５５のゲート電
極６１１と接続している。また、電流制御用ＴＦＴ６５
５のソース側は電源供給配線６１７と接続し、ドレイン
側の電極６１６が発光素子の陽極６２１と接続してい
る。 【０１４６】図１０ではスイッチング用ＴＦＴ６５４を
マルチゲート構造とし、電流制御用ＴＦＴ６５５にはゲ
ート電極とオーバーラップする低濃度ドレイン（ＬＤ
Ｄ）を設けている。多結晶シリコンを用いたＴＦＴは、
高い動作速度を示すが故にホットキャリア注入などの劣
化も起こりやすい。そのため、画素内において機能に応
じて構造の異なるＴＦＴ（オフ電流の十分に低いスイッ
チング用ＴＦＴと、ホットキャリア注入に強い電流制御
用ＴＦＴ）を形成することは、高い信頼性を有し、且
つ、良好な画像表示が可能な（動作性能の高い）表示装
置を作製する上で非常に有効である。 【０１４７】図１０で示すように、ＴＦＴ６５４、６５
５を形成する半導体膜の下層側（基板６０１側）には、
下地絶縁膜６０２が形成されている。その反対の上層側
には第１の層間絶縁膜６１８が形成されている。一方、
有機発光素子６２５の下層側には第３の層間絶縁膜６２
０が形成されている。陰極６２４上には第４の絶縁膜６
２６としてＤＬＣ膜が形成されている。ＴＦＴ６５４、
６５５が最も嫌うナトリウムなどのアルカリ金属は、汚
染源として基板６０１や有機発光素子６２５が考えられ
るが、下地絶縁膜６０２と第１の層間絶縁膜６１８で囲
むことによりブロッキングしている。一方、有機発光素
子６２５は酸素やＨ2Ｏを最も嫌うため、それをブロッ
キングするために第３の層間絶縁膜６２０および第４の
絶縁膜６２６が形成されている。これらは有機発光素子
６２５が有するアルカリ金属元素を外に出さないための
機能も有している。 【０１４８】図１０で示すような構造の有機発光装置に
おいて、効率的な作製方法の一例は、ＩＴＯに代表され
る透明導電膜で作製される陽極６２１をスパッタ法によ
り連続成膜する工程を採用できる。有機絶縁膜からなる
第２の層間絶縁膜６１９の表面に著しいダメージを与え
ることなく、緻密な窒化シリコン膜または酸化窒化シリ
コン膜を形成するにはスパッタ法は適している。 【０１４９】以上のように、本発明を適用して形成され
たＴＦＴと有機発光装置を組み合わせて画素部を形成
し、発光装置を完成させることができる。このような発
光装置はＴＦＴを用いて駆動回路を同一基板上に形成す
ることもできる。 （実施例５）本実施例では、実施例１〜４に記載された
発明の配線部形成の他の一例について図１１〜１３を用
いて説明する。なお、図１３では、実施例２のＴＦＴ作
製工程を用いて本実施例を説明しているが、これに限定
されることはなく実施形態や実施例１〜３のいずれを適
用することも可能である。なお、図１３のＴＦＴ作製方
法は実施例２に従えばよいので説明は省略する。 【０１５０】実施例３にしたがって、絶縁膜に開口部を
形成し、開口部内に半導体層または電極を形成して、図
１３（Ａ）〜（Ｆ）に示すように表面が平坦化された半
導体装置を形成する。続いて、第１の層間絶縁膜８０
０、９００を形成し、第１の開口部８０１、９０１を形
成する。続いて、配線８０２、８０３、９０２、９０３
を形成する。このとき、配線８０２、９０２は第１の開
口部８０１、９０１内に形成するが、配線８０３、９０
３に関しては、図１１（Ａ）または図１２（Ａ）に示す
ように少なくとも一部が開口部８０１からはみ出るよう
に形成する。 【０１５１】続いて、第１の層間絶縁膜８００、９００
と配線８０２、８０３、９０２、９０３とを覆う第２の
層間絶縁膜８０４、９０４を形成する。第２の層間絶縁
膜８０４、９０４の表面は、図１１（Ａ）または図１２
（Ａ）の丸で囲んだ領域に示されたように、配線８０
３、９０４の影響を受けて凸形状となる。 【０１５２】次いで、第２の層間絶縁膜８０４、９０４
に第２の開口部８０５、９０５を形成する（図１１
（Ｂ）、図１２（Ｂ））。第２の層間絶縁膜８０４、９
０４をエッチングして第２の開口部８０５、９０５を形
成しても、第２の開口部８０５、９０５の内側には、配
線８０３、９０３の影響でできた凸８０６、９０６が残
っている。 【０１５３】次いで、第２の開口部８０５、９０５内に
残った凸８０６、９０６の除去および配線８０３、９０
３に達するコンタクトホールを形成するためにマスク８
０７、９０７を用いてエッチングを行う。まず、ウェッ
トエッチングにより、凸８０６、９０６の厚さ相当のエ
ッチングが行われる。ウェットエッチングは等方性のエ
ッチングであり、深さ方向のエッチングと同じ速度で、
基板と平行な方向（横方向）のエッチングも行われる。
このウェットエッチング処理によって凸８０６、９０６
が除去される。続いて、マスク８０７、９０７をそのま
まにして、異方性のドライエッチングを行う。このドラ
イエッチングにより、マスク８０７、９０７の開口部と
同じ径のコンタクトホールを形成することができる。以
上により、図１１（Ｃ）または図１２（Ｃ）の８０８、
９０８で示した領域がエッチング処理によって除去さ
れ、コンタクトホールを形成することができる。 【０１５４】続いて、第２の開口部８０５、９０５上に
導電膜を形成し、第２の開口部８０５、９０５上におい
て、導電膜にマスクを形成して不要な領域をエッチング
により除去し、配線８０９、９０９を形成する。 【０１５５】配線８０３、９０３が第１の開口部８０
１、９０１から少なくとも一部がはみ出るように形成さ
れていることにより、第２の層間絶縁膜８０４、９０４
に形成するコンタクトホールの深さをはみ出した配線の
膜厚分だけ浅くすることができるため、コンタクトホー
ルのアスペクト比を低減することができるため、コンタ
クトホールを形成する工程を簡便にすることができる。
さらに、ＣＭＰ法による研磨処理やＳＯＧ膜形成による
平坦化処理を行わなくても、表面が平坦化された半導体
膜を形成することができる（図１１（Ｄ）、図１２
（Ｄ）、図１３（Ｇ））。 【０１５６】通常、層間絶縁膜の膜厚は、例えばゲート
電極と配線と層間絶縁膜とから形成されてしまう寄生容
量を低減するために、膜厚を厚く形成したいと考えられ
る。しかし、層間絶縁膜の膜厚を厚くすることにより、
例えば、導通をとるためのコンタクトホールの形成に時
間がかかってしまう。また、形成されたコンタクトホー
ルは、アスペクト比が大きいため、配線を形成する際に
よく用いられるスパッタ成膜等では、カバレッジが悪
く、コンタクトホール上部でひさしが形成されてしま
い、コンタクトホール底面まで配線が形成されずに断線
が起こってしまうという問題もある。 【０１５７】しかし、本実施例のように開口部内部およ
び外部に連続して形成して配線を形成する本発明を適用
すれば、ダマシンプロセスのような埋め込み配線ではな
いので、コンタクトホールを形成したい領域だけ層間絶
縁膜の膜厚を薄くすることができ、アスペクト比の小さ
なコンタクトホールを形成することが可能である。さら
に、ＣＭＰ法による研磨処理やＳＯＧ膜成膜による平坦
化を用いなくても平坦化することができる。 【０１５８】本実施例は、実施形態、実施例１〜４に組
み合わせて適用することが可能である。 【０１５９】（実施例６）本発明を実施して形成された
ＣＭＯＳ回路や画素部はアクティブマトリクス型液晶表
示装置に用いることができる。即ち、それら液晶表示装
置を表示部に組み込んだ電気器具全てに本発明を実施で
きる。 【０１６０】その様な電気器具としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、パーソナルコンピュータ、携帯情報端
末（モバイルコンピュータ、携帯電話または電子書籍
等）などが挙げられる。それらの一例を図１４、図１５
及び図１６に示す。 【０１６１】図１４（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。図１４（Ｂ）はビ
デオカメラであり、本体２１０１、表示部２１０２、音
声入力部２１０３、操作スイッチ２１０４、バッテリー
２１０５、受像部２１０６等を含む。図１４（Ｃ）はモ
バイルコンピュータ（モービルコンピュータ）であり、
本体２２０１、カメラ部２２０２、受像部２２０３、操
作スイッチ２２０４、表示部２２０５等を含む。これら
の電気器具の表示部に用いられる表示装置は、平面型の
表示装置の一例である。表示装置が駆動回路一体型の場
合、画素部と駆動回路との集積度が異なるが、本発明を
適用すると、ＣＭＰ法による研磨処理やＳＯＧ膜成膜に
よる平坦化を行わなくても、その表面を平坦化すること
ができる。 【０１６２】図１４（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。ゴーグル型ディスプレイの表示部２３０２
に用いられる表示装置は、曲面型の表示装置の一例であ
る。図１４（Ｅ）はプログラムを記録した記録媒体（以
下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体
２４０１、表示部２４０２、スピーカ部２４０３、記録
媒体２４０４、操作スイッチ２４０５等を含む。なお、
このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａ
ｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、
音楽鑑賞や映画鑑賞やゲームやインターネットを行うこ
とができる。図１４（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。プレ
ーヤーの表示部２４０２およびデジタルカメラの表示部
２５０２に用いる表示装置は、平面型の表示装置の一例
である。これらの電気器具の表示部に用いる表示装置を
作製する際に、本発明を適用すれば、ＣＭＰ法による研
磨処理やＳＯＧ膜成膜による平坦化を行わなくても平坦
化でき、微細加工が可能になるため、より高精細で高輝
度の画質を表示が可能になる。 【０１６３】図１５（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。 【０１６４】図１５（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。 【０１６５】なお、図１５（Ｃ）は、図１５（Ａ）及び
図１５（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１５（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。 【０１６６】また、図１５（Ｄ）は、図１５（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１５（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。 【０１６７】ただし、図１５に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の液晶表示装置の適用例は図示していな
い。 【０１６８】図１６（Ａ）は携帯電話であり、３００１
は表示用パネル、３００２は操作用パネルである。表示
用パネル３００１と操作用パネル３００２とは接続部３
００３において接続されている。接続部３００３におけ
る、表示用パネル３００１の表示部３００４が設けられ
ている面と操作用パネル３００２の操作キー３００６が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部３００５、操作キー３００
６、電源スイッチ３００７、音声入力部３００８を有し
ている。本発明は、携帯電話の表示部に用いられるプラ
スチック基板上に形成される半導体装置にも適用するこ
とができ、ＣＭＰ法による研磨処理やＳＯＧ膜成膜によ
る平坦化処理を行わなくても平坦化することができる。 【０１６９】図１６（Ｂ）は携帯書籍（電子書籍）であ
り、本体３１０１、表示部３１０２、３１０３、記憶媒
体３１０４、操作スイッチ３１０５、アンテナ３１０６
等を含む。 【０１７０】図１６（Ｃ）はディスプレイであり、本体
３２０１、支持台３２０２、表示部３２０３等を含む。
ディスプレイのように撓みやすく、もともと大きなうね
りを有する大型ガラス基板を用いて作製される電気器具
にも本発明の平坦化は適用することができる。 【０１７１】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施形態、実施例１〜
５を組み合わせて作製されたどのような表示装置を用い
ても実現することができる。 【０１７２】(実施例７)本実地例では、本発明を使用し
て多層配線化した例について図１７を用いて説明する。
なお、図１７では、実施例２、及び実地例５のＴＦＴ作
製工程を用いて本実施例を説明しているが、これに限定
されることはなく実施形態や実施例１〜４のいずれを適
用することも可能である。なお、図１７のＴＦＴ作製方
法は実施例２に従えばよいので説明は省略する。 【０１７３】また、本実地例ではソース領域及びドレイ
ン領域に添加されている不純物の濃度は全て等しくなっ
ているが、必要に応じてＬＤＤ構造やＧＯＬＤ構造にす
るなどその濃度を変えても構わないし、ゲートの数は１
つに限らず２つまたはそれ以上であってもよい。また、
配線の積層もこの図に限定されず、それ以上またはそれ
以下の層数でも構わない。 【０１７４】図１７（Ａ）において形成されているＴＦ
Ｔは、開口部を有している下地絶縁膜７０１と、前記下
地絶縁膜７０１に設けられた開口部内に形成された半導
体膜７０２と、前記下地絶縁膜７０１と前記半導体膜７
０２を覆っているゲート絶縁膜７０３と、前記ゲート絶
縁膜７０３上の開口部を有する第１の絶縁膜７０４と、
前記第１の絶縁膜７０４に設けられられた開口部内に形
成されたゲート電極７０５と、を有している。半導体膜
７０２はチャネル形成領域７０６とｎ型の不純物領域７
０７、７０８とを有している。 【０１７５】下地絶縁膜７０１は基板７００の上に形成
されている。また、ｎチャネル型ＴＦＴのゲート電極７
０５と第１の絶縁膜７０４を覆って第１の層間絶縁膜７
０９が形成されている。前記第１の層間絶縁膜７０９に
は開口部が設けられており、その開口部の底部には不純
物領域７０７、７０８にそれぞれ接するようにあけられ
たコンタクトホールを介して、配線７１１、７１２が形
成されている。配線７１１は実施例４に示した方法によ
り形成される。さらに第１の層間絶縁膜７０９は第２の
層間絶縁膜７１０により覆われており、第２の層間絶縁
膜７１０には配線を収納するための開口部が設けられて
いる。配線７１１は、第２の層間絶縁膜７１０に設けら
れたコンタクトホールと第２の層間絶縁膜７１０上を介
し他のＴＦＴと電気的に接続される。第２の層間絶縁膜
７１０上は開口部を有した第３の層間絶縁膜７１３で覆
われている。第３の層間絶縁膜にも開口部が設けられ、
配線が収納される。上層の配線についても同様に積層さ
れる。 【０１７６】配線７１４、７１５の付近の拡大図を
（Ｂ）に示す。なお配線７１４、７１５は配線７１７、
７１９に対応する。絶縁膜７１６の開口部内外に形成さ
れる配線のうち、開口部の上部に突き出す配線の下とな
る絶縁膜７２０を、ウエットエッチによる横エッチなど
を使用することにより可能な限り、例えばサブミクロン
程度に細く加工する。すると、絶縁膜７１６の開口部の
外に突き出して形成された配線の幅は、下の微細加工さ
れた絶縁膜７２０の幅＋（配線の厚み×２）となり、具
体的には１〜１．５μ程度とすることができる。この状
態で、図１２（Ｂ）の９０６に相当する段差を除去して
コンタクトホールを開口すれば、コンタクトホールの底
面を下部配線の頭が凸状に露出した形状にすることがで
きる。この配線の下となる絶縁膜は、開口部内に島状に
残して形成しても、隣接した二つの開口部を形成しても
よい。 【０１７７】このとき、実効コンタクトホール径は７２
１であって、開口したコンタクトホールの寸法より小さ
く、なおかつ、絶縁膜７１６の開口部から突き出して形
成された配線７１７の凸部の寸法より小さい。このよう
にして実効コンタクトホール径７２１を実際に開口した
寸法よりも縮小できる。これに伴い、配線７１９のオー
バーラップマージンも縮小できるので、配線の集積度向
上が容易となる。 【０１７８】また、従来の方法で７２１に相当する寸法
のコンタクトホールを形成し、配線７１９と７１７の導
通をとる場合と比較すると、コンタクトホール内部にお
ける配線７１９の膜厚はコンタクトホールのアスペクト
比が小さい分、厚くすることができる。従って、コンタ
クトホール内部における断線が生じにくくなる、コンタ
クトホール内部の配線薄膜化によるコンタクト抵抗増大
が生じにくくなる等の効果があり、コンタクトホール関
連の信頼性を向上できる。 【０１７９】上記構成により配線を多層化することでＴ
ＦＴを集積化することが可能であるので、本実地例のＴ
ＦＴを半導体集積回路に用いることにより該半導体集積
回路の基板上に占める面積を小さくすることができる。
また、これらような構成は通常積層すればするほど凹凸
が増え、断線などの不良を引き起しやすくなるが、本発
明を利用することでＣＭＰなどの研磨による平坦化やＳ
ＯＧ膜による平坦化を用いることなく、平坦化でき、断
線などの不良を低減させ、信頼性の向上を図ることがで
きる。 【０１８０】 【発明の効果】本発明を適用することにより、層間絶縁
膜に対してＣＭＰ法やＳＯＧ膜による新たな装置を用い
た平坦化処理を行わなくても、既存の装置を用いて層間
絶縁膜表面の平坦化を行うことができる。 【０１８１】また、もしＣＭＰ法による研磨技術を用い
たとしても、あらかじめ概略平坦な表面になっているた
め、簡単な研磨処理のみで平坦化することができる。 【０１８２】これにより、縮小投影等微細加工の精度を
上げることができるため、ＬＳＩ等の集積度を上げたい
半導体装置はさらに集積度を上げ、性能を上げることが
できる。また、液晶表示装置においては、ラビング処理
をムラなく行うことができるため、液晶の配向乱れが起
こることがなく、良好な表示を行うことができる。さら
に、配向乱れによる画質低下を防ぐために設けられてい
た遮光膜を形成する必要がなくなるため、開口率を上げ
ることができ輝度が向上し、さらに表示能を上げること
ができる。 【０１８３】さらにコンタクトホールのアスペクト比が
下がるため、断線などのコンタクトホール関連の不良を
軽減させることができ、信頼性を向上させることができ
る。
層された構造の半導体装置の形成方法において、平坦化
のための特別な手段を用いることなく、平坦化する技術
に関する。 【０００２】なお、本明細書において、異なる層が複数
積層された構造の半導体装置としては、トランジスタ、
特に電界効果型トランジスタ、代表的にはＭＯＳ（Meta
l Oxide Semiconductor）トランジスタや薄膜トランジ
スタ（Thin film transistor:ＴＦＴ）や、静電容量等
の素子、また前記したこれらの素子からなる回路を含む
装置、またこれらの装置をシステムとして含む電気器具
等が含まれる。 【０００３】 【従来技術】近年、半導体装置を含む電気器具（ビデオ
カメラ、デジタルカメラ、プロジェクター、パーソナル
コンピュータ、モバイルコンピュータ、携帯電話または
電子書籍等）の小型化、軽量化、コストの低減に対する
要求は高まるばかりである。電気器具を小型化、軽量化
しても性能が落ちないことはユーザーにとって当然の要
求であり、電気器具には今以上の性能が要求され続け
る。なお、電気器具の機能や性能を決定するのは、シス
テムを構成するＬＳＩの特性や、電気器具の表示部にお
ける表示装置の特性である。そこで、ＬＳＩ等の半導体
装置に関する微細化、高集積化や、表示装置の高輝度、
高精細化に関する研究開発がさかんに進められている。
微細度や集積度が向上することにより、ひとつのチップ
に搭載できる機能が多くなるため、上記したような電気
器具の小型化、軽量化、高性能化の要求を満たす手段と
なり、表示装置においては、画素数が増えることで高精
細な画像表示が可能となるからである。 【０００４】また、例えば、ひとつのチップにＭＰＵ、
メモリ、Ｉ／Ｏインターフェースなどひとつのシステム
を構成する需要がモノリシックに搭載され、高速化、高
信頼性、低消費電力化が可能なシステムオンチップや、
前述したようなシステム（機能回路）がパネルと同一基
板上に形成（搭載）されたシステムオンパネルを実現す
るために、高集積化の技術開発が続いている。 【０００５】ここで、半導体装置の高集積化、微細化を
進める上で微細化のレベルを決定すると言っても過言で
はないのが、縮小投影露光による加工技術やエッチング
技術である。縮小投影装置自体の性能の問題もあるが、
投影露光による加工を行う処理基板の表面も考慮する必
要がある。 【０００６】例えば、材料や形成されるパターンが異な
る複数の層を積層して形成される半導体装置において、
平坦化処理を施していない場合は、図１（Ａ）に示すよ
うに第１の層１上に第２の層２を形成し、第３の層３を
第２の層２に形成すると、第１の層１と第２の層２との
高低差を反映した段差を有する構造となってしまう。さ
らに、同様に第３の層３上に第４の層４、第５の層５と
積層するに従って、段差６の高低差が大きくなってしま
っていた。 【０００７】特に、導電膜からなる配線は、集積度を上
げるために線幅を狭くしていく方向であるが、配線の線
幅を狭めることが配線抵抗を上げてしまうことになるた
め、配線の膜厚を厚くすることによって配線抵抗が上が
るのを抑えている。そのため、段差（半導体装置表面の
凸部と凹部との高低差）は大きくなるばかりである。 【０００８】また、表面に凹凸形状を有している半導体
装置の微細加工処理する場合、凹凸により投影のフォー
カスが狂って設計通りの加工ができない、表面が凹凸形
状のまま成膜すると、成膜材料によっては、カバレッジ
が悪く断線してしまったりするという問題があった。そ
して、加工すべき寸法が微細化すると露光処理する際の
フォーカスマージンが小さくなるため、凹凸の段差がフ
ォーカスマージン以下におさまるような表面にする必要
性があると考えられるようになった。 【０００９】そこで、半導体装置の表面を平坦化するた
めに、図１（Ｂ）で示すように、第５の層５ａを過剰な
膜厚で形成し、第４の層の影響を受けて形成された凸７
をＣＭＰ（Chemical Mechanical Polishing：化学的機
械研磨）法による研磨技術や、図１（Ｃ）に示すように
ＳＯＧ膜８を成膜することで平坦化する方法が考えられ
た。 【００１０】また、配線等による層間絶縁膜の凹凸が配
向膜のラビングむらの原因となって液晶の配向乱れを引
きおこし、画質の低下を招くという問題も有する液晶表
示装置では、液体として塗布し焼成する有機絶縁膜を用
い、有機絶縁膜を厚めに成膜することにより平坦な表面
を形成している。 【００１１】また、集積度を上げるために多層配線化さ
れた半導体装置では異なる層に形成された配線やゲート
電極が層間絶縁膜を介し近接することで寄生容量が発生
し、動作速度が低下するという問題も発生する。そのた
めに層間絶縁膜は厚めに形成される傾向がある。 【００１２】 【発明が解決しようとする課題】しかしＣＭＰ法による
研磨処理は、研磨したい膜より下層に形成されたパター
ンの粗密によって研磨速度が局所的にかわってしまうデ
ィッシングの問題や、研磨処理によって発生する研磨屑
や処理（研磨）液が基板の汚染の問題になることがあっ
た。また、ＣＭＰ法による研磨処理は、必要以上に研磨
することで配線表面をキズつけて信頼性を低下させてし
まうという問題があった。また、簡易に研磨できる材料
とできない材料があり、すべての半導体装置の作製に使
用可能というわけではなかった。 【００１３】また、上述したようなパターン密度依存性
の問題を解決するために基板における粗密差をなくすた
めにダミーパターンを設けることも考えられるが、ダミ
ーパターンを形成することにより設計の自由度が落ち
る、また、表示装置においては開口率がおちる等の問題
があった。 【００１４】また、ＣＭＰ法による研磨技術は、平坦性
を有しているシリコンウエハや石英基板上に形成されて
いる半導体装置に対しては行うことが可能であるが、表
面に大きなうねりを有する大型ガラス基板やフレキシブ
ルなプラスチック基板上に形成された半導体装置に適用
するのが難しいという問題があった。 【００１５】ＳＯＧ膜による平坦化にも次のような問題
がある。ＳＯＧ膜は、溶媒中に分散する絶縁膜材料をウ
エハ上にスピンコートなどを用いて塗布した後、加熱処
理を行って形成される膜である。塗布膜は、表面張力に
よりウエハの凸部には薄く、凹部には厚く形成されるた
め平坦化処理に用いられるが、吸湿性が高いため、金属
配線等の腐食の原因となり、信頼性を低下させるという
問題がある。そこで、金属配線を保護するための膜や吸
湿防止のための保護膜を形成する等のプロセスを追加す
る必要があり、工程の増加という問題がある。また、Ｓ
ＯＧ膜の膜質についても、透水性が高い、劣化しやす
い、クラックが入りやすいという問題がある。 【００１６】また、ＳＯＧ膜成膜は、膜材料塗布後に、
焼成して酸化シリコン膜に準じる膜とし、さらに不要な
領域の膜をエッチングして除去、保護膜の成膜というよ
うに平坦化のために必要な処理工程が多く、また、保護
膜成膜までの間に吸湿してしまうなどの問題もあった。 【００１７】また、ＳＯＧ膜のような処理工程で、単位
面積あたりに形成されている素子の数が多い領域（例え
ば駆動回路や機能回路のように回路が密集した領域）と
単位面積あたりに形成されている素子の数が少ない領域
（例えば開口部を大きくして光が透過する領域を拡げた
い画素部のような領域）とを同じ状態で平坦化するのは
難しいという問題もあった。 【００１８】また、表示装置においては、積層される層
間絶縁膜の膜の種類が異なると、屈折率も変わり、界面
で光が思わぬ方向に散乱して、ＴＦＴの半導体層に入射
し、光リーク電流が発生するなどの問題があった。 【００１９】また、集積度向上のため多層配線化した場
合、異なる層の配線間で発生する寄生容量を低減させる
ために層間絶縁膜を厚く形成すると、導通をとるための
コンタクトホールの形成に時間がかかってしまう、形成
されたコンタクトホールはアスペクト比が大きいため配
線を形成する際によく用いられるスパッタ成膜等ではカ
バレッジが悪く、コンタクトホール底面まで配線が形成
されずに断線が起こってしまいコンタクトホール関連の
信頼性が落ちてしまう等という問題もある。 【００２０】本発明は、上記の問題を鑑み、材料や形成
されたパターンが異なる複数の層が積層された構造の半
導体装置において、ＣＭＰ法による研磨処理やＳＯＧ膜
成膜による平坦化処理を行わなくても平坦化でき、さら
に基板材料を選ばず、簡便に平坦化を行う方法を提供す
ることを課題とする。また、異なる層の配線間に生じる
寄生容量低減のために要求される層間絶縁膜の厚膜化
と、コンタクトホール関連の信頼性向上のために要求さ
れる層間絶縁膜の薄膜化とを平坦化の方法を工夫するこ
とで両立させることを課題とする。 【００２１】 【課題を解決するための手段】本発明は、異なる層が複
数積層されて形成された半導体装置において、絶縁膜に
開口部を形成し、その開口部内に配線（電極）または半
導体層を形成することにより、絶縁膜および配線（電
極）または半導体層上に形成される絶縁膜に対してＣＭ
Ｐ法による研磨処理またはＳＯＧ膜の成膜による平坦化
を行わなくても表面の平坦化を行うことができるという
ものである。 【００２２】また、本発明は、半導体装置の段差が存在
する層の一部の平坦化に適用しても、すべての平坦化に
適用してもよい。例えば、半導体層、ゲート絶縁膜およ
びゲート電極を含むトランジスタと、各トランジスタを
電気的に接続する配線と、トランジスタと配線とを絶縁
する層間絶縁膜とを含む半導体装置において、半導体
層、ゲート電極および配線を形成することによって生じ
る段差の一部を平坦化するために本発明を適用してもよ
いし、すべての段差を平坦化するために本発明を適用し
てもよい。 【００２３】さらに、本発明を応用することで、コンタ
クトホールが形成される位置においてのみ層間絶縁膜の
膜厚を薄くしコンタクトホールのアスペクト比を下げ、
コンタクトホールを形成しない場所においての膜厚は保
つことで、寄生容量による遅延など増大させずにコンタ
クトホール関連の信頼性を上げることができる。 【００２４】本発明は、開口部を有する第１の絶縁膜と
前記開口部内部に形成された半導体層と、前記第１の絶
縁膜及び前記半導体層を覆う第２の絶縁膜とを含むこと
を特徴とする。 【００２５】また、本発明は開口部を有する第１の絶縁
膜と、前記開口部内部に形成された電極と、前記第１の
絶縁膜及び前記電極を覆う第２の絶縁膜と、を含むこと
を特徴とする。 【００２６】また、本発明は開口部を有する絶縁膜と、
前記開口部の底面から前記絶縁膜の前記開口部外の表面
に連続して形成された配線を有していることを特徴とす
る。 【００２７】また、本発明は開口部を有する第１の絶縁
膜と、前記開口部の底面から前記第１の絶縁膜の前記開
口部外の表面に連続して形成された配線と、前記第１の
絶縁膜と前記配線を覆う第２の絶縁膜を有し、前記第２
の絶縁膜には前記配線に達するコンタクトホールが、前
記配線が前記表面上に形成されている位置に形成されて
いることを特徴とする。 【００２８】また、本発明は第１の開口部を有する第１
の絶縁膜と、前記第１の開口部の底面から前記第１の絶
縁膜の前記開口部外の表面に連続して形成された配線
と、前記第１の絶縁膜と前記配線を覆う、第２の開口部
を有した第２の絶縁膜を有し、前記第２の開口部は、前
記配線が前記表面に形成されている位置の上部に少なく
とも一部が形成されており、前記第２の開口部の底面の
前記位置に相当するところには前記配線に達するコンタ
クトホールが形成されていることを特徴とする。 【００２９】また、本発明は第１の開口部と第２の開口
部の隣接する開口部を有する絶縁膜と、前記第１の開口
部の底面から、前記第１の開口部と前記第２の開口部の
間の前期絶縁膜の表面を経由し、前記第２の開口部の底
面まで連続して形成された配線を有していることを特徴
とする。 【００３０】また、本発明は第１の開口部と第２の開口
部の隣接する開口部を有する絶縁膜と、前記第１の開口
部の底面から、前記第１の開口部と前記第２の開口部の
間の前期絶縁膜の表面を経由し、前記第２の開口部の底
面まで連続して形成された配線と、前記第１の絶縁膜と
前記配線を覆う、第２の絶縁膜を有し、前記第２の絶縁
膜には前記配線に達するコンタクトホールが、前記第１
の開口部と前記第２の開口部の間の前期絶縁膜の表面上
に形成されている位置に形成されていること、を特徴と
する。 【００３１】また、本発明は第１の開口部と第２の開口
部の隣接する開口部を有する絶縁膜と、前記第１の開口
部の底面から、前記第１の開口部と前記第２の開口部の
間の前期絶縁膜の表面を経由し、前記第２の開口部の底
面まで連続して形成された配線と、前記第１の絶縁膜と
前記配線を覆う、第３の開口部を有した第２の絶縁膜を
有し、前記第３の開口部は、前記第１の開口部と前記第
２の開口部の間の前期絶縁膜の表面上に形成されている
位置の上部に少なくとも一部が形成されており、前記第
２の開口部の底面の前記位置に相当する所には前記配線
に達するコンタクトホールが形成されていることを特徴
とする。 【００３２】また、本発明は内部に島状に絶縁膜を残し
て形成された開口部を有する絶縁膜と、前記開口部の内
部及び前記島状に残された絶縁膜の上部に連続して形成
された配線を有していることを特徴とする。 【００３３】また、本発明は内部に島状に絶縁膜を残し
て形成された開口部を有する絶縁膜と、前記開口部の内
部及び前記島状に残された絶縁膜の上部に連続して形成
された配線と、前記第１の絶縁膜と前記導電層を覆う第
２の絶縁膜を有し、前記第２の絶縁膜には前記島状に残
された絶縁膜が形成されている位置において前記配線に
達するコンタクトホールが形成されていることを特徴と
する。 【００３４】また、本発明は内部に島状に絶縁膜を残し
て形成された第１の開口部を有する絶縁膜と、前記第１
の開口部の内部及び前記島状に残された絶縁膜の上部に
連続して形成された配線と、前記第１の絶縁膜と前記配
線を覆う、第２の開口部を有する第２の絶縁膜を有し、
前記第２の開口部は、前記第１の開口部と前記第２の開
口部の間の前期絶縁膜の表面上に形成されている位置の
上部に少なくとも一部が形成されており、前記第２の開
口部の底面の前記位置に相当する所には前記配線に達す
るコンタクトホールが形成されていることを特徴とす
る。 【００３５】また、本発明において開口部の深さの値は
配線の厚さの値と一致している。 【００３６】また、本発明は開口部を有する絶縁膜と、
活性層と、前記活性層を覆って形成されたゲート絶縁膜
と、前記活性層と、前記ゲート絶縁膜の上部に形成され
たゲート電極とを有し、前記活性層と、ゲート絶縁膜
と、ゲート電極の全部または一部は前記絶縁膜が有する
開口部内に形成されていることを特徴とする。また、前
記開口部の深さの値は活性層の厚さの値以上、活性層の
厚さとゲート絶縁膜厚さとゲート電極の厚さを足した値
以下であることを特徴とする。さらに前記活性層のソー
ス領域またはドレイン領域には前記ゲート絶縁膜とその
上部に形成された絶縁膜に設けられたコンタクトホール
を介して、中間配線が接続されている。また、前記中間
配線の厚さは、ゲート電極の厚さと一致する。 【発明の詳細な説明】 【００３７】本発明は、半導体装置における段差が発生
するすべての層または一部の層に適応することが可能で
ある。 【００３８】本明細書において、開口部を形成すると
は、エッチングにより、ある（絶縁）膜の選択された領
域に凹みを形成することを指し、ある（絶縁）膜の深さ
方向に膜厚分の深さをエッチングする場合、膜厚の深さ
途中（膜厚より浅いところ）でエッチングをストップす
る場合のどちらも指すこととする。 【００３９】また、本明細書において、コンタクトホー
ルを形成するとは、各ＴＦＴを電気的に接続する配線を
形成するために、層間絶縁膜を除去し半導体層に達する
ホールを形成すること、または異なる層に形成された配
線と配線とを結ぶためのホールを形成することのどちら
も指すこととする。 【００４０】また、本明細書において、配線、電極また
は半導体膜の膜厚と開口部の深さとが一致するとは、膜
厚と開口部の深さとの誤差範囲が成膜時の膜厚面内分布
と同程度の範囲であることを示すこととする。 【００４１】 【発明の実施の形態】本発明を適用して、半導体装置
（ＴＦＴ）を形成する方法について、図２〜３を用いて
説明する。 【００４２】基板１０上に下地絶縁膜１１を形成する。
基板としては、ガラス基板、石英基板、結晶性ガラスな
どの絶縁性基板、セラミック基板、ステンレス基板、金
属（タンタル、タングステン、モリブデン等）基板、半
導体基板、プラスチック基板（ポリイミド、アクリル、
ポリエチレンテレフタレート、ポリカーボネート、ポリ
アリレート、ポリエーテルスルホン等からなる基板）等
を用いることができる。これらの中より、透明基板であ
る必要性の有無、プロセスの最高温度などと考慮して適
したものを選べば良い。 【００４３】下地絶縁膜１１は、酸化シリコン膜、窒化
シリコン膜、酸化窒化シリコン膜などの絶縁膜で、１０
〜６５０ｎｍ（好ましくは５０〜６００ｎｍ）の膜厚で
形成すればよい（図２（Ａ））。 【００４４】続いて、下地絶縁膜１１に開口部１２を形
成し、続いて半導体膜１３を形成する。なお、下地絶縁
膜１１を異なる材料を用いて積層し、特にそれらの膜
が、あるエッチャントに対してのエッチングの選択比が
高い膜を選んで積層すること（例えば、１層目に窒化シ
リコン膜１１ａ、２層目に酸化シリコン膜１１ｂを形成
する）により、１層目の絶縁膜がエッチングストッパー
の役割を果たし、制御性の高い開口部の形成を行うこと
ができる。このようにエッチングストッパーとなる絶縁
膜を設ける他に、エッチャントの濃度やエッチングの処
理時間で開口部の制御を行うことも可能である。半導体
膜１３としては、シリコン、またはシリコンを主成分と
する半導体膜（例えば、ＳｉxＧｅ1-x膜：０＜ｘ＜１）
を用いればよい。本実施例では、アモルファスシリコン
膜１３を成膜する（図２（Ｂ））。次いで、開口部１２
においてアモルファスシリコン膜１３上に所望の形状に
なるようにレジストからなるマスク１４を形成し（図２
（Ｃ））、エッチングして、半導体層１５を形成する。
半導体膜の結晶化処理は、エッチング処理前に行っても
エッチング処理後に行ってもどちらでもよい。また、結
晶化方法は、公知の結晶化処理（レーザ結晶化法、熱結
晶化法等）または触媒元素を添加して加熱処理を施す結
晶化方法を用いてもよい。また、これらの結晶化方法を
組み合わせて適用してもよい。ここまでの工程で、下地
絶縁膜１１ｂと半導体層１５との高さが概略一致してい
る。また、開口部を形成するためのエッチングに関して
は本実施の形態ではウエットエッチングを想定している
が、もちろんドライエッチングでも問題無く行うことが
できる（図２（Ｄ））。 【００４５】続いて、ゲート絶縁膜１６を形成する。ゲ
ート絶縁膜１６は、減圧ＣＶＤ法、プラズマＣＶＤ法ま
たはスパッタ法を用い、厚さを２０〜１５０ｎｍとして
シリコンを含む絶縁膜で形成する。酸化シリコン膜を用
いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraeth
yl Ortho Silicate）とＯ2とを混合し、反応圧力４０P
a、基板温度３００〜４００℃とし、高周波（１３．５
６MHz）電力密度０．５〜０．８W/cm2で放電させて形成
することができる。このようにして作製される酸化シリ
コン膜は、その後４００〜５００℃の加熱処理によりゲ
ート絶縁膜として良好な特性を得ることができる。な
お、下地絶縁膜膜１１ｂと半導体層１５との高さが概略
一致しているため、ゲート絶縁膜１６の表面もＣＭＰ法
での研磨処理という平坦化のための処理をしなくても概
略平坦な状態にすることができる。 【００４６】そして、ゲート絶縁膜１６上にゲート電極
１７を形成する。ゲート電極１７としては、Ｔａ、Ｗ、
Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、また
は前記元素を主成分とする合金材料若しくは化合物材料
で形成すればよい。また、リン等の不純物元素を導入し
た結晶質シリコン膜に代表される半導体膜を用いてもよ
い。また、ＡｇＰｄＣｕ合金を用いてもよい。単層構造
以外にも、導電膜を２層以上積層した構造としてもよ
い。ただし、これらの材料を用いてゲート電極を作製し
た場合、その後の熱処理に絶えうる材料を用いることが
肝要である。 【００４７】次いで、ゲート電極１７をマスクとして、
半導体層１５ａ、ｂに不純物元素を添加する。不純物元
素が添加された領域は、後にソース領域またはドレイン
領域とするため、高濃度に不純物元素を添加する。ｎチ
ャネル型ＴＦＴを形成する領域には、不純物元素とし
て、ｎ型を付与する不純物元素（代表的には、リン）、
ｐチャネル型ＴＦＴとなる領域には、不純物元素として
ｐ型を付与する不純物元素（代表的には、ボロン）を添
加すればよい。また、必要に応じて、低濃度に不純物元
素を含むＬＤＤ（Light Doped Drain:低濃度不純物領
域）領域を形成してもよい。 【００４８】続いて、第１の層間絶縁膜１８を形成す
る。第１の層間絶縁膜１８は、プラズマＣＶＤ法、減圧
ＣＶＤ法、常圧ＣＶＤ法またはスパッタ法を用い、厚さ
を１００〜２００ｎｍとしてシリコンを含む絶縁膜（Ｓ
ｉＯＮ、ＳｉＮＯ、ＳｉＯ、ＳｉＮ等）で形成する（図
２（Ｅ））。 【００４９】続いて、第２の層間絶縁膜１９を形成す
る。第２の層間絶縁膜（Ａ）１９は、プラズマＣＶＤ
法、減圧ＣＶＤ法、常圧ＣＶＤ法またはスパッタ法を用
い、厚さを５００〜８００ｎｍとしてシリコンを含む絶
縁膜（ＳｉＯＮ、ＳｉＮＯ、ＳｉＯ、ＳｉＮ等）で形成
すればよい（図３（Ａ））。 【００５０】この後、第２の層間絶縁膜（Ａ）１９に、
後に各ＴＦＴを電気的に接続する配線を形成するための
開口部２０を形成する。第１の層間絶縁膜１８と第２の
層間絶縁膜１９とが、あるエッチャントに対してのエッ
チングの選択比の高い材料（例えば、第１層間絶縁膜：
ＳｉＮ膜、第２層間絶縁膜：ＳｉＯ膜）を用いて形成し
てあれば、第１の層間絶縁膜１８をエッチングストッパ
ーとして用いて、開口部２０形成の際に、深さ方向の制
御をし易くなる。なお、第１の層間絶縁膜および第２の
層間絶縁膜を区別せずに、同一の膜で成膜して、エッチ
ャントの濃度やエッチング時間で開口部形成の制御を行
ってもよい。次いで、開口部２０の底面に半導体層に達
するコンタクトホールを形成する（図３（Ｂ））。 【００５１】続いて、Ａｌ、Ｔｉ、Ｍｏ、Ｗやこれらの
元素を含む導電性材料を膜厚が３００〜５００ｎｍ程度
になるように成膜し、マスク２１ａ〜ｄを形成して（図
３（Ｃ））、不要な領域の導電膜をエッチングすること
により各ＴＦＴを電気的に接続する配線２２ａ〜ｄを形
成する（図３（Ｄ））。 【００５２】その後、第２の層間絶縁膜（Ｂ）２３を形
成する。第２の層間絶縁膜（Ｂ）２３もプラズマＣＶＤ
法、ＴＥＯＳ−ＣＶＤ法またはスパッタ法を用い、厚さ
を２００〜５００ｎｍとしてシリコンを含む絶縁膜（Ｓ
ｉＯＮ、ＳｉＮＯ、ＳｉＯ、ＳｉＮ等）で形成すればよ
い。なお、第１の層間絶縁膜１８、第２の層間絶縁膜
（Ａ）１９および第２の層間絶縁膜（Ｂ）２３を同じ種
類の無機絶縁膜から形成することができる（図３
（Ｅ））。 【００５３】平坦化の目的は、表面の凹凸の程度を許容
範囲内に抑制することである。従ってある平坦化高低を
省略することにより生じる凹凸が許容範囲内であるなら
ば、その平坦化工程は省略してもよい。また、平坦化を
行うことで後工程に著しい困難を強いる結果となるので
あれば、あえて平坦化を行わないほうが望ましい場合も
ある。本実施の形態においては、半導体層に不純物を注
入する工程の難易度を下げる方が優先する場合を想定
し、ゲート電極に起因する段差の平坦化を省略する例を
示した。 【００５４】なお、本実施の形態では、ゲート電極１７
に起因する段差を平坦化していないがこれを平坦化する
ことも可能である。その一例を図１８を用いて説明す
る。半導体層３３、ゲート絶縁膜３０を形成した後、絶
縁膜３１を後工程で形成するゲート電極と同程度の膜厚
で成膜する。その後、半導体層３３、後工程で形成する
ゲート電極３２をその内部に含むような形状の開口部を
絶縁膜３１をエッチングして形成する。その後、前記開
口部内にゲート電極３２を形成する（図１８（Ａ））。 【００５５】図１８（Ｂ）は、図１８（Ａ）をＡ―Ａ’
で切断した断面図である。ゲート電極３２を配線として
引き回す部分（半導体層３３と重ならない部分）に起因
する段差は、ゲート電極の厚さと同程度の深さを持つ開
口部内に形成されているので、ゲート電極３２を覆う層
間絶縁膜を形成すると概略平坦化される。 【００５６】図１８（Ｃ）は図１８（Ａ）をＢ―Ｂ’で
切断した断面図である。半導体層３３上には絶縁膜３１
が存在しないので、半導体層３３への不純物注入が困難
になることはない。 【００５７】図１８（Ａ）〜（Ｃ）はゲート電極に起因
する段差のみを平坦化する方法を説明する図面なので、
図１８（Ｃ）には、半導体層３３に起因する段差が残る
様子が示されている。これを平坦化するには、図２
（Ａ）〜（Ｅ）に示された要領で別途平坦化を行えば良
い。半導体層３３に起因する段差が、ゲート電極３２に
起因する段差に比べ小さいのであれば、前者の平坦化を
省略しても問題は生じない。 【００５８】また、絶縁膜３１に形成する開口部の深さ
を、半導体層３３の厚さに相当する深さから半導体層＋
ゲート電極の厚さに相当する深さまで適宜選択すること
で、半導体層３３の厚さのみを平坦化したり、半導体層
＋ゲート電極の厚さまで平坦化したり目的に応じて使用
することができる。 【００５９】また、図１８に示した例ではゲート絶縁膜
３０を形成した後に絶縁膜３１を形成しているが、順番
を入れ替えて、絶縁膜３１を成膜し開口部を形成した後
にゲート絶縁膜３０を形成するプロセスとしてもよい。
図２（Ａ）〜（Ｅ）に示された例において、下地膜１１
ｂの膜厚を半導体層３３とゲート電極３２の膜厚の和、
またはゲート電極３２の膜厚と概略等しい値として平坦
化しても良い。 【００６０】また、図１８（Ｃ）のソース領域およびド
レイン領域上に生じる凹部には、絶縁膜を更に１枚被せ
てからコンタクトを形成し、ソース配線及びドレイン配
線と活性層を中継する導電層（中間配線）を形成しても
良い。前期導電層の厚さをゲート電極と同程度の厚さと
すれば、前記凹部は前期導電層の平坦化に使用すること
ができる。 【００６１】なお、本実施形態ではＴＦＴの作製工程に
おいて本発明を適用したが、本発明は、これだけに限定
されることはなく、半導体集積回路（ＩＣ、ＬＳＩ、Ｃ
ＣＤ等）、ＥＬ表示装置、ＣＭＯＳセンサ、ＴＦＴを用
いたＦＥＤ、太陽電池等に適用することができる。 【００６２】 【実施例】（実施例１）本実施例では、本発明を適用し
て、アクティブマトリクス基板を形成する工程につい
て、図４〜６を用いて説明する。なお、本明細書におい
て、駆動回路、画素部のスイッチング素子（画素ＴＦ
Ｔ）および保持容量素子とが同一基板上に形成された基
板を、便宜上アクティブマトリクス基板と呼ぶ。 【００６３】コーニング社の７０５９ガラスや１７３７
ガラスなどに代表されるバリウムホウケイ酸ガラス、ア
ルミノホウケイ酸ガラスなどのガラスからなる基板、ま
たは、石英基板や単結晶シリコン基板、金属基板または
ステンレス基板の表面に絶縁膜を形成したものを基板と
して用いればよい。また、本実施例の処理温度に耐えう
る耐熱性が有するプラスチック基板を用いてもよい。な
お、本実施例では石英ガラス基板を用いる。 【００６４】石英基板１００に下部遮光膜１０２を形成
するための第１の開口部１０１を形成する。次いで、本
実施例の処理温度に耐え得るＴａ、Ｗ、Ｃｒ、Ｍｏ等の
導電性材料およびその積層構造を３００nm程度の膜厚で
形成し、開口部１０１に前記した導電性材料からなる下
部遮光膜１０２を形成する。なお、本実施例では、下部
遮光膜１０２はゲート配線としての機能も有するため、
以下ではゲート線とも称する。本実施例では膜厚７５ｎ
ｍの結晶質シリコン膜を形成し、続いて膜厚１５０ｎｍ
のＷＳｉｘ（x＝２．０〜２．８）を成膜した後、エッ
チングして下部遮光膜（ゲート線）１０２を形成する。
なお、下部遮光膜１０２は、単層構造でも、上記したよ
うな導電性材料から２層以上に積層させた構造を用いて
も良い。また、基板からの汚染物質の拡散を防ぐため
に、下地遮光膜１０２を形成する前に、絶縁膜を形成し
てもよい。 【００６５】そして基板１００および下部遮光膜（ゲー
ト線）１０２上に酸化シリコン膜、窒化シリコン膜、酸
化窒化シリコン膜または減圧ＣＶＤ法を用いて８００℃
程度の高温で成膜される酸化シリコン膜などの絶縁膜か
ら成る膜厚１０〜６５０ｎｍ（好ましくは５０〜６００
ｎｍ）の下地絶縁膜１０３を形成する。本実施例では下
地絶縁膜１０３として単層構造を用いるが、汚染防止の
ために絶縁膜を２層以上積層させた構造を用いても良
い。プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ
2Ｏを反応ガスとして成膜される酸化窒化シリコン膜
（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝
１７％）を４００℃にて膜厚５８０ｎｍに形成してもよ
い（図４（Ａ））。 【００６６】次いで、下地絶縁膜１０３上に第２の開口
部１０４を形成する。第２の開口部１０４は、エッチャ
ントの濃度やエッチング処理時間によって開口部の形成
を調節してもよいが、積層構造の下地絶縁膜１０３の１
層目と２層目とのあるエッチャントに対してのエッチン
グの選択比が大きな材料で形成し、下地絶縁膜の２層目
の膜厚を所望の開口部の深さと等しくすると、開口部の
深さ方向の制御がし易い。 【００６７】続いて、非晶質半導体膜１０５を形成する
（図４（Ａ））。非晶質半導体膜１０５は、非晶質構造
を有する半導体膜を公知の手段（スパッタ法、減圧ＣＶ
Ｄ法、またはプラズマＣＶＤ法等）により、２５〜８０
ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。
半導体膜の材料に限定はないが、好ましくはシリコンま
たはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成
すると良い。 【００６８】そして、ニッケルなどの触媒を用いた熱結
晶化法を行って、半導体膜を結晶化する。また、ニッケ
ルなどの触媒元素を用いた熱結晶化法の他に、公知の結
晶化処理（レーザ結晶化法、熱結晶化法等）を組み合わ
せて行ってもよい。本実施例では、酢酸ニッケル溶液
（重量換算濃度１０ｐｐｍ、体積５ｍｌ）をスピンコー
トにより膜上全面に塗布して触媒元素含有層を形成し、
温度６００℃の窒素雰囲気中に１２時間さらして加熱処
理を行い、結晶質シリコン膜１０６を形成する。 【００６９】また、触媒元素を添加する熱結晶化法にレ
ーザ結晶化法を併せて結晶化を行ってもよい。レーザ結
晶化法も適用する場合には、パルス発振型または連続発
振型の気体レーザまたは固体レーザを用いればよい。気
体レーザとしては、エキシマレーザ、Ａｒレーザ、Ｋｒ
レーザ等があり、固体レーザとしては、ＹＡＧレーザ、
ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラ
スレーザ、ルビーレーザ、アレキサンドライドレーザ、
Ｔｉ：サファイアレーザなどが挙げられる。これらのレ
ーザを用いる場合には、レーザ発振器から放射されたレ
ーザ光を光学系で線状、矩形状もしくは楕円形状に集光
し半導体膜に照射すればよい。結晶化の条件は実施者が
適宣選択するものであるが、エキシマレーザを用いる場
合はパルス発振周波数３００Ｈｚとし、レーザーエネル
ギー密度を１００〜８００mJ/cm2(代表的には２００〜
７００mJ/cm2)とする。また、ＹＡＧレーザを用いる場
合にはその第２高調波を用いパルス発振周波数１〜３０
０Ｈｚとし、レーザーエネルギー密度を３００〜１００
０mJ/cm2(代表的には３５０〜８００mJ/cm2)とすると良
い。そして幅１００〜１０００μｍ、例えば４００μｍ
で線状に集光したレーザ光を基板全面に渡って照射すれ
ばよい。また、ＹＶＯ4レーザを用いる場合、出力１０
Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光
を非線形光学素子により高調波に変換して、共振器の中
にＹＶＯ4結晶と非線型光学素子を入れて、高調波を射
出してもよい。このとき光学系により矩形状または楕円
形状にして照射すればよく、エネルギー密度は、０．０
１〜１００MW/cm2程度（好ましくは、０．１〜１０MW/c
m2）が必要である。そして、０．５〜２０００cm/s程度
の速度でレーザ光に対して相対的に半導体膜を移動させ
て照射すればよい。 【００７０】続いて、得られた結晶質シリコン膜１０６
から触媒元素を除去するゲッタリング処理を行う。結晶
質シリコン膜１０６表面に、オゾン含有水溶液（代表的
にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれ
る）を形成して合計１〜１０ｎｍの酸化膜からなるバリ
ア層１０７を形成し、このバリア層１０７上に希ガス元
素を含む半導体膜（ゲッタリング領域ともいう）１０８
を形成する（図 （Ｂ））。バリア層１０７は、後の工
程で半導体膜（ゲッタリング領域）１０８のみを選択的
に除去する際にエッチングストッパーとして機能する。
また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸な
どと過酸化水素水を混合させた水溶液で処理しても同様
にケミカルオキサイドを形成することができる。また、
酸素雰囲気下の紫外線の照射でオゾンを発生させて前記
結晶構造を有する半導体膜の表面を酸化して形成しても
よい。また、プラズマＣＶＤ法やスパッタ法や蒸着法な
どで１〜１０ｎｍ程度の酸化膜を堆積してバリア層とし
ても良い。また、クリーンオーブンを用い、２００〜３
５０℃程度に加熱して薄い酸化膜を形成しても良い。以
上のようにして、後のゲッタリングで結晶質シリコン膜
１０６中のニッケルがゲッタリング領域１０８に移動可
能な膜質または膜厚のバリア層１０７を形成する。 【００７１】希ガス元素を含む半導体膜１０８は、スパ
ッタ法にて形成する。希ガス元素としてはヘリウム（Ｈ
ｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン
（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複
数種を用いる。中でも安価なガスであるアルゴン（Ａ
ｒ）が好ましい。ここでは希ガス元素を含む雰囲気でシ
リコンからなるターゲットを用い、ゲッタリング領域１
０８を形成する。また、一導電型の不純物元素であるリ
ンを含むターゲットを用いてゲッタリング領域を形成し
た場合、希ガス元素によるゲッタリングに加え、リンの
クーロン力を利用してゲッタリングを行うこともでき
る。なお、ニッケルは酸素濃度の高い領域に移動しやす
い傾向があるため、ゲッタリング領域１０８に含まれる
酸素濃度は、ゲッタリングされる結晶性シリコン膜１０
６に含まれる酸素濃度より高い濃度、例えば５×１０18
/cm3以上とすることが望ましい。 【００７２】加熱処理を行い、結晶質シリコン膜１０６
中に残留する触媒元素（ニッケル）をゲッタリング領域
１０８に移動させ、除去、あるいは濃度を低減するゲッ
タリングを行う。ゲッタリングを行う加熱処理として
は、強光を照射する処理または加熱処理を行い、結晶質
シリコン膜１０６に含まれるニッケルがほとんど存在し
ない、即ち膜中のニッケル濃度が１×１０18/cm3以下、
望ましくは１×１０17/cm3以下になるように十分ゲッタ
リングする（図４（Ｂ））。 【００７３】次いで、バリア層１０７をエッチングスト
ッパーとして、ゲッタリング領域１０８のみをエッチン
グして選択的に除去した後、フッ酸等を用いて酸化膜か
らなるバリア層１０７を除去する。 【００７４】そして、第２の開口部１０４上において、
結晶質シリコン膜１０６にマスクを形成し、不要な領域
の膜をエッチングして、第２の開口部１０４の中に半導
体層１０９〜１１１を形成する。 ここで、半導体層１
０９〜１１１のパターン形成前に、絶縁膜を形成して半
導体膜の結晶性を向上させるために加熱処理を行って、
半導体層の上部を熱酸化させるのが望ましい。例えば、
減圧ＣＶＤ装置で２０ｎｍの酸化シリコン膜を成膜した
後、ファーネスアニール炉で加熱処理を行う。この処理
により、半導体層の上部は酸化される。そして、酸化シ
リコン膜および半導体層の酸化した部分をエッチングし
て除去し、結晶性の向上した半導体膜を得ることができ
る。 【００７５】また、半導体層１０９〜１１１を形成した
後、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）を導入してもよい。 【００７６】そして、レジストからなるマスク１１２ａ
〜ｃを用いて不純物元素の導入を行い、後のｎチャネル
型ＴＦＴの半導体層になる領域にｎ型を付与する不純物
元素（以下、ｎ型不純物元素という）を導入する。ｎ型
不純物元素として周期表の１５族に属する元素、典型的
にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここで
はリン（Ｐ）を用いる。また、マスクを用いて、後のｐ
チャネル型ＴＦＴの半導体層となる領域にｐ型を付与す
る不純物元素（以下、ｐ型不純物元素という）として周
期表の１３族に属する元素、典型的にはボロン（Ｂ）ま
たはガリウム（Ｇａ）を導入する。 【００７７】以上のようにして、ｎ型不純物元素および
ｐ型不純物元素を１×１０18〜３×１０21/cm3の濃度範
囲で含む高濃度不純物領域１１３〜１１５が形成される
（図４（Ｃ））。なお、ｎ型不純物元素を添加する際に
は、後のｐチャネル型ＴＦＴとなる領域の半導体層はマ
スクで隠し、ｎ型不純物元素が添加されないようにする
のが好ましい。また、後のｐチャネル型ＴＦＴとなる領
域の半導体層にｎ型不純物元素が添加された場合には、
それをｐ型に反転するだけの濃度のｐ型不純物元素を添
加しなければならない。同様に、ｐ型不純物元素を添加
する場合には、後のｎチャネル型ＴＦＴとなる領域の半
導体層をマスクで隠しておくことが好ましい（図４
（Ｃ））。 【００７８】なお、図示していないが、必要に応じて、
マスクを用いて半導体層に低濃度に不純物元素を含む半
導体領域を形成してもよい。例えば、レジストからなる
マスクで半導体層の選択された領域を露出し、ドーズ量
を１×１０13〜５×１０14/cm2とし、加速電圧を５〜８
０ｋｅＶとして、ｎ型を付与する不純物元素として１５
族に属する元素、典型的にはリン（Ｐ）または砒素（Ａ
ｓ）を添加する。これにより、半導体層の選択的領域に
低濃度不純物領域を形成することができる。低濃度不純
物領域には１×１０18〜１×１０20/cm3の濃度範囲でｎ
型を付与する不純物元素を添加する。 【００７９】なお、本実施例は駆動回路をｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴとから形成しているが、ｎ
チャネル型ＴＦＴのみまたはｐチャネル型ＴＦＴのみで
すべての駆動回路を形成することも可能である。 【００８０】次いで、半導体層１０９〜１１１を覆って
ゲート絶縁膜１１６を形成する。ゲート絶縁膜１１６
は、減圧ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法
を用い、厚さを２０〜１５０ｎｍとしてシリコンを含む
絶縁膜で形成する。本実施例では、プラズマＣＶＤ法に
より８０ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ
＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成し
た。もちろん、ゲート絶縁膜は酸化窒化シリコン膜に限
定されるものでなく、他のシリコンを含む絶縁膜を用い
ても良い。 【００８１】また、酸化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Sili
cate）とＯ2とを混合し、反応圧力４０Pa、基板温度３
００〜４００℃とし、高周波（１３．５６MHz）電力密
度０．５〜０．８W/cm2で放電させて形成することがで
きる。このようにして作製される酸化シリコン膜は、そ
の後４００〜５００℃の熱アニールによりゲート絶縁膜
として良好な特性を得ることができる。 【００８２】続いて、絶縁膜１４０を、後に形成するゲ
ート電極と同程度の膜厚で形成する。絶縁膜１４０は、
シリコンを含む絶縁膜、例えば、酸化シリコン膜、酸化
窒化シリコン膜等であって、ＣＶＤ法、スパッタ法など
の公知の方法で形成する。 【００８３】次いで、絶縁膜１４０に、後工程で形成す
るゲート電極がその内部に形成されるような開口部を形
成する。 【００８４】本実施例においては絶縁膜１４０に酸化シ
リコン膜を採用し、フッ酸を含むエッチャントによるウ
エットエッチングで開口部を形成する。ウエットエッチ
ング時は、酸化窒化シリコン膜からなるゲート絶縁膜
を、エッチングレートの差を利用してエッチングストッ
パーとする。 【００８５】そして、前記開口部の底面に、ゲート電極
とゲート線１０２とを接続するコンタクトホールを形成
した後、膜厚１００〜５００ｎｍの耐熱性を有する導電
膜を形成する。本実施例では、Ｗのターゲットを用いた
スパッタ法で膜厚４００ｎｍのＷ膜を形成する。その他
に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法
で形成することもできる。なお、導電膜は特にＷに限定
されるわけではなく、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃ
ｒ、Ｎｄから選ばれた元素、または前記元素を主成分と
する合金材料若しくは化合物材料で形成してもよい。ま
た、リン等の不純物元素を導入した結晶質シリコン膜に
代表される半導体膜を用いてもよい。また、ＡｇＰｄＣ
ｕ合金を用いてもよい。また、本実施例では単層構造と
したが、導電膜を２層以上積層して形成してもよい。 【００８６】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク（図示せず）を形成し、ゲート電極
を形成するためのエッチング処理を行う。本実施例では
エッチング条件として、ＩＣＰ（Inductively Coupled
Plasma：誘導結合型プラズマ）エッチング法を用い、エ
ッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞ
れのガス流量比を２５：２５：１０（sccm）とし、１Ｐ
ａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MH
z）電力を投入してプラズマを生成してエッチングを行
った。基板側（試料ステージ）にも１５０ＷのＲＦ（1
3.56MHz）電力を投入し、実質的に負の自己バイアス電
圧を印加する。こうして絶縁膜１４０の内側にゲート電
極１１７〜１１９を形成する。 【００８７】本実施例においては、ゲート電極を形成す
る前に半導体層に不純物を注入しているため、不純物を
含む領域をゲート電極に対して自己整合的に形成するこ
とはできない。本発明を適用してゲート電極に起因する
段差を平坦化し、なおかつ、不純物を含む領域をゲート
電極に対して自己整合的に形成することは可能である。
具体的には、図１８（Ａ）〜（Ｃ）に示す要領で、絶縁
膜１４０に開口部を設ければ良い。このようにすれば、
半導体層上の絶縁膜１４０が除去されるので、ゲート電
極形成後に半導体層への不純物注入を行い、自己整合的
に不純物注入領域を形成できる。 【００８８】また、本実施例においては、ゲート絶縁膜
１１６の形成後に絶縁膜１４０を形成しているが、絶縁
膜１４０に開口部を形成した後にゲート絶縁膜１１６を
形成するプロセスとしても良い。この方法はゲート絶縁
膜１１６と絶縁膜１４０を同種の膜、例えば酸化シリコ
ン膜で形成する場合、図１８に示す要領で不純物注入領
域を自己整合的に形成する場合などに有効である。 【００８９】次いで、ゲート電極１１７〜１１９を覆う
第１の層間絶縁膜１２０ａを形成する。この第１の層間
絶縁膜１２０ａとしては、ＣＶＤ法またはスパッタ法を
用い、厚さを５０〜２００ｎｍとしてシリコンを含む絶
縁膜で形成する。本実施例では、プラズマＣＶＤ法によ
り膜厚５０ｎｍの酸化窒化シリコン膜を形成する。もち
ろん、第１の層間絶縁膜１２０ａは酸化窒化シリコン膜
に限定されるものでなく、他のシリコンを含む絶縁膜を
単層または積層構造として用いても良い。 【００９０】次いで、加熱処理を行って、半導体層の結
晶性の回復、それぞれの半導体層に添加された不純物元
素の活性化を行う。この加熱処理は炉を用いる熱アニー
ル法で行う。熱アニール法としては、酸素濃度が１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で
４００〜１０００℃で行えばよく、本実施例では９５０
℃、４時間の加熱処理で活性化処理を行った。なお、熱
アニール法の他に、ＹＡＧレーザ等を用いたレーザアニ
ール法、またはラピッドサーマルアニール法（ＲＴＡ
法）を適用することができる。なお、この加熱処理は、
第１の層間絶縁膜を形成する前に加熱処理を行っても良
い。ただし、用いた配線材料が酸化されやすい場合に
は、本実施例のように配線等を保護するため第１の層間
絶縁膜を形成した後で加熱処理を行うことが好ましい。 【００９１】さらに、加熱処理（３００〜５５０℃で１
〜１２時間の加熱処理）を行って、水素化処理を行う。
この工程は第１の層間絶縁膜１２０ａに含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。もちろん、第１の層間絶縁膜の存在に関係なく半導
体層を水素化することもでき、例えば、水素化の他の手
段として、プラズマ水素化（プラズマにより励起された
水素を用いる）や、３〜１００％の水素を含む雰囲気中
で３００〜４５０℃で１〜１２時間の加熱処理を行って
も良い。 【００９２】次いで、第１の層間絶縁膜１２０ａ上に絶
縁材料から成る第２の層間絶縁膜１２０ｂを形成する。
公知のＣＶＤ法またはスパッタ法などを用いて、酸化シ
リコン膜、酸化窒化シリコン膜等、シリコンを含む絶縁
膜を形成すればよい。本実施例では、第２の層間絶縁膜
１２０ｂとして酸化シリコン膜を形成する。続いて、第
２の層間絶縁膜１２０ｂにエッチングにより第３の開口
部１２１を形成し、さらにこれらの第３の開口部１２１
の底面に半導体層１０９〜１１１に達するコンタクトホ
ールを形成する。なお、本実施例では、第１の層間絶縁
膜１２０ａと第２の層間絶縁膜１２０ｂとをわけて形成
しているが、同じ材料で一括形成することも可能であ
る。その場合は、エッチャントの濃度やエッチング時間
で開口部形成の制御をすればよい。 【００９３】次いで、各ＴＦＴを電気的に接続するため
の配線１２２〜１２６を第３の開口部１２１内に半導体
層１０９〜１１１に達するように形成する。なお、第３
の開口部１２１は、エッチングにより形成するが、ウエ
ットエッチングの場合にはエッチャントの濃度やエッチ
ング処理時間によって第３の開口部１２１の形成を調節
してもよいが、第１の層間絶縁膜１２０ａと第２の層間
絶縁膜１２０ｂとをあるエッチャントに対してのエッチ
ングの選択比が大きな材料で形成し、第２の層間絶縁膜
１２０ｂの膜厚を第３の開口部の所望の深さとすると、
第１の層間絶縁膜１２０ａがエッチングストッパーとし
て機能し、開口部の深さ方向の制御をしやすくなる。ま
た、ドライエッチングで開口しても良い。 【００９４】以上のようにして、第２の層間絶縁膜１２
０ｂに形成された開口部１２１の深さと配線１２２〜１
２６の膜厚は概略等しいものとなる（図５（Ａ））。 【００９５】そして、第２の層間絶縁膜１２０ｂおよび
配線１２２〜１２６上に第３の層間絶縁膜１２７を形成
する。第３の層間絶縁膜１２７は、第２の層間絶縁膜１
２０ｂと同様に、公知のＣＶＤ法やスパッタ法を用い
て、酸化シリコン膜、酸化窒化シリコン膜等のシリコン
を含む絶縁材料を用いて形成すればよい。なお、配線１
２２〜１２６が第２層間絶縁膜１２０ｂに形成された開
口部１２１の内部に形成されているため、第３層間絶縁
膜１２７は、配線による凹凸の影響を受けずにその表面
はほぼ平坦な状態で形成することができる。 【００９６】続いて、第３の層間絶縁膜１２７に第４の
開口部１２８を形成し、この第４の開口部１２８の中に
上部遮光膜１２９を形成する（図５（Ｂ））。上部遮光
膜１２９としては、Ａｌ、Ｔｉ、Ｗ、Ｃｒから選ばれた
元素または前記元素を主成分とする合金材料を用いれば
よく、第３の層間絶縁膜１２７に形成された開口部１２
８中に形成される。なお、この上部遮光膜１２９は画素
の開口部（光を透過し表示に寄与する領域）以外を遮光
するように網目状に配置する。また、駆動回路の上部に
も遮光膜を形成してもよい。また、上部遮光膜を形成す
る導電膜を用いて駆動回路のｎチャネル型ＴＦＴおよび
ｐチャネル型ＴＦＴを連結するための配線を形成しても
よい。 【００９７】続いて、第３の層間絶縁膜１２７および上
部遮光膜１２９を覆う第４の層間絶縁膜１３０を形成す
る。第４の層間絶縁膜１３０も他の層間絶縁膜と同様
に、公知のＣＶＤ法やスパッタ法を用いて、シリコンを
含む絶縁膜（例えば、酸化シリコン膜、酸化窒化シリコ
ン膜等）で形成すればよい。 【００９８】次いで、第４の層間絶縁膜１３０に開口部
１３１を形成する。開口部１３１は、他の層間絶縁膜に
形成された開口部と同様にエッチングにより形成すれば
よい。続いて、開口部１３１の底面に画素のスイッチン
グ素子（画素ＴＦＴ）の配線（ドレイン配線）１２６に
達するコンタクトホールを形成する。 【００９９】続いて、開口部１３１に配線１２６に達す
る画素電極１３２を形成する。画素電極１３２は、透明
導電膜（ＩＴＯ）を用いて１００nm厚で形成すればよ
い。また、画素電極形成工程において、駆動回路におけ
る取り出し電極１３３を形成してもよい。この取り出し
電極１３３を形成する場合も、まず開口部を形成し、続
いて配線１２２に達するコンタクトホールを形成してか
ら取り出し配線１３３を形成すればよい（図６）。 【０１００】ここまでの工程で、これまで配線または電
極の影響で配線または電極の膜厚程度の大きな凹凸（段
差）を有する形状になっていたアクティブマトリクス型
基板をＣＭＰ法やＳＯＧ膜形成による平坦化工程を追加
しなくても層間絶縁膜表面の凹凸を小さくすることがで
きる。 【０１０１】以上の様にして、ｎチャネル型ＴＦＴ２０
１、ｐチャネル型ＴＦＴ２０２のＣＭＯＳ回路からなる
駆動回路２０４と、画素ＴＦＴ２０３を有する画素部２
０５が同一基板上に形成されたアクティブマトリクス基
板が完成する。 【０１０２】このようにして本発明を適用することによ
り、ＣＭＰ法などによる研磨処理による平坦化、また、
ＳＯＧ膜形成による平坦化など層間絶縁膜の表面を平坦
化するために新たな装置を導入することなく既存の装置
を用いて表面の凹凸（段差）の小さなアクティブマトリ
クス基板を実現することを可能としている。 【０１０３】 本発明を適用することにより、液晶表示装
置において、ラビング処理をムラなく行うことができる
ため、液晶の配向乱れが起こることがなく、良好な表示
を行うことができる。さらに、配向乱れによる画質低下
を防ぐために設けられていた遮光膜を形成する必要がな
くなるため、開口率を上げることができ輝度が向上し、
さらに表示能を上げることができる。 【０１０４】 また、本発明を適用すれば、ＣＭＰ法によ
る研磨技術を適応できる基板を用いており、ＣＭＰ法に
よる研磨技術を導入する場合であっても、ＣＭＰ装置へ
の負荷を低減することができる。 【０１０５】 （実施例２）本実施例では、本発明を適用
して、プラスチック基板上にＴＦＴを形成する工程の一
例について図７を用いて説明する。 【０１０６】 まず基板５００上に下地絶縁膜５０１を形
成する。基板５００には、プラスチック基板として例え
ば、ポリイミド、アクリル、ＰＥＴ（ポリエチレンテレ
フタレート）、ＰＣ（ポリカーボネート）、ＰＡＲ（ポ
リアリレート）、ＰＥＥＫ（ポリエーテルエーテルケト
ン）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＮ（ポリ
エーテルニトリル）、ナイロン、ＰＳＦ（ポリスルホ
ン）、ＰＥＩ（ポリエーテルイミド）、ＰＢＴ（ポリブ
チレンテレフタレート）等からなるプラスチック基板を
用いることができる。 【０１０７】 下地絶縁膜５０１はスパッタ法またはプラ
ズマＣＶＤ法を用いて成膜する。これらの成膜方法で
は、基板温度は室温〜３００℃程度で成膜することがで
きる。なお、下地絶縁膜５０１は、あるエッチャントに
対してエッチングの選択比が大きくなるような積層構造
とし、１層目５０１ａをエッチングのストッパーの役割
を果たす膜にすると第１の開口部５０２の形成の際に、
開口部の深さ方向の制御がし易くなる。 【０１０８】 続いて、２層目の下地絶縁膜５０１ｂに第
１の開口部５０２を形成する。第１の開口部５０２は、
エッチングを用いて形成すればよい。 【０１０９】 次いで、第１の開口部５０２を有する下地
絶縁膜５０１上に非晶質シリコン膜を形成する（図７
（Ａ））。非晶質シリコン膜は、公知のスパッタ法、プ
ラズマＣＶＤ法、減圧ＣＶＤ法、真空蒸着法、光ＣＶＤ
法といった技術を用いて形成すればよい。続いて、開口
部上において、非晶質シリコン膜にマスクを形成し、エ
ッチングにより不要な領域を除去する。これにより第１
の開口部５０２内に半導体層５０３を形成することがで
きる。なお、第１の開口部５０２の深さと半導体層５０
３の膜厚は概略等しくなるように形成されている。 【０１１０】 次いで、半導体層５０３をレーザ光照射に
よる結晶化方法により結晶化する。なお、レーザ光照射
により結晶化する場合には、照射処理前に半導体層５０
３の含有水素量を５atomic％以下とすることが望ましい
が、プラスチック基板を用いる場合、高温の加熱処理は
不可能であるため、非晶質シリコン膜の成膜直後の段階
で、水素濃度が低くなるような成膜条件を用いるとよ
い。 【０１１１】 なお、半導体膜の結晶化に用いるレーザと
しては、エキシマレーザ等の気体レーザや、ＹＶＯ4レ
ーザやＹＡＧレーザ等の固体レーザ、半導体レーザを用
いればよい。また、レーザの発振の形態は、連続発振、
パルス発振のいずれでもよく、レーザビームの形状も線
状、矩形状、円状、楕円状のいずれでもよい。また、使
用する波長は、基本波、第２高調波、第３高調波のいず
れでもよい。また、走査方法は縦方向、横方向、斜め方
向のいずれでもよく、さらに往復させてもよい。なお、
結晶化処理工程は、半導体膜５０３をエッチングして半
導体層を形成する前に行っても構わない。 【０１１２】 次いで、ゲート絶縁膜５０４をＣＶＤ法、
スパッタ法など公知の方法を用いて、シリコンを含む絶
縁膜（例えば、酸化シリコン膜、酸化窒化シリコン膜、
窒化酸化シリコン膜等）を膜厚５０〜１５０ｎｍ程度に
形成する。続いて、後の半導体層のチャネル形成領域と
なる領域に不純物元素が添加されないようにするための
マスク（以下ではチャネル保護膜ともいう）５０５を形
成し、半導体層に不純物元素を添加して、高濃度に不純
物元素を含む領域（後のソース領域またはドレイン領域
となる領域）５０７とチャネル形成領域５０６を形成す
る。なお、必要に応じて、マスクを用い、半導体層に低
濃度に不純物元素を含む領域（Light Doped Drain :Ｌ
ＤＤ領域）５０７ｂを形成してもよい。不純物元素とし
ては、ｎ型を付与する元素（代表的には、リン）、ｐ型
を付与する元素（代表的には、ボロン）を添加すればよ
い（図７（Ｂ））。 【０１１３】 続いて、チャネル保護膜５０５を除去し、
絶縁膜５０８を形成する（図７（Ｃ））。絶縁膜５０８
は、ＣＶＤ法、スパッタ法など公知の方法を用いて、シ
リコンを含む絶縁膜（例えば、酸化シリコン膜、酸化窒
化シリコン膜、窒化酸化シリコン膜等）を膜厚１００〜
５００ｎｍ程度に形成する。その後、絶縁膜５０８に第
２の開口部５０９を形成する。ただし、第２の開口部５
０９形成の際に、ゲート絶縁膜５０４がエッチングされ
ないような条件とする、もしくは、ゲート絶縁膜５０４
と絶縁膜５０８との材料をあるエッチャントに対しての
エッチングの選択比が大きな材料にして形成することが
必要である。 【０１１４】 次いで、ゲート電極を形成するため、Ｔ
ａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元
素、または前記元素を主成分とする合金材料若しくは化
合物材料からなる導電膜を形成し、第２の開口部５０９
上において、導電膜にマスクを形成して不要な領域をエ
ッチングし、第２の開口部５０９内にゲート電極５１０
を形成する。なお、第２の開口部５０９の深さとゲート
電極５１０の膜厚とは概略等しくなるように形成されて
いる（図７（Ｄ））。 【０１１５】 次いで、第１の層間絶縁膜５１１を形成
し、その後、１５０〜３００℃の加熱処理、またはレー
ザ光の照射により不純物元素が高濃度に添加されたソー
ス領域またはドレイン領域となる領域の活性化を行う
（図７（Ｅ））。 【０１１６】 次いで、第２の層間絶縁膜５１２を形成
し、第２の層間絶縁膜５１２に第３の開口部５１３を形
成する。層間絶縁膜５１２としては、酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜等シリコンを含む
絶縁膜を用いて膜厚５００〜１０００ｎｍ程度に形成す
ればよく、また作製方法としては公知のＣＶＤ法やスパ
ッタ法等を用いればよい。そして、第３の開口部５１３
の底面に半導体層５０３に達するコンタクトホールを形
成する（図７（Ｆ））。 【０１１７】 次いで、第３の開口部５１３内に各ＴＦＴ
を電気的に接続する配線５１４を形成する。第３の開口
部５１３の深さと配線５１４の膜厚とは、概略等しくな
るように形成されている（図７（Ｇ））。 【０１１８】 次いで、ＴＦＴ特性を向上させるために水
素化処理を行う。この水素化としては、水素雰囲気中で
の３００〜３５０℃で１時間程度の加熱処理、あるいは
低温でプラズマ水素化を行う。 【０１１９】 以上のようにして、本発明を適用し、４０
０℃以下のプロセス温度により、プラスチック基板上に
ＴＦＴを形成することができる。 【０１２０】本実施例においても、ゲート電極形成前に
半導体層への不純物注入を行っているが、実施例１にお
いて説明したものと同様にして、ゲート電極形成後に不
純物注入を行うことが可能である。また、実施例１にお
いての説明と同様に絶縁膜５１０に開口部を設けた後に
ゲート絶縁膜５０４を形成するとしてもよい。また、実
施例１においての説明と同様に、下地膜５０１ｂの膜厚
を調整して平坦化を行い、絶縁膜５０８の形成を省略し
てもよい。 【０１２１】本発明は、本実施例で示すように、基板の
種類を選ばず適用することができ、またＣＭＰ法による
研磨処理やＳＯＧ膜成膜による平坦化を行わなくても表
面が平坦化された半導体装置を形成することができる。 【０１２２】（実施例３）本実施例では、ボトムゲート
型ＴＦＴの作製に本発明を適用した工程について図８〜
９を用いて説明する。 【０１２３】まず、基板６００に第１の開口部６０１を
形成する。次いで、図８（Ａ）では図示していないが、
基板からの不純物の拡散を防止してＴＦＴの電気特性を
向上させるための下地絶縁膜を形成している。下地絶縁
膜の材料としては、酸化シリコン膜、窒化シリコン膜、
酸化窒化シリコン膜、またはこれらの積層膜等を形成す
ればよい。 【０１２４】次いで、第１の開口部６０１の中に単層構
造または積層構造を有するゲート配線（ゲート電極とも
いう）６０２を形成する。ゲート配線６０２の材料とし
ては、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ
（チタン）、Ｗ（タングステン）、Ｃｒ（クロム）等の
高融点金属材料、これら金属材料とシリコンとの化合物
であるシリサイド、Ｎ型またはＰ型の導電性を付与され
たポリシリコン膜等の材料、低抵抗金属材料のＣｕ
（銅）、またはＡｌ（アルミニウム）等を主成分とする
材料を用いればよく、これらの層を少なくとも一層有す
るゲート配線６０２を公知の常圧ＣＶＤ法、プラズマＣ
ＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタ法などを
用いて１０〜１０００ｎｍ（３０〜３００ｎｍ）で形成
し、第１の開口部６０１上において形成されたマスク
（図示せず）を用いてエッチングすることにより形成す
る。なお、第１の開口部６０１の深さとゲート配線６０
２の膜厚とは、概略等しくなるように形成される（図８
（Ａ））。 【０１２５】次いで、ゲート絶縁膜６０３を形成する
（図８（Ｂ））。ゲート絶縁膜としては、酸化シリコン
膜、窒化シリコン膜、酸化窒化シリコン膜、またはこれ
らの積層膜を用いて１００〜４００ｎｍの膜厚で形成す
る。下地絶縁膜６０３は、公知の熱ＣＶＤ法、プラズマ
ＣＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタ法など
を用いればよい。続いてゲート絶縁膜６０３に第２の開
口部６０４を形成する（図８（Ｃ））。開口部の形成に
は、実施形態または実施例１で示したように公知のエッ
チング法を用いればよい。 【０１２６】続いて、第２の開口部６０４の中に半導体
層を形成するため、非晶質半導体膜を形成する。非晶質
半導体膜としては、シリコン膜またはシリコンゲルマニ
ウム（ＳｉxＧｅ1-x：０＜ｘ＜１）からなる膜のいずれ
かを用いればよい。なお、半導体膜は、公知の熱ＣＶＤ
法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法または
スパッタ法などの方法を用いればよい。その後、半導体
膜の結晶化を公知の方法を用いて行い、第２の開口部６
０４上において、半導体膜にマスクを形成し（図示せ
ず）、不要な領域の半導体膜を除去して半導体層６０５
を形成する。なお、半導体層６０５を形成した後、結晶
化工程を行ってもよい。なお、第２の開口部６０４の深
さと半導体層６０５の膜厚とは概略等しく形成される
（図８（Ｄ））。 【０１２７】次いで、半導体層６０５上に後の半導体層
のチャネル形成領域となる領域に不純物元素が添加され
ないようにするための絶縁膜、またはレジストからなる
マスク（以下ではチャネル保護膜ともいう）６０６を形
成し、半導体層６０５に不純物元素を添加する。これに
より不純物元素を高濃度に含んだ領域（後のソース領域
またはドレイン領域となる領域）６０７およびチャネル
形成領域６０８が形成される。なお、不純物元素の添加
が終了したら、チャネル保護膜６０６はウェットエッチ
ング等により除去すればよい。また、必要に応じてマス
クを用い、半導体層に低濃度に不純物元素を含む領域
（Light Doped Drain :ＬＤＤ領域）６０７ｂを形成し
てもよい。不純物元素としては、ｎ型を付与する元素
（代表的にはリン）、ｐ型を付与する元素（代表的には
ボロン）を添加すればよい（図８（Ｅ））。 【０１２８】その後、半導体層に添加された不純物元素
を活性化するための処理を行う。活性化の為の処理とし
ては、炉やＲＴＡ装置を用いた加熱処理、またはレーザ
光照射による処理を行えばよい。 【０１２９】続いて、第１の層間絶縁膜６０９を形成す
る。第１の層間絶縁膜６０９は、酸化シリコン膜、窒化
シリコン膜、酸化窒化シリコン膜、またはこれらの積層
膜を用いて１００〜４００ｎｍの膜厚で、公知の熱ＣＶ
Ｄ法、プラズマＣＶＤ法、減圧ＣＶＤ法、蒸着法または
スパッタ法などを用いればよい（図９（Ａ））。 【０１３０】次いで、第２の層間絶縁膜６１０を形成す
る。第２の層間絶縁膜６１０も第１の層間絶縁膜６０９
と同様に酸化シリコン膜、窒化シリコン膜、酸化窒化シ
リコン膜、またはこれらの積層膜を用いて５００〜１０
００ｎｍの膜厚で、公知の熱ＣＶＤ法、プラズマＣＶＤ
法、減圧ＣＶＤ法、蒸着法またはスパッタ法などを用い
て形成する。 【０１３１】次いで、第２の層間絶縁膜６１０に第３の
開口部６１１を形成する。開口部の形成には、実施形態
または実施例１で示したように公知のエッチング法を用
いればよい（図９（Ｂ））。 【０１３２】次いで、第３の開口部６１１底面に半導体
層６０５に達するコンタクトホールを形成し、続いて第
３の開口部６１１内に各ＴＦＴを電気的に接続するため
の配線６１２を形成する。配線６１２は、Ａｌ、ＴｉＭ
ｏ、Ｗやこれらの元素を含む導電性材料を膜厚が３００
〜５００ｎｍ程度になるように成膜し、第３の開口部６
１１上において、前記した導電性材料からなる導電膜に
マスクを形成し、エッチングして形成すればよい。以上
により、第３の開口部６１１の深さと配線６１２の膜厚
とが概略等しくなるように形成される（図９（Ｃ））。 【０１３３】以上のように絶縁膜に開口部を形成してそ
の中に次の層を形成する工程を繰り返すことにより、最
上層の絶縁膜の表面をＣＭＰ法研磨処理による平坦化や
ＳＯＧ膜成膜による平坦化などの方法を用いなくても平
坦化することができる。 【０１３４】なお、水素化等の加熱処理については特に
限定されず、実施者が適宜行えばよい。 【０１３５】以上のようにして、本発明はＴＦＴの形状
に関わることなく適用することが可能であり、ＣＭＰ法
による研磨処理やＳＯＧ膜成膜による平坦化処理を行わ
なくても表面が平坦化された半導体装置を形成すること
ができる。 【０１３６】本発明により作製された半導体装置は、液
晶表示装置だけではなく電極間に発光性材料を挟んだ素
子を有する発光装置にも好適に使用することができる。 【０１３７】（実施例４）本発明は、液晶表示装置だけ
でなく、電極間に発光性材料を挟んだ素子を有する発光
装置にも適用することができる。その例を図１０に示
す。 【０１３８】図１０はアクティブマトリクス駆動方式の
発光装置の構造を示す一例である。ここで示す駆動回路
部６５０のｎチャネル型ＴＦＴ６５２、ｐチャネル型Ｔ
ＦＴ６５３、及び画素部６５１のスイッチング用ＴＦＴ
６５４、電流制御用ＴＦＴ６５５は、本発明を用いて、
実施例２と同様にして作製されるものである。なお、本
実施例では、ゲート電極の導電層を２層積層して形成し
ている。 【０１３９】ゲート電極６０８〜６１１の上層には、窒
化シリコン、酸化窒化シリコンからなる第１の層間絶縁
膜６１８が形成されている。続いて、第２の層間絶縁膜
６１９が形成される。第２の層間絶縁膜６１９は、第１
の層間絶縁膜６１８と同様の材質からなる無機絶縁膜の
上にアクリル等の有機樹脂膜を積層した構造になってい
る。 【０１４０】第２の層間絶縁膜６１９上には、窒化シリ
コンなどの無機絶縁材料から成る第３の層間絶縁膜６２
０を形成している。第２の層間絶縁膜を形成している有
機樹脂材料は吸湿性があり、Ｈ2Ｏを吸蔵する性質を持
っている。そのＨ2Ｏが再放出されると有機化合物に酸
素を供給し、有機発光素子を劣化させる原因となるの
で、Ｈ2Ｏの吸蔵及び再放出を防ぐために、第２の層間
絶縁膜６１９の上に窒化シリコンまたは酸化窒化シリコ
ンから成る第３の層間絶縁膜６２０を形成する。また、
ＴＦＴへのＨ2Ｏの浸透は第１の層間絶縁膜６１９が防
ぐ。 【０１４１】続いて、第３の層間絶縁膜６２０上に、Ｉ
ＴＯ（酸化インジウム・スズ）などの透明導電性材料で
形成する陽極６２１を形成し、続いて、第３の層間絶縁
膜６２０に開口部を形成し、開口部の底面に、半導体層
に達するコンタクトホールを形成して、各ＴＦＴを電気
的に接続する配線６１２〜６１７を形成する。 【０１４２】次いで、配線６１２〜６１７および陽極６
２１を覆う絶縁膜として窒化シリコン膜をスパッタ法に
より形成する。その後、有機発光素子６２５を形成する
領域の窒化シリコン膜を除去して、バンク６２２を形成
する。続いて、正孔注入層、正孔輸送層、発光層などを
有する有機化合物層６２３、ＭｇＡｇやＬｉＦなどのア
ルカリ金属またはアルカリ土類金属などの材料を用いて
形成する陰極６２４とから成っている。なお、有機化合
物層６２３の詳細な構造は任意なものとする。 【０１４３】陰極６２４は、仕事関数の小さいマグネシ
ウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム
（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（Ｍ
ｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でな
る電極を用いれば良い。他にもＭｇＡｇＡｌ電極、Ｌｉ
Ａｌ電極、また、ＬｉＦＡｌ電極が挙げられる。さらに
その上層には、窒化シリコンまたはカーボンナイトライ
ドまたは、ＤＬＣ（ダイヤモンドライクカーボン）膜で
第４の絶縁膜６２６を２〜３０ｎｍ、好ましくは５〜１
０ｎｍの厚さで形成する。ＤＬＣ膜はプラズマＣＶＤ法
で形成可能であり、１００℃以下の温度で形成すること
ができる。ＤＬＣ膜の内部応力は、酸素や窒素を微量に
混入させることで緩和することが可能であり、保護膜と
して用いることが可能である。そして、ＤＬＣ膜は酸素
をはじめ、ＣＯ、ＣＯ2、Ｈ2Ｏなどのガスバリア性が高
いことが知られている。第４の絶縁膜６２６は、陰極６
２４を形成した後、大気解放しないで連続的に形成する
ことが望ましい。陰極６２４と有機化合物層６２３との
界面状態は有機発光素子の発光効率に大きく影響するか
らである。 【０１４４】駆動回路部６５０は、ｎチャネル型ＴＦＴ
６５２及びｐチャネル型ＴＦＴ６５３を有し、配線６１
２、６１３が接続されている。これらのＴＦＴを用いて
シフトレジスタやラッチ回路、バッファ回路などを形成
している。 【０１４５】画素部６５１では、データ配線６１４がス
イッチング用ＴＦＴ６５４のソース側に接続し、ドレイ
ン側の配線６１５は電流制御用ＴＦＴ６５５のゲート電
極６１１と接続している。また、電流制御用ＴＦＴ６５
５のソース側は電源供給配線６１７と接続し、ドレイン
側の電極６１６が発光素子の陽極６２１と接続してい
る。 【０１４６】図１０ではスイッチング用ＴＦＴ６５４を
マルチゲート構造とし、電流制御用ＴＦＴ６５５にはゲ
ート電極とオーバーラップする低濃度ドレイン（ＬＤ
Ｄ）を設けている。多結晶シリコンを用いたＴＦＴは、
高い動作速度を示すが故にホットキャリア注入などの劣
化も起こりやすい。そのため、画素内において機能に応
じて構造の異なるＴＦＴ（オフ電流の十分に低いスイッ
チング用ＴＦＴと、ホットキャリア注入に強い電流制御
用ＴＦＴ）を形成することは、高い信頼性を有し、且
つ、良好な画像表示が可能な（動作性能の高い）表示装
置を作製する上で非常に有効である。 【０１４７】図１０で示すように、ＴＦＴ６５４、６５
５を形成する半導体膜の下層側（基板６０１側）には、
下地絶縁膜６０２が形成されている。その反対の上層側
には第１の層間絶縁膜６１８が形成されている。一方、
有機発光素子６２５の下層側には第３の層間絶縁膜６２
０が形成されている。陰極６２４上には第４の絶縁膜６
２６としてＤＬＣ膜が形成されている。ＴＦＴ６５４、
６５５が最も嫌うナトリウムなどのアルカリ金属は、汚
染源として基板６０１や有機発光素子６２５が考えられ
るが、下地絶縁膜６０２と第１の層間絶縁膜６１８で囲
むことによりブロッキングしている。一方、有機発光素
子６２５は酸素やＨ2Ｏを最も嫌うため、それをブロッ
キングするために第３の層間絶縁膜６２０および第４の
絶縁膜６２６が形成されている。これらは有機発光素子
６２５が有するアルカリ金属元素を外に出さないための
機能も有している。 【０１４８】図１０で示すような構造の有機発光装置に
おいて、効率的な作製方法の一例は、ＩＴＯに代表され
る透明導電膜で作製される陽極６２１をスパッタ法によ
り連続成膜する工程を採用できる。有機絶縁膜からなる
第２の層間絶縁膜６１９の表面に著しいダメージを与え
ることなく、緻密な窒化シリコン膜または酸化窒化シリ
コン膜を形成するにはスパッタ法は適している。 【０１４９】以上のように、本発明を適用して形成され
たＴＦＴと有機発光装置を組み合わせて画素部を形成
し、発光装置を完成させることができる。このような発
光装置はＴＦＴを用いて駆動回路を同一基板上に形成す
ることもできる。 （実施例５）本実施例では、実施例１〜４に記載された
発明の配線部形成の他の一例について図１１〜１３を用
いて説明する。なお、図１３では、実施例２のＴＦＴ作
製工程を用いて本実施例を説明しているが、これに限定
されることはなく実施形態や実施例１〜３のいずれを適
用することも可能である。なお、図１３のＴＦＴ作製方
法は実施例２に従えばよいので説明は省略する。 【０１５０】実施例３にしたがって、絶縁膜に開口部を
形成し、開口部内に半導体層または電極を形成して、図
１３（Ａ）〜（Ｆ）に示すように表面が平坦化された半
導体装置を形成する。続いて、第１の層間絶縁膜８０
０、９００を形成し、第１の開口部８０１、９０１を形
成する。続いて、配線８０２、８０３、９０２、９０３
を形成する。このとき、配線８０２、９０２は第１の開
口部８０１、９０１内に形成するが、配線８０３、９０
３に関しては、図１１（Ａ）または図１２（Ａ）に示す
ように少なくとも一部が開口部８０１からはみ出るよう
に形成する。 【０１５１】続いて、第１の層間絶縁膜８００、９００
と配線８０２、８０３、９０２、９０３とを覆う第２の
層間絶縁膜８０４、９０４を形成する。第２の層間絶縁
膜８０４、９０４の表面は、図１１（Ａ）または図１２
（Ａ）の丸で囲んだ領域に示されたように、配線８０
３、９０４の影響を受けて凸形状となる。 【０１５２】次いで、第２の層間絶縁膜８０４、９０４
に第２の開口部８０５、９０５を形成する（図１１
（Ｂ）、図１２（Ｂ））。第２の層間絶縁膜８０４、９
０４をエッチングして第２の開口部８０５、９０５を形
成しても、第２の開口部８０５、９０５の内側には、配
線８０３、９０３の影響でできた凸８０６、９０６が残
っている。 【０１５３】次いで、第２の開口部８０５、９０５内に
残った凸８０６、９０６の除去および配線８０３、９０
３に達するコンタクトホールを形成するためにマスク８
０７、９０７を用いてエッチングを行う。まず、ウェッ
トエッチングにより、凸８０６、９０６の厚さ相当のエ
ッチングが行われる。ウェットエッチングは等方性のエ
ッチングであり、深さ方向のエッチングと同じ速度で、
基板と平行な方向（横方向）のエッチングも行われる。
このウェットエッチング処理によって凸８０６、９０６
が除去される。続いて、マスク８０７、９０７をそのま
まにして、異方性のドライエッチングを行う。このドラ
イエッチングにより、マスク８０７、９０７の開口部と
同じ径のコンタクトホールを形成することができる。以
上により、図１１（Ｃ）または図１２（Ｃ）の８０８、
９０８で示した領域がエッチング処理によって除去さ
れ、コンタクトホールを形成することができる。 【０１５４】続いて、第２の開口部８０５、９０５上に
導電膜を形成し、第２の開口部８０５、９０５上におい
て、導電膜にマスクを形成して不要な領域をエッチング
により除去し、配線８０９、９０９を形成する。 【０１５５】配線８０３、９０３が第１の開口部８０
１、９０１から少なくとも一部がはみ出るように形成さ
れていることにより、第２の層間絶縁膜８０４、９０４
に形成するコンタクトホールの深さをはみ出した配線の
膜厚分だけ浅くすることができるため、コンタクトホー
ルのアスペクト比を低減することができるため、コンタ
クトホールを形成する工程を簡便にすることができる。
さらに、ＣＭＰ法による研磨処理やＳＯＧ膜形成による
平坦化処理を行わなくても、表面が平坦化された半導体
膜を形成することができる（図１１（Ｄ）、図１２
（Ｄ）、図１３（Ｇ））。 【０１５６】通常、層間絶縁膜の膜厚は、例えばゲート
電極と配線と層間絶縁膜とから形成されてしまう寄生容
量を低減するために、膜厚を厚く形成したいと考えられ
る。しかし、層間絶縁膜の膜厚を厚くすることにより、
例えば、導通をとるためのコンタクトホールの形成に時
間がかかってしまう。また、形成されたコンタクトホー
ルは、アスペクト比が大きいため、配線を形成する際に
よく用いられるスパッタ成膜等では、カバレッジが悪
く、コンタクトホール上部でひさしが形成されてしま
い、コンタクトホール底面まで配線が形成されずに断線
が起こってしまうという問題もある。 【０１５７】しかし、本実施例のように開口部内部およ
び外部に連続して形成して配線を形成する本発明を適用
すれば、ダマシンプロセスのような埋め込み配線ではな
いので、コンタクトホールを形成したい領域だけ層間絶
縁膜の膜厚を薄くすることができ、アスペクト比の小さ
なコンタクトホールを形成することが可能である。さら
に、ＣＭＰ法による研磨処理やＳＯＧ膜成膜による平坦
化を用いなくても平坦化することができる。 【０１５８】本実施例は、実施形態、実施例１〜４に組
み合わせて適用することが可能である。 【０１５９】（実施例６）本発明を実施して形成された
ＣＭＯＳ回路や画素部はアクティブマトリクス型液晶表
示装置に用いることができる。即ち、それら液晶表示装
置を表示部に組み込んだ電気器具全てに本発明を実施で
きる。 【０１６０】その様な電気器具としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、パーソナルコンピュータ、携帯情報端
末（モバイルコンピュータ、携帯電話または電子書籍
等）などが挙げられる。それらの一例を図１４、図１５
及び図１６に示す。 【０１６１】図１４（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。図１４（Ｂ）はビ
デオカメラであり、本体２１０１、表示部２１０２、音
声入力部２１０３、操作スイッチ２１０４、バッテリー
２１０５、受像部２１０６等を含む。図１４（Ｃ）はモ
バイルコンピュータ（モービルコンピュータ）であり、
本体２２０１、カメラ部２２０２、受像部２２０３、操
作スイッチ２２０４、表示部２２０５等を含む。これら
の電気器具の表示部に用いられる表示装置は、平面型の
表示装置の一例である。表示装置が駆動回路一体型の場
合、画素部と駆動回路との集積度が異なるが、本発明を
適用すると、ＣＭＰ法による研磨処理やＳＯＧ膜成膜に
よる平坦化を行わなくても、その表面を平坦化すること
ができる。 【０１６２】図１４（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。ゴーグル型ディスプレイの表示部２３０２
に用いられる表示装置は、曲面型の表示装置の一例であ
る。図１４（Ｅ）はプログラムを記録した記録媒体（以
下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体
２４０１、表示部２４０２、スピーカ部２４０３、記録
媒体２４０４、操作スイッチ２４０５等を含む。なお、
このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａ
ｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、
音楽鑑賞や映画鑑賞やゲームやインターネットを行うこ
とができる。図１４（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。プレ
ーヤーの表示部２４０２およびデジタルカメラの表示部
２５０２に用いる表示装置は、平面型の表示装置の一例
である。これらの電気器具の表示部に用いる表示装置を
作製する際に、本発明を適用すれば、ＣＭＰ法による研
磨処理やＳＯＧ膜成膜による平坦化を行わなくても平坦
化でき、微細加工が可能になるため、より高精細で高輝
度の画質を表示が可能になる。 【０１６３】図１５（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。 【０１６４】図１５（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。 【０１６５】なお、図１５（Ｃ）は、図１５（Ａ）及び
図１５（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１５（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。 【０１６６】また、図１５（Ｄ）は、図１５（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１５（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。 【０１６７】ただし、図１５に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の液晶表示装置の適用例は図示していな
い。 【０１６８】図１６（Ａ）は携帯電話であり、３００１
は表示用パネル、３００２は操作用パネルである。表示
用パネル３００１と操作用パネル３００２とは接続部３
００３において接続されている。接続部３００３におけ
る、表示用パネル３００１の表示部３００４が設けられ
ている面と操作用パネル３００２の操作キー３００６が
設けられている面との角度θは、任意に変えることがで
きる。さらに、音声出力部３００５、操作キー３００
６、電源スイッチ３００７、音声入力部３００８を有し
ている。本発明は、携帯電話の表示部に用いられるプラ
スチック基板上に形成される半導体装置にも適用するこ
とができ、ＣＭＰ法による研磨処理やＳＯＧ膜成膜によ
る平坦化処理を行わなくても平坦化することができる。 【０１６９】図１６（Ｂ）は携帯書籍（電子書籍）であ
り、本体３１０１、表示部３１０２、３１０３、記憶媒
体３１０４、操作スイッチ３１０５、アンテナ３１０６
等を含む。 【０１７０】図１６（Ｃ）はディスプレイであり、本体
３２０１、支持台３２０２、表示部３２０３等を含む。
ディスプレイのように撓みやすく、もともと大きなうね
りを有する大型ガラス基板を用いて作製される電気器具
にも本発明の平坦化は適用することができる。 【０１７１】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施形態、実施例１〜
５を組み合わせて作製されたどのような表示装置を用い
ても実現することができる。 【０１７２】(実施例７)本実地例では、本発明を使用し
て多層配線化した例について図１７を用いて説明する。
なお、図１７では、実施例２、及び実地例５のＴＦＴ作
製工程を用いて本実施例を説明しているが、これに限定
されることはなく実施形態や実施例１〜４のいずれを適
用することも可能である。なお、図１７のＴＦＴ作製方
法は実施例２に従えばよいので説明は省略する。 【０１７３】また、本実地例ではソース領域及びドレイ
ン領域に添加されている不純物の濃度は全て等しくなっ
ているが、必要に応じてＬＤＤ構造やＧＯＬＤ構造にす
るなどその濃度を変えても構わないし、ゲートの数は１
つに限らず２つまたはそれ以上であってもよい。また、
配線の積層もこの図に限定されず、それ以上またはそれ
以下の層数でも構わない。 【０１７４】図１７（Ａ）において形成されているＴＦ
Ｔは、開口部を有している下地絶縁膜７０１と、前記下
地絶縁膜７０１に設けられた開口部内に形成された半導
体膜７０２と、前記下地絶縁膜７０１と前記半導体膜７
０２を覆っているゲート絶縁膜７０３と、前記ゲート絶
縁膜７０３上の開口部を有する第１の絶縁膜７０４と、
前記第１の絶縁膜７０４に設けられられた開口部内に形
成されたゲート電極７０５と、を有している。半導体膜
７０２はチャネル形成領域７０６とｎ型の不純物領域７
０７、７０８とを有している。 【０１７５】下地絶縁膜７０１は基板７００の上に形成
されている。また、ｎチャネル型ＴＦＴのゲート電極７
０５と第１の絶縁膜７０４を覆って第１の層間絶縁膜７
０９が形成されている。前記第１の層間絶縁膜７０９に
は開口部が設けられており、その開口部の底部には不純
物領域７０７、７０８にそれぞれ接するようにあけられ
たコンタクトホールを介して、配線７１１、７１２が形
成されている。配線７１１は実施例４に示した方法によ
り形成される。さらに第１の層間絶縁膜７０９は第２の
層間絶縁膜７１０により覆われており、第２の層間絶縁
膜７１０には配線を収納するための開口部が設けられて
いる。配線７１１は、第２の層間絶縁膜７１０に設けら
れたコンタクトホールと第２の層間絶縁膜７１０上を介
し他のＴＦＴと電気的に接続される。第２の層間絶縁膜
７１０上は開口部を有した第３の層間絶縁膜７１３で覆
われている。第３の層間絶縁膜にも開口部が設けられ、
配線が収納される。上層の配線についても同様に積層さ
れる。 【０１７６】配線７１４、７１５の付近の拡大図を
（Ｂ）に示す。なお配線７１４、７１５は配線７１７、
７１９に対応する。絶縁膜７１６の開口部内外に形成さ
れる配線のうち、開口部の上部に突き出す配線の下とな
る絶縁膜７２０を、ウエットエッチによる横エッチなど
を使用することにより可能な限り、例えばサブミクロン
程度に細く加工する。すると、絶縁膜７１６の開口部の
外に突き出して形成された配線の幅は、下の微細加工さ
れた絶縁膜７２０の幅＋（配線の厚み×２）となり、具
体的には１〜１．５μ程度とすることができる。この状
態で、図１２（Ｂ）の９０６に相当する段差を除去して
コンタクトホールを開口すれば、コンタクトホールの底
面を下部配線の頭が凸状に露出した形状にすることがで
きる。この配線の下となる絶縁膜は、開口部内に島状に
残して形成しても、隣接した二つの開口部を形成しても
よい。 【０１７７】このとき、実効コンタクトホール径は７２
１であって、開口したコンタクトホールの寸法より小さ
く、なおかつ、絶縁膜７１６の開口部から突き出して形
成された配線７１７の凸部の寸法より小さい。このよう
にして実効コンタクトホール径７２１を実際に開口した
寸法よりも縮小できる。これに伴い、配線７１９のオー
バーラップマージンも縮小できるので、配線の集積度向
上が容易となる。 【０１７８】また、従来の方法で７２１に相当する寸法
のコンタクトホールを形成し、配線７１９と７１７の導
通をとる場合と比較すると、コンタクトホール内部にお
ける配線７１９の膜厚はコンタクトホールのアスペクト
比が小さい分、厚くすることができる。従って、コンタ
クトホール内部における断線が生じにくくなる、コンタ
クトホール内部の配線薄膜化によるコンタクト抵抗増大
が生じにくくなる等の効果があり、コンタクトホール関
連の信頼性を向上できる。 【０１７９】上記構成により配線を多層化することでＴ
ＦＴを集積化することが可能であるので、本実地例のＴ
ＦＴを半導体集積回路に用いることにより該半導体集積
回路の基板上に占める面積を小さくすることができる。
また、これらような構成は通常積層すればするほど凹凸
が増え、断線などの不良を引き起しやすくなるが、本発
明を利用することでＣＭＰなどの研磨による平坦化やＳ
ＯＧ膜による平坦化を用いることなく、平坦化でき、断
線などの不良を低減させ、信頼性の向上を図ることがで
きる。 【０１８０】 【発明の効果】本発明を適用することにより、層間絶縁
膜に対してＣＭＰ法やＳＯＧ膜による新たな装置を用い
た平坦化処理を行わなくても、既存の装置を用いて層間
絶縁膜表面の平坦化を行うことができる。 【０１８１】また、もしＣＭＰ法による研磨技術を用い
たとしても、あらかじめ概略平坦な表面になっているた
め、簡単な研磨処理のみで平坦化することができる。 【０１８２】これにより、縮小投影等微細加工の精度を
上げることができるため、ＬＳＩ等の集積度を上げたい
半導体装置はさらに集積度を上げ、性能を上げることが
できる。また、液晶表示装置においては、ラビング処理
をムラなく行うことができるため、液晶の配向乱れが起
こることがなく、良好な表示を行うことができる。さら
に、配向乱れによる画質低下を防ぐために設けられてい
た遮光膜を形成する必要がなくなるため、開口率を上げ
ることができ輝度が向上し、さらに表示能を上げること
ができる。 【０１８３】さらにコンタクトホールのアスペクト比が
下がるため、断線などのコンタクトホール関連の不良を
軽減させることができ、信頼性を向上させることができ
る。
【図１】 従来例を示す図。
【図２】 本発明の実施の形態を示す図。
【図３】 本発明の実施の形態を示す図。
【図４】 本発明の実施の一例を示す図。
【図５】 本発明の実施の一例を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明の実施の一例を示す図。
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の一例を示す図。
【図１０】 本発明の実施の一例を示す図。
【図１１】 本発明の実施の一例を示す図。
【図１２】 本発明の実施の一例を示す図。
【図１３】 本発明の実施の一例を示す図。
【図１４】 電気器具の一例を示す図。
【図１５】 電気器具の一例を示す図。
【図１６】 電気器具の一例を示す図。
【図１７】 本発明の実施の一例を示す図。
【図１８】 本発明の実施の一例を示す図。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/786
Ｆターム(参考） 2H092 GA29 JA24 JA35 JA39 JA46
JB58 KA03 KA05 KB22 KB24
KB25 MA04 MA05 MA07 MA08
MA18 MA19 MA20 MA27 MA30
MA35 NA01 NA07 NA29 PA01
PA08 RA10
4M104 AA09 BB01 BB04 BB08 BB13
BB14 BB16 BB17 BB18 BB40
CC05 DD37 DD43 GG09 GG10
GG14
5F033 GG03 HH04 HH08 HH11 HH17
HH18 HH19 HH20 HH21 JJ08
JJ18 JJ19 JJ20 KK04 RR04
RR08 SS08 SS11 XX01
5F052 AA02 BA07 BB01 BB02 BB04
BB05 BB07 DA02 DA03 DB01
DB02 DB03 DB05 DB07 EA11
EA12 EA16 FA06 JA01 JA04
5F110 AA16 AA18 BB02 BB04 CC02
CC08 DD01 DD02 DD03 DD13
DD14 DD15 DD17 DD21 EE02
EE04 EE06 EE09 EE14 EE28
EE30 EE38 EE43 EE44 EE45
FF02 FF03 FF04 FF09 FF28
FF30 FF32 FF36 GG01 GG02
GG13 GG25 GG32 GG33 GG43
GG44 GG45 GG47 HJ01 HJ04
HJ23 HL03 HL04 HL06 HL07
HM15 NN03 NN04 NN22 NN23
NN24 NN27 NN34 NN35 NN42
NN44 NN46 NN48 NN71 NN72
PP01 PP03 PP04 PP06 PP10
PP13 PP34 QQ04 QQ05 QQ11
QQ19 QQ23 QQ24 QQ25 QQ28
Claims (18)
- 【請求項１】開口部を有する第１の絶縁膜と、前記開口
部内部に形成された半導体層と、前記第１の絶縁膜及び
前記半導体層を覆う第２の絶縁膜と、を含むことを特徴
とする半導体装置。 - 【請求項２】開口部を有する第１の絶縁膜と、前記開口
部内部に形成された電極と、前記第１の絶縁膜及び前記
電極を覆う第２の絶縁膜と、を含むことを特徴とする半
導体装置。 - 【請求項３】開口部を有する絶縁膜と、前記開口部の底
面から前記絶縁膜の前記開口部外の表面に連続して形成
された配線を有していること、を特徴とする半導体装
置。 - 【請求項４】開口部を有する第１の絶縁膜と、前記開口
部の底面から前記第１の絶縁膜の前記開口部外の表面に
連続して形成された配線と、前記第１の絶縁膜と前記配
線を覆う、第２の絶縁膜を有し、前記第２の絶縁膜には
前記配線に達するコンタクトホールが、前記配線が前記
表面上に形成されている位置に形成されていること、を
特徴とする半導体装置。 - 【請求項５】第１の開口部を有する第１の絶縁膜と、前
記第１の開口部の底面から前記第１の絶縁膜の前記開口
部外の表面に連続して形成された配線と、前記第１の絶
縁膜と前記配線を覆う、第２の開口部を有した第２の絶
縁膜を有し、前記第２の開口部は、前記配線が前記表面
に形成されている位置の上部に少なくとも一部が形成さ
れており、前記第２の開口部の底面の前記位置に相当す
るところには前記配線に達するコンタクトホールが形成
されていること、を特徴とする半導体装置。 - 【請求項６】第１の開口部と第２の開口部の隣接する開
口部を有する絶縁膜と、前記第１の開口部の底面から、
前記第１の開口部と前記第２の開口部の間の前期絶縁膜
の表面を経由し、前記第２の開口部の底面まで連続して
形成された配線を有していること、を特徴とする半導体
装置。 - 【請求項７】第１の開口部と第２の開口部の隣接する開
口部を有する第１の絶縁膜と、前記第１の開口部の底面
から、前記第１の開口部と前記第２の開口部の間の前記
第１の絶縁膜の表面を経由し、前記第２の開口部の底面
まで連続して形成された配線と、前記第１の絶縁膜と前
記配線を覆う、第２の絶縁膜を有し、前記第２の絶縁膜
には前記配線に達するコンタクトホールが、前記第１の
開口部と前記第２の開口部の間の前期絶縁膜の表面上に
形成されている位置に形成されていること、を特徴とす
る半導体装置。 - 【請求項８】第１の開口部と第２の開口部の隣接する開
口部を有する絶縁膜と、前記第１の開口部の底面から、
前記第１の開口部と前記第２の開口部の間の前期絶縁膜
の表面を経由し、前記第２の開口部の底面まで連続して
形成された配線と、前記第１の絶縁膜と前記配線を覆
う、第３の開口部を有した第２の絶縁膜を有し、前記第
３の開口部は、前記第１の開口部と前記第２の開口部の
間の前期絶縁膜の表面上に形成されている位置の上部に
少なくとも一部が形成されており、前記第２の開口部の
底面の前記位置に相当する所には前記配線に達するコン
タクトホールが形成されていること、を特徴とする半導
体装置。 - 【請求項９】内部に島状に絶縁膜を残して形成された開
口部を有する絶縁膜と、前記開口部の内部及び前記島状
に残された絶縁膜の上部に連続して形成された配線を有
していること、を特徴とする半導体装置。 - 【請求項１０】内部に島状に絶縁膜を残して形成された
開口部を有する絶縁膜と、前記開口部の内部及び前記島
状に残された絶縁膜の上部に連続して形成された配線
と、前記第１の絶縁膜と前記配線を覆う第２の絶縁膜を
有し、前記第２の絶縁膜には前記島状に残された絶縁膜
が形成されている位置において前記配線に達するコンタ
クトホールが形成されていること、を特徴とする半導体
装置。 - 【請求項１１】内部に島状に絶縁膜を残して形成された
第１の開口部を有する絶縁膜と、前記第１の開口部の内
部及び前記島状に残された絶縁膜の上部に連続して形成
された配線と、前記第１の絶縁膜と前記配線を覆う、第
２の開口部を有する第２の絶縁膜を有し、前記第２の開
口部は、前記第１の開口部と前記第２の開口部の間の前
期絶縁膜の表面上に形成されている位置の上部に少なく
とも一部が形成されており、前記第２の開口部の底面の
前記位置に相当する所には前記配線に達するコンタクト
ホールが形成されていること、を特徴とする半導体装
置。 - 【請求項１２】請求項３、４、９、１０のいずれか一に
おいて開口部の深さの値は配線の厚さの値と一致してい
ることを特徴とする半導体装置。 - 【請求項１３】請求項５または１１において第１の開口
部の深さの値は配線の厚さの値と一致していることを特
徴とする半導体装置。 - 【請求項１４】請求項６〜８のいずれか一において第１
の開口部と第２の開口部の深さの値は配線の厚さの値と
一致していることを特徴とする半導体装置。 - 【請求項１５】開口部を有する絶縁膜と、活性層と、前
記活性層を覆って形成されたゲート絶縁膜と、前記活性
層と、前記ゲート絶縁膜の上部に形成されたゲート電極
とを有し、前記活性層と、ゲート絶縁膜と、ゲート電極
の全部または一部は前記絶縁膜が有する開口部内に形成
されていること、を特徴とする半導体装置。 - 【請求項１６】請求項１５において前記開口部の深さの
値は活性層の厚さの値以上、活性層の厚さとゲート絶縁
膜の厚さとゲート電極の厚さを足した値以下であるこ
と、を特徴とする半導体装置。 - 【請求項１７】請求項１５において、前記活性層のソー
ス領域またはドレイン領域に、前記ゲート絶縁膜とその
上部に形成された絶縁膜に設けられたコンタクトホール
を介して、中間配線が接続されていること、を特徴とす
る半導体装置。 - 【請求項１８】請求項１７において前記中間配線の厚さ
は、ゲート電極の厚さと一致すること、を特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002313208A JP2003203926A (ja) | 2001-10-30 | 2002-10-28 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332052 | 2001-10-30 | ||
| JP2001-332052 | 2001-10-30 | ||
| JP2002313208A JP2003203926A (ja) | 2001-10-30 | 2002-10-28 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008223027A Division JP4719260B2 (ja) | 2001-10-30 | 2008-09-01 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003203926A true JP2003203926A (ja) | 2003-07-18 |
| JP2003203926A5 JP2003203926A5 (ja) | 2005-12-15 |
Family
ID=27666635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002313208A Withdrawn JP2003203926A (ja) | 2001-10-30 | 2002-10-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003203926A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072573A (ja) * | 2003-08-05 | 2005-03-17 | Semiconductor Energy Lab Co Ltd | 配線基板及びその作製方法、並びに半導体装置及びその作製方法 |
| JP2005093977A (ja) * | 2003-09-15 | 2005-04-07 | Ind Technol Res Inst | 電解放出ディスプレイの薄膜トランジスタ装置 |
| JP2006058676A (ja) * | 2004-08-20 | 2006-03-02 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビジョン装置 |
| JP2007048934A (ja) * | 2005-08-10 | 2007-02-22 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| JP2007265972A (ja) * | 2006-03-27 | 2007-10-11 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びその製造方法 |
| US7423343B2 (en) | 2003-08-05 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof |
| JP2016507905A (ja) * | 2013-02-19 | 2016-03-10 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスター及びその製作方法、表示装置 |
-
2002
- 2002-10-28 JP JP2002313208A patent/JP2003203926A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072573A (ja) * | 2003-08-05 | 2005-03-17 | Semiconductor Energy Lab Co Ltd | 配線基板及びその作製方法、並びに半導体装置及びその作製方法 |
| US7423343B2 (en) | 2003-08-05 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof |
| US7655560B2 (en) | 2003-08-05 | 2010-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof |
| JP2005093977A (ja) * | 2003-09-15 | 2005-04-07 | Ind Technol Res Inst | 電解放出ディスプレイの薄膜トランジスタ装置 |
| JP2006058676A (ja) * | 2004-08-20 | 2006-03-02 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法、並びにテレビジョン装置 |
| JP2007048934A (ja) * | 2005-08-10 | 2007-02-22 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| JP2007265972A (ja) * | 2006-03-27 | 2007-10-11 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びその製造方法 |
| US8415675B2 (en) | 2006-03-27 | 2013-04-09 | Samsung Display Co., Ltd. | Organic light emitting display device and method of fabricating the same |
| JP2016507905A (ja) * | 2013-02-19 | 2016-03-10 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスター及びその製作方法、表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4719260B2 (ja) | 半導体装置の作製方法 | |
| TW473800B (en) | Method of manufacturing a semiconductor device | |
| US6913956B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| JP2003051446A (ja) | 半導体装置の作製方法 | |
| JP2002324808A (ja) | 半導体装置およびその作製方法 | |
| JP2003084687A (ja) | 半導体装置およびその作製方法 | |
| US8653426B2 (en) | Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus | |
| JP2003203926A (ja) | 半導体装置 | |
| JP4578877B2 (ja) | 半導体装置及びその作製方法 | |
| JP2001250777A (ja) | 半導体装置の作製方法 | |
| JP2002359191A (ja) | 半導体装置の作製方法 | |
| JP2001319877A (ja) | 半導体装置の作製方法 | |
| JP2003163194A (ja) | 研磨方法及び半導体装置の作製方法 | |
| JP4326734B2 (ja) | 半導体装置の作製方法 | |
| US20090223628A1 (en) | Manufacturing apparatus of composite substrate and manufacturing method of composite substrate with use of the manufacturing apparatus | |
| JP2003031589A (ja) | 半導体装置およびその作製方法 | |
| JP4624023B2 (ja) | 半導体装置、及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051025 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080903 |