JP2007180422A - 半導体素子及びその製造方法 - Google Patents

Abstract

【課題】リーク電流を低減することができるとともに、絶縁耐圧を向上させることができる半導体素子及びその製造方法を提供する。
【解決手段】基板上に下地絶縁膜、半導体層、絶縁膜及び導電層がこの順に積層された構造を有する半導体素子であって、上記半導体素子は、上記下地絶縁膜が半導体層と接する領域に台状部を有し、上記下地絶縁膜の台状部の上面と半導体層の下面とが合わせられた状態で構成されたものである半導体素子である。
【選択図】図１−８

Description

本発明は、半導体素子及びその製造方法に関する。より詳しくは、表示装置等におけるスイッチング素子として好適な薄膜トランジスタ等の半導体素子及びその製造方法に関するものである。

半導体素子は、半導体の電気的特性を利用した固体能動素子であり、中でも、薄膜トランジスタ（以下「ＴＦＴ」ともいう。）は、表示装置における画素スイッチング用素子等としても好適に用いられる。図３（ａ）は、従来のトップゲート型ＴＦＴの構成を示す平面模式図であり、（ｂ）及び（ｃ）は、（ａ）中のＥ−Ｆ線で切断したときの断面模式図である。一般的に、トップゲート型ＴＦＴは、ガラス基板等の絶縁基板１上に下地絶縁膜（ベースコート膜）２、半導体層３ｄ、ゲート絶縁膜８及びゲート電極９がこの順に積層された構造を有し、ゲート電極９と半導体層３ｄとは平面視したときに交差するように配置される。

ここで、図３（ｂ）に示すように、半導体層３ｄの端面の傾斜角度を９０°近くにした場合には、プラズマ化学気相成長（ＣＶＤ）法を用いて形成された酸化シリコン（ＳｉＯ_２）膜８の膜厚は、図４に示すように、半導体層３ｄの端面（エッジ）の底部付近（図中の点線で囲まれた領域）で最も小さくなり、また、膜質も同じ位置で最も悪くなるため、ゲートリーク電流の増大やゲート耐圧の低下を招いてしまうという点で改善の余地があった。

そこで、図３（ｃ）に示すように、半導体層３ｄの端面の傾斜角度を４５°以下に小さくしたＴＦＴが開示されている（例えば、特許文献１参照。）。この構成によれば、半導体層３ｄの端面の底部付近においてもＳｉＯ_２膜８の被覆性を比較的良好に保つことができ、膜質の低下も低減することができる。しかしながら、このようなテーパ角（端面の傾斜角度）が小さい構造を採用するためには、半導体層３ｄを形成する際の半導体膜のエッチングについてレジストを後退させながら行う必要があるため、寸法シフトが大きくなり、微細加工が難しくなるという点で改善の余地があった。また、閾値を調節するために半導体層３ｄに注入されたホウ素（Ｂ）イオン等の不純物イオンの影響が本体部とテーパ部（端部、図中の点線で囲まれた領域）とで異なるため、テーパ部に寄生トランジスタの効果が生じるという点でも改善の余地があった。具体的には、テーパ部では、閾値調節用の不純物イオンの打ち込み効果がなく、本体部よりもマイナス側からＯＮしてしまうため、ドレイン電流（Ｉ_ｄ）対ゲート電圧（Ｖ_ｇ）特性で、Ｖ_ｇが０Ｖのときでも電流が流れてしまう。

また、半導体薄膜の少なくともチャンネル部のエッジ部に絶縁性傾斜部又は高抵抗傾斜部が形成されたＴＦＴが開示されている（例えば、特許文献２〜４参照。）。これによれば、ゲート絶縁膜の被覆性を充分に確保しつつ、半導体薄膜の端面の傾斜角度を大きくすることができる。しかしながら、絶縁性傾斜部又は高抵抗傾斜部を形成するための追加プロセスが必要となるという点で改善の余地があった。
なお、下地基板上に形成され、異方性の低い条件でエッチングを行うことにより形成された、端部の断面のテーパ角が１０〜４５°であるチャネル層を有するＴＦＴが開示されている（例えば、特許文献５参照。）。
特開平４−７８７７号公報 特開平７−１７６７５３号公報 特開平８−３３０５９９号公報 特開２００３−２９８０５９号公報 特開２０００−３１４９３号公報

本発明は、上記現状に鑑みてなされたものであり、リーク電流を低減することができるとともに、絶縁耐圧を向上させることができる半導体素子及びその製造方法を提供することを目的とするものである。

本発明者は、基板上に下地絶縁膜、半導体層、絶縁膜及び導電層がこの順に積層された構造を有する半導体素子について種々検討したところ、半導体層の端面上に位置する絶縁膜の膜厚に着目した。そして、例えば、プラズマ化学気相成長（ＣＶＤ）法を用いて形成された絶縁膜の膜厚は半導体層の端面の底部付近で小さくなるため、半導体層と導電層との間に流れるリーク電流の増大及び絶縁耐圧の低下を招くことを見いだした。そこで、上記下地絶縁膜の半導体層と接する領域に台状部を設け、該下地絶縁膜の台状部の上面と半導体層の下面とを合わせた状態で半導体素子を構成することにより、絶縁膜の膜厚が半導体層の端面の底部付近で最も小さくなることを防止することができるため、半導体層と導電層との間のリーク電流を低減することができるとともに、絶縁耐圧を向上させることができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、基板上に下地絶縁膜、半導体層、絶縁膜及び導電層がこの順に積層された構造を有する半導体素子であって、上記半導体素子は、上記下地絶縁膜が半導体層と接する領域に台状部を有し、上記下地絶縁膜の台状部の上面と半導体層の下面とが合わせられた状態で構成されたものである半導体素子である。
以下に本発明を詳述する。

本発明の半導体素子は、基板上に下地絶縁膜、半導体層、絶縁膜及び導電層がこの順に積層された構造を有するものである。上記基板としては、絶縁性を有する基板（絶縁基板）が好ましく、上記絶縁基板の材質としては、例えばガラス等が挙げられる。上記下地絶縁膜としては、半導体層の下地となる絶縁膜であれば、特に限定されない。上記下地絶縁膜の材質としては、特に限定されず、酸化シリコン（ＳｉＯ_２）、ＳｉＯ_２よりも誘電率が低い材料としてＳｉＯＦ、ＳｉＯＣ等、ＳｉＯ_２よりも誘電率が高い材料として、窒化シリコン（ＳｉＮ_ｘ）、二酸化チタン（ＴｉＯ_２）、三酸化二アルミニウム（Ａｌ_２Ｏ_３）、五酸化二タンタル（Ｔａ_２Ｏ_５）等の酸化タンタル、二酸化ハフニウム（ＨｆＯ_２）、二酸化ジルコニウム（ＺｒＯ_２）等が挙げられる。上記半導体層の材質としては、廉価性及び量産性の観点から、シリコンが好ましく、中でも、高移動度を実現する観点から、ポリシリコン、連続粒界結晶（ＣＧ）シリコン等がより好ましい。上記半導体層の形状は、島状であることが好ましく、上記島状としては、例えば、直方体形状、四角錐台形状等の角錐台形状、逆角錐台形状、円錐台形状、楕円錐台形状が挙げられるが、四角錐台形状等の角錐台形状が好ましい。上記絶縁膜の材質としては、下地絶縁膜と同様のものが挙げられる。上記絶縁膜は、半導体層を被覆することが好ましく、上記絶縁膜の形成方法としては、プラズマ化学気相成長（ＣＶＤ）法が好ましい。上記導電層の材質としては、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等の高融点金属、上記高融点金属の窒化物等を含んだ化合物等が用いられる。
なお、上記半導体層と導電層とは、平面視したときに交差していることが好ましい。

上記半導体素子は、上記下地絶縁膜が半導体層と接する領域に台状部を有し、上記下地絶縁膜の台状部の上面と半導体層の下面とが合わせられた状態で構成されたものである。すなわち、上記下地絶縁膜が、上面の形状が半導体層の下面の形状と略同一の台状部を有し、上記下地絶縁膜の台状部の上面と半導体の下面とが略一致して配置されることにより、絶縁膜の膜厚が半導体層の端面の底部付近で最も小さくなることを防止することができるため、半導体層と導電層との間に流れるリーク電流を低減することができるとともに、絶縁耐圧を向上させることができる。したがって、絶縁耐圧を充分に確保しつつ絶縁膜を薄膜化することにより、半導体素子の高性能化を図ることができる。

なお、本明細書において、台状とは、台のように盛り上がっていて上が略平らな形状をいう。上記台状部の形状としては、例えば、直方体形状、四角錐台形状等の角錐台形状、逆角錐台形状、円錐台形状、楕円錐台形状が挙げられるが、四角錐台形状等の角錐台形状が好ましい。上記半導体層の下面及び台状部の上面の形状としては特に限定されず、例えば、矩形状、正方形状等の四角形状が挙げられる。また、本明細書において、「略同一」とは、「同一」のみならず、本発明の作用効果を得られる範囲内で、「同一」と同視できる状態をも含むものである。更に、「略一致」とは、「一致」のみならず、本発明の作用効果を得られる範囲内で、「一致」と同視できる状態をも含むものである。

上記半導体層は、断面形状が基板側に向かって末広がりな台形であることが好ましい。すなわち、上記半導体層の形状は、四角錐台形状であることが好ましい。これによれば、半導体層の端面の上部で絶縁膜の膜厚が小さくなることを防ぐことができるため、リーク電流をより低減することができるとともに、絶縁耐圧をより向上させることができる。
なお、本明細書において、半導体層は、平面視したときに半導体層と導電層とが交差している場合、導電層の長さ方向で切断したときの断面形状が基板側に向かって末広がりな台形であることが好ましい。

本発明の半導体素子は、上記基板、下地絶縁膜、半導体層、絶縁膜及び導電層を構成要素として有するものである限り、その他の構成要素を有しても有さなくてもよく、特に限定されるものではない。例えば、上記半導体層は、不純物を含有してもよく、平面視したときに導電層と交差している場合には、導電層と重ならない領域に不純物を含有することが好ましい。なお、不純物とは、半導体内においてキャリア（正孔又は電子）を作り出す原子（及び／又はイオン）のことであり、ｐ型の不純物を含有する半導体では正孔がキャリアとなり、ｎ型の不純物を含有する半導体では電子がキャリアとなる。上記ｎ型の不純物としては、リン等が挙げられ、上記ｐ型の不純物としては、ホウ素等が挙げられる。

本発明の半導体素子における好ましい形態について以下に詳しく説明する。
上記半導体層は、端面の傾斜角度が４５°以上であることが好ましい。上記端面の傾斜角度が４５°未満であると、半導体層の端部に生じる寄生素子の影響が出るおそれがある。また、半導体膜をエッチングする際にフォトレジストのエッチングのシフト量を増やすことになるため、設計からの寸法シフトが顕著になり、微細加工の妨げとなるおそれがある。なお、本明細書において、端面とは、平面視したときに導電層と重なる端面を意味することが好ましい。また、層の端面の傾斜角度とは、該端面とその層の底面とがなす角度のことを意味する。上記傾斜角度は、例えば、走査型電子顕微鏡（ＳＥＭ）による断面投影から測定することができる。なお、上記半導体層の端面上において絶縁膜の被覆性を確保する観点から、上記半導体層は、端面の傾斜角度が８０°以下であることが好ましい。

上記台状部は、端面の傾斜角度が半導体層の端面の傾斜角度以下であることが好ましい。上記台状部の端面の傾斜角度が半導体層の端面の傾斜角度を超えると、絶縁膜の被覆性が逆に悪くなるおそれがある。すなわち、上記台状部の端面の傾斜角度が半導体層の端面の傾斜角度以下であることにより、絶縁膜の膜厚が最も小さくなる箇所を台状部の端面上又は下地絶縁膜上に移動させることができる結果、リーク電流をより低減することができるとともに、絶縁耐圧をより向上させることができる。また、絶縁膜の被覆性及び膜質を維持したまま、半導体層の端面の傾斜角度を大きくすることができ、半導体素子の高性能化を実現することができる。

上記半導体層の断面形状が基板側に向かって末広がりな台形である場合、上記台状部は、断面形状が基板側に向かって末広がりな台形であり、かつ台状部の端面の傾斜角度が半導体層の端面の傾斜角度以下であることが好ましい。すなわち、上記半導体層の形状が四角錐台形状である場合、上記台状部の形状は、四角錐台形状であり、かつ台状部の端面の傾斜角度が半導体層の端面の傾斜角度以下であることが好ましい。これによれば、絶縁膜の膜厚が半導体層の端面上で最も小さくなることを防ぐことができるため、リーク電流をより低減することができるとともに、絶縁耐圧をより向上させることができる。

なお、本発明の作用効果を効果的に得る観点から、上記台状部は、端面の傾斜角度が３０°以上であることが好ましい。また、上記台状部は、端面の傾斜角度が半導体層の端面の傾斜角度よりも小さいことがより好ましく、半導体層の端面の傾斜角度よりも１０°以上小さいことが更に好ましい。

上記台状部は、高さが絶縁膜の膜厚の１／３〜１倍であることが好ましい。本明細書において、台状部の高さ（厚さ）とは、下地絶縁膜における台状部以外の部分の上面から台状部の上面までの垂直距離のことをいい、走査型電子顕微鏡（ＳＥＭ）による断面投影から測定することができる。上記台状部の高さが絶縁膜の膜厚の１／３倍未満であると、本発明の作用効果を得ることができなくなるおそれがあり、絶縁膜の膜厚の１倍を超えると、側壁部が長くなり、逆に絶縁耐圧を低下させてしまうおそれがある。上記台状部の高さは、絶縁膜の膜厚の２／３倍以下であることがより好ましい。また、上記台状部の高さは、１０ｎｍ以上、５０ｎｍ以下であることが好ましい。

上記半導体素子は、薄膜トランジスタ（ＴＦＴ）であることが好ましい。これによれば、高耐圧及び高信頼性のＴＦＴを提供することができる。上記半導体素子がＴＦＴである場合、上記半導体層の材質としては、廉価性及び量産性の観点から、シリコンが好ましく、高移動度を実現する観点から、低温ポリシリコン、連続粒界結晶（ＣＧ）シリコン等が好ましい。また、上記半導体素子がＴＦＴである場合、上記絶縁膜はゲート絶縁膜であることが好ましく、上記導電層はゲート電極であることが好ましい。上記ＴＦＴとしては、例えば、複数個のＮＭＯＳトランジスタ及びＰＭＯＳトランジスタが同一の半導体基板上に形成されたもの（相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタ）が挙げられる。

上記ＴＦＴの好ましい形態としては、上記半導体層が平面視したときにゲート電極と重ならない位置に不純物を含有する領域（ソース領域及びドレイン領域）を有する形態が挙げられる。このような形態は、ゲート電極をマスクとして不純物を注入することにより、簡便に形成することができる。

本発明はまた、上記半導体素子を製造する方法であって、上記製造方法は、半導体膜をエッチングして半導体層を形成する工程と、下地絶縁膜の台状部をエッチングにより形成する工程とを連続して行う半導体素子の製造方法でもある。これによれば、半導体膜のエッチングと下地絶縁膜の台状部を形成するためのエッチングとを連続して行うことにより、追加プロセスなしで本発明の半導体素子を作製することが可能である。なお、本明細書において、エッチングを連続して行うとは、少なくとも被エッチング材をチャンバから取り出さずにエッチングを行うことを意味し、好ましくは、少なくとも被エッチング材をチャンバから取り出さず、エッチングガスの成分を変えないでエッチングを行うことを意味し、より好ましくは、少なくとも被エッチング材をチャンバから取り出さず、エッチングガスの成分及び気圧を変えないでエッチングを行うことを意味する。また、上記半導体膜及び下地絶縁膜のエッチングは、フォトレジストをエッチングマスクとして行われることが好ましい。

上記半導体層及び台状部形成工程は、四フッ化炭素（ＣＦ_４）ガス及び酸素（Ｏ_２）ガスを含むエッチングガスを用いて行われることが好ましい。これによれば、Ｏ_２ガスの比率を調整することにより、半導体層及び台状部の端面の傾斜角度を制御することが可能である。上記エッチングガスは、ＣＦ_４ガス及びＯ_２ガスのみからなることがより好ましく、（ＣＦ_４ガスの流量）：（Ｏ_２ガスの流量）＝１：１〜６：１であることが好ましい。

上記台状部形成工程は、エッチングガス中の酸素（Ｏ_２）ガスの比率が半導体層形成工程よりも大きいことが好ましい。これにより、上記台状部の端面の傾斜角度を半導体層の端面の傾斜角度以下に容易に制御することができる。上記台状部形成工程は、エッチングガス中のＯ_２ガスの比率が半導体層形成工程よりも１．５倍以上大きいことがより好ましい。

上記製造方法は、プラズマ化学気相成長（ＣＶＤ）法を用いて絶縁膜を形成する工程を含むことが好ましい。これにより、絶縁膜の低温成膜が可能となるため、基板としてガラス基板等を用いることが可能となる。上記プラズマＣＶＤ法で用いる装置としては、高周波プラズマＣＶＤ装置、マイクロ波プラズマＣＶＤ装置、ＥＣＲプラズマＣＶＤ装置等が挙げられる。

上記絶縁膜形成工程は、シラン（ＳｉＨ_４）ガス及び酸素（Ｏ_２）ガスを含む原料ガスを用いて行われることが好ましい。ＳｉＨ_４ガス及びＯ_２を原料ガスとして用いることにより、不純物混入のないＳｉＯ_２膜を絶縁膜として簡便に形成することができる。上記原料ガスは、ＳｉＨ_４ガス及びＯ_２ガスのみからなることがより好ましく、（ＳｉＨ_４ガスの流量）：（Ｏ_２ガスの流量）＝１：３〜１：１０であることが好ましい。

上記半導体素子の製造方法は、アモルファスシリコン（ａ−Ｓｉ）膜をレーザ光照射で結晶化させて半導体膜を形成する工程を含むことが好ましい。これによれば、基板としてガラス基板を用いることが可能な低温プロセスでポリシリコン（ｐ−Ｓｉ）からなる半導体膜（ｐ−Ｓｉ膜）を形成することができる。上記ａ−Ｓｉ膜の形成方法としては、ＳｉＨ_４ガス及び水素（Ｈ_２）ガスを含む混合ガスを原料ガスとして用いたプラズマＣＶＤ法が挙げられる。また、上記ａ−Ｓｉ膜は、製造を簡略化する観点から、下地絶縁膜と連続して形成されてもよい。

上記半導体膜形成工程は、酸素（Ｏ_２）ガス雰囲気中でレーザ光照射する処理と不活性ガス雰囲気中でレーザ光照射する処理とを含むことが好ましい。上記Ｏ_２ガス雰囲気中でレーザ光照射する処理を行うことにより、半導体膜を構成する結晶粒を大きくすることができ、不活性ガス雰囲気中でレーザ光照射する処理を行うことにより、表面を平坦化することができる。すなわち、このようにレーザ光照射処理を少なくとも２回行うことにより、ｐ−Ｓｉ膜を構成する結晶粒を大きくすることができるため、高性能化を実現することができるとともに、ｐ−Ｓｉ膜の表面が平坦化されるため、表面の凹凸に起因して起こる絶縁耐圧の低下を抑えることができる。上記不活性ガスとしては特に限定されず、例えば、窒素（Ｎ_２）ガス、アルゴン（Ａｒ）ガス等の希ガス等が挙げられる。上記半導体膜形成工程は、酸素ガス雰囲気中でレーザ光照射する処理と不活性ガス雰囲気中でレーザ光照射する処理とを１回ずつ含むことがより好ましい。

上記レーザ光照射は、連続波（ＣＷ）レーザ光を用いて行われることが好ましい。これにより、表面が平坦なポリシリコン膜が得られ、表面の凹凸に起因して起こる絶縁耐圧の低下を抑えることができる。

本発明は更に、上記半導体素子を含んで構成された半導体装置でもある。上記半導体素子によれば、高耐圧及び高信頼性を実現することができることから、半導体装置の歩留まりを向上させることができる。上記半導体装置としては、アクティブマトリクス基板等が好適である。

本発明はそして、上記半導体素子を含んで構成された表示装置でもある。上記半導体素子によれば、高耐圧及び高信頼性を実現することができることから、表示装置の歩留まりを向上させることができる。上記表示装置としては、液晶表示装置及び有機エレクトロルミネセンス表示装置が好適である。なお、上記半導体素子は、表示装置において画素スイッチング用素子として用いられていてもよく、駆動回路を構成する素子として用いられていてもよい。

本発明の半導体素子によれば、半導体層が下面を下地絶縁膜に設けられた台状部の上面に略一致させて配置されることから、半導体層と導電層との間のリーク電流を低減することができるとともに、絶縁耐圧を向上させることができる。

以下に実施例を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。

（実施例１）
図１−１〜１−８における（ａ）は、本発明の実施例１に係るＮＭＯＳトランジスタ（半導体素子）の製造工程を示す平面模式図であり、（ｂ）及び（ｃ）はそれぞれ、（ａ）のＡ−Ｂ線及びＣ−Ｄ線で切断したときの断面模式図である。本実施例では、１個のＮＭＯＳトランジスタについてのみ説明し、ＰＭＯＳトランジスタについては説明しないが、イオン注入時の不純物導電型を適宜変更することで、ＮＭＯＳトランジスタと同様に形成することができる。

まず、ガラス基板（基板）１上にプラズマ化学気相成長（ＣＶＤ）法により、膜厚１５０ｎｍのシリコン酸化（ＳｉＯ_２）膜（ベースコート膜、下地絶縁膜）２を成膜した後、ＳｉＯ_２膜２上に膜厚５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）膜３ａを成膜する（図１−１）。続いて、ａ−Ｓｉ膜３ａを５００℃でアニールして脱水素した後、エキシマレーザ光により第１の結晶化を行う。ここでは、酸素（Ｏ_２）２０体積％及び窒素（Ｎ_２）８０体積％の雰囲気中でレーザ光照射４を行う（図１−２）。続いて、第１の結晶化を行ったａ−Ｓｉ膜３ｂ上の自然酸化膜をフッ酸で除去した後、第２のレーザ光照射５を行う（図１−３）。ここでは、１００体積％窒素雰囲気中で行う。これにより、表面が平坦なポリシリコン（ｐ−Ｓｉ）膜（半導体膜）３ｃを得ることができる。

次に、ｐ−Ｓｉ膜３ｃをパターニングするため、フォトレジストマスク６をフォトリソグラフィ技術により形成する（図１−４）。続いて、四フッ化炭素（ＣＦ_４）ガス及びＯ_２ガスをエッチングガスとして、ドライエッチングによりｐ−Ｓｉ膜３ｃをエッチングする。エッチングは、エンドポイントディテクタ（ＥＰＤ）でモニタリングし、ベースコート膜２に到達するまでエッチングする（図１−４）。この際、ＣＦ_４ガス及びＯ_２ガスの流量をそれぞれ４２５ｓｃｃｍ及び１００ｓｃｃｍとすることで、テーパ角（端面の傾斜角度）が略６０°のエッチング形状を得ることができ、膜厚５０ｎｍのｐ−Ｓｉ層（半導体層）３ｄを形成した。続いて、ＣＦ_４ガス及びＯ_２ガスの流量をそれぞれ１２５ｓｃｃｍ及び１００ｓｃｃｍとして、ベースコート膜２をエッチングすることにより、下地絶縁膜が形成される。この際、エッチングレートから換算してベースコート膜２が２５ｎｍ掘り込まれるようにエッチングする（図１−５）。下地絶縁膜の台状部２ａのテーパ角は、略３０°となる。なお、エッチング圧力はそれぞれ１５Ｐａで行った。また、エッチングガスとしては、他に塩素（Ｃｌ_２）ガス及びＯ_２ガスを用いてもよい。

次に、高密度プラズマＣＶＤ法（ＩＣＰ（ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ）、ＥＣＲ（ｅｌｅｃｔｒｏｎ ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ）、表面波プラズマ、ヘリコン波プラズマ等の方式）により、シラン（ＳｉＨ_４）ガス及びＯ_２ガスを原料ガスとして、膜厚５０ｎｍのＳｉＯ_２膜（絶縁膜）８を成膜する（図１−６）。平行平板型のプラズマＣＶＤ法を用いる場合には、テトラエトキシシラン（ＴＥＯＳ）ガス及びＯ_２ガスを原料ガスとして用いてもよい。ＳｉＨ_４ガス及びＯ_２ガスを原料ガスとして用いた場合、膜中に不純物（Ｃ、Ｎ）がなく、非常に膜質がよいが、一般的にカバレージが悪くなる傾向がある。しかしながら、本発明の素子構造を採用しているため、ＳｉＨ_４ガス及びＯ_２ガスを原料ガスとして効果的に用いることができる。

次に、厚さ３５０ｎｍのゲート電極（導電層）９を形成する（図１−７）。続いて、ゲート電極９をマスクとして、リン等のＮ型不純物元素１０をイオン注入し、Ｎ型低濃度不純物領域１１ｂを形成する（図１−７）。更に、略６００℃の熱処理により、不純物の活性化を行う。

次に、層間絶縁膜として膜厚４００ｎｍのＳｉＯ_２膜１２をプラズマＣＶＤ法により形成した後、膜厚２００ｎｍの水素含有膜（例えば、シリコン窒化（ＳｉＮ_ｘ）膜）１３を成膜する。続いて、３００〜５００℃（例えば、４００℃）で熱処理することにより、水素含有膜１３中の水素が活性領域に拡散する。この拡散水素がｐ−Ｓｉ層３ｄ中の未結合手（ダングリングボンド）の終端化（ターミネート）を行う。最後に、Ｎ型低濃度不純物領域１１ｂ上にコンタクトホールを形成した後、電極１４を形成する（図１−８）。これにより、ＮＭＯＳトランジスタが完成される。

図２は、図１−７（ｃ）中の点線で囲んだ領域を拡大した図である。
本実施例のＮＭＯＳトランジスタでは、図２に示すように、ｐ−Ｓｉ層３ｄの下に、テーパ角が略３０°の台状部２ａが形成されており、台状部２ａの高さ（２５ｎｍ）が、ＳｉＯ_２膜８の膜厚（５０ｎｍ）の２倍であるため、ＳｉＯ_２膜８の膜厚が最も小さくなる箇所が台状部２ａの端面上にある。したがって、ゲート電極９に電圧を印加したときに流れるゲートリーク電流を低減することができるとともに、ゲート絶縁耐圧を向上させることができた。

（ａ）は、シリコン酸化（ＳｉＯ_２）膜及びアモルファスシリコン（ａ−Ｓｉ）膜の成膜工程を示す平面模式図である。（ｂ）及び（ｃ）はそれぞれ、（ａ）中のＡ−Ｂ線及びＣ−Ｄ線で切断したときの断面模式図である（実施例１）。 （ａ）は、ａ−Ｓｉ膜の第１の結晶化工程を示す平面模式図である。（ｂ）及び（ｃ）はそれぞれ、（ａ）中のＡ−Ｂ線及びＣ−Ｄ線で切断したときの断面模式図である（実施例１）。 （ａ）は、ａ−Ｓｉ膜の第２の結晶化工程を示す平面模式図である。（ｂ）及び（ｃ）はそれぞれ、（ａ）中のＡ−Ｂ線及びＣ−Ｄ線で切断したときの断面模式図である（実施例１）。 （ａ）は、ポリシリコン（ｐ−Ｓｉ）膜のエッチング工程を示す平面模式図である。（ｂ）及び（ｃ）はそれぞれ、（ａ）中のＡ−Ｂ線及びＣ−Ｄ線で切断したときの断面模式図である（実施例１）。 （ａ）は、ベースコート膜のエッチング工程を示す平面模式図である。（ｂ）及び（ｃ）はそれぞれ、（ａ）中のＡ−Ｂ線及びＣ−Ｄ線で切断したときの断面模式図である（実施例１）。 （ａ）は、ＳｉＯ_２膜（絶縁膜）の成膜工程を示す平面模式図である。（ｂ）及び（ｃ）はそれぞれ、（ａ）中のＡ−Ｂ線及びＣ−Ｄ線で切断したときの断面模式図である（実施例１）。 （ａ）は、ゲート電極の形成工程及びＮ型不純物イオンの注入工程を示す平面模式図である。（ｂ）及び（ｃ）はそれぞれ、（ａ）中のＡ−Ｂ線及びＣ−Ｄ線で切断したときの断面模式図である（実施例１）。 （ａ）は、層間絶縁膜及び水素含有膜の成膜工程、コンタクトホール形成工程並びに電極形成工程を示す平面模式図である。（ｂ）及び（ｃ）はそれぞれ、（ａ）中のＡ−Ｂ線及びＣ−Ｄ線で切断したときの断面模式図である（実施例１）。 図１−７（ｃ）中の点線で囲んだ領域を拡大した図である。 （ａ）は、従来の薄膜トランジスタ（ＴＦＴ）の構成を示す断面模式図であり、（ｂ）及び（ｃ）は、（ａ）中のＥ−Ｆ線で切断したときの断面模式図である。 図３（ｂ）中の点線領域を拡大した図である。

符号の説明

１：ガラス基板（基板）
２：ベースコート膜（下地絶縁膜）
２ａ：下地絶縁膜の台状部
３ａ：アモルファスシリコン（ａ−Ｓｉ）膜
３ｂ：第１の結晶化を行ったａ−Ｓｉ膜
３ｃ：ポリシリコン（ｐ−Ｓｉ）膜（半導体膜）
３ｄ：ｐ−Ｓｉ層（半導体層）
４：エキシマレーザ光
５：レーザ光
６：フォトレジストマスク
７：エッチング後のフォトレジストマスク
８：ゲート絶縁膜（絶縁膜）
９：ゲート電極（導電層）
１０：Ｎ型不純物元素
１１ａ：チャネル領域
１１ｂ：Ｎ型低濃度不純物領域
１２：層間絶縁膜
１３：水素含有膜
１４：電極

Claims (15)

1. 基板上に下地絶縁膜、半導体層、絶縁膜及び導電層がこの順に積層された構造を有する半導体素子であって、
   該半導体素子は、該下地絶縁膜が半導体層と接する領域に台状部を有し、該下地絶縁膜の台状部の上面と半導体層の下面とが合わせられた状態で構成されたものであることを特徴とする半導体素子。
2. 前記半導体層は、端面の傾斜角度が４５°以上であることを特徴とする請求項１記載の半導体素子。
3. 前記台状部は、端面の傾斜角度が半導体層の端面の傾斜角度以下であることを特徴とする請求項１又は２記載の半導体素子。
4. 前記台状部は、高さが絶縁膜の膜厚の１／３〜１倍であることを特徴とする請求項１〜３のいずれかに記載の半導体素子。
5. 前記半導体素子は、薄膜トランジスタであることを特徴とする請求項１〜４のいずれかに記載の半導体素子。
6. 請求項１〜５のいずれかに記載の半導体素子を製造する方法であって、
   該製造方法は、半導体膜をエッチングして半導体層を形成する工程と、
   下地絶縁膜の台状部をエッチングにより形成する工程とを連続して行うことを特徴とする半導体素子の製造方法。
7. 前記半導体層及び台状部形成工程は、四フッ化炭素ガス及び酸素ガスを含むエッチングガスを用いて行われることを特徴とする請求項６記載の半導体素子の製造方法。
8. 前記台状部形成工程は、エッチングガス中の酸素ガスの比率が半導体層形成工程よりも大きいことを特徴とする請求項６又は７記載の半導体素子の製造方法。
9. 前記半導体素子の製造方法は、プラズマ化学気相成長法を用いて絶縁膜を形成する工程を含むことを特徴とする請求項６〜８のいずれかに記載の半導体素子の製造方法。
10. 前記絶縁膜形成工程は、シランガス及び酸素ガスを含む原料ガスを用いて行われることを特徴とする請求項９記載の半導体素子の製造方法。
11. 前記半導体素子の製造方法は、アモルファスシリコン膜をレーザ光照射で結晶化させて半導体膜を形成する工程を含むことを特徴とする請求項６〜１０のいずれかに記載の半導体素子の製造方法。
12. 前記半導体膜形成工程は、酸素ガス雰囲気中でレーザ光照射する処理と不活性ガス雰囲気中でレーザ光照射する処理とを含むことを特徴とする請求項１１記載の半導体素子の製造方法。
13. 前記レーザ光照射は、連続波レーザ光を用いて行われることを特徴とする請求項１１又は１２記載の半導体素子の製造方法。
14. 請求項１〜５のいずれかに記載の半導体素子を含んで構成されたことを特徴とする半導体装置。
15. 請求項１〜５のいずれかに記載の半導体素子を含んで構成されたことを特徴とする表示装置。

Images