CN1913177A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1913177A CN1913177A CNA2006101110362A CN200610111036A CN1913177A CN 1913177 A CN1913177 A CN 1913177A CN A2006101110362 A CNA2006101110362 A CN A2006101110362A CN 200610111036 A CN200610111036 A CN 200610111036A CN 1913177 A CN1913177 A CN 1913177A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor layer
- film
- film transistor
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims description 158
- 238000004528 spin coating Methods 0.000 claims description 12
- 230000007423 decrease Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 91
- 238000000034 method Methods 0.000 description 17
- 230000005684 electric field Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000010276 construction Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229960002163 hydrogen peroxide Drugs 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种这样的薄膜晶体管，在其岛状半导体层的侧壁部不发生因栅绝缘膜的台阶差被覆性差而产生的栅电极的断线的问题，且具备良好的电气特性。在绝缘性基板(1)的主面形成岛状的半导体层(2)。半导体层(2)的侧面相对绝缘性基板(1)大致垂直地形成。沿着半导体层(2)的侧壁形成绝缘膜(3)。并且绝缘膜(3)的截面形状倾斜地形成，使得从底部向顶部离半导体层(2)的侧壁的宽度变窄。通过绝缘膜(3)，可在半导体层(2)上被覆性良好地形成栅绝缘膜，因此不必担心栅电极(5)上发生断线。另外，沟道区(2a)上半导体层(2)的膜厚均匀，可得到稳定的晶体管特性。
Description
技术领域
本发明涉及适用于液晶显示器或使用有机EL的显示器件的薄膜晶体管及其制造方法。
背景技术
适用于液晶显示器或使用有机EL的显示器件的薄膜晶体管(TFT：Thin Film Transistor)，具备在岛状形成的半导体层上形成栅绝缘膜、在栅绝缘膜上形成栅电极的结构。
这里，在半导体层的台阶差部分栅绝缘膜的覆盖性(台阶差被覆性)差，栅绝缘膜的截面形状形成为帽舌状。
并且，若在栅绝缘膜上想要通过干蚀刻法形成栅电极，则成膜到帽舌下部分的栅电极不会被蚀刻而作为残渣而残留。从而，引起相邻的布线之间的短路。
另外，若用湿蚀刻法形成栅电极，则会发生在半导体层的台阶差部分蚀刻液蔓延到栅电极的背面侧，栅电极蚀刻从表面侧与背面侧进行，发生栅电极断线的不良情况。
于是，在专利文献1所述的发明中，将半导体层形成为从底部向顶部使宽度变窄地锥状。这样，提高了栅绝缘膜的覆盖性，并减少了在其顶部形成的栅电极的残渣或断线的不良场合。
另外，在专利文献2所述的发明中，将半导体层锥状形成，并对其锥部分注入Ar等。
并且，在专利文献3所述的发明中，将半导体层锥状形成，并对其锥部分注入Ar等。然后，再形成氧化膜。
另外，在专利文献4所述的发明中，将半导体层锥状形成，并对其锥部分注入与沟道相同的导电型的杂质，按沟道中包含的杂质的2～5倍的量注入。
专利文献1：日本特开2004-64060号公报
专利文献2：日本特开2000-77665号公报
专利文献3：日本特开2000-332254号公报
专利文献4：日本特开2003-258262号公报
发明内容
但是，在专利文献1所述的薄膜晶体管中，半导体层以锥状形成较薄的部分用较低的栅极电压形成沟道，并成为导通状态。即，半导体层的形成较薄的部分比沟道主要形成区域先成为导通状态。
因此，在表示所谓亚阈(Subthreshold)特性(Ig-Vg特性)的线上容易发生驼峰。结果，阈值电压(Vth)的控制变得困难，这成为使电气特性不稳定的原因。
另外，在半导体层的锥部容易发生源极/漏极间的泄漏，使TFT的电气特性劣化。
并且，在专利文献3所述的发明中，为使半导体层的锥部氧化，半导体层的体积膨胀到原来2倍左右。因此，在半导体层的侧壁部发生新的台阶差，在形成栅电极时引起不良情况。
另外，在专利文献2、4所述的发明中，为将半导体层锥状加工，一边使抗蚀剂后退一边进行蚀刻。因此，难以进行半导体层顶部的宽度(沟道宽度)的尺寸控制。
于是，本发明的目的在于提供这样一种薄膜晶体管，在其岛状半导体层的台阶差部分不发生因栅绝缘膜的台阶差被覆性恶化而产生的栅电极的断线的问题，且具备良好的电气特性。
本发明第一方面的薄膜晶体管，具备：在绝缘性基板上以岛状形成的半导体层、在上述半导体层上形成的栅绝缘膜及在上述栅绝缘膜上形成的栅电极，其特征在于：还具备沿着上述半导体层的侧壁形成的绝缘膜，上述绝缘膜的截面形状倾斜地形成，使得从底部向顶部离上述半导体层的侧壁的宽度变窄。
本发明第二方面的薄膜晶体管，具备：在绝缘性基板上以岛状形成的半导体层、在上述半导体层上形成的栅绝缘膜及在上述栅绝缘膜上形成的栅电极，其特征在于：还具备绝缘膜，该绝缘膜形成为可埋入上述半导体层的侧壁部因台阶差而产生的上述栅绝缘膜的沟部。
依据本发明的第一方面的薄膜晶体管，沿着半导体层的侧壁形成绝缘膜。并且，绝缘膜倾斜地形成，使得从底部向顶部离上述半导体层侧壁的宽度变窄。由于不会因绝缘膜在半导体层的侧壁形成台阶差，因此可将栅绝缘膜以良好的被覆性在半导体层上形成。结果，不存在栅电极的断线或残渣的问题，可形成电气特性良好的薄膜晶体管。
依据本发明的第二方面的薄膜晶体管，由于还具备可埋入因半导体层的侧壁部台阶差产生的栅绝缘膜的沟部地形成的绝缘膜，栅绝缘膜的顶部平滑地形成。结果，在栅绝缘膜上不出现断线地形成栅电极。另外，无需将半导体层形成为锥状，以均匀的膜厚形成。由于半导体层上没有膜厚较薄的部分，可获得不发生驼峰而电气特性良好的薄膜晶体管。
附图说明
图1是表示实施例1的薄膜晶体管的要部结构的俯视图。
图2是表示实施例1的薄膜晶体管的要部结构的剖视图。
图3是表示实施例1的薄膜晶体管的结构的剖视图。
图4是实施例1的薄膜晶体管的电气特性示图。
图5是表示实施例2的薄膜晶体管的要部结构的剖视图。
图6是表示实施例3的薄膜晶体管的要部结构的剖视图。
(符号说明)
1 绝缘性基板，2 半导体层，2a 沟道区，2b 源漏区，3、7 绝缘膜，4 栅绝缘膜，5 栅电极，6 保护膜，9 层间绝缘膜，10 接触孔，11 信号布线。
具体实施方式
实施例1
<A.结构>
图1是表示本实施例的薄膜晶体管的要部结构的俯视图。图2是表示本实施例的薄膜晶体管的要部结构的剖视图。图3是表示本实施例的薄膜晶体管的结构的剖视图。图2对应于图1的A-A线剖视图，图3对应于图1的B-B线剖视图。
在玻璃基板等的绝缘性基板1上，形成由沟道区2a和含有磷或硼等杂质的源漏区2b构成的岛状的半导体层2。而且，半导体层2的侧壁相对绝缘性基板1大致垂直地形成。半导体层2采用非晶硅或多晶硅作材料。岛状的半导体层2的平面形状在本实施例中为便于说明而采用简单的四边形，但实际上可根据设计因素而采用各种形状。
在半导体层2的侧壁，例如由SOG(Spin-on-Glass)膜构成的绝缘膜3以锥状形成。即，绝缘膜3的截面形状从底部向顶部离半导体层2侧壁的宽度变窄地倾斜形成。
这里，由绝缘膜3的倾斜面与绝缘性基板1所成角度θ最好在10度以上45度以下。根据经验可确认通过将绝缘膜3按该范围角度形成，在绝缘膜3上形成的栅绝缘膜4的被覆性特别好。
另外，绝缘膜3从上面观看可包围半导体层2地沿着半导体层2的侧壁形成(图1)。
将半导体层2及绝缘膜3覆盖的方式形成栅绝缘膜4。在栅绝缘膜4上形成栅电极5，以与沟道区2a大致重叠。将绝缘膜3与栅电极5覆盖的方式形成层间绝缘膜9。在栅绝缘膜4与层间绝缘膜9设有接触孔10，在层间绝缘膜9上形成的信号布线11经由接触孔10与源漏区2b连接。
<B.制造方法>
接着，就本实施例的薄膜晶体管的制造方法进行说明。首先，在绝缘性基板1的整个面形成半导体膜(未图示)。
接着，通过蚀刻半导体膜，形成岛状的半导体层2。此时，通过将蚀刻条件最优化，将半导体层2的侧壁加工成相对绝缘性基板1接近垂直的状态。
接着，在绝缘性基板1上旋涂SOG膜。若在旋涂后进行热处理，则在导体层2的侧壁按锥状形成绝缘膜3。
接着，用CVD法、溅镀法等，在绝缘性基板1上形成栅绝缘膜4。
此时，在半导体层2的侧壁形成绝缘膜3，因此不会形成台阶差，且可将绝缘膜4被覆性良好地沉积在半导体层2上。
接着，在栅绝缘膜4上形成金属膜(未图示)，通过干蚀刻或湿蚀刻，将金属膜蚀刻，形成栅电极5。然后，利用离子注入或离子掺杂等方法，将磷或硼等的杂质导入半导体层2，且通过进行热处理等的活性化处理，形成源漏区2b。在导入杂质时，栅电极5成为掩模，因此在栅电极5正下部的半导体层2上形成沟道区2a。也有在源漏区2b与沟道区2a之间形成与源漏区2b相同的导电型的浓度较淡的杂质区的情况。这里，岛状的半导体层2的侧壁即图案端部的截面加工成相对绝缘性基板1大致垂直的形状，因此由图2可知，在沟道区2a上的半导体层2的膜厚均匀。
然后，根据通常的工序，覆盖栅电极5地例如用CVD法等形成层间绝缘膜9后，在层间绝缘膜9与栅绝缘膜3上形成用以与源漏区2b连接的接触孔10后，成膜金属膜(未图示)，然后，通过进行图案化，形成与源漏区2b连接的信号布线11，由此完成薄膜晶体管。也可以形成具备与该薄膜晶体管的栅电极连接的扫描信号线和与该薄膜晶体管的信号布线11连接的图像信号线正交并连接到各像素的图像显示部的显示器件。而且，在图像显示用的驱动电路上，也可采用该薄膜晶体管。
<C.效果>
图2示出从栅电极5经由栅绝缘膜4施加到半导体层2的电场的一部分。在施加到半导体层2的电场中，将来自垂直方向的电场表示为E1，将来自斜方向的电场表示为E2。
如图2所示，本实施例的薄膜晶体管形成有绝缘膜3。因此，电场E2经由绝缘膜3加到半导体层2。结果，可减弱对半导体层2的端部的来自斜方向的电场E2的影响。
另外，本实施例1的薄膜晶体管形成有绝缘膜3，因此栅绝缘膜4可在半导体层2及绝缘膜3上以均匀的膜厚形成。结果，可减弱经由栅绝缘膜4加到半导体层2端部的电场E2的影响。
当没有绝缘层3的场合，电场E2仅通过栅绝缘膜4，施加到半导体层2，因此电场E2对半导体层2的端部的影响增大。
而且，栅绝缘膜4的台阶差被覆性差，所以，当没有绝缘层3时半导体层2的侧壁形成得较薄。因此，对半导体层2的端部的电场E2的影响更大。
如以上说明，当没有绝缘膜3的场合，加到半导体层2的端部的电场E2可能会恶化薄膜晶体管的电气特性。
本实施例的薄膜晶体管形成有绝缘膜3，从而可使薄膜晶体管的电气特性稳定。
还有，作为绝缘膜3采用SOG膜时，由于SOG膜容易达成低电容率化，可进一步降低半导体层2端部上的电场E2的影响。
图4是本实施例的薄膜晶体管的电气特性示图。图4示出漏极电流Id(纵轴)对栅极电压Vg(横轴)的特性曲线。
这里，线A是将半导体层2锥状形成的薄膜晶体管的电气特性示图。即，为半导体层2的宽度从底部向顶部逐渐变窄地形成时的薄膜晶体管的电气特性的示图。
然后，线B是本实施例的薄膜晶体管的电气特性示图。
如图4所示，将半导体层锥状形成时，由于半导体层2具有膜厚较薄的部分，在表示薄膜晶体管的电气特性的线上产生驼峰(参照线A)。
另一方面，本实施例的薄膜晶体管无需将半导体层2锥状形成，因此半导体层2的膜厚均匀地形成。因此，在表示薄膜晶体管的电气特性的线上能够减轻驼峰(参照线B)。结果，可抑制阈值电压Vth的偏差。
另外，本实施例的薄膜晶体管中，在半导体层2的侧壁形成绝缘膜3。因此，可在半导体层2的台阶差部分覆盖性(台阶差被覆性)良好地形成栅绝缘膜4。结果，不必担心栅绝缘膜4上形成的栅电极5断线。
还有，本实施例的薄膜晶体管作为绝缘膜3形成SOG膜，但不必一定是SOG膜，也可为TEOS膜、CVD膜等。
但是，用SOG膜时，通过在旋涂后进行热处理来容易沿着半导体层2侧壁形成所要形状的绝缘膜。
另外，本实施例1的薄膜晶体管在绝缘性基板1上直接形成半导体层2，但可在绝缘性基板1上形成氮化硅膜、氧化硅膜等保护膜，并在该保护膜上形成半导体层2。
玻璃基板中包含碱离子。因此，作为绝缘性基板1采用玻璃基板时，在薄膜晶体管的制造工序中或者薄膜晶体管的工作过程中，碱离子移动，可能被捕获到半导体层中。结果，可能使薄膜晶体管的电气特性不稳定。
通过在玻璃基板上形成保护膜，防止碱离子移动，可将薄膜晶体管的电气特性稳定化。
实施例2
<A.结构>
图5是表示本实施例的薄膜晶体管的结构的剖视图。本实施例的薄膜晶体管还形成由氧化膜构成的保护膜6，以覆盖与半导体层2的绝缘性基板1相面对的面以外的面。
其它的结构与实施例1相同，对于相同的结构采用相同的符号，并省略重复的说明。
<B.制造方法>
以下，就本实施例的薄膜晶体管的制造方法进行说明。
首先，在绝缘性基板1的整个面形成半导体膜。然后，通过蚀刻半导体膜，形成岛状的半导体层2。
此时，通过将蚀刻条件最优化，将半导体层2的侧壁形成为相对绝缘性基板1接近垂直的状态。
接着，利用过氧化氢溶液对基板表面进行氧化处理或者在氧等离子体气氛中曝露基板等，形成比栅绝缘膜4充分薄的由氧化膜构成的保护膜6。
然后，用旋涂法成膜SOG膜。通过在旋涂后进行热处理，沿着半导体层2的侧壁锥状地形成由SOG膜构成的绝缘膜3。
接着，用CVD法等形成栅绝缘膜4，以覆盖半导体层2及绝缘膜3。
以后的制造方法与实施例1相同，省略其详细说明。
<C.效果>
本实施例的薄膜晶体管具有与实施例1的薄膜晶体管相同的效果，此外，半导体层2被保护膜6所覆盖，因此在形成栅绝缘膜4或栅电极5时，可保护半导体层2的表面不受外部气氛影响。
实施例3
<A.结构>
图6是表示本实施例的薄膜晶体管的要部结构的剖视图。本实施例的薄膜晶体管在岛状的半导体层2上形成栅绝缘膜4。
而且，在栅绝缘膜4上形成由SOG膜构成的绝缘膜7。绝缘膜7以埋入栅绝缘膜4的沟部的方式形成。然后，在栅绝缘膜4与绝缘膜7上形成栅电极5。
其它结构与实施例1相同，对于相同的结构采用相同的符号，并省略重复的说明。
<B.制造方法>
以下，就本实施例的薄膜晶体管的制造方法进行说明。首先，在绝缘性基板1的整个面形成半导体膜。
接着，通过蚀刻半导体膜，形成岛状的半导体层2。此时，通过将蚀刻条件最优化，将半导体层2的侧壁加工成相对绝缘性基板1接近垂直的状态。
接着，在绝缘性基板1上，用CVD法等形成栅绝缘膜4。
此时，半导体层2的侧壁部的台阶差上的栅绝缘膜4的覆盖性差，栅绝缘膜4在半导体层2的侧壁部设有将栅绝缘膜4作成帽舌状的形状的沟部8。
接着，在栅绝缘膜4上旋涂SOG膜。将SOG膜旋涂后，进行热处理，从而以埋入沟部8的方式形成绝缘膜7。
接着，在栅绝缘膜4上成膜金属膜(未图示)，用干蚀刻法或湿蚀刻法来蚀刻金属膜，形成栅电极5。然后，通过离子注入或离子掺杂等方法，将磷或硼等的杂质导入半导体层2，通过进行热处理等的活性化处理，形成源漏区2b。在导入杂质时，栅电极5成为掩模，因此栅电极5正下部的半导体层2上形成沟道区2a。也有在源漏区2b与沟道区2a之间形成与源漏区2b相同导电型的浓度较淡的杂质区的情况。这里，岛状的半导体层2的侧壁即图案端部的截面加工成相对绝缘性基板1大致垂直的形状，由图6可知，沟道区2a上的半导体层2的膜厚均匀。
接着，根据通常的工艺，覆盖栅电极5地例如用CVD法等形成层间绝缘膜9后，在层间绝缘膜9与栅绝缘膜3中形成用以与源漏区2b连接的接触孔10后，形成金属膜(未图示)，然后，通过图案化来形成与源漏区2b连接的信号布线11，由此完成薄膜晶体管。可形成具备与该薄膜晶体管的栅电极连接的扫描信号线和与该薄膜晶体管的信号布线11连接的图像信号线正交并与各像素连接的图像显示部的显示器件。并且，图像显示用的驱动电路中也可采用该薄膜晶体管。
<C.效果>
本实施例的薄膜晶体管中，栅绝缘膜4的沟部埋入绝缘膜7。因此，栅绝缘膜4的顶部平滑地形成。结果，可在栅绝缘膜4上不会断线地形成栅电极5。另外，无需将半导体层2锥状形成，而以均匀的膜厚形成。由于在半导体层2上没有膜厚较薄的部分，可获得由不产生驼峰的曲线表示良好的电气特性的薄膜晶体管。
还有，绝缘膜7可为SOG膜以外的膜，若采用SOG膜，则可通过旋涂后进行热处理来容易地将栅绝缘膜4的沟部8填埋。
Claims (12)
1.一种薄膜晶体管，具备：
在绝缘性基板上以岛状形成的半导体层；
在上述半导体层上形成的栅绝缘膜；以及
在上述栅绝缘膜上形成的栅电极，其特征在于：
还具备沿着上述半导体层的侧壁形成的绝缘膜，
上述绝缘膜的截面形状倾斜地形成，使得从底部向顶部离上述半导体层的侧壁的宽度变窄。
2.如权利要求1所述的薄膜晶体管，其特征在于：上述绝缘膜的倾斜面与上述绝缘性基板所成角度在10度以上45度以下。
3.如权利要求1或2所述的薄膜晶体管，其特征在于：还具备以将与上述半导体层的上述绝缘性基板相面对的面以外的面覆盖的方式形成的保护膜。
4.如权利要求1所述的薄膜晶体管，其特征在于：上述绝缘膜为SOG膜。
5.一种薄膜晶体管，具备：
在绝缘性基板上以岛状形成的半导体层；
在上述半导体层上形成的栅绝缘膜；以及
在上述栅绝缘膜上形成的栅电极，其特征在于：
还具备绝缘膜，该绝缘膜形成为可埋入上述半导体层的侧壁部因台阶差而产生的上述栅绝缘膜的沟部。
6.如权利要求5所述的薄膜晶体管，其特征在于：上述绝缘膜为SOG膜。
7.一种权利要求1所述的薄膜晶体管的制造方法，其特征在地包括如下工序：
(a)在绝缘性基板上以岛状形成半导体层；
(b)在上述绝缘性基板旋涂上述绝缘膜，从而在半导体层的侧壁倾斜地形成上述绝缘膜，使得从底部向顶部离上述半导体层的侧壁的宽度变窄。
8.如权利要求7所述的薄膜晶体管的制造方法，其特征在于：上述工序(b)包括使上述绝缘膜的倾斜面与上述绝缘性基板所成角度在10度以上45度以下地形成上述绝缘膜的工序。
9.如权利要求7或8所述的薄膜晶体管的制造方法，其特征在于：还具备在上述工序(a)之后的工序(c)：在与上述半导体层的上述绝缘性基板相面对的面以外的面上形成保护膜。
10.如权利要求7或8所述的薄膜晶体管的制造方法，其特征在于：上述工序(b)包含通过在上述绝缘性基板上旋涂SOG膜来形成上述绝缘膜的工序。
11.一种权利要求5所述的薄膜晶体管的制造方法，其特征在于包括如下工序：
(a)在绝缘性基板上以岛状形成半导体层；
(b)覆盖上述半导体层地形成栅绝缘膜；以及
(c)通过在上述栅绝缘膜上旋涂上述绝缘膜，以埋入上述半导体层的侧壁部因台阶差而产生的上述栅绝缘膜的沟部的方式形成上述绝缘膜。
12.如权利要求11所述的薄膜晶体管的制造方法，其特征在于：上述工序(c)包含通过在上述绝缘性基板上旋涂SOG膜来形成上述绝缘膜的工序。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005231600 | 2005-08-10 | ||
| JP2005231600A JP4964442B2 (ja) | 2005-08-10 | 2005-08-10 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1913177A true CN1913177A (zh) | 2007-02-14 |
Family
ID=37722036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101110362A Pending CN1913177A (zh) | 2005-08-10 | 2006-08-10 | 薄膜晶体管及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7709841B2 (zh) |
| JP (1) | JP4964442B2 (zh) |
| KR (1) | KR100841380B1 (zh) |
| CN (1) | CN1913177A (zh) |
| TW (1) | TWI309476B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304786A (zh) * | 2015-11-13 | 2016-02-03 | 杭州士兰明芯科技有限公司 | Led芯片及其制作方法 |
| CN105633224A (zh) * | 2016-01-04 | 2016-06-01 | 厦门市三安光电科技有限公司 | 一种led芯片电极与芯片结构及其制作方法 |
| CN106997904A (zh) * | 2017-04-17 | 2017-08-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、栅极驱动电路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI418036B (zh) * | 2006-12-05 | 2013-12-01 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US7968884B2 (en) * | 2006-12-05 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| TWI535028B (zh) * | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| JP6033326B2 (ja) * | 2011-12-12 | 2016-11-30 | エンパイア テクノロジー ディベロップメント エルエルシー | コンテンツベースの自動的な入力プロトコルの選択 |
| JP6106024B2 (ja) | 2013-05-21 | 2017-03-29 | 株式会社ジャパンディスプレイ | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| US10032924B2 (en) * | 2014-03-31 | 2018-07-24 | The Hong Kong University Of Science And Technology | Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability |
| US10504939B2 (en) | 2017-02-21 | 2019-12-10 | The Hong Kong University Of Science And Technology | Integration of silicon thin-film transistors and metal-oxide thin film transistors |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0322567A (ja) * | 1989-06-20 | 1991-01-30 | Nippon Soken Inc | 半導体装置およびその製造方法 |
| JPH0574763A (ja) * | 1991-07-19 | 1993-03-26 | G T C:Kk | ゲート絶縁膜の形成方法 |
| US5470768A (en) * | 1992-08-07 | 1995-11-28 | Fujitsu Limited | Method for fabricating a thin-film transistor |
| JPH0728087A (ja) * | 1993-07-08 | 1995-01-31 | Sharp Corp | 液晶表示装置およびその製造方法 |
| KR970003742B1 (ko) * | 1993-11-04 | 1997-03-21 | 엘지전자 주식회사 | 자기정열구조의 박막트랜지스터 제조방법 |
| US6867432B1 (en) * | 1994-06-09 | 2005-03-15 | Semiconductor Energy Lab | Semiconductor device having SiOxNy gate insulating film |
| JPH08330599A (ja) * | 1994-11-29 | 1996-12-13 | Sanyo Electric Co Ltd | 薄膜トランジスタ、その製造方法及び表示装置 |
| JP3497627B2 (ja) * | 1994-12-08 | 2004-02-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3504025B2 (ja) * | 1995-06-06 | 2004-03-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH10229197A (ja) | 1997-02-17 | 1998-08-25 | Sanyo Electric Co Ltd | 薄膜トランジスタ、薄膜トランジスタの製造方法 |
| JP3219045B2 (ja) * | 1998-02-20 | 2001-10-15 | 日本電気株式会社 | 縦型ｍｉｓｆｅｔの製造方法 |
| US6403421B1 (en) * | 1998-04-22 | 2002-06-11 | Sony Corporation | Semiconductor nonvolatile memory device and method of producing the same |
| JP2000049352A (ja) * | 1998-07-28 | 2000-02-18 | Asahi Kasei Microsystems Kk | 半導体装置及びその製造方法 |
| JP2000077665A (ja) | 1998-08-27 | 2000-03-14 | Toshiba Corp | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
| JP4472064B2 (ja) * | 1998-08-31 | 2010-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US6492190B2 (en) * | 1998-10-05 | 2002-12-10 | Sony Corporation | Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device |
| JP2000332254A (ja) | 1999-05-21 | 2000-11-30 | Toshiba Corp | 薄膜トランジスタ装置 |
| JP2001291720A (ja) * | 2000-04-05 | 2001-10-19 | Hitachi Ltd | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| JP2002108250A (ja) * | 2000-09-29 | 2002-04-10 | Sharp Corp | アクティブマトリックス駆動型自発光表示装置及びその製造方法 |
| US6912330B2 (en) * | 2001-05-17 | 2005-06-28 | Sioptical Inc. | Integrated optical/electronic circuits and associated methods of simultaneous generation thereof |
| JP2003068757A (ja) * | 2001-08-30 | 2003-03-07 | Sony Corp | アクティブマトリクス基板及びその製造方法 |
| JP2003203925A (ja) | 2001-10-26 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2003203926A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4021194B2 (ja) * | 2001-12-28 | 2007-12-12 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| JP4017886B2 (ja) | 2002-02-28 | 2007-12-05 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JP2003298059A (ja) * | 2002-03-29 | 2003-10-17 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタ |
| JP4007074B2 (ja) * | 2002-05-31 | 2007-11-14 | ソニー株式会社 | 表示装置の製造方法 |
| US7187031B2 (en) * | 2002-05-31 | 2007-03-06 | Sharp Kabushiki Kaisha | Semiconductor device having a low dielectric constant film and manufacturing method thereof |
| US6933241B2 (en) * | 2002-06-06 | 2005-08-23 | Nec Corporation | Method for forming pattern of stacked film |
| JP4932133B2 (ja) | 2002-06-06 | 2012-05-16 | 日本電気株式会社 | 積層膜パターンの形成方法 |
| TW200406829A (en) * | 2002-09-17 | 2004-05-01 | Adv Lcd Tech Dev Ct Co Ltd | Interconnect, interconnect forming method, thin film transistor, and display device |
| JP2004311487A (ja) * | 2003-04-02 | 2004-11-04 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4046029B2 (ja) * | 2003-07-09 | 2008-02-13 | セイコーエプソン株式会社 | トランジスタの製造方法 |
-
2005
- 2005-08-10 JP JP2005231600A patent/JP4964442B2/ja active Active
-
2006
- 2006-05-26 TW TW095118799A patent/TWI309476B/zh not_active IP Right Cessation
- 2006-05-30 US US11/420,956 patent/US7709841B2/en not_active Expired - Fee Related
- 2006-08-10 CN CNA2006101110362A patent/CN1913177A/zh active Pending
-
2007
- 2007-06-26 KR KR1020070063151A patent/KR100841380B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304786A (zh) * | 2015-11-13 | 2016-02-03 | 杭州士兰明芯科技有限公司 | Led芯片及其制作方法 |
| CN105633224A (zh) * | 2016-01-04 | 2016-06-01 | 厦门市三安光电科技有限公司 | 一种led芯片电极与芯片结构及其制作方法 |
| CN106997904A (zh) * | 2017-04-17 | 2017-08-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、栅极驱动电路 |
| CN106997904B (zh) * | 2017-04-17 | 2020-01-07 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、栅极驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007048934A (ja) | 2007-02-22 |
| US7709841B2 (en) | 2010-05-04 |
| US20070034871A1 (en) | 2007-02-15 |
| KR20070082072A (ko) | 2007-08-20 |
| TW200707749A (en) | 2007-02-16 |
| JP4964442B2 (ja) | 2012-06-27 |
| TWI309476B (en) | 2009-05-01 |
| KR100841380B1 (ko) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1913177A (zh) | 薄膜晶体管及其制造方法 | |
| CN1222043C (zh) | 平板显示器及其制造方法 | |
| CN1181554C (zh) | 半导体器件及其制造方法 | |
| CN1293635C (zh) | 可同时具有部分耗尽晶体管与完全耗尽晶体管的芯片及其制作方法 | |
| CN1262017C (zh) | 场效应晶体管及其制造方法 | |
| CN100350628C (zh) | 半导体元件及使用它的显示器件和制造半导体元件的方法 | |
| CN1282243C (zh) | 具有铜布线的半导体器件 | |
| WO2019071751A1 (zh) | Tft基板及其制作方法与oled面板的制作方法 | |
| CN1471136A (zh) | 半导体器件的制造方法 | |
| CN101067701A (zh) | 液晶显示装置及其制造方法 | |
| CN1599056A (zh) | 发光器件及其制造方法 | |
| CN1509127A (zh) | 有机el显示装置 | |
| CN1956222A (zh) | 半导体装置及其制造方法 | |
| CN1645628A (zh) | 绝缘栅极型半导体装置及其制造方法 | |
| CN1573453A (zh) | 显示装置及其制造方法 | |
| CN101051637A (zh) | 半导体器件及其制造方法 | |
| CN101038930A (zh) | 有机场致发光装置及其制造方法、电子设备 | |
| CN1691340A (zh) | 电子装置及制造该电子装置的方法 | |
| CN1674298A (zh) | 场效应晶体管 | |
| CN1828839A (zh) | 有机发光显示器及其制造方法 | |
| CN1700430A (zh) | 半导体装置的制造方法 | |
| CN1893085A (zh) | 半导体装置及其制造方法 | |
| CN1677613A (zh) | 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备 | |
| CN1783513A (zh) | 具有电荷俘获层的非易失存储单元结构及其制造方法 | |
| CN1134054C (zh) | 非易失性半导体存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |