JPH1187349A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JPH1187349A JPH1187349A JP10043623A JP4362398A JPH1187349A JP H1187349 A JPH1187349 A JP H1187349A JP 10043623 A JP10043623 A JP 10043623A JP 4362398 A JP4362398 A JP 4362398A JP H1187349 A JPH1187349 A JP H1187349A
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- forming
- semiconductor device
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000010949 copper Substances 0.000 claims abstract description 153
- 230000003647 oxidation Effects 0.000 claims abstract description 57
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 57
- 229910052802 copper Inorganic materials 0.000 claims abstract description 49
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000011261 inert gas Substances 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 239000007789 gas Substances 0.000 claims abstract description 13
- 238000004544 sputter deposition Methods 0.000 claims abstract description 13
- 239000010936 titanium Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 5
- 230000003078 antioxidant effect Effects 0.000 claims description 25
- 239000003963 antioxidant agent Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 15
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 3
- 239000000758 substrate Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000009931 pascalization Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体装置のコンタクトホールあるいはスル
ーホール等に配線を形成する際、Cuの高圧リフロープロ
セス時におけるCuの酸化とそれに基づく埋め込み特性の
劣化を防止する。 【解決手段】 半導体装置の層間絶縁膜２の配線用接続
孔３ａを覆うように銅膜５を形成し、Cu膜の上に銅の酸
化防止膜４を形成するプロセスにおいて、この酸化防止
膜４の形成の前後には１．３３×１０-3Ｐａ以下の高真
空雰囲気を維持し、その後に高温・高圧の不活性ガスに
より配線用接続孔３ａに銅膜の銅を圧入する。酸化防止
膜としては、チタン等の金属あるいはシリコン窒化膜を
用いる。また、純度99.999wt％(5N)以上の銅をターゲッ
トに用いスパッタ法によりCu膜を形成する。また、高圧
不活性ガス中の不純物ガス量を50vpm以下にする。
ーホール等に配線を形成する際、Cuの高圧リフロープロ
セス時におけるCuの酸化とそれに基づく埋め込み特性の
劣化を防止する。 【解決手段】 半導体装置の層間絶縁膜２の配線用接続
孔３ａを覆うように銅膜５を形成し、Cu膜の上に銅の酸
化防止膜４を形成するプロセスにおいて、この酸化防止
膜４の形成の前後には１．３３×１０-3Ｐａ以下の高真
空雰囲気を維持し、その後に高温・高圧の不活性ガスに
より配線用接続孔３ａに銅膜の銅を圧入する。酸化防止
膜としては、チタン等の金属あるいはシリコン窒化膜を
用いる。また、純度99.999wt％(5N)以上の銅をターゲッ
トに用いスパッタ法によりCu膜を形成する。また、高圧
不活性ガス中の不純物ガス量を50vpm以下にする。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法及び半導体装置に関するものである。さらに詳し
くは、半導体装置の配線形成における高圧リフロープロ
セスの改良に関するものである。
造方法及び半導体装置に関するものである。さらに詳し
くは、半導体装置の配線形成における高圧リフロープロ
セスの改良に関するものである。
【０００２】
【従来の技術】図３は、従来の半導体装置の製造方法と
その構造とを示す図である。図３を参照して、従来の半
導体装置の製造方法及び構造について説明する。先ず、
図３（ａ）に示すように、半導体ウェーハ１０におい
て、半導体素子が形成された半導体基板１（シリコン基
板）上に、層間絶縁膜２を形成した後、半導体基板１上
に形成された半導体素子（図示せず）と層間絶縁膜２の
上に形成された上層配線（図示せず）とを電気的に接続
するための配線溝３及び接続孔３ａを形成する。
その構造とを示す図である。図３を参照して、従来の半
導体装置の製造方法及び構造について説明する。先ず、
図３（ａ）に示すように、半導体ウェーハ１０におい
て、半導体素子が形成された半導体基板１（シリコン基
板）上に、層間絶縁膜２を形成した後、半導体基板１上
に形成された半導体素子（図示せず）と層間絶縁膜２の
上に形成された上層配線（図示せず）とを電気的に接続
するための配線溝３及び接続孔３ａを形成する。
【０００３】次にこの製造工程中の半導体ウェーハ１０
を減圧雰囲気下に置き、昇温することにより表面に吸着
した水分等を除去する。また、必要に応じて、この後Ar
の逆スパッタによるエッチングを行ってウェーハ１０の
表面クリーニングを行なう。次に、スパッタ法により銅
膜５（Cu膜）を成膜する。この時、図３（ｂ）に示すよ
うに、半導体ウェーハ１０の配線溝３及び接続孔３ａの
底部にはボイド８が形成されている。続いてこの半導体
ウェーハ１０を400℃以上に加熱しながら、40〜100MPa
程度の高圧を印加し、先ほどのボイド８にCuを流動さ
せ、配線溝３及び接続孔３ａの内部をCuで充填する。
を減圧雰囲気下に置き、昇温することにより表面に吸着
した水分等を除去する。また、必要に応じて、この後Ar
の逆スパッタによるエッチングを行ってウェーハ１０の
表面クリーニングを行なう。次に、スパッタ法により銅
膜５（Cu膜）を成膜する。この時、図３（ｂ）に示すよ
うに、半導体ウェーハ１０の配線溝３及び接続孔３ａの
底部にはボイド８が形成されている。続いてこの半導体
ウェーハ１０を400℃以上に加熱しながら、40〜100MPa
程度の高圧を印加し、先ほどのボイド８にCuを流動さ
せ、配線溝３及び接続孔３ａの内部をCuで充填する。
【０００４】
【発明が解決しようとする課題】しかし、この際、図３
（ｃ）に示すように、高圧を印加するArガス中の酸素あ
るいは水分によりCu膜５が酸化し、Cu表面にはCu酸化物
７が形成される。Cuの酸化は表面だけにとどまらずCu膜
５の内部にも酸素が拡散し、高圧印加時のCuの流動性を
低下させるために、高圧処理後も図３（ｃ）に示すよう
なボイド８が残存し、埋め込み不良が発生する。
（ｃ）に示すように、高圧を印加するArガス中の酸素あ
るいは水分によりCu膜５が酸化し、Cu表面にはCu酸化物
７が形成される。Cuの酸化は表面だけにとどまらずCu膜
５の内部にも酸素が拡散し、高圧印加時のCuの流動性を
低下させるために、高圧処理後も図３（ｃ）に示すよう
なボイド８が残存し、埋め込み不良が発生する。
【０００５】この発明は、上記のような問題を解決する
ためになされたもので、半導体装置、例えばDRAMあるい
はロジックデバイスなどにおける配線やコンタクトホー
ルあるいはスルーホールによる配線の形成において、上
述したようなCuの高圧リフロープロセス時におけるCuの
酸化とそれに基づく埋め込み特性の劣化を防止した半導
体装置の製造方法及び半導体装置を提供しようとするも
のである。
ためになされたもので、半導体装置、例えばDRAMあるい
はロジックデバイスなどにおける配線やコンタクトホー
ルあるいはスルーホールによる配線の形成において、上
述したようなCuの高圧リフロープロセス時におけるCuの
酸化とそれに基づく埋め込み特性の劣化を防止した半導
体装置の製造方法及び半導体装置を提供しようとするも
のである。
【０００６】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、半導体ウェーハの層間絶縁膜に配線用溝及
び／または接続孔を形成する工程と、上記配線用溝及び
／または接続孔を覆うように上記層間絶縁膜の上に銅膜
を形成する銅膜形成工程と、上記銅膜形成工程の終了時
から、１．３３×１０-3Ｐａ（1×10-5Torr）以下の高
真空雰囲気を維持した後、連続真空を維持しつつ上記銅
膜の上に銅の酸化防止膜を形成する酸化防止膜形成工程
と、高温・高圧の不活性ガスにより上記配線用溝及び／
または接続孔に上記銅膜の銅を圧入する銅圧入工程と、
化学機械的研磨により上記銅膜の銅を上記配線用溝及び
／または接続孔にのみ残して除去する工程とを含むこと
を特徴とするものである。
製造方法は、半導体ウェーハの層間絶縁膜に配線用溝及
び／または接続孔を形成する工程と、上記配線用溝及び
／または接続孔を覆うように上記層間絶縁膜の上に銅膜
を形成する銅膜形成工程と、上記銅膜形成工程の終了時
から、１．３３×１０-3Ｐａ（1×10-5Torr）以下の高
真空雰囲気を維持した後、連続真空を維持しつつ上記銅
膜の上に銅の酸化防止膜を形成する酸化防止膜形成工程
と、高温・高圧の不活性ガスにより上記配線用溝及び／
または接続孔に上記銅膜の銅を圧入する銅圧入工程と、
化学機械的研磨により上記銅膜の銅を上記配線用溝及び
／または接続孔にのみ残して除去する工程とを含むこと
を特徴とするものである。
【０００７】また、この発明の半導体装置の製造方法
は、上記酸化防止膜形成工程の後、上記銅圧入工程に至
るまでの間、１．３３×１０-3Ｐａ（1×10-5Torr）以
下の高真空雰囲気を維持することを特徴とするものであ
る。
は、上記酸化防止膜形成工程の後、上記銅圧入工程に至
るまでの間、１．３３×１０-3Ｐａ（1×10-5Torr）以
下の高真空雰囲気を維持することを特徴とするものであ
る。
【０００８】また、この発明の半導体装置の製造方法
は、上記酸化防止膜の材料として、チタン、タンタル、
タングステン、モリブデン、マンガンのいずれか、また
はこれらの酸化物、窒化物もしくは珪化物のいずれか、
あるいはそれらの複合物を用いることを特徴とするもの
である。
は、上記酸化防止膜の材料として、チタン、タンタル、
タングステン、モリブデン、マンガンのいずれか、また
はこれらの酸化物、窒化物もしくは珪化物のいずれか、
あるいはそれらの複合物を用いることを特徴とするもの
である。
【０００９】また、この発明の半導体装置の製造方法
は、上記酸化防止膜の材料として、シリコン窒化膜を用
いることを特徴とするものである。
は、上記酸化防止膜の材料として、シリコン窒化膜を用
いることを特徴とするものである。
【００１０】また、この発明の半導体装置の製造方法
は、上記銅膜の形成を、純度99.999wt％(5N)以上の銅を
ターゲットとして用いてスパッタ法により形成するもの
である。
は、上記銅膜の形成を、純度99.999wt％(5N)以上の銅を
ターゲットとして用いてスパッタ法により形成するもの
である。
【００１１】また、この発明の半導体装置の製造方法
は、上記銅圧入工程に用いる上記不活性ガス中の不純物
ガス量を50vpm以下にすることを特徴とするものであ
る。
は、上記銅圧入工程に用いる上記不活性ガス中の不純物
ガス量を50vpm以下にすることを特徴とするものであ
る。
【００１２】また、この発明の半導体装置は、上記のい
ずれかの製造方法により製造されたことを特徴とするも
のである。
ずれかの製造方法により製造されたことを特徴とするも
のである。
【００１３】
実施の形態１．図１は、この発明の実施の形態による半
導体装置の製造方法及び構造を示す図である。以下、図
面を参照して製造方法及び構造について説明する。先
ず、図１（ａ）に示す半導体ウェーハ１０の断面図にお
いて、半導体素子（図示せず）が形成された半導体基板
１（Si基板）上に、層間絶縁膜２を形成した後、層間絶
縁膜２に配線溝３を形成する。また、半導体基板１（Si
基板）上に形成された半導体素子と配線溝３に形成され
る配線との間、あるいは半導体基板１（Si基板）上に形
成された半導体素子と層間絶縁膜２の上に形成される上
層配線（図示せず）との間を電気的に接続する接続孔３
ａを形成する。
導体装置の製造方法及び構造を示す図である。以下、図
面を参照して製造方法及び構造について説明する。先
ず、図１（ａ）に示す半導体ウェーハ１０の断面図にお
いて、半導体素子（図示せず）が形成された半導体基板
１（Si基板）上に、層間絶縁膜２を形成した後、層間絶
縁膜２に配線溝３を形成する。また、半導体基板１（Si
基板）上に形成された半導体素子と配線溝３に形成され
る配線との間、あるいは半導体基板１（Si基板）上に形
成された半導体素子と層間絶縁膜２の上に形成される上
層配線（図示せず）との間を電気的に接続する接続孔３
ａを形成する。
【００１４】図１（ｂ）は図１（ａ）の半導体ウェーハ
１０の平面図であり、図１（ａ）は図１（ｂ）のＡ−Ａ
断面を示している。また、図１（ｃ）は図１（ｂ）のＢ
−Ｂ断面を示す図である。
１０の平面図であり、図１（ａ）は図１（ｂ）のＡ−Ａ
断面を示している。また、図１（ｃ）は図１（ｂ）のＢ
−Ｂ断面を示す図である。
【００１５】次に、この製造工程中の半導体ウェーハ１
０を減圧雰囲気下に置き、昇温することにより表面に吸
着した水分等を除去する。昇温方法はランプ加熱あるい
は、処理チェンバー内の半導体ウェーハ１０を保持する
プラテンの温度を上昇させ、そこに不活性ガスを10〜10
00Pa程度導入することにより半導体ウェーハ１０を加熱
するガス加熱方式のいずれの手法を用いてもよい。ま
た、必要に応じて、この後Arの逆スパッタによるエッチ
ングを行ってウェーハ１０の表面クリーニングを行な
う。ここで行なう表面クリーニングは、Arの逆スパッタ
によるクリーニングのほか、Ar中に水素（Ｈ2）を添加
した混合ガス中での逆スパッタによるクリーニングでも
よい。
０を減圧雰囲気下に置き、昇温することにより表面に吸
着した水分等を除去する。昇温方法はランプ加熱あるい
は、処理チェンバー内の半導体ウェーハ１０を保持する
プラテンの温度を上昇させ、そこに不活性ガスを10〜10
00Pa程度導入することにより半導体ウェーハ１０を加熱
するガス加熱方式のいずれの手法を用いてもよい。ま
た、必要に応じて、この後Arの逆スパッタによるエッチ
ングを行ってウェーハ１０の表面クリーニングを行な
う。ここで行なう表面クリーニングは、Arの逆スパッタ
によるクリーニングのほか、Ar中に水素（Ｈ2）を添加
した混合ガス中での逆スパッタによるクリーニングでも
よい。
【００１６】続いて、図１（ｄ）に示すように、スパッ
タ法あるいはCVD法により、配線溝３と接続孔３ａを含
む層間絶縁膜２の上に、銅膜５（Cu膜）を形成する。こ
の時成膜するCu膜５は、配線溝３あるいは接続孔３ａを
十分に覆うだけの膜厚で形成する。
タ法あるいはCVD法により、配線溝３と接続孔３ａを含
む層間絶縁膜２の上に、銅膜５（Cu膜）を形成する。こ
の時成膜するCu膜５は、配線溝３あるいは接続孔３ａを
十分に覆うだけの膜厚で形成する。
【００１７】このCu膜５の形成工程以降、後に説明する
Cu膜５の酸化防止膜形成工程までの間、半導体ウェーハ
１０は、大気に曝露することなく、処理チェンバーは
１．３３×１０-3Ｐａ（1×10-5Torr）以下の高真空で
連続真空を維持する。これはCu膜５の酸化を防止するた
めである。望ましくは、この高真空の連続維持は、次の
工程の酸化防止膜形成の直前まで継続する。
Cu膜５の酸化防止膜形成工程までの間、半導体ウェーハ
１０は、大気に曝露することなく、処理チェンバーは
１．３３×１０-3Ｐａ（1×10-5Torr）以下の高真空で
連続真空を維持する。これはCu膜５の酸化を防止するた
めである。望ましくは、この高真空の連続維持は、次の
工程の酸化防止膜形成の直前まで継続する。
【００１８】次に、Cu膜５の形成後、後に説明する工程
で、高温・高圧で印加されるAr等のガス中に含まれる不
純物（酸素等）によりCu膜５が酸化するのを防止するた
めに、半導体ウェーハ１０を大気に曝露することなく連
続真空に維持しながら、Cu膜５の上に酸化防止膜４を形
成する。この酸化防止膜形成中の連続真空は、１．３３
×１０-2Ｐａ（1×10-4Torr）程度となってもよい。
で、高温・高圧で印加されるAr等のガス中に含まれる不
純物（酸素等）によりCu膜５が酸化するのを防止するた
めに、半導体ウェーハ１０を大気に曝露することなく連
続真空に維持しながら、Cu膜５の上に酸化防止膜４を形
成する。この酸化防止膜形成中の連続真空は、１．３３
×１０-2Ｐａ（1×10-4Torr）程度となってもよい。
【００１９】酸化防止膜４としてはチタン窒化膜（TiN
膜）:200nm程度を用いることが適当である。この時、図
１（ｄ）に示すように、半導体ウェーハ１０の配線溝３
及び接続孔３ａの底部にはボイド８が形成されている。
望ましくは、酸化防止膜４の形成後、次の工程の高圧印
加の直前までは、再び１．３３×１０-3Ｐａ（1×10-5T
orr）以下の連続真空を維持する。
膜）:200nm程度を用いることが適当である。この時、図
１（ｄ）に示すように、半導体ウェーハ１０の配線溝３
及び接続孔３ａの底部にはボイド８が形成されている。
望ましくは、酸化防止膜４の形成後、次の工程の高圧印
加の直前までは、再び１．３３×１０-3Ｐａ（1×10-5T
orr）以下の連続真空を維持する。
【００２０】続いてこの半導体ウェーハ１０を、高温・
高圧処理チャンバーで400℃以上に加熱しながら、Ar等
の不活性ガスを流入させ、40〜100MPa程度の高圧を印加
し、Cu膜５のCuをボイド８に圧入・流動させ、図１
（ｅ）に示すように、配線溝３及び接続孔３ａの内部を
Cuで充填する。
高圧処理チャンバーで400℃以上に加熱しながら、Ar等
の不活性ガスを流入させ、40〜100MPa程度の高圧を印加
し、Cu膜５のCuをボイド８に圧入・流動させ、図１
（ｅ）に示すように、配線溝３及び接続孔３ａの内部を
Cuで充填する。
【００２１】先にも述べたように、ここまでの一連の処
理が終わるまでは、Cuの酸化を防止するために大気中に
半導体ウェーハ１０をさらすことなく、高真空を維持す
る。特に、望ましくは、銅膜形成工程の終了時から次の
酸化防止膜形成工程の開始までの間は、１．３３×１０
-3Ｐａ（1×10-5Torr）以下の高真空雰囲気を維持す
る。さらに、酸化防止膜形成工程の後から銅圧入工程の
開始に至るまでの間も、１．３３×１０-3Ｐａ（1×10
-5Torr）以下の高真空雰囲気を維持することがのぞまし
い。なお、酸化防止膜の形成中の連続真空は、１．３３
×１０-2Ｐａ（1×10-4Torr）程度となってもよい。本
願発明者の実験によれば、Cu膜５の形成後に半導体ウェ
ーハ１０を１．３３×１０-2Ｐａ（1×10-4Torr）の処
理チェンバーに放置した場合には、Cuの酸化がひどく、
高圧時でのCuの埋め込み特性が劣化した。６．６５×１
０-3Ｐａ（５×10-5Torr）でも若干のCuの酸化がみられ
ており、１．３３×１０-3Ｐａ（1×10-5Torr）以下に
することによりCuの酸化をなくすることができた。
理が終わるまでは、Cuの酸化を防止するために大気中に
半導体ウェーハ１０をさらすことなく、高真空を維持す
る。特に、望ましくは、銅膜形成工程の終了時から次の
酸化防止膜形成工程の開始までの間は、１．３３×１０
-3Ｐａ（1×10-5Torr）以下の高真空雰囲気を維持す
る。さらに、酸化防止膜形成工程の後から銅圧入工程の
開始に至るまでの間も、１．３３×１０-3Ｐａ（1×10
-5Torr）以下の高真空雰囲気を維持することがのぞまし
い。なお、酸化防止膜の形成中の連続真空は、１．３３
×１０-2Ｐａ（1×10-4Torr）程度となってもよい。本
願発明者の実験によれば、Cu膜５の形成後に半導体ウェ
ーハ１０を１．３３×１０-2Ｐａ（1×10-4Torr）の処
理チェンバーに放置した場合には、Cuの酸化がひどく、
高圧時でのCuの埋め込み特性が劣化した。６．６５×１
０-3Ｐａ（５×10-5Torr）でも若干のCuの酸化がみられ
ており、１．３３×１０-3Ｐａ（1×10-5Torr）以下に
することによりCuの酸化をなくすることができた。
【００２２】酸化防止膜４としては、ここではチタン窒
化膜（TiN膜）:200nmとしたが、TiN膜であれば50nm以上
で酸化防止の効果を有する。また、Cuの酸化防止膜４の
材料としては、チタン（Ti）のほかタンタル（Ta）,タ
ングステン（W）,モリブデン（Mo）,マンガン（Mn）
等、又はこれらの酸化物もしくは窒化物、あるいは珪化
物を用いることができる。また、TiN/Tiのようにこれら
の複合膜を用いてもよい。これらの酸化防止膜４の金属
が酸化することにより、その下のCu膜５の酸化を防止す
る働きをする。なお、高温・高圧処理の結果、Cu中に0.
1〜10wt.％程度のAl,Ti,Si等の元素が１種類以上含まれ
ていてもよい。
化膜（TiN膜）:200nmとしたが、TiN膜であれば50nm以上
で酸化防止の効果を有する。また、Cuの酸化防止膜４の
材料としては、チタン（Ti）のほかタンタル（Ta）,タ
ングステン（W）,モリブデン（Mo）,マンガン（Mn）
等、又はこれらの酸化物もしくは窒化物、あるいは珪化
物を用いることができる。また、TiN/Tiのようにこれら
の複合膜を用いてもよい。これらの酸化防止膜４の金属
が酸化することにより、その下のCu膜５の酸化を防止す
る働きをする。なお、高温・高圧処理の結果、Cu中に0.
1〜10wt.％程度のAl,Ti,Si等の元素が１種類以上含まれ
ていてもよい。
【００２３】次に、図１（ｆ）に示すように、配線溝３
及び接続孔３ａにCuが埋め込まれた半導体ウェーハ１０
を化学機械的研磨法（CMP法）を用いて酸化防止膜４及
び不要なCu膜５を除去して、配線溝３及び接続孔３ａに
のみCu膜５を残し、配線溝３および接続孔３ａの配線を
完成する。その後、一般に行なわれる半導体装置の製造
工程を続けて、半導体装置の製造を完成する。
及び接続孔３ａにCuが埋め込まれた半導体ウェーハ１０
を化学機械的研磨法（CMP法）を用いて酸化防止膜４及
び不要なCu膜５を除去して、配線溝３及び接続孔３ａに
のみCu膜５を残し、配線溝３および接続孔３ａの配線を
完成する。その後、一般に行なわれる半導体装置の製造
工程を続けて、半導体装置の製造を完成する。
【００２４】以上のように、この実施の形態１では、高
真空雰囲気を連続して維持しつつ、配線用のCu膜５を形
成した上に、Cu膜の酸化防止膜４としてTi等による膜を
形成し、高温・高圧の不活性ガスにより配線用溝３及び
／または孔３ａにCu膜５の銅を圧入するようにしたの
で、Cu膜５の酸化とそれに基づく埋め込み特性の劣化を
防止することができる。
真空雰囲気を連続して維持しつつ、配線用のCu膜５を形
成した上に、Cu膜の酸化防止膜４としてTi等による膜を
形成し、高温・高圧の不活性ガスにより配線用溝３及び
／または孔３ａにCu膜５の銅を圧入するようにしたの
で、Cu膜５の酸化とそれに基づく埋め込み特性の劣化を
防止することができる。
【００２５】実施の形態２．図１及び図２を参照して、
この発明の実施の形態２による半導体装置の製造方法に
ついて説明する。先ず、図１（ａ）に示した半導体ウェ
ーハ１０における配線溝３及び／または接続孔３ａを形
成する工程、及びその後の半導体ウェーハ１０の表面洗
浄について、実施の形態１で説明した工程と同様の工程
を行なう。簡略のため、重複した説明を省略する。
この発明の実施の形態２による半導体装置の製造方法に
ついて説明する。先ず、図１（ａ）に示した半導体ウェ
ーハ１０における配線溝３及び／または接続孔３ａを形
成する工程、及びその後の半導体ウェーハ１０の表面洗
浄について、実施の形態１で説明した工程と同様の工程
を行なう。簡略のため、重複した説明を省略する。
【００２６】次に、図２に示すように、配線溝３及び接
続孔３ａの表面に、Cu埋め込みのための濡れ層として働
くバリア層６を、TiN/Ti膜:70/30nmにより形成する。次
に、バリア層６で表面が被覆された配線溝３及び接続孔
３ａを含む層間絶縁膜２の上に、実施の形態１と同様に
スパッタ法あるいはCVD法によりCu膜５を成膜する。こ
の時成膜するCu膜５は、配線溝３あるいは接続孔３ａを
十分に覆うだけの膜厚を成膜する。
続孔３ａの表面に、Cu埋め込みのための濡れ層として働
くバリア層６を、TiN/Ti膜:70/30nmにより形成する。次
に、バリア層６で表面が被覆された配線溝３及び接続孔
３ａを含む層間絶縁膜２の上に、実施の形態１と同様に
スパッタ法あるいはCVD法によりCu膜５を成膜する。こ
の時成膜するCu膜５は、配線溝３あるいは接続孔３ａを
十分に覆うだけの膜厚を成膜する。
【００２７】続いてこのCu膜５の上にCuの酸化防止を目
的とした酸化防止膜４を形成する。この実施の形態２で
は、酸化防止膜４として、シリコン窒化膜をCVD法を用
いて形成する。シリコン窒化膜がCuの酸化を防止するた
め、高圧印加時のCuの埋め込み特性の劣化を防止する。
このとき配線溝３及び接続孔３ａの底部には、図１
（ｄ）に示すように、ボイド８が形成されている。
的とした酸化防止膜４を形成する。この実施の形態２で
は、酸化防止膜４として、シリコン窒化膜をCVD法を用
いて形成する。シリコン窒化膜がCuの酸化を防止するた
め、高圧印加時のCuの埋め込み特性の劣化を防止する。
このとき配線溝３及び接続孔３ａの底部には、図１
（ｄ）に示すように、ボイド８が形成されている。
【００２８】次に、高温・高圧の不活性ガスによるCu膜
５のボイド８への圧入の工程、ならびに化学機械的研磨
法（CPM法）による配線の形成の工程を行なう。これら
は実施の形態１で説明した工程と同様であるから、重複
した説明を省略する。
５のボイド８への圧入の工程、ならびに化学機械的研磨
法（CPM法）による配線の形成の工程を行なう。これら
は実施の形態１で説明した工程と同様であるから、重複
した説明を省略する。
【００２９】また、この実施の形態２においても、実施
の形態１と同様に、Cu膜５の形成工程の後からCu膜５の
酸化防止膜４の形成工程の直前まで、Cu膜５の酸化を防
止するため、半導体ウェーハ１０は、大気に曝露するこ
となく、処理チェンバーは１．３３×１０-3Ｐａ（1×1
0-5Torr）以下の高真空で連続真空を維持する。また、
酸化防止膜４の形成後、次の工程の高圧印加の直前まで
は、再び１．３３×１０-3Ｐａ（1×10-5Torr）以下の
連続真空を維持することがのぞましい。
の形態１と同様に、Cu膜５の形成工程の後からCu膜５の
酸化防止膜４の形成工程の直前まで、Cu膜５の酸化を防
止するため、半導体ウェーハ１０は、大気に曝露するこ
となく、処理チェンバーは１．３３×１０-3Ｐａ（1×1
0-5Torr）以下の高真空で連続真空を維持する。また、
酸化防止膜４の形成後、次の工程の高圧印加の直前まで
は、再び１．３３×１０-3Ｐａ（1×10-5Torr）以下の
連続真空を維持することがのぞましい。
【００３０】次に、不要なCu膜５の除去と配線の形成工
程を行なう。これは実施の形態１で説明した工程と同様
であるから、簡略のため重複説明は省略する。
程を行なう。これは実施の形態１で説明した工程と同様
であるから、簡略のため重複説明は省略する。
【００３１】なお、上記の配線溝３及び接続孔３ａの表
面へのバリア層６の形成は、実施の形態１において適用
することもできる。このバリア層６は、Cu膜５の埋め込
みを容易にするために効果があるが、このバリア層６が
なくても差し支えはない。
面へのバリア層６の形成は、実施の形態１において適用
することもできる。このバリア層６は、Cu膜５の埋め込
みを容易にするために効果があるが、このバリア層６が
なくても差し支えはない。
【００３２】以上のように、この実施の形態２では、高
真空雰囲気を連続して維持しつつ、配線用のCu膜５を形
成した上に、Cu膜５の酸化防止膜４としてシリコン窒化
膜を形成し、高温・高圧の不活性ガスにより配線用溝３
及び／または接続孔３ａにCu膜５の銅を圧入するように
したので、Cu膜５の酸化とそれに基づく埋め込み特性の
劣化を防止することができる。
真空雰囲気を連続して維持しつつ、配線用のCu膜５を形
成した上に、Cu膜５の酸化防止膜４としてシリコン窒化
膜を形成し、高温・高圧の不活性ガスにより配線用溝３
及び／または接続孔３ａにCu膜５の銅を圧入するように
したので、Cu膜５の酸化とそれに基づく埋め込み特性の
劣化を防止することができる。
【００３３】実施の形態３．図１を参照して、この発明
の実施の形態３による半導体装置の製造方法について説
明する。先ず、図１（ａ）に示した半導体ウェーハ１０
における配線溝３及び／または接続孔３ａを形成する工
程から、図１（ｄ）に示したCu膜５の形成工程及び酸化
防止膜４の形成工程については、実施の形態１で説明し
た工程と同様の工程を行なう。簡略のため、重複した説
明を省略する。
の実施の形態３による半導体装置の製造方法について説
明する。先ず、図１（ａ）に示した半導体ウェーハ１０
における配線溝３及び／または接続孔３ａを形成する工
程から、図１（ｄ）に示したCu膜５の形成工程及び酸化
防止膜４の形成工程については、実施の形態１で説明し
た工程と同様の工程を行なう。簡略のため、重複した説
明を省略する。
【００３４】次に、この半導体ウェーハ１０を400℃以
上に加熱しながら40〜100MPa程度の高圧をAr等の不活性
ガスを用いて印加し、図１（ｅ）に示すように、ボイド
８にCuを流動させ配線溝３及び接続孔３ａの内部をCuで
充填する。
上に加熱しながら40〜100MPa程度の高圧をAr等の不活性
ガスを用いて印加し、図１（ｅ）に示すように、ボイド
８にCuを流動させ配線溝３及び接続孔３ａの内部をCuで
充填する。
【００３５】この実施の形態３においては、ここで印加
する不活性ガス中の不純物ガスの量を、Cuの酸化を防止
するために50vpm (Volumetric parts per million)
以下に制御する。不活性ガス中の不純物ガスとしては、
酸素および水分等が含まれており、これらは高温・高圧
印加中にCuを酸化させるのでその量を極力少なくする。
本願発明者の実験によれば、高圧印加時の不活性ガス
（Ar）中の不純物ガスの濃度が、100vpm程度の場合に
は、Cuの酸化の程度がひどく、これに起因してCuの埋め
込み特性が劣化した。これを50vpm以下にした場合にはC
uの酸化はほとんど認められず、特に10vpm以下にした場
合には、Cuの酸化及びこれに基づくCuの埋め込み特性の
劣化はみられなかった。
する不活性ガス中の不純物ガスの量を、Cuの酸化を防止
するために50vpm (Volumetric parts per million)
以下に制御する。不活性ガス中の不純物ガスとしては、
酸素および水分等が含まれており、これらは高温・高圧
印加中にCuを酸化させるのでその量を極力少なくする。
本願発明者の実験によれば、高圧印加時の不活性ガス
（Ar）中の不純物ガスの濃度が、100vpm程度の場合に
は、Cuの酸化の程度がひどく、これに起因してCuの埋め
込み特性が劣化した。これを50vpm以下にした場合にはC
uの酸化はほとんど認められず、特に10vpm以下にした場
合には、Cuの酸化及びこれに基づくCuの埋め込み特性の
劣化はみられなかった。
【００３６】また、この実施の形態３においても、実施
の形態１と同様に、Cu膜５の形成工程の後からCu膜５の
酸化防止膜４の形成工程の直前まで、Cu膜５の酸化を防
止するため、半導体ウェーハ１０は、大気に曝露するこ
となく、処理チェンバーは１．３３×１０-3Ｐａ（1×1
0-5Torr）以下の高真空で連続真空を維持する。また、
酸化防止膜４の形成後、次の工程の高圧印加の直前まで
は、再び１．３３×１０-3Ｐａ（1×10-5Torr）以下の
連続真空を維持することがのぞましい。
の形態１と同様に、Cu膜５の形成工程の後からCu膜５の
酸化防止膜４の形成工程の直前まで、Cu膜５の酸化を防
止するため、半導体ウェーハ１０は、大気に曝露するこ
となく、処理チェンバーは１．３３×１０-3Ｐａ（1×1
0-5Torr）以下の高真空で連続真空を維持する。また、
酸化防止膜４の形成後、次の工程の高圧印加の直前まで
は、再び１．３３×１０-3Ｐａ（1×10-5Torr）以下の
連続真空を維持することがのぞましい。
【００３７】次に、不要なCu膜５の除去と配線の形成工
程を行なう。これは実施の形態１で説明した工程と同様
であるから、簡略のため重複説明は省略する。
程を行なう。これは実施の形態１で説明した工程と同様
であるから、簡略のため重複説明は省略する。
【００３８】以上のように、この実施の形態３では、高
真空雰囲気を連続して維持しつつ、配線用のCu膜５を形
成した上に、酸化防止膜４を形成し、不純物量を制御し
た高温・高圧の不活性ガスにより配線溝３及び／または
接続孔３ａにCu膜５の銅を圧入するようにしたので、Cu
膜５の酸化とそれに基づく埋め込み特性の劣化を防止す
ることができる。
真空雰囲気を連続して維持しつつ、配線用のCu膜５を形
成した上に、酸化防止膜４を形成し、不純物量を制御し
た高温・高圧の不活性ガスにより配線溝３及び／または
接続孔３ａにCu膜５の銅を圧入するようにしたので、Cu
膜５の酸化とそれに基づく埋め込み特性の劣化を防止す
ることができる。
【００３９】実施の形態４．図１を参照して、この発明
の実施の形態４による半導体装置の製造方法について説
明する。先ず、図１（ａ）に示した半導体ウェーハ１０
における配線溝３及び／または接続孔３ａを形成する工
程、及びその後の半導体ウェーハ１０の表面洗浄につい
て、実施の形態１で説明した工程と同様の工程を行な
う。簡略のため、重複した説明を省略する。
の実施の形態４による半導体装置の製造方法について説
明する。先ず、図１（ａ）に示した半導体ウェーハ１０
における配線溝３及び／または接続孔３ａを形成する工
程、及びその後の半導体ウェーハ１０の表面洗浄につい
て、実施の形態１で説明した工程と同様の工程を行な
う。簡略のため、重複した説明を省略する。
【００４０】次に、図１（ｄ）に示すように、スパッタ
法あるいはCVD法により、層間絶縁膜２の上に、Cu膜５
を成膜する。この時成膜するCu膜５は、配線溝３あるい
は接続孔３ａを十分に覆うだけの膜厚を成膜する。
法あるいはCVD法により、層間絶縁膜２の上に、Cu膜５
を成膜する。この時成膜するCu膜５は、配線溝３あるい
は接続孔３ａを十分に覆うだけの膜厚を成膜する。
【００４１】この実施の形態４において、スパッタ法を
用いてCu膜５を形成する場合、Cuターゲットは99.999w
t.％(5N)以上の純度のものを用いる。高純度Cuターゲッ
トを用いることにより、スパッタ法で形成されるCu膜５
中の不純物が減少し、高圧印加時にCuの酸化等による埋
め込み特性の劣化が防止される。本願発明者の実験によ
れば、Cuの純度が99.995wt.％(4N5)ではCu膜形成後の埋
め込み特性が劣化したが、99.999wt.％(5N)にすればCu
膜の埋め込み特性の劣化がみられなかった。
用いてCu膜５を形成する場合、Cuターゲットは99.999w
t.％(5N)以上の純度のものを用いる。高純度Cuターゲッ
トを用いることにより、スパッタ法で形成されるCu膜５
中の不純物が減少し、高圧印加時にCuの酸化等による埋
め込み特性の劣化が防止される。本願発明者の実験によ
れば、Cuの純度が99.995wt.％(4N5)ではCu膜形成後の埋
め込み特性が劣化したが、99.999wt.％(5N)にすればCu
膜の埋め込み特性の劣化がみられなかった。
【００４２】次に、酸化防止膜４の形成工程を行なう
が、これは実施の形態１又は２で説明した工程と同様で
あるから、簡略のため説明を省略する。次に、不活性ガ
スの高温・高圧下で配線溝３及び接続孔３ａへのCuの圧
入の工程を行なう。これは実施の形態１又は３と同様で
あるから、簡略のため説明を省略する。
が、これは実施の形態１又は２で説明した工程と同様で
あるから、簡略のため説明を省略する。次に、不活性ガ
スの高温・高圧下で配線溝３及び接続孔３ａへのCuの圧
入の工程を行なう。これは実施の形態１又は３と同様で
あるから、簡略のため説明を省略する。
【００４３】また、この実施の形態４においても、実施
の形態１と同様に、Cu膜５の形成工程の後からCu膜５の
酸化防止膜４の形成工程の直前まで、Cu膜５の酸化を防
止するため、半導体ウェーハ１０は、大気に曝露するこ
となく、処理チェンバーは１．３３×１０-3Ｐａ（1×1
0-5Torr）以下の高真空で連続真空を維持する。また、
酸化防止膜４の形成後、次の工程の高圧印加の直前まで
は、再び１．３３×１０-3Ｐａ（1×10-5Torr）以下の
連続真空を維持することがのぞましい。
の形態１と同様に、Cu膜５の形成工程の後からCu膜５の
酸化防止膜４の形成工程の直前まで、Cu膜５の酸化を防
止するため、半導体ウェーハ１０は、大気に曝露するこ
となく、処理チェンバーは１．３３×１０-3Ｐａ（1×1
0-5Torr）以下の高真空で連続真空を維持する。また、
酸化防止膜４の形成後、次の工程の高圧印加の直前まで
は、再び１．３３×１０-3Ｐａ（1×10-5Torr）以下の
連続真空を維持することがのぞましい。
【００４４】次に、不要なCu膜５の除去と配線の形成工
程は、実施の形態１で説明した工程と同様であるから、
簡略のため重複説明は省略する。
程は、実施の形態１で説明した工程と同様であるから、
簡略のため重複説明は省略する。
【００４５】以上のように、この実施の形態４では、高
真空雰囲気を連続して維持しつつ、高純度のCuを用いて
配線用のCu膜５を形成した上に、Cu膜５の酸化防止膜４
を形成し、高温・高圧の不活性ガスにより配線溝３及び
／または接続孔３ａにCu膜５のCuを圧入するようにした
ので、Cu膜５の酸化とそれに基づく埋め込み特性の劣化
を防止することができる。
真空雰囲気を連続して維持しつつ、高純度のCuを用いて
配線用のCu膜５を形成した上に、Cu膜５の酸化防止膜４
を形成し、高温・高圧の不活性ガスにより配線溝３及び
／または接続孔３ａにCu膜５のCuを圧入するようにした
ので、Cu膜５の酸化とそれに基づく埋め込み特性の劣化
を防止することができる。
【００４６】以上、本発明の実施の形態１〜４では、図
１（ａ）に示す断面図において、配線溝３の底から接続
孔３ａが半導体基板１に通じている配線構造を例にとっ
て説明した。しかし、この発明の実施の形態において、
配線構造はこのようなものに限定されるものではない。
例えば、層間絶縁膜２に配線溝３のみが形成されている
場合がありうる。また、層間絶縁膜２の上層の配線また
は導電部分と半導体基板とを接続する接続孔３ａのみが
形成されている場合もありうる。この発明の実施の形態
は、このような場合、配線溝３及び接続孔３ａの両方で
はなく，配線溝３のみ、あるいは接続孔３ａのみをCuで
埋め込んで配線を形成する場合も含むものである。
１（ａ）に示す断面図において、配線溝３の底から接続
孔３ａが半導体基板１に通じている配線構造を例にとっ
て説明した。しかし、この発明の実施の形態において、
配線構造はこのようなものに限定されるものではない。
例えば、層間絶縁膜２に配線溝３のみが形成されている
場合がありうる。また、層間絶縁膜２の上層の配線また
は導電部分と半導体基板とを接続する接続孔３ａのみが
形成されている場合もありうる。この発明の実施の形態
は、このような場合、配線溝３及び接続孔３ａの両方で
はなく，配線溝３のみ、あるいは接続孔３ａのみをCuで
埋め込んで配線を形成する場合も含むものである。
【００４７】
【発明の効果】以上説明したように、この発明によれ
ば、半導体ウェーハの層間絶縁膜に配線用溝または接続
孔を形成し、配線用溝または接続孔の上に銅膜を形成し
た後、次の酸化防止膜の形成工程に至るまでの間、１．
３３×１０-3Ｐａ（1×10-5Torr）以下の高真空雰囲気
を維持し、この銅膜を高温・高圧の不活性ガスにより配
線用溝または接続孔に圧入して配線を形成するので、Cu
膜の酸化とそれに基づく埋め込み特性の劣化を防止し、
特性の良好な配線を形成することができる。
ば、半導体ウェーハの層間絶縁膜に配線用溝または接続
孔を形成し、配線用溝または接続孔の上に銅膜を形成し
た後、次の酸化防止膜の形成工程に至るまでの間、１．
３３×１０-3Ｐａ（1×10-5Torr）以下の高真空雰囲気
を維持し、この銅膜を高温・高圧の不活性ガスにより配
線用溝または接続孔に圧入して配線を形成するので、Cu
膜の酸化とそれに基づく埋め込み特性の劣化を防止し、
特性の良好な配線を形成することができる。
【００４８】また、この発明によれば、上記酸化防止膜
形成工程の後、上記銅圧入工程に至るまでの間、１．３
３×１０-3Ｐａ（1×10-5Torr）以下の高真空雰囲気を
維持するので、さらにCu膜の酸化とそれに基づく埋め込
み特性の劣化を防止し、特性の良好な配線を形成するこ
とができる。
形成工程の後、上記銅圧入工程に至るまでの間、１．３
３×１０-3Ｐａ（1×10-5Torr）以下の高真空雰囲気を
維持するので、さらにCu膜の酸化とそれに基づく埋め込
み特性の劣化を防止し、特性の良好な配線を形成するこ
とができる。
【００４９】また、この発明によれば、銅膜の酸化防止
膜の材料として、チタン、タンタル、タングステン、モ
リブデン、マンガンのいずれか、またはこれらの酸化
物、窒化物もしくは珪化物のいずれか、あるいはそれら
の複合物を用いて、Cu膜の酸化とそれに基づく埋め込み
特性の劣化を防止し、特性の良好な配線を形成すること
ができる。
膜の材料として、チタン、タンタル、タングステン、モ
リブデン、マンガンのいずれか、またはこれらの酸化
物、窒化物もしくは珪化物のいずれか、あるいはそれら
の複合物を用いて、Cu膜の酸化とそれに基づく埋め込み
特性の劣化を防止し、特性の良好な配線を形成すること
ができる。
【００５０】また、この発明によれば、銅膜の酸化防止
膜の材料として、シリコン窒化膜を用いて、Cu膜の酸化
とそれに基づく埋め込み特性の劣化を防止し、特性の良
好な配線を形成することができる。
膜の材料として、シリコン窒化膜を用いて、Cu膜の酸化
とそれに基づく埋め込み特性の劣化を防止し、特性の良
好な配線を形成することができる。
【００５１】また、この発明によれば、銅膜の形成を、
純度99.999wt％(5N)以上の銅をターゲットとして用いて
形成するので、純度の高い銅膜を形成することができ、
Cu膜の酸化とそれに基づく埋め込み特性の劣化を防止
し、特性の良好な配線を形成することができる。
純度99.999wt％(5N)以上の銅をターゲットとして用いて
形成するので、純度の高い銅膜を形成することができ、
Cu膜の酸化とそれに基づく埋め込み特性の劣化を防止
し、特性の良好な配線を形成することができる。
【００５２】また、この発明によれば、配線用溝または
接続孔に銅を圧入する工程に用いる不活性ガスとして、
不純物ガス量を50vpm以下にするので、Cu膜の酸化とそ
れに基づく埋め込み特性の劣化を防止し、特性の良好な
配線を形成することができる。
接続孔に銅を圧入する工程に用いる不活性ガスとして、
不純物ガス量を50vpm以下にするので、Cu膜の酸化とそ
れに基づく埋め込み特性の劣化を防止し、特性の良好な
配線を形成することができる。
【図１】 この発明の実施の形態１〜４による半導体装
置の製造方法及び構造を示す工程図である。
置の製造方法及び構造を示す工程図である。
【図２】 この発明の実施の形態２による半導体装置の
製造方法を示す工程図である。
製造方法を示す工程図である。
【図３】 従来の半導体装置の製造方法及び構造を示す
工程図である。
工程図である。
１ 半導体基板（Si基板）、 ２ 層間絶縁膜、 ３
配線溝、 ３ａ 接続孔、 ４ 酸化防止膜、 ５ 銅
膜（Cu膜）、 ６ バリア層、 ８ ボイド、１０ 半
導体ウェーハ。
配線溝、 ３ａ 接続孔、 ４ 酸化防止膜、 ５ 銅
膜（Cu膜）、 ６ バリア層、 ８ ボイド、１０ 半
導体ウェーハ。
Claims (7)
- 【請求項１】 半導体ウェーハの層間絶縁膜に配線用溝
及び／または接続孔を形成する工程と、 上記配線用溝及び／または接続孔を覆うように上記層間
絶縁膜の上に銅膜を形成する銅膜形成工程と、 上記銅膜形成工程の終了時から、１．３３×１０-3Ｐａ
（1×10-5Torr）以下の高真空雰囲気を維持した後、連
続真空を維持しつつ上記銅膜の上に銅の酸化防止膜を形
成する酸化防止膜形成工程と、 高温・高圧の不活性ガスにより上記配線用溝及び／また
は接続孔に上記銅膜の銅を圧入する銅圧入工程と、 化学機械的研磨により上記銅膜の銅を上記配線用溝及び
／または接続孔にのみ残して除去する工程とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項２】 上記酸化防止膜形成工程の後、上記銅圧
入工程に至るまでの間、１．３３×１０-3Ｐａ（1×10
-5Torr）以下の高真空雰囲気を維持することを特徴とす
る請求項１に記載の半導体装置の製造方法。 - 【請求項３】 上記酸化防止膜の材料として、チタン、
タンタル、タングステン、モリブデン、マンガンのいず
れか、またはこれらの酸化物、窒化物もしくは珪化物の
いずれか、あるいはそれらの複合物を用いることを特徴
とする請求項１又は２に記載の半導体装置の製造方法。 - 【請求項４】 上記酸化防止膜の材料として、シリコン
窒化膜を用いることを特徴とする請求項１又は２に記載
の半導体装置の製造方法。 - 【請求項５】 上記銅膜の形成を、純度99.999wt％(5N)
以上の銅をターゲットとして用いてスパッタ法により形
成することを特徴とする請求項１〜４のいずれかに記載
の半導体装置の製造方法。 - 【請求項６】 上記銅圧入工程に用いる上記不活性ガス
中の不純物ガス量を50vpm以下にすることを特徴とする
請求項１〜５のいずれかに記載の半導体装置の製造方
法。 - 【請求項７】 請求項１〜６のいずれかに記載の製造方
法により製造されたことを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10043623A JPH1187349A (ja) | 1997-07-16 | 1998-02-25 | 半導体装置の製造方法及び半導体装置 |
| DE19814703A DE19814703A1 (de) | 1997-07-16 | 1998-04-01 | Herstellungsverfahren einer Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung |
| KR1019980011436A KR100271456B1 (ko) | 1997-07-16 | 1998-04-01 | 반도체 장치의 제조 방법 및 반도체 장치 |
| CNB981051839A CN1157778C (zh) | 1997-07-16 | 1998-04-01 | 半导体器件的制造方法和半导体器件 |
| TW087104970A TW461043B (en) | 1997-07-16 | 1998-04-02 | Manufacturing method for semiconductor device and the semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-191065 | 1997-07-16 | ||
| JP19106597 | 1997-07-16 | ||
| JP10043623A JPH1187349A (ja) | 1997-07-16 | 1998-02-25 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187349A true JPH1187349A (ja) | 1999-03-30 |
Family
ID=26383421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10043623A Withdrawn JPH1187349A (ja) | 1997-07-16 | 1998-02-25 | 半導体装置の製造方法及び半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH1187349A (ja) |
| KR (1) | KR100271456B1 (ja) |
| CN (1) | CN1157778C (ja) |
| DE (1) | DE19814703A1 (ja) |
| TW (1) | TW461043B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1120312C (zh) * | 1997-10-07 | 2003-09-03 | 本田技研工业株式会社 | 在部件之间安装密封垫圈的安装结构 |
| US6764950B2 (en) | 2000-04-05 | 2004-07-20 | Renesas Technology Corp. | Fabrication method for semiconductor integrated circuit device |
| US7304384B2 (en) | 2004-02-27 | 2007-12-04 | Semiconductor Technology Academic Research Center | Semiconductor device with a barrier film which contains manganese |
| US7638829B2 (en) | 2005-09-09 | 2009-12-29 | Kabushiki Kaisha Toshiba | Capacitor of dynamic random access memory and method of manufacturing the capacitor |
| US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
| US8169079B2 (en) | 2008-12-19 | 2012-05-01 | Advanced Interconnect Materials, Llc | Copper interconnection structures and semiconductor devices |
| JP2013171940A (ja) * | 2012-02-20 | 2013-09-02 | Ulvac Japan Ltd | 半導体装置の製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2805084B1 (fr) * | 2000-02-14 | 2003-09-26 | St Microelectronics Sa | Procede de fabrication de pistes metalliques pour des circuits integres |
| DE10240176A1 (de) | 2002-08-30 | 2004-04-29 | Advanced Micro Devices, Inc., Sunnyvale | Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik |
| JP4206915B2 (ja) * | 2002-12-27 | 2009-01-14 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
| JP4047324B2 (ja) * | 2003-12-03 | 2008-02-13 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2006019361A (ja) * | 2004-06-30 | 2006-01-19 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2007158023A (ja) * | 2005-12-05 | 2007-06-21 | Nec Electronics Corp | 半導体ウェハの研磨装置及び半導体ウェハの研磨方法 |
| CN101905854B (zh) * | 2009-06-04 | 2012-08-22 | 台湾积体电路制造股份有限公司 | 电子元件及其制法、电子系统 |
| US8324738B2 (en) * | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
| US8877645B2 (en) * | 2011-09-15 | 2014-11-04 | International Business Machines Corporation | Integrated circuit structure having selectively formed metal cap |
| CN103187361A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 铜互连层的制造方法 |
-
1998
- 1998-02-25 JP JP10043623A patent/JPH1187349A/ja not_active Withdrawn
- 1998-04-01 CN CNB981051839A patent/CN1157778C/zh not_active Expired - Fee Related
- 1998-04-01 DE DE19814703A patent/DE19814703A1/de not_active Ceased
- 1998-04-01 KR KR1019980011436A patent/KR100271456B1/ko not_active IP Right Cessation
- 1998-04-02 TW TW087104970A patent/TW461043B/zh not_active IP Right Cessation
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1120312C (zh) * | 1997-10-07 | 2003-09-03 | 本田技研工业株式会社 | 在部件之间安装密封垫圈的安装结构 |
| US6764950B2 (en) | 2000-04-05 | 2004-07-20 | Renesas Technology Corp. | Fabrication method for semiconductor integrated circuit device |
| US7232757B2 (en) | 2000-04-05 | 2007-06-19 | Renesas Technology Corp. | Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device |
| US7304384B2 (en) | 2004-02-27 | 2007-12-04 | Semiconductor Technology Academic Research Center | Semiconductor device with a barrier film which contains manganese |
| US8133813B2 (en) | 2004-02-27 | 2012-03-13 | Semiconductor Technology Academic Research Center | Semiconductor device with a barrier film |
| US7943517B2 (en) | 2004-02-27 | 2011-05-17 | Semiconductor Technology Academic Research Center | Semiconductor device with a barrier film |
| US7786523B2 (en) | 2005-09-09 | 2010-08-31 | Kabushiki Kaisha Toshiba | Capacitor of dynamic random access memory and method of manufacturing the capacitor |
| US7638829B2 (en) | 2005-09-09 | 2009-12-29 | Kabushiki Kaisha Toshiba | Capacitor of dynamic random access memory and method of manufacturing the capacitor |
| US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
| US8163649B2 (en) | 2008-03-25 | 2012-04-24 | Advanced Interconnect Materials, Llc | Copper interconnection structure, semiconductor device, and method for forming copper interconnection structure |
| US8169079B2 (en) | 2008-12-19 | 2012-05-01 | Advanced Interconnect Materials, Llc | Copper interconnection structures and semiconductor devices |
| US9082821B2 (en) | 2008-12-19 | 2015-07-14 | Advanced Interconnect Materials, Llc | Method for forming copper interconnection structures |
| JP2013171940A (ja) * | 2012-02-20 | 2013-09-02 | Ulvac Japan Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990013346A (ko) | 1999-02-25 |
| DE19814703A1 (de) | 1999-01-28 |
| CN1205547A (zh) | 1999-01-20 |
| KR100271456B1 (ko) | 2000-12-01 |
| TW461043B (en) | 2001-10-21 |
| CN1157778C (zh) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1187349A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7384866B2 (en) | Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer | |
| US6482735B1 (en) | Method for improved metal fill by treatment of mobility layers | |
| US20040224475A1 (en) | Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices | |
| FR2555365A1 (fr) | Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| JPH10144688A (ja) | 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法 | |
| US7233073B2 (en) | Semiconductor device and method for fabricating the same | |
| US6171957B1 (en) | Manufacturing method of semiconductor device having high pressure reflow process | |
| JPH06349950A (ja) | 半導体装置及びその製造方法 | |
| US20040248397A1 (en) | Methods of forming a conductive structure in an integrated circuit device | |
| US20090102053A1 (en) | Metal line stacking structure in semiconductor device and formation method thereof | |
| TWI539523B (zh) | Semiconductor device manufacturing method and recording medium | |
| TWI393215B (zh) | 半導體裝置之製造方法 | |
| JP2000228373A (ja) | 電極の製造方法 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| KR100510914B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH08330424A (ja) | 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 | |
| JP3547027B2 (ja) | 銅配線製造方法 | |
| JPH07201853A (ja) | 配線構造及び配線構造の形成方法 | |
| JP4018843B2 (ja) | 半導体装置の製造方法 | |
| JP2000260869A (ja) | 半導体装置及びその製造方法 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |