CN1157778C - 半导体器件的制造方法和半导体器件 - Google Patents

半导体器件的制造方法和半导体器件 Download PDF

Info

Publication number
CN1157778C
CN1157778C CNB981051839A CN98105183A CN1157778C CN 1157778 C CN1157778 C CN 1157778C CN B981051839 A CNB981051839 A CN B981051839A CN 98105183 A CN98105183 A CN 98105183A CN 1157778 C CN1157778 C CN 1157778C
Authority
CN
China
Prior art keywords
film
copper
mentioned
oxidation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981051839A
Other languages
English (en)
Other versions
CN1205547A (zh
Inventor
前川和义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1205547A publication Critical patent/CN1205547A/zh
Application granted granted Critical
Publication of CN1157778C publication Critical patent/CN1157778C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在半导体器件的连接孔中形成布线时，防止Cu的高压回流工艺时的Cu的氧化和由此引起的充填特性的变坏。在覆盖该连接孔的Cu膜上的氧化防止膜的形成前后维持1.33×10-3Pa(1×10-5Torr)以下的高真空气氛，然后利用高温·高压的惰性气体将铜膜的铜压入到布线用的连接孔中。作为氧化防止膜，使用钛等金属或氮化硅膜。此外，使用纯度为99.999wt%(5N)以上的铜作为靶，利用溅射法来形成Cu膜。此外，将高压惰性气体中的杂质气体量定为50vpm以下。

Description

半导体器件的制造方法和半导体器件
本发明涉及半导体器件的制造方法和半导体器件。更详细地说，涉及半导体器件的布线形成中的高压回流(reflow)工艺的改良。
图3是表示现有的半导体器件的制造方法及其结构的图。参照图3，说明现有的半导体器件的制造方法及其结构。
首先，如图3(a)所示，在半导体晶片10中，在形成了半导体元件的半导体衬底1(硅衬底)上形成了层间绝缘膜2后，形成用于电连接在半导体衬底1上形成的半导体元件(图中未示出)和在层间绝缘膜2上形成的上层布线(图中未示出)的布线槽3和连接孔3a。
其次，通过将该制造工序中的半导体晶片10放置于减压气氛下并进行升温，除去吸附于表面的水分。此外，根据需要，在其后进行Ar的反溅射刻蚀，进行晶片10的表面清洁处理。
其次，利用溅射法形成铜膜5(Cu膜)。此时，如图3(b)所示，在半导体晶片10的布线槽3和连接孔3a的底部形成了空洞(void)。
接着，一边在400℃以上加热该半导体晶片10，一边施加约40-100MPa的高压，使Cu流动到刚才的空洞8中，用Cu来充填布线槽3和连接孔3a的内部。
但是，此时如图3(c)所示，由于施加高压的Ar气体中的氧或水分，使Cu膜5氧化，在Cu表面上形成Cu氧化物7。由于Cu的氧化不停留于表面，氧也扩散到Cu膜5的内部，使施加高压时的Cu的流动性下降，故在高压处理后也留下图3(c)所示那样的空洞8，产生充填不良。
本发明是为了解决上述那样的问题而提出的，本发明将提供在半导体器件、例如DRAM或逻辑器件等中的布线及基于接触孔或通孔的布线的形成中可防止上述那样的Cu的高压回流工艺时的Cu的氧化和由此引起的充填特性恶化的半导体器件的制造方法和半导体器件。
本发明的半导体器件的制造方法的特征在于包括：在半导体晶片的层间绝缘膜中形成布线用的槽和/或连接孔的工序；在上述层间绝缘膜上形成铜膜以便覆盖上述布线用的槽和/或连接孔的铜膜形成工序；从上述铜膜形成工序的结束时起维持了1.33×10-3Pa(1×10-5Torr)以下的高真空气氛之后，一边连续地维持真空，一边在上述铜膜上形成铜的氧化防止膜的氧化防止膜形成工序；利用高温·高压的惰性气体将上述铜膜的铜压入到上述布线用的槽和/或连接孔中的铜压入工序；以及利用化学机械研磨除去上述铜膜的铜，使其只留在上述布线用的槽和/或连接孔内的工序。
此外，本发明的半导体器件的制造方法的特征在于：在上述氧化防止膜的形成工序之后到上述铜压入工序之间，维持1.33×10-3Pa(1×10-5Torr)以下的高真空气氛。
此外，本发明的半导体器件的制造方法的特征在于：作为上述氧化防止膜的材料，使用钛、钽、钨、钼、锰的任一种，或这些金属的氧化物、氮化物或硅化物的任一种，或这些金属的复合物。
此外，本发明的半导体器件的制造方法的特征在于：作为上述氧化防止膜的材料，使用氮化硅膜。
此外，本发明的半导体器件的制造方法的特征在于：使用纯度为99.999wt％(5N)以上的铜作为靶，利用溅射法来形成上述铜膜。
此外，本发明的半导体器件的制造方法的特征在于：将上述铜压入工序中使用的上述惰性气体中的杂质气体量定为50vpm以下。
此外，本发明的半导体器件的特征在于：利用上述任一种制造方法进行制造。
图1是表示本发明的实施例1～4的半导体器件的制造方法及结构的工序图。
图2是表示本发明的实施例2的半导体器件的制造方法的工序图。
图3是表示现有的半导体器件的制造方法及结构的工序图。
实施例1
图1是表示本发明的实施例的半导体器件的制造方法及结构的图。以下参照图面说明制造方法及结构。
首先，在图1(a)中示出的半导体晶片10的剖面图中，在形成了半导体元件(图中未示出)的半导体衬底1(Si衬底)上形成了层间绝缘膜2后，在层间绝缘膜2中形成布线槽3。此外，形成在半导体衬底1(Si衬底)上已形成的半导体元件和在布线槽3中形成的布线之间或在半导体衬底1上已形成的半导体元件和在层间绝缘膜2上形成的上层布线(图中未示出)之间进行电连接的连接孔3a。
图1(b)是图1(a)的半导体晶片10的平面图，图1(a)示出图1(b)的A-A剖面。此外，图1(c)是示出图1(b)的B-B剖面图。
其次，通过将该制造工序中的半导体晶片10放置于减压气氛下并进行升温，除去吸附于表面的水分。关于升温方法，可使用灯加热，或气体加热的任一种方法，其中，气体加热是这样进行的：通过使支撑处理室内的半导体晶片10的台板的温度上升并在其中导入约10～1000Pa的惰性气体来加热半导体晶片。此外，根据需要，在其后进行Ar的反溅射刻蚀，进行晶片10的表面清洁处理。这里进行的表面清洁处理除了Ar的反溅射的清洁处理之外，也可进行在Ar中添加了氢(H2)的混合气体中的反溅射的清洁处理。
接着，如图1(d)所示，利用溅射法或CVD法，在包含布线槽3和连接孔3a的层间绝缘膜2上形成铜膜5(Cu膜)。此时形成的Cu膜5以能充分地覆盖布线槽3和连接孔3a的膜厚来形成。
在该Cu膜5的形成工序以后到下面说明的Cu膜5的氧化防止膜的形成工序之间，不使半导体晶片10暴露于大气中，将处理室连续地维持于1.33×10-3Pa(1×10-5Torr)以下的高真空。这是为了防止Cu膜5的氧化。
该高真空最好连续地维持到下一个工序的氧化防止膜的即将形成之前。
其次，在Cu膜5的形成后，为了防止在以后说明的工序中因被施加高温·高压的Ar等的气体中含有的杂质(氧等)使Cu膜5氧化的现象，一边不使半导体晶片10暴露于大气中而连续地维持于真空中，一边在Cu膜5上形成氧化防止膜4。
该氧化防止膜形成中的连续真空可以约为1.33×10-2Pa(1×104Torr)。
使用约200nm厚的氮化钽膜(TiN膜)作为氧化防止膜4是适当的。此时，如图1(d)所示，在半导体晶片10的布线槽3和连接孔3a的底部形成了空洞8。
在形成氧化防止膜4之后到即将进行下一个工序的施加高压之前，希望再一次连续地维持1.33×10-3Pa(1×10-5Torr)以下的真空。
接着，一边在高温·高压的的处理室中将该半导体晶片10加热到400℃以上，一边使Ar等惰性气体流入，施加约40～100MPa的高压，使Cu膜5的Cu压入·流动到空洞8中，如图1(e)所示，用Cu来充填布线槽3和连接孔3a的内部。
也如刚才所叙述的那样，到这里为止的一系列的处理结束之前，为了防止Cu膜的氧化，不使半导体晶片10暴露于大气中而维持高真空。
特别是希望从铜膜形成工序的结束时到下一个氧化防止膜的形成工序的开始之间，维持1.33×10-3Pa(1×10-5Torr)以下的高真空气氛。再者，也希望从氧化防止膜的形成工序之后到铜压入工序的开始之间维持1.33×10-3Pa(1×10-5Torr)以下的高真空气氛。再有，也可使氧化防止膜的形成中的连续真空约为1.33×10-2Pa(1×10-4Torr)。
按照本申请的发明者的实验，在Cu膜5的形成后将半导体晶片10放置于1.33×10-2Pa(1×10-4Torr)的处理室内的情况下，Cu的氧化较严重，高压时的Cu的充填特性变坏。在6.65×10-3Pa(5×10-5Torr)的情况下也观察到Cu的一些氧化，通过达到1.33×10-3Pa(1×10-5Torr)以下，可消除Cu的氧化。
作为氧化防止膜4，这里采用200nm厚的氮化钽膜(TiN膜)，但只要是TiN膜，其厚度在50nm以上就具有防止氧化的效果。
此外，作为氧化防止膜4的材料，除了钛(Ti)以外，可使用钽(Ta)、钨(W)、钼(Mo)、锰(Mn)，或这些金属的氧化物、氮化物或硅化物。或，也可使用这些金属的复合膜，如TiN/Ti。通过这些氧化防止膜4的金属的氧化，起到防止在其下面的Cu膜5的氧化的作用。再有，作为高温·高压处理的结果，在铜中可含有一种以上的约0.1～10wt.％的Al、Ti、Si等的元素.
其次，如图1(f)所示，对在布线槽3和连接孔3a中已充填了Cu的半导体晶片10使用化学机械研磨法(CMP法)除去氧化防止膜4和不需要的Cu膜5，只在布线槽3和连接孔3a中留下Cu膜5，从而完成布线槽3和连接孔3a的布线。其后，继续进行一般进行的半导体器件的制造工序，完成半导体器件的制造。
如上所述，在本实施例1中，由于在一边维持高真空气氛，一边形成了布线用的Cu膜5的基础上形成Ti等的膜作为Cu膜的氧化防止膜4，利用高温·高压的惰性气体将Cu膜5的铜压入到布线用的槽3和/或孔3a中，故可防止Cu膜5的氧化和由此引起的充填特性的变坏。
实施例2
参照图1和2，说明本发明的实施例2的半导体器件的制造方法。
首先，关于图1(a)中示出的形成半导体晶片10中的布线槽3和/或连接孔3a的工序和其后的半导体晶片10的表面清洗，进行与实施例1中说明过的工序相同的工序。为了简化起见，省略重复的说明。
其次，如图2所示，在布线槽3和连接孔3a的表面上用70/30nm厚的TiN/Ti膜形成起到Cu充填用的润湿层的作用的阻档层6。
其次，与实施例1相同，利用溅射法或CVD法在包含用阻档层6覆盖表面的布线槽3和连接孔3a的层间绝缘膜2上形成Cu膜5。此时形成的Cu膜5以能充分地覆盖布线槽3和连接孔3a的膜厚来形成。
接着，在该Cu膜5上形成以防止Cu的氧化为目的的氧化防止膜4。在本实施例2中，使用CVD法形成氮化硅膜作为氧化防止膜4。由于氮化硅膜防止Cu的氧化，故可防止施加高压时的Cu的充填特性的变坏。
此时，如图1(d)所示，在布线槽3和连接孔3a的底部形成了空洞8。
其次进行利用高温·高压的惰性气体的把Cu膜5向空洞8压入的工序和使用化学机械研磨法(CMP法)形成布线的工序。因为这些工序与实施例1中已说明的工序相同，故省略重复的说明。
此外，在实施例2中，也与实施例1相同，从Cu膜5的形成工序后到即将进行Cu膜5的氧化防止膜4的形成工序之前，为了防止Cu膜5的氧化，不使半导体晶片10暴露于大气中，将处理室连续地维持于1.33×10-3Pa(1×10-5Torr)以下的高真空。
此外，在形成氧化防止膜4之后到即将进行下一个工序的施加高压之前，希望再一次连续地维持1.33×10-3Pa(1×10-5Torr)以下的真空。
其次，进行不需要的Cu膜5的除去和布线的形成的工序。因为这些与实施例1中已说明的工序相同，故为了简化起见，省略重复的说明。
再有，上述的在布线槽3和连接孔3a的表面上的阻档层6的形成，也可适用于实施例1。虽然该阻档层6具有使Cu膜5的充填变得容易的效果，但没有该阻档层也无妨碍。
如上所述，在本实施例2中，由于在一边维持高真空气氛，一边形成了布线用的Cu膜5的基础上形成氮化硅膜作为Cu膜的氧化防止膜4，利用高温·高压的惰性气体将Cu膜5的铜压入到布线用的槽3和/或孔3a中，故可防止Cu膜5的氧化和由此引起的充填特性的变坏。
实施例3
参照图1，说明本发明的实施例3的半导体器件的制造方法。
关于从图1(a)中示出的形成半导体晶片10中的布线槽3和/或连接孔3a的工序到图1(d)中示出的Cu膜5的形成工序和氧化防止膜4的形成工序，进行与实施例1中说明过的工序相同的工序。为了简化起见，省略重复的说明。
接着，一边将该半导体晶片10加热到400℃以上，一边使用Ar等惰性气体并施加约40～100MPa的高压，如图1(e)所示，使Cu流动到空洞8中，用Cu来充填布线槽3和连接孔3a的内部。
在本实施例3中，为了防止Cu的氧化，将这里施加的惰性气体中的杂质气体的量控制在50vpm(百万分之几的体积比)以下。作为惰性气体中的杂质气体，含有氧和水分等，由于这些杂质气体在施加高温·高压中使Cu氧化，故尽可能减少该杂质气体的含量。
按照本申请的发明者的实验，在施加高压时的惰性气体(Ar)中的杂质气体的浓度为约100vpm的情况下，Cu的氧化的程度较严重，因此Cu的充填特性变坏。在杂质气体的浓度为约50vpm的情况下，几乎未观察到Cu的氧化，特别是在10vpm以下的情况下，没有观察到Cu的氧化和由此引起的Cu的充填特性的变坏。
此外，在实施例3中，也与实施例1相同，从Cu膜5的形成工序后到即将进行Cu膜5的氧化防止膜4的形成工序之前，为了防止Cu膜5的氧化，不使半导体晶片10暴露于大气中，将处理室连续地维持于1.33×10-3Pa(1×10-5Torr)以下的高真空。
此外，在形成氧化防止膜4之后到即将进行下一个工序的施加高压之前，希望再一次连续地维持1.33×103Pa(1×10-5Torr)以下的真空。
其次，进行不需要的Cu膜5的除去和布线的形成的工序。因为这些与实施例1中已说明的工序相同，故为了简化起见，省略重复的说明。
如上所述，在本实施例3中，由于在一边维持高真空气氛，一边形成了布线用的Cu膜5的基础上形成氧化防止膜4，利用控制了杂质量的高温·高压的惰性气体将Cu膜5的铜压入到布线槽3和/或连接孔3a中，故可防止Cu膜5的氧化和由此引起的充填特性的变坏。
实施例4
参照图1，说明本发明的实施例4的半导体器件的制造方法。
首先，关于图1(a)中示出的形成半导体晶片10中的布线槽3和/或连接孔3a的工序和其后的半导体晶片10的表面清洗，进行与实施例1中说明过的工序相同的工序。为了简化起见，省略重复的说明。
其次，如图1(d)所示，利用溅射法或CVD法，在层间绝缘膜2上形成Cu膜5.此时形成的Cu膜5以能充分地覆盖布线槽3和连接孔3a的膜厚来形成。
在本实施例4中，在使用溅射法形成Cu膜5的情况下，使用纯度为99.999wt.％(5N)以上的Cu靶。通过使用高纯度的Cu靶，可减少用溅射法形成的Cu膜5中的杂质，可防止在施加高压时因Cu的氧化而引起的充填特性的变坏。
按照本申请的发明者的实验，Cu的纯度为99.995wt.％(4N5)时Cu膜形成后的充填特性变坏，但如果Cu的纯度为99.999wt.％(5N)时则没有观察到Cu膜的充填特性的变坏。
其次，进行氧化防止膜4的形成工序，但因为这些与实施例1中已说明的工序相同，故为了简化起见，省略重复的说明。
其次，进行在惰性气体的高温·高压下向布线槽3和连接孔3a压入Cu的工序。因为该工序与实施例1或3相同，为了简化，省略其说明。
此外，在本实施例4中，也与实施例1相同，从Cu膜5的形成工序后到即将进行Cu膜5的氧化防止膜4的形成工序之前，为了防止Cu膜5的氧化，不使半导体晶片10暴露于大气中，将处理室连续地维持于1.33×10-3Pa(1×10-5Torr)以下的高真空。
此外，在形成氧化防止膜4之后到即将进行下一个工序的施加高压之前，希望再一次连续地维持1.33×10-3Pa(1×10-5Torr)以下的真空。
其次，进行不需要的Cu膜5的除去和布线的形成工序。因为这些与实施例1中已说明的工序相同，故为了简化起见，省略重复的说明。
如上所述，在本实施例4中，由于在一边维持高真空气氛，一边使用高纯度的Cu形成了布线用的Cu膜5的基础上形成Cu膜5的氧化防止膜4，利用高温·高压的惰性气体将Cu膜5的铜压入到布线槽3和/或连接孔3a中，故可防止Cu膜5的氧化和由此引起的充填特性的变坏。
以上，在本发明的实施例1～4中，在图1(a)中示出的剖面图中，以连接孔3a从布线槽3的底部通到半导体衬底1的布线结构进行了说明。但是，在本发明的实施例中，布线结构不限于这样的结构。例如，可以有在层间绝缘膜2中只形成了布线槽3的情况。此外，也可以有只形成了连接层间绝缘膜2的上层的布线或导电部分与半导体衬底的连接孔3a的情况.本发明的实施例也包含用Cu只充填布线槽3或连接孔3a，而不是充填布线槽3和连接孔3a两者，来形成布线的情况。
如以上所说明的那样，按照本发明，由于在半导体晶片的层间绝缘膜中形成了布线槽或连接孔并在布线用的槽或连接孔上形成了铜膜之后，在到下一个氧化防止膜的形成工序之间维持1.33×10-3Pa(1×10-5Torr)以下的高真空气氛，利用高温·高压的惰性气体将该铜膜压入到布线用的槽和/或连接孔中来形成布线，故可防止Cu膜的氧化和由此引起的充填特性的变坏，可形成特性良好的布线。
此外，按照本发明，由于在上述氧化防止膜形成工序之后到上述铜压入工序为止之间维持1.33×10-3Pa(1×10-5Torr)以下的高真空气氛，故可进一步防止Cu膜的氧化和由此引起的充填特性的变坏，可形成特性良好的布线。
此外，按照本发明，作为铜膜的氧化防止膜的材料，使用钛、钽、钨、钼、锰的任一种，或这些金属的氧化物、氮化物或硅化物的任一种，或这些金属的复合物，可防止Cu膜的氧化和由此引起的充填特性的变坏，可形成特性良好的布线。
此外，按照本发明，作为铜膜的氧化防止膜的材料，使用氮化硅膜，可防止Cu膜的氧化和由此引起的充填特性的变坏，可形成特性良好的布线。
此外，按照本发明，由于使用纯度为99.999wt％(5N)以上的铜作为靶来形成铜膜，故可形成纯度高的铜膜，可防止Cu膜的氧化和由此引起的充填特性的变坏，可形成特性良好的布线。
此外，按照本发明，由于作为将铜压入到布线用的槽或连接孔中的工序中使用的惰性气体，将杂质气体量定为50vpm以下，可防止Cu膜的氧化和由此引起的充填特性的变坏，可形成特性良好的布线。

Claims (7)

1.一种半导体器件的制造方法，其特征在于包括：
在半导体晶片的层间绝缘膜中形成布线用的槽和/或连接孔的工序；
在上述层间绝缘膜中形成铜膜以便覆盖上述布线用的槽和/或连接孔的铜膜形成工序；
从上述铜膜形成工序的结束时起维持了1.33×10-3Pa(1×10-5Torr)以下的高真空气氛之后，一边持续地维持真空，一边在上述铜膜上形成铜的氧化防止膜的氧化防止膜形成工序；
利用高温·高压的惰性气体将上述铜膜的铜压入到上述布线用的槽和/或连接孔中的铜压入工序；以及
利用化学机械研磨进行除去，使上述铜膜的铜只留在上述布线用的槽和/或连接孔内的工序。
2.如权利要求1所述的半导体器件的制造方法，其特征在于：在上述氧化防止膜的形成工序之后到上述铜压入工序之间，维持1.33×10-3Pa(1×10-5Torr)以下的高真空气氛。
3.如权利要求1或2所述的半导体器件的制造方法，其特征在于：作为上述氧化防止膜的材料，使用钛、钽、钨、钼、锰的任一种，或这些金属的氧化物、氮化物或硅化物的任一种，或这些金属的复合物。
4.如权利要求1或2所述的半导体器件的制造方法，其特征在于：作为上述氧化防止膜的材料，使用氮化硅膜。
5.如权利要求1或2所述的半导体器件的制造方法，其特征在于：使用纯度为99.999wt％(5N)以上的铜作为靶，利用溅射法来形成上述铜膜。
6.如权利要求1或2所述的半导体器件的制造方法，其特征在于：将上述铜压入工序中使用的上述惰性气体中的杂质气体量定为50vpm以下。
7.一种利用权利要求1～6的任一项所述的制造方法制造的半导体器件。
CNB981051839A 1997-07-16 1998-04-01 半导体器件的制造方法和半导体器件 Expired - Fee Related CN1157778C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP191065/97 1997-07-16
JP19106597 1997-07-16
JP191065/1997 1997-07-16
JP10043623A JPH1187349A (ja) 1997-07-16 1998-02-25 半導体装置の製造方法及び半導体装置
JP43623/1998 1998-02-25
JP43623/98 1998-02-25

Publications (2)

Publication Number Publication Date
CN1205547A CN1205547A (zh) 1999-01-20
CN1157778C true CN1157778C (zh) 2004-07-14

Family

ID=26383421

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981051839A Expired - Fee Related CN1157778C (zh) 1997-07-16 1998-04-01 半导体器件的制造方法和半导体器件

Country Status (5)

Country Link
JP (1) JPH1187349A (zh)
KR (1) KR100271456B1 (zh)
CN (1) CN1157778C (zh)
DE (1) DE19814703A1 (zh)
TW (1) TW461043B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917265B2 (ja) * 1997-10-07 2007-05-23 本田技研工業株式会社 ガスケットを介装する部品の取付構造
FR2805084B1 (fr) * 2000-02-14 2003-09-26 St Microelectronics Sa Procede de fabrication de pistes metalliques pour des circuits integres
JP2001291720A (ja) 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
DE10240176A1 (de) 2002-08-30 2004-04-29 Advanced Micro Devices, Inc., Sunnyvale Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
JP4206915B2 (ja) * 2002-12-27 2009-01-14 三菱マテリアル株式会社 パワーモジュール用基板
JP4047324B2 (ja) * 2003-12-03 2008-02-13 松下電器産業株式会社 半導体装置及びその製造方法
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4282646B2 (ja) 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
JP2007158023A (ja) * 2005-12-05 2007-06-21 Nec Electronics Corp 半導体ウェハの研磨装置及び半導体ウェハの研磨方法
JP4423379B2 (ja) 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
JP4441658B1 (ja) 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
CN101905854B (zh) * 2009-06-04 2012-08-22 台湾积体电路制造股份有限公司 电子元件及其制法、电子系统
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8877645B2 (en) * 2011-09-15 2014-11-04 International Business Machines Corporation Integrated circuit structure having selectively formed metal cap
CN103187361A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 铜互连层的制造方法
JP2013171940A (ja) * 2012-02-20 2013-09-02 Ulvac Japan Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19990013346A (ko) 1999-02-25
CN1205547A (zh) 1999-01-20
DE19814703A1 (de) 1999-01-28
JPH1187349A (ja) 1999-03-30
KR100271456B1 (ko) 2000-12-01
TW461043B (en) 2001-10-21

Similar Documents

Publication Publication Date Title
CN1157778C (zh) 半导体器件的制造方法和半导体器件
CN1293622C (zh) 半导体器件及其制造方法
CN1139111C (zh) 半导体器件及其制造方法
CN1641843A (zh) 半导体器件及其制造方法
CN1773690A (zh) 半导体结构及其制造方法
CN1783476A (zh) 集成电路的内连线结构
CN1705129A (zh) 具有形成在电容器上的可流动绝缘层的半导体装置及其制造方法
CN1819179A (zh) 半导体器件及其制造方法
CN1436364A (zh) 形成方法以及包含钌和包含钨层的集成电路结构
CN1674251A (zh) 半导体器件的制造方法及由此制造的半导体器件
CN1707787A (zh) 半导体装置
CN101064251A (zh) 半导体结构的形成方法及半导体结构
CN100343975C (zh) 半导体装置的制造方法
JP2010165989A (ja) 半導体装置の製造方法
CN1144279C (zh) 形成配线结构的方法
CN1957469A (zh) 多孔金刚石膜的制造
CN1075244C (zh) 制作金属线的方法
CN1149644C (zh) 在工件表面层用导电材料填充凹槽的方法
JPH06349950A (ja) 半導体装置及びその製造方法
CN1819181A (zh) 半导体装置及其制造方法
US6171957B1 (en) Manufacturing method of semiconductor device having high pressure reflow process
JP3449333B2 (ja) 半導体装置の製造方法
CN1482655A (zh) 金属膜半导体器件及其制造方法
KR100397444B1 (ko) 배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로
CN1362740A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee