CN1957469A - 多孔金刚石膜的制造 - Google Patents

多孔金刚石膜的制造 Download PDF

Info

Publication number
CN1957469A
CN1957469A CNA2005800169837A CN200580016983A CN1957469A CN 1957469 A CN1957469 A CN 1957469A CN A2005800169837 A CNA2005800169837 A CN A2005800169837A CN 200580016983 A CN200580016983 A CN 200580016983A CN 1957469 A CN1957469 A CN 1957469A
Authority
CN
China
Prior art keywords
diamond layer
defective
substrate
forms
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800169837A
Other languages
English (en)
Inventor
克拉马哈提·拉维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1957469A publication Critical patent/CN1957469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

描述了形成微电子结构的方法。这些方法包括在衬底上形成金刚石层，其中所述金刚石层的部分包括缺陷；以及随后通过从所述金刚石层去除缺陷，在所述金刚石层中形成孔。

Description

多孔金刚石膜的制造
发明领域
本发明一般涉及微电子器件的领域，并且更具体地，涉及制作显示低介电常数和高机械强度的多孔金刚石膜的方法。
发明背景
微电子器件通常包括诸如金属互连线的传导层，所述传导层通过诸如层间电介质(ILD)层的电介质层彼此绝缘。随着器件特征缩小，器件的每一层上的金属线之间的距离被缩短，并且因此器件的电容可能增加。电容的这种增加可能促成诸如RC延迟的这样的不利影响和电容性耦合的信号(还被称为“串扰”)。
为了解决这个问题，具有相对低的介电常数的绝缘材料(被称为低k电介质)正被用来代替二氧化硅(和具有相对高的介电常数的其他材料)，以形成分隔金属线的电介质层(ILD)。但是，许多当前使用的低k的ILD材料具有低机械强度，所述低机械强度在后续的晶片处理期间，诸如在组装(assembly)和封装操作期间，可能导致机械和结构问题。
金刚石膜表现出非常高的机械强度是公知的。但是，如通过如化学气相沉积的这样的工艺沉积的金刚石膜的介电常数通常是约5.7。对于微电子器件的制作中的利用来说，提供既表现出低k介电常数又表现出高机械强度的金刚石膜将是有帮助的。
附图简要说明
尽管说明书结论部分的权利要求书特别指出和清楚主张哪些被认为是本发明的内容，当结合附图一起阅读时，本发明的优点可以比较容易地从以下对本发明的描述中发现，在所述附图中：
图1a-1c表示根据本发明的实施方案的结构。
图2表示根据本发明的实施方案的流程图。
图3表示根据本发明的另一实施方案的群组工具(cluster tool)。
图4a-4e表示根据本发明的另一实施方案的结构。
图5表示根据本发明的另一实施方案的流程图。
图6a-6e表示根据本发明的另一实施方案的结构。
图7表示来自现有技术的结构。
本发明详细描述
在以下详细的描述中，将参照通过图示方式显示可以在其中实施本发明的具体实施方案的附图。这些实施方案以足够详细的方式被描述，以使本领域的技术人员能够实施本发明。应当可以理解，本发明的各个实施方案尽管不同，但并不必互相排斥。例如，在此连同一个实施方案一起描述的特定的特征、结构或者特性可以在其他实施方案中实现，而不会偏离本发明的精神和范围。另外，应当可以理解，在每个所公开的实施方案中，可以修改单个元件的位置和排列，而不会偏离本发明的精神和范围。因此，以下的详细描述不应作为限制性的，并且仅仅以所附的权利要求书来定义本发明的范围，与赋予权利要求书的整个等同物范围一起来恰当地解释本发明的范围。在所述的图中，同样的数字在所有几个视图中表示同样或相似的功能性。
描述了形成微电子器件的方法和相关联的结构。这些方法包括在衬底上形成金刚石层，其中所述金刚石层包括缺陷，以及随后通过从所述金刚石层去除缺陷来在所述金刚石层中形成孔。从金刚石层去除缺陷使得高强度、低k电介质ILD材料能够制造，所述材料可以抵挡后续的组装和封装操作，而不会表现出机械失效。
图1a-1c图示形成包括低介电常数和高机械强度的金刚石层的方法和相关联的结构的实施方案。图1a图示衬底100的部分的截面图。衬底100可以由诸如，但不仅限于，硅、绝缘体上硅、锗、铟、锑化物、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓或它们的组合的材料组成。
金刚石层102可以被形成在衬底100(图1b)上。金刚石层102可以利用在本领域中已知的、适于金刚石膜沉积的常规方法(诸如化学气相沉积(“CVD”))来形成。在一个实施方案中，工艺压力可以在约10到100托之间，温度在约300到900度之间，以及功率在约10kW到约200kW之间。等离子体产生的方法可以包括DC辉光放电CVD、丝辅助(filament assisted)CVD和微波增强型CVD。
在一个实施方案中，诸如CH4、C2H2、富勒烯(fullerenes)或固体碳气体先驱体(Solidcarbon gas precursor)的烃类气体可以被用来形成金刚石层102，其中优选CH4(甲烷)。烃类气体可以以相对氢气浓度至少约10％的烃类气体浓度与氢气混合。如在本领域中已知的，约10％或更大的烃类浓度一般导致金刚石层102的形成，所述金刚石层102可以包括在金刚石层102的晶体晶格中的实质量(substantial amount of)的缺陷106，所述缺陷诸如双键106a、填隙原子106b和空位106c(图1b)。本领域中的技术人员将理解缺陷106可以包括在晶体晶格中的任何非sp3型金刚石键合形式，以及任何异常形式(诸如碳的石墨或非金刚石形式)。
本发明的金刚石层102可以包括在金刚石层102晶体晶格的原子103之间的键合型的混合体。金刚石层102可以包括双键106a(通常也被本领域技术人员称为sp2型键合)和单键104(通常被本领域技术人员称为sp3型键合)的混合体。本发明的金刚石层102包括比现有技术“纯型”金刚石层702(图7)更大百分比的缺陷106(即，缺陷106的量可以在约10％到大于约60％之间)，所述“纯型”金刚石层通常包括占主导的sp3型键合(即，碳原子703通过单键704键合在一起)，并且一般不包括其他类型的缺陷。
缺陷106可以从金刚石层102被选择性地去除或者蚀刻。例如，在一个实施方案中，缺陷106可以通过利用氧化工艺来去除。这样的氧化工艺可以包括利用分子氧以及将金刚石层102加热到低于约450C的温度。如在本领域中公知的，可以使用的另一种氧化工艺是利用分子氧和快速热处理(RTP)装置。如在本领域中已知的，缺陷106还可以通过利用氧和/或氢等离子体来从金刚石层102去除。
通过从金刚石层102的晶体晶格选择性地蚀刻缺陷106，孔108可以被形成(图1c)。孔108可以包括晶体晶格中丢失原子或空位的簇(cluster)。孔通过从晶格选择性地去除实质量的缺陷106来形成，因为氧化和/或等离子体去除工艺将去除，或蚀刻，金刚石层102中的缺陷106，而不会可察觉地(appreciably)蚀刻金刚石层102的单键104。孔108降低金刚石层102的介电常数，因为孔108是在晶格中具有接近1的介电常数的空孔(void)。
在孔108已经被形成之后，金刚石层102可以包括可以低于约2.0，并且在一个实施方案中，优选地低于约1.95的介电常数。多孔金刚石层102中刚性sp3键的存在将“纯”型金刚石膜的高机械强度的好处赋予多孔膜的低介电常数。多孔金刚石层102的强度模量可以包括大于约6GPa的值。因此，通过将多孔性、空孔和其他这样的内部非连续性(internaldiscontinuity)引入到金刚石晶格中，本发明的方法使得低介电常数、高机械强度的金刚石层102能够形成。
图2描绘根据本发明的另一实施方案的方法的流程图。在步骤210处，第一金刚石层被形成在衬底上，其中所述第一金刚石层包括缺陷，类似于图1b的金刚石层102。在步骤220处，缺陷通过选择性蚀刻从金刚石层被去除。在步骤230处，包括缺陷的第二金刚石层被形成在第一金刚石层上。在步骤240处，缺陷从第二金刚石层被去除。根据特定设计要求，金刚石层102的介电常数可以通过改变沉积周期和蚀刻周期的数量来调整。
本领域中的那些人员将理解，第一金刚石层可以在群组工具300(图3)的沉积腔310中被沉积。从第一金刚石层去除缺陷的步骤可以随后在所述腔工具(chamber tool)的分开的氧化腔320中被完成。以这种方式，金刚石层102的厚度和孔隙率可以被准确地控制，以产生具有用于特定应用的所需的介电常数和机械强度的金刚石层102。可替换地，形成和缺陷去除工艺步骤还可以在同一工艺腔中进行。在任一情况下，工艺变量，诸如在沉积步骤期间的烃类气体和氢气之间的比率以及在去除步骤期间的蚀刻时间，可以被调节，以根据特定设计考虑提供较大的工艺范围。
图4a-4e描绘本发明的另一实施方案。图4a图示衬底410的部分的截面，衬底410类似于图1a的衬底100。第一金刚石层420可以随后被形成在衬底410上(图4b)。第一金刚石层420可以包括sp2型键(双键)和sp3型键(单键)的混合体。第一金刚石层420可以包括顶部部分425。如在本文先前所描述的，第一金刚石层420可以使用与用来形成金刚石层102类似的工艺条件来形成。
第一金刚石层420中sp2型键的百分比可以通过增加在形成期间使用的等离子体中烃类气体对甲烷气体的百分比来增加。随着烃类在气体混合物中的百分比增加，由于第一金刚石层420中sp2型键的增加，第一金刚石层420的介电常数将降低。例如，在约30％烃类气体时，介电常数可以包括约2.0，并且随着烃类百分比的进一步增加，可以降低。获得的介电常数当然将依赖于特定应用的沉积条件。在一个实施方案中，第一金刚石层420的厚度可以在约5nm到约100nm之间，但是将依赖于特定应用。
如在本领域中公知的，在第一金刚石层420被沉积在衬底410上之后，第一金刚石层420被暴露给氢等离子体。氢等离子体通过优先蚀刻第一金刚石层420中sp2键，以及任何其他类型的缺陷(如在本文先前所描述的)，从第一金刚石层420的顶部部分425去除实质量的sp2键。以这种方式，使第一金刚石层420的顶部部分425转变为基本上无sp2的金刚石层430，其中基本上无sp2的金刚石层430的键主要包括sp3键(图4c)。可替换地，例如，通过使用CVD工艺，基本上无sp2的金刚石层430可以被形成在第一金刚石层420上。
第二金刚石层440可以随后被沉积在第一金刚石层420上(图4d)。第二金刚石层440可以优选地包括sp2键和sp3键的混合体，类似于第一金刚石层420。另一基本上无sp2的金刚石层(未示出)可以被形成在第二金刚石层440上，并且以这种方式，一系列富sp2金刚石层450和富sp3金刚石层460的交替层可以被形成(图4e)。
因此，由于富sp3层给予根据本发明的方法形成的金刚石层以强度，当前实施方案使得具有低介电常数和高机械强度的优势的层状金刚石结构470能够形成。
图5描绘根据本发明的当前实施方案的方法的流程图。在步骤510处，包括sp2和sp3键的混合体的第一金刚石层被形成在衬底上。在步骤520处，基本上无sp2的金刚石层被形成在第一金刚石层上。在步骤530处，包括sp2和sp3键的混合体的第二金刚石层被形成在基本上无sp2的金刚石层上。在步骤540处，基本上无sp2的金刚石层被形成在第二金刚石层上。
图6a图示根据本发明的实施方案的微电子结构。层间电介质(ILD)620可以被设置在传导层610上，所述传导层610可以包括诸如晶体管、金属互连线等的各种电路元件。ILD 620可以包括类似于图1c的金刚石层102的多孔金刚石层，和/或ILD 620可以包括类似于图4e的层状金刚石结构470的层状金刚石结构。ILD 620可以包括约1.95或更小的介电常数，并且可以包括大于约6GPa的机械强度。
氢等离子体650可以被应用于ILD 620。氢等离子体650可以起作用来终止，或钝化，在ILD 620的表面上可能存在的悬空键。将认识到，氢钝化的金刚石表面，这种被钝化的顶部表面622(图6b)，表现出非常低的摩擦系数，如在本领域中已知的，所述非常低的摩擦系数可以便于随后的诸如化学机械抛光(CMP)工艺的后续抛光工艺步骤，并且在此将进一步被描述。
沟槽625可以被形成在ILD 620中(图6c)。传导层630可以被形成在沟槽625内和在ILD 620的被钝化的顶部表面622上(图6d)。传导层630可以优选地包括铜。诸如CMP工艺的抛光工艺可以被应用于传导层630。因为ILD 620包括被钝化的顶部表面622，传导层630和ILD 620之间的选择性(即，抛光率上的差异)是极其高的，并且在一个实施方案中可以包括大于100∶1。ILD 620的被钝化的顶部表面622的另一优势是因为所述的被钝化的顶部表面包括低摩擦系数，在CMP工艺期间使用的CMP垫(pad)在需要替换垫之前可以使用长得多的时间段。
如以上详述的，本发明描述了表现出低介电常数(小于约2)和优异的机械强度的金刚石膜的形成。因此，本发明的金刚石膜使得这样的微电子结构能够制作，即，所述微电子结构足够鲁棒，以经受得住诸如化学机械抛光(CMP)和组装工艺期间的处理和封装导致的应力。
虽然上面的描述已经指出可以在本发明的方法中使用的某些步骤和材料，但是本领域中的技术人员将认识到可以做出很多修改和替换。因此，所有这样的修改、更改、替换和添加被认为落入如所附的权利要求书定义的本发明的精神和范围内。另外，认为诸如层间电介质氧化物的各种微电子结构在本领域中是公知的。因此，在此提供的图仅图示属于本发明的实施的示例性微电子器件的部分。因此，本发明不受限于在此描述的结构。

Claims (31)

1.一种形成微电子结构的方法，包括：
在衬底上形成金刚石层，其中所述金刚石层包括缺陷；以及
通过从所述金刚石层去除实质量的所述缺陷，在所述金刚石层中形成孔。
2.如权利要求1所述的方法，其中在所述金刚石层中形成孔的步骤包括通过在所述金刚石层中形成孔来降低所述金刚石层的介电常数。
3.如权利要求1所述的方法，其中在衬底上形成金刚石层的步骤包括通过化学气相沉积在衬底上形成金刚石层。
4.如权利要求1所述的方法，其中在衬底上形成金刚石层的步骤包括将所述衬底暴露给包括烃类和氢的气体，其中所述烃类的浓度大于所述氢的浓度的约10％。
5.如权利要求4所述的方法，其中将所述衬底暴露给包括烃类的气体的步骤包括将所述衬底暴露给包括甲烷的气体。
6.如权利要求1所述的方法，其中在衬底上形成金刚石层的步骤包括在衬底上形成金刚石层，其中所述金刚石层包括双键、空位或填隙中的至少一种。
7.如权利要求1所述的方法，其中从所述金刚石层去除所述缺陷的步骤包括从所述金刚石层蚀刻所述缺陷。
8.如权利要求7所述的方法，其中蚀刻所述缺陷的步骤包括在低于约450℃的温度，将所述缺陷暴露给氧气。
9.如权利要求7所述的方法，其中蚀刻所述缺陷的步骤包括将所述缺陷暴露给氧气以及利用快速热退火工艺。
10.如权利要求7所述的方法，其中蚀刻所述缺陷的步骤包括将所述缺陷暴露给氢等离子体或氧等离子体中的至少一种。
11.如权利要求10所述的方法，其中将所述缺陷暴露给氢等离子体的步骤包括通过利用氢钝化所述金刚石层的顶部表面，降低所述金刚石层的所述顶部表面的摩擦系数。
12.如权利要求1所述的方法，其中形成金刚石层的步骤包括在群组工具的沉积腔中形成所述金刚石层。
13.如权利要求1所述的方法，其中在所述金刚石层中形成孔的步骤包括在群组工具的氧化腔中，在所述金刚石层中形成孔。
14.如权利要求1所述的方法，还包括：
在群组工具的沉积腔中，在所述金刚石层上形成第二金刚石层；
在所述群组工具的氧化腔中，在所述第二金刚石层中形成孔。
15.一种形成微电子结构的方法，包括：
在衬底上形成第一金刚石层，其中所述第一金刚石层包括sp2键和sp3键的混合体；以及
将所述第一金刚石层暴露给氢等离子体，其中所述sp2键从所述第一金刚石层的顶部部分基本上被去除。
16.如权利要求15所述的方法，其中形成第一金刚石层的步骤包括通过利用包括甲烷浓度的等离子体形成第一金刚石层，所述的甲烷浓度大于氢浓度约10％。
17.如权利要求15所述的方法，其中将所述第一金刚石层暴露给氢等离子体的步骤包括通过将所述第一金刚石层暴露给氢等离子体，使所述第一金刚石层的所述顶部部分转变以形成基本上无sp2的金刚石层。
18.如权利要求15所述的方法，还包括通过利用包括甲烷浓度的等离子体，形成设置在所述基本上无sp2的金刚石层上的第二金刚石层，其中所述第二金刚石层包括sp2和sp3键的混合体，所述的甲烷浓度大于氢浓度约10％。
19.一种结构，包括：
包括实质量的孔的金刚石层。
20.如权利要求19所述的结构，其中所述金刚石层包括低于约1.95的介电常数。
21.如权利要求19所述的结构，其中所述金刚石层包括大于约6GPa的强度。
22.如权利要求19所述的结构，其中所述金刚石层包括ILD层。
23.一种结构，包括：
包括sp2键和sp3键的混合体的金刚石层；以及
设置在所述金刚石层上的基本上无sp2的金刚石层，其中所述基本上无sp2的金刚石层包括sp3键。
24.如权利要求23所述的结构，其中所述基本上无sp2的金刚石层不包括可察觉量的sp2键。
25.如权利要求23所述的结构，其中所述结构包括小于约1.95的介电常数和大于约6GPa的强度。
26.如权利要求23所述的结构，其中所述结构包括ILD层。
27.一种结构，包括：
设置在衬底上的传导层；以及
设置在所述传导层上的金刚石层，其中所述金刚石层包括孔。
28.如权利要求27所述的结构，其中所述金刚石层包括ILD。
29.如权利要求27所述的结构，其中所述金刚石层包括低于约1.95的介电常数。
30.如权利要求27所述的结构，其中所述金刚石层包括大于约6GPa的强度。
31.如权利要求27所述的结构，其中所述金刚石层包括是所述传导层的约100倍的抛光率。
CNA2005800169837A 2004-04-13 2005-03-31 多孔金刚石膜的制造 Pending CN1957469A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/823,836 2004-04-13
US10/823,836 US20050227079A1 (en) 2004-04-13 2004-04-13 Manufacture of porous diamond films

Publications (1)

Publication Number Publication Date
CN1957469A true CN1957469A (zh) 2007-05-02

Family

ID=34964069

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800169837A Pending CN1957469A (zh) 2004-04-13 2005-03-31 多孔金刚石膜的制造

Country Status (7)

Country Link
US (2) US20050227079A1 (zh)
EP (1) EP1735831A2 (zh)
JP (1) JP2007532782A (zh)
KR (2) KR20120073368A (zh)
CN (1) CN1957469A (zh)
TW (1) TWI296611B (zh)
WO (1) WO2005101500A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110947030A (zh) * 2019-11-29 2020-04-03 中国科学院深圳先进技术研究院 一种抗菌多级次金刚石复合材料及其制备方法和应用
WO2024016381A1 (zh) * 2022-07-20 2024-01-25 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365003B2 (en) * 2004-12-29 2008-04-29 Intel Corporation Carbon nanotube interconnects in porous diamond interlayer dielectrics
US20070269646A1 (en) * 2006-05-18 2007-11-22 Haverty Michael G Bond termination of pores in a porous diamond dielectric material
WO2010090788A2 (en) * 2009-02-06 2010-08-12 Uchicago Argonne, Llc Plasma treatment of carbon-based materials and coatings for improved friction and wear properties
US8770827B2 (en) * 2009-05-18 2014-07-08 The Swatch Group Research And Development Ltd Method for coating micromechanical parts with high tribological performances for application in mechanical systems
WO2010142602A1 (en) * 2009-06-09 2010-12-16 The Swatch Group Research And Development Ltd Method for coating micromechanical components of a micromechanical system, in particular a watch and related micromechanical coated component
US11524898B2 (en) * 2016-11-04 2022-12-13 Massachusetts Institute Of Technology Formation of pores in atomically thin layers
CN110760815B (zh) * 2019-11-22 2021-11-19 惠州市三航无人机技术研究院 一种多孔掺杂类金刚石薄膜制备方法
CN113782421B (zh) * 2021-09-10 2023-12-01 长江存储科技有限责任公司 一种碳薄膜制作方法和设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63215597A (ja) * 1987-02-27 1988-09-08 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜又はダイヤモンド状薄膜の製造方法
JPH01246116A (ja) * 1988-03-29 1989-10-02 Natl Inst For Res In Inorg Mater 針状，繊維状，多孔質状ダイヤモンドまたはそれらの集合体の製造法
US5261959A (en) * 1988-05-26 1993-11-16 General Electric Company Diamond crystal growth apparatus
US5215942A (en) * 1988-08-15 1993-06-01 The Regents Of The University Of California Diamond-containing ceramic composites and methods of making same
JPH03257098A (ja) * 1990-03-05 1991-11-15 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜の形成方法
JPH04160074A (ja) * 1990-10-22 1992-06-03 Toshiba Corp ダイヤモンド多孔質体及びその製造方法
KR0153039B1 (ko) * 1993-03-15 1998-12-15 사토 후미오 회로기판 및 그 제조방법
US5844252A (en) * 1993-09-24 1998-12-01 Sumitomo Electric Industries, Ltd. Field emission devices having diamond field emitter, methods for making same, and methods for fabricating porous diamond
US5942328A (en) * 1996-02-29 1999-08-24 International Business Machines Corporation Low dielectric constant amorphous fluorinated carbon and method of preparation
US5993916A (en) * 1996-07-12 1999-11-30 Applied Materials, Inc. Method for substrate processing with improved throughput and yield
US6147407A (en) * 1998-03-27 2000-11-14 Lucent Technologies Inc. Article comprising fluorinated amorphous carbon and process for fabricating article
US6312766B1 (en) * 1998-03-12 2001-11-06 Agere Systems Guardian Corp. Article comprising fluorinated diamond-like carbon and method for fabricating article
US6231716B1 (en) * 1998-11-09 2001-05-15 Applied Materials, Inc. Processing chamber with rapid wafer exchange

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110947030A (zh) * 2019-11-29 2020-04-03 中国科学院深圳先进技术研究院 一种抗菌多级次金刚石复合材料及其制备方法和应用
WO2021104011A1 (zh) * 2019-11-29 2021-06-03 中国科学院深圳先进技术研究院 一种抗菌多级次金刚石复合材料及其制备方法和应用
CN110947030B (zh) * 2019-11-29 2021-11-16 中国科学院深圳先进技术研究院 一种抗菌多级次金刚石复合材料及其制备方法和应用
WO2024016381A1 (zh) * 2022-07-20 2024-01-25 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
JP2007532782A (ja) 2007-11-15
TW200602262A (en) 2006-01-16
KR20120073368A (ko) 2012-07-04
US20060199012A1 (en) 2006-09-07
US20050227079A1 (en) 2005-10-13
TWI296611B (en) 2008-05-11
WO2005101500A3 (en) 2006-05-04
KR20070004080A (ko) 2007-01-05
WO2005101500A2 (en) 2005-10-27
EP1735831A2 (en) 2006-12-27

Similar Documents

Publication Publication Date Title
CN1957469A (zh) 多孔金刚石膜的制造
JP4549002B2 (ja) カーボンナノチューブからなる電気的に導電性の接続を有する電子部品とその製造方法
CN100550316C (zh) 半导体结构的形成方法及半导体结构
JPS595629A (ja) 二重層表面安定化方法
KR100830356B1 (ko) 캐패시터 소자
JP2008258187A (ja) 電子デバイス及びその製造方法
US20040224475A1 (en) Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices
JP4548280B2 (ja) 半導体装置の製造方法
CN1941293A (zh) 用于半导体器件的使用预处理的材料原子层沉积的方法
JPH06349950A (ja) 半導体装置及びその製造方法
US7365003B2 (en) Carbon nanotube interconnects in porous diamond interlayer dielectrics
FR2643192A1 (fr) Procede de fabrication d'un dispositif semi-conducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant
US20070269646A1 (en) Bond termination of pores in a porous diamond dielectric material
US20070128553A1 (en) Method for forming feature definitions
JP2937998B1 (ja) 配線の製造方法
US6596629B2 (en) Method for forming wire in semiconductor device
JPH0246731A (ja) 半導体装置の製造方法
KR20220028935A (ko) 인터커넥트 구조체의 형성방법
TWI393215B (zh) 半導體裝置之製造方法
CN100590810C (zh) 介质层的形成方法及双镶嵌结构的制造方法
JPH1012614A (ja) 半導体装置用配線およびその製造方法
KR100771540B1 (ko) 커패시터 형성 방법
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
JP2001077324A (ja) ＳｉＯＦ絶縁膜が形成された強誘電体メモリ及びその絶縁膜の形成方法
JPH0629410A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070502