CN100590810C - 介质层的形成方法及双镶嵌结构的制造方法 - Google Patents

介质层的形成方法及双镶嵌结构的制造方法 Download PDF

Info

Publication number
CN100590810C
CN100590810C CN200710044354A CN200710044354A CN100590810C CN 100590810 C CN100590810 C CN 100590810C CN 200710044354 A CN200710044354 A CN 200710044354A CN 200710044354 A CN200710044354 A CN 200710044354A CN 100590810 C CN100590810 C CN 100590810C
Authority
CN
China
Prior art keywords
dielectric layer
semiconductor
layer
plasma
reducibility gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710044354A
Other languages
English (en)
Other versions
CN101355033A (zh
Inventor
聂佳相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200710044354A priority Critical patent/CN100590810C/zh
Publication of CN101355033A publication Critical patent/CN101355033A/zh
Application granted granted Critical
Publication of CN100590810C publication Critical patent/CN100590810C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种介质层的形成方法,包括:提供具有金属层的半导体基底;用无氮的还原性气体的等离子体对所述金属层进行表面预处理;在所述半导体基底上沉积介质层。本发明还提供一种双镶嵌结构的制造方法。本发明在形成介质层时不会产生突起的缺陷,形成的介质层表面较为平坦。

Description

介质层的形成方法及双镶嵌结构的制造方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种介质层的形成方法及双镶嵌结构的制造方法。
背景技术
随着半导体集成电路制造技术的日益进步,集成度越来越高,线宽越做越小,为降低后段互连结构的电阻电容延迟(RC Delay),引入铜双镶嵌结构的制造工艺来形成后段的互连结构。专利号为US 7030031B2的美国专利公开了一种双镶嵌结构的制造工艺。
图1至图3为所述的美国专利公开的双镶嵌结构的制造工艺的各步骤相应的结构的剖面示意图。
如图1所示,提供半导体基底11,在所述半导体基底11中具有导电层10,所述导电层10的材质可以为铜;
在所述半导体基底11上形成介质层(又称为覆盖层,Cap Layer)12和中间介电层13,其中所述介质层12可以是氮化硅,所述中间介电层13为低介电常数材料;
可选的,在所述中间介质层13上可形成覆盖层14;
通过图形化方法在所述中间介电层13中形成连接孔15,并在所述连接孔15中和中间节电层13(或覆盖层14)上平坦化层16;
在所述平坦化层16上形成光刻胶层19,并在所述光刻胶层19中形成沟槽图案20;
如图2所示,通过刻蚀将所述沟槽图案20转移到所述中间介电层13中,形成沟槽24;
并去除所述光刻胶层19和平坦化层16;
如图3所示,在所述沟槽24和连接孔15中填充金属材料,形成互连线25和连接插塞26。
所述的双镶嵌结构的制造方法中,一般通过化学气相沉积的方法形成介质层12;在形成介质层12时,首先用氨气等离子体对所述导电层10进行表面预处理,去除所述导电层10表面的氧化物,例如若导电层10材质为铜,通过表面预处理去除氧化铜;接着在导电层10上和半导体基底11的表面的其它部分通过沉积形成介质层12;
然而,所述的方法形成的介质层12后,会在导电层10上方相应位置的介质层12表面产生突起缺陷,如图4所示的突起12a,使介质层12表面平坦化程度降低;由于介质层12作为连接孔15的刻蚀停止层,突起12a会影响对形成连接孔15的刻蚀终止信号的检测,在没有突起的位置的造成连接孔的刻蚀不足,易形成断路。
发明内容
本发明提供一种介质层的形成方法及双镶嵌结构的制造方法,该方法在形成介质层时不会产生突起缺陷。
本发明提供的一种介质层的形成方法,包括:
提供具有金属层的半导体基底;
用无氮的还原性气体的等离子体对所述金属层进行表面预处理;
在所述半导体基底上沉积介质层。
可选的,所述表面预处理的步骤如下:
将所述半导体基底置于工艺腔中;
向所述工艺腔中通入无氮的还原性气体,该还原性气体在激励源的激励下电离,产生等离子体;
在等离子体和半导体基底之间施加偏压,使等离子体向半导体基底表面移动,轰击所述金属层表面。
可选的,所述激励源为微波源或射频源。
可选的,所述激励源为射频源,该射频源的功率为500至700W。
可选的,所述还原性气体为氢气或一氧化碳。
可选的,所述还原性气体为氢气和氦气的混合气体。
可选的,所述混合气体的流量为50至200sccm。
可选的,对所述金属层进行表面预处理的工艺和在所述半导体基底上沉积介质层的工艺可原位进行或在不同的工艺腔中分别进行。
可选的,所述介质层为氮化硅或碳化硅或氮碳硅化合物。
本发明还提供一种双镶嵌结构的制造方法,包括:
提供具有金属层的半导体基底;
用无氮的还原性气体的等离子体对所述金属层进行表面预处理;
在所述半导体基底上沉积介质层;
在所述介质层上形成中间介电层;
在所述中间介电层中形成开口,其中,至少一开口底部露出所述金属导线层表面;
在所述开口中填充金属材料。
可选的,所述表面预处理的步骤如下:
将所述半导体基底置于工艺腔中;
向所述工艺腔中通入无氮的还原性气体,该还原性气体在激励源的激励下电离,产生等离子体;
在等离子体和半导体基底之间施加偏压,使等离子体向半导体基底表面移动,轰击所述金属层表面。
可选的,所述激励源为微波源或射频源。
可选的,所述激励源为射频源,该射频源的功率为500至700W。
可选的,所述还原性气体为氢气或一氧化碳。
可选的,所述还原性气体为氢气和氦气的混合气体。
可选的,对所述金属层进行表面预处理的工艺和在所述半导体基底上沉积介质层的工艺可原位进行或在不同的工艺腔中分别进行。
可选的,所述介质层为氮化硅或碳化硅或氮碳硅化合物。
可选的,所述中间介电层为低介电常数材料。
与现有技术相比,本发明具有以下优点:
在具有金属层的半导体基底上沉积介质层之前,用无氮的还原性气体对所述金属层表面进行预处理,避免了氮和金属层中的材料产生化学反应,从而避免了在介质层表面形成突起的缺陷,有助于形成表面平坦化程度较高的介质层;减少了或消除了对后续工艺的影响;
当该介质层为双镶嵌结构中的刻蚀停止层时,由于介质层较为平坦化,可消除或降低对刻蚀终点检测的影响;
当该介质层作为绝缘材料时,由于较为平坦化,厚度一致性较好,从而稳定性也较高,有助于提高形成的产品的稳定性。
附图说明
图1至3为现有技术中的一种双镶嵌结构的制造工艺的各步骤相应的结构的剖面示意图;
图4为现有的双镶嵌结构的制造工艺在覆盖层表面产生突起缺陷的剖面示意图;
图5为本发明的介质层的制造方法的实施例的流程图;
图6至图8为本发明的介质层的制造方法的实施例各步骤相应的结构的剖面示意图;
图9至图14为本发明的双镶嵌结构的制造方法的各步骤相应的结构的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在金属层(例如铜)上形成介质层时,需要先去除金属层表面的氧化层,现有的一种方法中采用氨气等离子体预处理的方法来去除所述氧化层,所述氨气等离子体中的氢与氧化铜发生还原反应,将氧化铜还原为铜,而氨气中的氮气却沿着铜的晶粒间隙渗入到铜金属层中,并和铜发生反应生成铜和氮的化合物,该化合物在沉积介质层时的高温的作用下,会沿铜晶粒间隙向外生长,并延伸至导电层表面之上的介质层中,使得介质层表面形成突起的缺陷。
本发明提供一种形成介质层的方法。
图5为本发明的介质层的形成方法的实施例的流程图。
如图5所示,步骤S100,提供具有金属层的半导体基底;
如图6所示的剖面示意图,提供半导体基底100,在所述半导体基底100中具有半导体器件(未示出),例如金属氧化物半导体晶体管;在所述半导体基底100中还具有金属层102,所述金属层102表面被露出;所述金属层102的材质为铜。
如图5所示,步骤S110,用还原性气体的等离子体对所述金属层进行表面预处理;
由于金属层102暴露在空气中,会在表面生成氧化物,例如氧化铜;在该半导体基底100上形成介质层之前,需要先将该金属层102表面的氧化铜去除;
在其中的一个实施例中,将所述半导体基底100置于工艺腔中;向所述工艺腔中通入无氮的还原性气体,该还原性气体在激励源的激励下电离,产生等离子体;在等离子体和半导体基底100之间施加偏压,使等离子体向半导体基底100表面移动,并轰击所述金属层102表面,如图7所示的剖面示意图中的等离子体a;
所述还原性气体的等离子体与所述金属层102表面的氧化物发生还原反应,将所述氧化物还原为铜;
所述激励源可以为微波源或射频源;
所述还原性气体为氢气或一氧化碳或氢气和氦气的混合气体;
在其中的一个实施例中,所述激励源为射频源,所述射频源的功率为500至700W;所述还原性气体为氢气和氦气的混合气体,其中,氢气的体积百分比为5%,氦气的体积百分比为95%,该混合气体的流量为50至200sccm;等离子体预处理的时间为30至60s;
通过氢气和氦气的混合气体的等离子体的表面预处理,去除了金属层102表面的氧化物,此外,由于产生所述等离子体的气体无氮气,消除了产生突起缺陷的根源,因而不会在后续沉积介质层后产生突起缺陷;
此外,所述等离子体也会轰击所述半导体基底100的其它区域的表面,可去除半导体基底100表面的污染物,并增强后续形成的介质层和半导体基底100表面的粘附性。
如图5所示的流程图,步骤S120,在所述半导体基底上沉积介质层;
如图8所示的剖面示意图,在所述半导体基底100上沉积介质层104;
所述介质层104可以是碳化硅、氧化硅、氮化硅、碳氮氧化合物(SiOC)、氮碳硅化合物(NDC)中的一种或其组合;沉积所述介质层104的方法为物理气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种;
沉积所述介质层104的反应气体包括三甲基甲硅烷基(TMS)、氨气、硅烷、TEOS、臭氧、二氯二氢硅、氧化二氮、氮气、氧气中的一种或其组合;
以所述介质层104为氮碳硅化合物(NDC)为例,当所述半导体基底100完成等离子体表面预处理后,将半导体基底100置于沉积工艺腔中,向工艺腔中通入生成NDC的反应气体,例如氨气和TMS,同时调节射频源能量和腔室温度,使得反应气体的化学键打破并重新组合成NDC,附着在半导体基底100表面;
所述TMS的流量可以为300至400sccm,所述氨气的流量可以为600至800sccm,反应室温度可以为100至1000℃,压力为2至8托,在其中的一个实施例中,温度为350℃,压力为3.7托,射频源功率为400至1500W,反应时间约为10至30秒;
其中,对所述金属层102进行表面预处理的工艺和在所述半导体基底100上沉积介质层104的工艺可以在不同的工艺腔中分别进行,也可以在同一工艺腔中原位进行。
在具有金属层102的半导体基底100上沉积介质层104之前,用无氮还原性气体的等离子体对所述金属层102表面进行预处理,避免了氮和金属层102中的金属材料(例如铜)发生化学反应,从而避免了在介质层104表面形成突起的缺陷,有助于形成表面平坦化程度较高的介质层104;减少了或消除了对后续工艺的影响;
例如,当该介质层104为刻蚀停止层时,由于介质层104较为平坦化,可降低对刻蚀终点检测的影响;当该介质层作为绝缘材料时,由于较为平坦化,厚度一致性较好,从而稳定性也较高,有助于提高形成的产品的稳定性。
本发明还提供一种双镶嵌结构的制造方法。
图9至图14为本发明的双镶嵌结构的制造方法的实施例的各步骤相应的结构的剖面示意图;
如图9所示,提供半导体基底200,在所述半导体基底200中具有半导体器件(未示出),例如金属氧化物半导体晶体管;在所述半导体基底200中还具有铜金属层202,所述铜金属层202表面被露出。
由于铜金属层202暴露在空气中,会由于自然氧化在表面生成氧化铜;在该半导体基底200上形成介质层之前,需要先将该铜金属层202表面的氧化铜去除;
在其中的一个实施例中,将半导体基底200置于工艺腔中;向所述工艺腔中通入无氮的还原性气体,该还原性气体在激励源的激励下电离,产生等离子体;在等离子体和半导体基底200之间施加偏压,使等离子体向半导体基底200表面移动,并轰击所述铜金属层202表面,如图10所示的剖面示意图中所示的等离子体a;
所述还原性气体的等离子体与所述铜金属层202表面的氧化物发生还原反应,将所述氧化物还原为铜;
所述激励源可以为微波源或射频源;
所述还原性气体为氢气或一氧化碳或氢气和氦气的混合气体;
在其中的一个实施例中,所述激励源为射频源,所述射频源的功率为500至700W;所述还原性气体为氢气和氦气的混合气体,其中,氢气的体积百分比为5%,氦气的体积百分比为95%,该混合气体的流量为50至200sccm;等离子体预处理的时间为30至60s;
通过氢气和氦气的混合气体的等离子体的表面预处理,去除铜金属层202表面的氧化物,此外,由于产生所述等离子体的气体无氮气,消除了产生突起缺陷的根源,因而不会在后续沉积介质层后产生突起缺陷;
此外,所述等离子体也会轰击所述半导体基底200表面的其它区域,可去除半导体基底200表面的污染物,并增强后续形成的介质层和半导体基底200表面的粘附性。
如图11所示的剖面示意图,在所述半导体基底200上沉积介质层204;该介质层204作为后续形成连接孔的刻蚀停止层;介质层204的厚度为300至800A;
所述介质层204可以是碳化硅、氧化硅、氮化硅、碳氮氧化合物(SiOC)、氮碳硅化合物(NDC)中的一种或其组合;沉积所述介质层204的方法为物理气相沉积、等离子体辅助化学气相沉积、高密度等离子体化学气相沉积、原子层沉积中的一种;
沉积所述介质层204的反应气体包括三甲基甲硅烷基(TMS)、氨气、硅烷、TEOS、臭氧、二氯二氢硅、氧化二氮、氮气、氧气中的一种或其组合;
以所述介质层204为氮碳硅化合物(NDC)为例,当所述半导体基底200完成等离子体表面预处理后,将半导体基底200置于沉积工艺腔中,向工艺腔中通入生成NDC的反应气体,例如氨气和TMS,同时调节射频源能量和腔室温度,使得反应气体的化学键打破并重新组合,形成NDC,并附着在半导体基底200表面;
所述TMS的流量可以为300至400sccm,所述氨气的可以流量为600至800sccm,反应室温度可以为100至1000℃,压力为2至8托;在其中的一个实施例中,温度为350℃,压力为3.7托,射频源功率为400至1500W,反应时间约为10至30秒;
其中,对所述金属层202进行表面预处理的工艺和在所述半导体基底200上沉积介质层204的工艺可以在不同的工艺腔中分别进行,也可以在同一工艺腔中原位进行。
在具有金属层202的半导体基底200上沉积介质层204之前,用无氮还原性气体的等离子体对所述铜金属层202表面进行预处理,避免了氮和铜金属层202中的铜发生化学反应,从而避免了在介质层204表面形成突起的缺陷,有助于形成表面平坦化程度较高的介质层204;减少了或消除了后续工艺中刻蚀开口时对刻蚀终点检测的影响;
如图12所示,在所述介质层204上形成中间介电层206,所述中间介电层206为低介电常数材料,例如为黑钻石(Black Diamond)、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃中的一种或其组合。形成中间介电层206的方法为物理气相沉积或化学气相沉积。
如图13所示,在所述中间介电层206中形成连接孔210和沟槽208,其中,所述连接孔210的底部露出所述金属层202的表面;
如图14所示,在所述连接孔210和沟槽208中填充金属材料,例如铜,形成铜互连线208a和连接插塞210a。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (18)

1、一种介质层的形成方法,其特征在于,包括:
提供具有金属层的半导体基底;
用无氮的还原性气体的等离子体对所述金属层进行表面预处理,以防止在后续形成的介质层表面形成突起的缺陷;
在所述半导体基底上沉积介质层。
2、如权利要求1所述的介质层的形成方法,其特征在于,所述表面预处理的步骤如下:
将所述半导体基底置于工艺腔中;
向所述工艺腔中通入无氮的还原性气体,该还原性气体在激励源的激励下电离,产生等离子体;
在等离子体和半导体基底之间施加偏压,使等离子体向半导体基底表面移动,轰击所述金属层表面。
3、如权利要求2所述的介质层的形成方法,其特征在于:所述激励源为微波源或射频源。
4、如权利要求2所述的介质层的形成方法,其特征在于:所述激励源为射频源,该射频源的功率为500至700w。
5、如权利要求1至4任一权利要求所述的介质层的形成方法,其特征在于:所述还原性气体为氢气或一氧化碳。
6、如权利要求1至4任一权利要求所述的介质层的形成方法,其特征在于:所述还原性气体为氢气和氦气的混合气体。
7、如权利要求6所述的介质层的形成方法,其特征在于:所述混合气体的流量为50至200sccm。
8、如权利要求1所述的介质层的形成方法,其特征在于:对所述金属层进行表面预处理的工艺和在所述半导体基底上沉积介质层的工艺可原位进行或在不同的工艺腔中分别进行。
9、如权利要求1所述的介质层的形成方法,其特征在于:所述介质层为氮化硅或碳化硅或氮碳硅化合物。
10、一种双镶嵌结构的制造方法,其特征在于,包括:
提供具有金属层的半导体基底;
用无氮的还原性气体的等离子体对所述金属层进行表面预处理,以防止在后续形成的介质层表面形成突起的缺陷;
在所述半导体基底上沉积介质层;
在所述介质层上形成中间介电层;
在所述中间介电层中形成开口,其中,至少一开口底部露出所述金属导线层表面;
在所述开口中填充金属材料。
11、如权利要求10所述的双镶嵌结构的制造方法,其特征在于,所述表面预处理的步骤如下:
将所述半导体基底置于工艺腔中;
向所述工艺腔中通入无氮的还原性气体,该还原性气体在激励源的激励下电离,产生等离子体;
在等离子体和半导体基底之间施加偏压,使等离子体向半导体基底表面移动,轰击所述金属层表面。
12、如权利要求11所述的双镶嵌结构的制造方法,其特征在于:所述激励源为微波源或射频源。
13、如权利要求11所述的双镶嵌结构的制造方法,其特征在于:所述激励源为射频源,该射频源的功率为500至700w。
14、如权利要求10至13任一权利要求所述的双镶嵌结构的制造方法,其特征在于:所述还原性气体为氢气或一氧化碳。
15、如权利要求10至13任一权利要求所述的双镶嵌结构的制造方法,其特征在于:所述还原性气体为氢气和氦气的混合气体。
16、如权利要求10所述的双镶嵌结构的制造方法,其特征在于:
对所述金属层进行表面预处理的工艺和在所述半导体基底上沉积介质层的工艺可原位进行或在不同的工艺腔中分别进行。
17、如权利要求10所述的双镶嵌结构的制造方法,其特征在于:所述介质层为氮化硅或碳化硅或氮碳硅化合物。
18、如权利要求10所述的双镶嵌结构的制造方法,其特征在于:所述中间介电层为低介电常数材料。
CN200710044354A 2007-07-27 2007-07-27 介质层的形成方法及双镶嵌结构的制造方法 Expired - Fee Related CN100590810C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710044354A CN100590810C (zh) 2007-07-27 2007-07-27 介质层的形成方法及双镶嵌结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710044354A CN100590810C (zh) 2007-07-27 2007-07-27 介质层的形成方法及双镶嵌结构的制造方法

Publications (2)

Publication Number Publication Date
CN101355033A CN101355033A (zh) 2009-01-28
CN100590810C true CN100590810C (zh) 2010-02-17

Family

ID=40307764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710044354A Expired - Fee Related CN100590810C (zh) 2007-07-27 2007-07-27 介质层的形成方法及双镶嵌结构的制造方法

Country Status (1)

Country Link
CN (1) CN100590810C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192878B (zh) * 2021-04-27 2023-09-29 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
CN116031158B (zh) * 2023-03-29 2023-06-16 长鑫存储技术有限公司 金属氧化物层的去除方法及半导体结构的制备方法

Also Published As

Publication number Publication date
CN101355033A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6967405B1 (en) Film for copper diffusion barrier
US6013575A (en) Method of selectively depositing a metal film
KR101764163B1 (ko) 기판 상에 구리 표면을 캡핑하기 위한 방법
US9478460B2 (en) Cobalt selectivity improvement in selective cobalt process sequence
US20030203614A1 (en) Method for forming silicon containing layers on a substrate
KR20080100153A (ko) 낮은 K 금속간 유전체 및 에칭 스톱과의 통합을 위한 무전해 Co 합금막 상에서의 산화를 감소시키고 접착력을 강화시키는 방법
KR19990013556A (ko) 반도체 장치 및 그 제조 방법
CN101419923B (zh) 引线焊垫的制造方法
JPH10335322A (ja) 絶縁膜の形成方法
US20130309866A1 (en) Method of manufacturing a semiconductor device
US20040147115A1 (en) Two-step formation of etch stop layer
TWI295485B (en) Method of improving low-k film property and damascene process using the same
KR100468796B1 (ko) 반도체 장치의 제조 방법
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
CN100590810C (zh) 介质层的形成方法及双镶嵌结构的制造方法
KR20040059431A (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성 방법
JP4941921B2 (ja) 選択W−CVD法及びCu多層配線の製作法
CN100517600C (zh) 介质层的形成方法
KR100341849B1 (ko) 반도체 소자의 금속 배선 형성 방법
US8541307B2 (en) Treatment method for reducing particles in dual damascene silicon nitride process
CN106158729A (zh) 半导体结构的形成方法
KR20100061566A (ko) 로우-k 유전체 및 금속 프로세스 통합의 방법
CN100576496C (zh) 双镶嵌结构的形成方法
JPS63147347A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20180727

CF01 Termination of patent right due to non-payment of annual fee