CN113192878B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN113192878B
CN113192878B CN202110466461.8A CN202110466461A CN113192878B CN 113192878 B CN113192878 B CN 113192878B CN 202110466461 A CN202110466461 A CN 202110466461A CN 113192878 B CN113192878 B CN 113192878B
Authority
CN
China
Prior art keywords
layer
dielectric layer
semiconductor device
manufacturing
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110466461.8A
Other languages
English (en)
Other versions
CN113192878A (zh
Inventor
刘冲
任媛媛
严强生
陈宏�
曹秀亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110466461.8A priority Critical patent/CN113192878B/zh
Publication of CN113192878A publication Critical patent/CN113192878A/zh
Application granted granted Critical
Publication of CN113192878B publication Critical patent/CN113192878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件的制造方法，包括提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；在所述金属层的表面和所述开口的侧壁及底部形成保护层，采用高密度等离子体化学气相沉积工艺去除所述保护层上存在的第二突起缺陷并沉积介质层；或者，在所述开口内填充介质层并延伸覆盖所述开口两侧的所述金属层，对所述介质层进行平坦化处理，以去除所述第二突起缺陷。本发明去除保护层或介质层表面的第二突起缺陷，从而减少或避免层间介质层表面的第一突起缺陷影响后续形成的钝化层及其他半导体结构的表面平坦度，从而改善半导体器件的形貌和性能。

Description

半导体器件的制造方法
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件的制造方法。
背景技术
在半导体制造过程中，半导体器件表面的金属化和钝化是半导体制造工艺中必不可少的部分。半导体器件的金属化是应用化学或物理处理方法在所述半导体器件上淀积导电金属薄膜的过程。
图1为一顶部金属层的表面的电镜图，参阅图1，所述顶部金属层的材料为金属铝或含铝的合金时，所述顶部金属层的表面不平整，存在微小的突起(即图1中圆圈所表示的部分)。图2和图3为一半导体器件的制造方法中部分步骤对应的结构示意图。首先，参阅图2，所述半导体器件包括衬底100，所述衬底100上依次形成有层间介质层110、金属层120、介电抗反射层130和图案化的光刻胶层140。参阅图3，在传统的半导体器件的制备过程中，通常以所述图案化的光刻胶层140为掩模层刻蚀所述介电抗反射层130和所述金属层120，以在所述金属层120上形成开口121。在形成所述开口121之后，可以对所述金属层120和所述层间介质层110进行过刻蚀，以完全去除所述开口121的底部残留的所述金属层120。
然而，当所述金属层120为铝铜合金层时，所述金属层120的表面会存在微小的突起。同时，在铝铜合金中，金属铜会在晶界处富集，并且铜合金在温度变化时会发生相变，使得铝铜合金中过饱和的铜以θ相(theta phase)的铝铜化合物的形式析出于铝铜合金的晶界处，由于铜及其化合物的刻蚀速率低于铝的刻蚀速率，因此，所述金属层120中不同位置的刻蚀速率会有差异。由于所述金属层120的表面本就存在突起缺陷，且所述金属层120中不同位置的刻蚀速率不同，因此，所述层间介质层110中被刻蚀区域的表面上也会存在突起缺陷(即图3中圆圈所表示的部分)，所述突起缺陷会影响所述半导体器件的形貌及性能，导致所述半导体器件无法通过出厂质量检测(Outgoing Quality Assure，OQA)，严重时可能导致所述半导体器件报废。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，避免层间介质层表面的第一突起缺陷影响后续形成的钝化层及其他半导体结构的表面平坦度，从而改善半导体器件的形貌和性能。
为了达到上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；
在所述金属层的表面和所述开口的侧壁及底部形成保护层，且所述第一突起缺陷上方的所述保护层的表面形成有第二突起缺陷；以及
采用高密度等离子体化学气相沉积工艺在所述保护层上形成介质层，以去除所述第二突起缺陷。
可选的，所述高密度等离子体化学气相沉积工艺的工艺温度为250℃～450℃，沉积刻蚀比的范围为2～5，工艺压力的范围为2mT～20mT，源功率为2kW～4kW，偏压功率为2kW～3.5kW，工艺气体包括反应气体和刻蚀气体，其中，所述反应气体包括硅烷和氧气，所述刻蚀气体包括氩气。
可选的，在形成所述介质层之后还包括：
在所述介质层上形成缓冲层，以减小所述介质层的应力。
可选的，所述保护层、所述介质层和所述缓冲层的厚度之和为
可选的，所述介质层的厚度大于或等于所述保护层、所述介质层和所述缓冲层的厚度之和的四分之一。
可选的，在形成所述缓冲层之后还包括：
在所述缓冲层上形成钝化层。
可选的，所述钝化层的厚度范围为
可选的，采用UV光照射所述钝化层以增强所述钝化层的强度。
可选的，所述金属层包括铝铜合金层，所述钝化层的材料包括氮化硅，所述保护层、所述介质层和所述缓冲层的材料均包括氧化硅。
可选的，所述金属层的厚度范围为
此外，本发明还提供了一种半导体器件的制造方法，包括：
提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；
在所述开口内填充介质层，所述介质层延伸覆盖所述开口两侧的所述金属层，所述第一突起缺陷上方的所述介质层的表面形成有第二突起缺陷；以及
对所述介质层进行平坦化处理，以去除所述第二突起缺陷。
可选的，采用化学机械研磨工艺进行平坦化处理。
可选的，对所述介质层进行平坦化处理之后，所述金属层的表面的所述介质层的厚度范围为
可选的，对所述介质层进行平坦化处理之后，还包括：
在所述介质层上形成钝化层。
可选的，所述钝化层的厚度范围为
可选的，采用UV光照射所述钝化层以增强所述钝化层的强度。
可选的，所述金属层包括铝铜合金层，所述钝化层的材料包括氮化硅，所述介质层的材料包括氧化硅。
可选的，所述金属层的厚度范围为
综上所述，本发明提供一种半导体器件的制造方法，包括提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；在所述金属层的表面和所述开口的侧壁及底部形成保护层，采用高密度等离子体化学气相沉积工艺去除所述保护层上存在的第二突起缺陷并沉积介质层；或者，在所述开口内填充介质层并延伸覆盖所述开口两侧的所述金属层，对所述介质层进行平坦化处理，以去除所述第二突起缺陷。本发明去除保护层或介质层表面的第二突起缺陷，从而减少或避免层间介质层表面的第一突起缺陷影响后续形成的钝化层及其他半导体结构的表面平坦度，从而改善半导体器件的形貌和性能。
进一步地，本发明在所述介质层上形成缓冲层以减少所述介质层的应力，避免后续形成的钝化层因应力过大而碎裂，同时，采用UV光照射所述钝化层以提高所述钝化层的强度，以便减薄所述钝化层，进而降低刻蚀所述钝化层所需的工艺时间，提高生产效率。
附图说明
图1为一顶部金属层的表面的电镜图；
图2-图3为一半导体器件的制造方法中部分步骤对应的结构示意图；
图4-图7为一半导体结构的制造方法中各个步骤对应的结构示意图；
图8为本发明实施例一提供的半导体器件的制造方法的流程图；
图9-图14为本发明实施例一提供的半导体器件的制造方法中各个步骤对应的结构示意图；
图15为本发明实施例二提供的半导体器件的制造方法的流程图；
图16-图20为本发明实施例一提供的半导体器件的制造方法中各个步骤对应的结构示意图；
其中，附图标记如下：
100-衬底；110-层间介质层；120-金属层；121-开口；130-介电抗反射层；140-图案化的光刻胶层；
200-衬底；210-层间介质层；211-第一突起缺陷；220-金属层；221-开口；230-介质层；231-第二突起缺陷；240-钝化层；241-第三突起缺陷；
300-衬底；310-层间介质层；311-第一突起缺陷；320-金属层；321-开口；330-保护层；331-第二突起缺陷；340-介质层；350-缓冲层；360-钝化层；
400-衬底；410-层间介质层；411-第一突起缺陷；420-金属层；421-开口；430-介质层；431-第二突起缺陷；440-钝化层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图4-图7为一半导体结构的制造方法中各个步骤对应的结构示意图。
首先，参阅图4，提供衬底200，所述衬底上依次形成有层间介质层210和金属层220。可选的，所述层间介质层210的材料包括氧化硅或正硅酸乙酯，所述层间介质层210和所述衬底200之间还包括及其他半导体结构(图中未示出)。所述金属层220可以为铝铜合金层，也可以为第一氮化钛层、铝铜合金层和第二氮化钛层依次堆叠而成的叠层结构。所述金属层220的厚度范围为
随后，参阅图5，在所述金属层220上形成图案化的光刻胶层(图中未示出)，以所述图案化的光刻胶层为掩模层刻蚀所述金属层220，以形成暴露部分所述层间介质层210的开口221。在上述过程中，为了完全去除所述开口221内残留的金属层220，可以进行过刻蚀工艺刻蚀所述金属层220和部分所述层间介质层210。由于所述金属层220为铝铜合金层，因此，所述金属层220的表面在刻蚀前就存在突起缺陷(图中未示出)，且所述金属层220在不同区域的刻蚀速率不同，导致过刻蚀工艺后所述层间介质层210上存在第一突起缺陷211。
接着，参阅图6和图7，在所述金属层220的表面和所述开口221的侧壁及底部形成介质层230，并在所述介质层230上形成钝化层240。可选的，所述介质层230可以为氧化硅层、正硅酸乙酯层或其组合而成的叠层结构，所述介质层230的厚度范围为所述钝化层240为氮化硅层，所述钝化层的厚度范围为/>由于所述层间介质层210上存在第一突起缺陷211，因此，所述第一突起缺陷211上方的所述介质层230上存在第二突起缺陷231，所述第二突起缺陷231上方的所述钝化层240上存在第三突起缺陷241。所述第一突起缺陷211、所述第二突起缺陷231和所述第三突起缺陷241会影响所述半导体器件的形貌和性能，导致所述半导体器件无法通过出厂质量检测(Outgoing QualityAssure，OQA)，严重时可能导致所述半导体器件报废。
为了解决上述问题，本发明提供一种半导体器件的制造方法，包括提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；在所述金属层的表面和所述开口的侧壁及底部形成保护层，采用高密度等离子体化学气相沉积工艺去除所述保护层上存在的第二突起缺陷并沉积介质层；或者，在所述开口内填充介质层并延伸覆盖所述开口两侧的所述金属层，对所述介质层进行平坦化处理，以去除所述第二突起缺陷。本发明去除保护层或介质层表面的第二突起缺陷，从而减少或避免层间介质层表面的第一突起缺陷影响后续形成的钝化层及其他半导体结构的表面平坦度，从而改善半导体器件的形貌和性能。
实施例一
图8为本实施例提供的半导体器件的制造方法的流程图，参阅图8，所述半导体器件的制造方法包括：
步骤S01：提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；
步骤S02：在所述金属层的表面和所述开口的侧壁及底部形成保护层，且所述第一突起缺陷上方的所述保护层的表面形成有第二突起缺陷；以及
步骤S03：采用高密度等离子体化学气相沉积工艺在所述保护层上形成介质层，以去除所述第二突起缺陷。
图9-图14为本实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图。下面结合图9-图14详细介绍本实施例所述的半导体器件的制造方法。
首先，参阅图9和图10，执行步骤S01，提供衬底300，所述衬底300上依次形成有层间介质层310和金属层320，所述金属层320内形成有开口321，所述开口321暴露的所述层间介质层310的表面存在第一突起缺陷311。具体的，形成所述开口321的过程包括：在所述金属层320上形成图案化的光刻胶层(图中未示出)，以所述图案化的光刻胶层为掩模层刻蚀所述金属层320，以形成所述开口321。
本实施例中，所述衬底300为硅衬底，在本发明的其他实施例中，所述衬底300所选用的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，所述衬底100还可以是这些半导体材料构成的多层结构或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeO)等，本发明对此不作限制。本实施例中，所述金属层320的厚度范围为所述金属层320为铝铜合金层，在本发明的其他实施例中，所述金属层320的材料包括金属铜、金属铝、合金或复合金属，本发明对此不作限制。可选的，所述金属层320的底部和顶部均形成有阻挡层(图中未示出)，以防止金属扩散，所述阻挡层可以为氮化钛层。所述层间介质层310的材料包括氧化硅。需要说明的是，所述衬底300和所述层间介质层310之间还包括其他半导体结构(图中未示出)。
在刻蚀所述金属层320的过程中，为了完全去除所述开口321内残留的金属层320，可以进行过刻蚀工艺刻蚀所述金属层320和部分所述层间介质层310。由于所述金属层320为铝铜合金层，因此，所述金属层320的表面在刻蚀前就存在突起缺陷(图中未示出)，且所述金属层320在不同区域的刻蚀速率不同，导致过刻蚀工艺后所述层间介质层310上存在第一突起缺陷311。
接着，参阅图11，执行步骤S02，在所述金属层320的表面和所述开口321的侧壁及底部形成保护层330，且所述第一突起缺陷311上方的所述保护层330的表面形成有第二突起缺陷331。可选的，所述保护层330的材料包括氧化硅和/或正硅酸乙酯。可选的，采用等离子体化学气相沉积工艺(PECVD)形成所述保护层330。由于所述层间介质层310的表面存在所述第一突起缺陷311，因此，所述第一突起缺陷311上方的所述保护层330的表面形成有第二突起缺陷331。
随后，参阅图12，执行步骤S03，采用高密度等离子体化学气相沉积工艺在所述保护层330上形成介质层340，以去除所述第二突起缺陷331。本实施例中，所述高密度等离子体化学气体沉积工艺(HDP)的工艺温度为350℃，工艺压力为5mT，源功率为3.1kW，偏压功率为2.8kW，工艺气体包括反应气体和刻蚀气体，其中，所述反应气体包括硅烷和氧气，且所述硅烷的流量为50scc，所述氧气的流量为100scc，所述刻蚀气体包括氩气，且所述氩气的流量为110scc。所述HDP工艺的沉积刻蚀比(即HDP工艺中沉积速率和刻蚀速率的比值)为2.8。在本发明的其他实施例中，所述工艺温度为250℃～450℃，沉积刻蚀比的范围为2～5，工艺压力的范围为2mT～20mT，源功率为2kW～4kW，偏压功率为2kW～3.5kW，所述反应气体中硅烷的流量范围为30scc～100scc，所述氧气的流量范围为60scc～200scc，所述刻蚀气体的流量范围为50scc～200scc，且所述氩气可以替换为氧气或氦气，所述高密度等离子体化学气相沉积工艺的工艺参数可以根据实际需要在进行调整，本发明对此不作限制。由于高密度等离子体化学气相沉积工艺(HDP)可以同时进行沉积和刻蚀，且具有良好的填充性能，因此，所述保护层330表面的所述第二突起缺陷331在形成所述介质层340的过程中被刻蚀，提高了所述保护层330的平坦度，也减少或避免了所述介质层340以及后续形成的其他结构中存在的突起缺陷。此外，所述保护层330覆盖了所述金属层320的表面及所述开口321的侧壁及底部，可以保护所述金属层320和所述层间介质层310在形成所述介质层340的过程中不受损伤。本实施例中，所述介质层340为氧化硅层。
由于所述介质层340采用高密度等离子体化学气相沉积工艺形成，因此，所述介质层340的应力较高，若直接在所述介质层340上形成钝化层，则可能导致所形成的钝化层碎裂。参阅图13，为了减小所述介质层340的应力，所述半导体器件的制造方法在形成所述介质层340之后还包括：在所述介质层340上形成缓冲层350，以减小所述介质层340的应力。可选的，所述缓冲层350为氧化硅层。可选的，所述保护层330、介质层340和缓冲层350的厚度之和为且所述介质层340的厚度大于或等于所述保护层330、介质层340和缓冲层350的厚度之和的四分之一。
此外，参阅图14，所述半导体器件的制造方法还包括；在所述缓冲层350上形成钝化层360。本实施例中，采用UV光照射所述钝化层360以增强所述钝化层360的强度，从而降低所述钝化层360的厚度，减少后续刻蚀所述钝化层360所需的刻蚀时间。可选的，所述钝化层的厚度范围为
实施例二
图15为本实施例提供的半导体器件的制造方法的流程图，参阅图15，所述半导体器件的制造方法包括：
步骤S01：提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；
步骤S02：在所述开口内填充介质层，所述介质层延伸覆盖所述开口两侧的所述金属层，所述第一突起缺陷上方的所述介质层的表面形成有第二突起缺陷；
步骤S03：对所述介质层进行平坦化处理，以去除所述第二突起缺陷。
图16-图20为本实施例提供的半导体器件的制造方法中各个步骤对应的结构示意图。下面结合图16-图20详细介绍本实施例所述的半导体器件的制造方法。
首先，参阅图16和图17，执行步骤S01，提供衬底400，所述衬底400上依次形成有层间介质层410和金属层420，所述金属层420内形成有开口421，所述开口421暴露的所述层间介质层410的表面存在第一突起缺陷411。具体的，形成所述开口421的过程包括：在所述金属层420上形成图案化的光刻胶层(图中未示出)，以所述图案化的光刻胶层为掩模层刻蚀所述金属层420，以形成所述开口421。
本实施例中，所述衬底400为硅衬底，在本发明的其他实施例中，所述衬底400所选用的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，所述衬底100还可以是这些半导体材料构成的多层结构或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeO)等，本发明对此不作限制。本实施例中，所述金属层420的厚度范围为所述金属层420为铝铜合金层，在本发明的其他实施例中，所述金属层420的材料包括金属铜、金属铝、合金或复合金属，本发明对此不作限制。可选的，所述金属层420的底部和顶部均形成有阻挡层(图中未示出)，以防止金属扩散，所述阻挡层可以为氮化钛层。所述层间介质层410的材料包括氧化硅。需要说明的是，所述衬底400和所述层间介质层410之间还包括其他半导体结构(图中未示出)。
在刻蚀所述金属层420的过程中，为了完全去除所述开口421内残留的金属层420，可以进行过刻蚀工艺刻蚀所述金属层420和部分所述层间介质层410。由于所述金属层420为铝铜合金层，因此，所述金属层420的表面在刻蚀前就存在突起缺陷(图中未示出)，且所述金属层420在不同区域的刻蚀速率不同，导致过刻蚀工艺后所述层间介质层410上存在第一突起缺陷411。
接着，参阅图18，执行步骤S02，所述开口421内填充介质层430，所述介质层430延伸覆盖所述开口421两侧的所述金属层420，所述第一突起缺陷411上方的所述介质层430的表面形成有第二突起缺陷431。可选的，所述介质层430的材料包括氧化硅和/或正硅酸乙酯。可选的，采用等离子体化学气相沉积工艺(PECVD)形成所述介质层430。由于所述层间介质层410的表面存在所述第一突起缺陷411，因此，所述第一突起缺陷411上方的所述介质层430的表面形成有第二突起缺陷431。
随后，参阅图19，执行步骤S03，对所述介质层430进行平坦化处理，以去除所述第二突起缺陷431。本实施例中，采用化学机械研磨工艺进行平坦化处理，在本发明的其他实施例中，也可以采用其他方法进行平坦化处理，本发明对此不作限制。可选的，对所述介质层进行平坦化处理之后，所述金属层表面的所述介质层的厚度范围为
此外，参阅图20，对所述介质层430进行平坦化处理之后，还包括：在所述介质层430上形成钝化层440。本实施例中，采用UV光照射所述钝化层440以增强所述钝化层440的强度，从而降低所述钝化层440的厚度，减少后续刻蚀所述钝化层440所需的刻蚀时间。可选的，所述钝化层的厚度范围为
综上，本发明提供一种半导体器件的制造方法，包括提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；在所述金属层的表面和所述开口的侧壁及底部形成保护层，采用高密度等离子体化学气相沉积工艺去除所述保护层上存在的第二突起缺陷并沉积介质层；或者，在所述开口内填充介质层并延伸覆盖所述开口两侧的所述金属层，对所述介质层进行平坦化处理，以去除所述第二突起缺陷。本发明去除保护层或介质层表面的第二突起缺陷，从而减少或避免层间介质层表面的第一突起缺陷影响后续形成的钝化层及其他半导体结构的表面平坦度，从而改善半导体器件的形貌和性能。
进一步地，本发明在所述介质层上形成缓冲层以减少所述介质层的应力，避免后续形成的钝化层因应力过大而碎裂，同时，采用UV光照射所述钝化层以提高所述钝化层的强度，以便减薄所述钝化层，进而降低刻蚀所述钝化层所需的工艺时间，提高生产效率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (18)

1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；
在所述金属层的表面和所述开口的侧壁及底部形成保护层，且所述第一突起缺陷上方的所述保护层的表面形成有第二突起缺陷；以及
采用高密度等离子体化学气相沉积工艺在所述保护层上形成介质层，以去除所述第二突起缺陷。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述高密度等离子体化学气相沉积工艺的工艺温度为250℃～450℃，沉积刻蚀比的范围为2～5，工艺压力的范围为2mT～20mT，源功率为2kW～4kW，偏压功率为2kW～3.5kW，工艺气体包括反应气体和刻蚀气体，其中，所述反应气体包括硅烷和氧气，所述刻蚀气体包括氩气。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，在形成所述介质层之后还包括：
在所述介质层上形成缓冲层，以减小所述介质层的应力。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述保护层、所述介质层和所述缓冲层的厚度之和为
5.如权利要求4所述的半导体器件的制造方法，其特征在于，所述介质层的厚度大于或等于所述保护层、所述介质层和所述缓冲层的厚度之和的四分之一。
6.如权利要求3所述的半导体器件的制造方法，其特征在于，在形成所述缓冲层之后还包括：
在所述缓冲层上形成钝化层。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述钝化层的厚度范围为
8.如权利要求6所述的半导体器件的制造方法，其特征在于，采用UV光照射所述钝化层以增强所述钝化层的强度。
9.如权利要求6所述的半导体器件的制造方法，其特征在于，所述金属层包括铝铜合金层，所述钝化层的材料包括氮化硅，所述保护层、所述介质层和所述缓冲层的材料均包括氧化硅。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述金属层的厚度范围为
11.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有层间介质层和金属层，所述金属层内形成有开口，所述开口暴露的所述层间介质层的表面存在第一突起缺陷；
在所述开口内填充介质层，所述介质层延伸覆盖所述开口两侧的所述金属层，所述第一突起缺陷上方的所述介质层的表面形成有第二突起缺陷；以及
对所述介质层进行平坦化处理，以去除所述第二突起缺陷。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，采用化学机械研磨工艺进行平坦化处理。
13.如权利要求11所述的半导体器件的制造方法，其特征在于，对所述介质层进行平坦化处理之后，所述金属层的表面的所述介质层的厚度范围为
14.如权利要求11所述的半导体器件的制造方法，其特征在于，对所述介质层进行平坦化处理之后，还包括：
在所述介质层上形成钝化层。
15.如权利要求14所述的半导体器件的制造方法，其特征在于，所述钝化层的厚度范围为
16.如权利要求14所述的半导体器件的制造方法，其特征在于，采用UV光照射所述钝化层以增强所述钝化层的强度。
17.如权利要求14所述的半导体器件的制造方法，其特征在于，所述金属层包括铝铜合金层，所述钝化层的材料包括氮化硅，所述介质层的材料包括氧化硅。
18.如权利要求11所述的半导体器件的制造方法，其特征在于，所述金属层的厚度范围为
CN202110466461.8A 2021-04-27 2021-04-27 半导体器件的制造方法 Active CN113192878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110466461.8A CN113192878B (zh) 2021-04-27 2021-04-27 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110466461.8A CN113192878B (zh) 2021-04-27 2021-04-27 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN113192878A CN113192878A (zh) 2021-07-30
CN113192878B true CN113192878B (zh) 2023-09-29

Family

ID=76979790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110466461.8A Active CN113192878B (zh) 2021-04-27 2021-04-27 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN113192878B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745195A (zh) * 2021-09-30 2021-12-03 珠海零边界集成电路有限公司 半导体芯片及其制作方法
CN115938926B (zh) * 2023-01-31 2023-06-02 广州粤芯半导体技术有限公司 半导体结构的制备方法及半导体结构
CN117712034A (zh) * 2024-02-05 2024-03-15 粤芯半导体技术股份有限公司 半导体器件的金属线及金属线的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475895B1 (en) * 1999-08-06 2002-11-05 Newport Fab, Llc Semiconductor device having a passivation layer and method for its fabrication
CN101355033A (zh) * 2007-07-27 2009-01-28 中芯国际集成电路制造(上海)有限公司 介质层的形成方法及双镶嵌结构的制造方法
CN101459124A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法及晶片清洗方法
CN101752298A (zh) * 2008-12-09 2010-06-23 中芯国际集成电路制造(上海)有限公司 金属互连结构的制造方法
CN103839885A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 去除缺陷的方法
CN104576497A (zh) * 2013-10-18 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种集成无源器件的制备方法
CN112366131A (zh) * 2020-10-21 2021-02-12 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
CN112466810A (zh) * 2020-12-01 2021-03-09 广州粤芯半导体技术有限公司 半导体器件的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475895B1 (en) * 1999-08-06 2002-11-05 Newport Fab, Llc Semiconductor device having a passivation layer and method for its fabrication
CN101355033A (zh) * 2007-07-27 2009-01-28 中芯国际集成电路制造(上海)有限公司 介质层的形成方法及双镶嵌结构的制造方法
CN101459124A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法及晶片清洗方法
CN101752298A (zh) * 2008-12-09 2010-06-23 中芯国际集成电路制造(上海)有限公司 金属互连结构的制造方法
CN104576497A (zh) * 2013-10-18 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种集成无源器件的制备方法
CN103839885A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 去除缺陷的方法
CN112366131A (zh) * 2020-10-21 2021-02-12 武汉新芯集成电路制造有限公司 一种半导体器件的制造方法
CN112466810A (zh) * 2020-12-01 2021-03-09 广州粤芯半导体技术有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN113192878A (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
CN113192878B (zh) 半导体器件的制造方法
US11682624B2 (en) Method of forming an interconnect structure having an air gap and structure thereof
JP3248492B2 (ja) 半導体装置及びその製造方法
KR19990046929A (ko) 반도체 장치의 트렌치 격리 형성 방법
US20010036737A1 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
US20030096507A1 (en) Backside protection films
CN111987006B (zh) 一种半导体结构及其制造方法
JPH11219950A (ja) 半導体集積回路の製造方法並びにその製造装置
US20110207290A1 (en) Semiconductor device fabrication method
CN113192841B (zh) 半导体器件的制造方法
JP2009004633A (ja) 多層配線構造および製造方法
CN112466810A (zh) 半导体器件的制造方法
US6060371A (en) Process for forming a trench device isolation region on a semiconductor substrate
CN113964080A (zh) 一种半导体器件及其制作方法
US7648921B2 (en) Method of forming dielectric layer
US10573553B2 (en) Semiconductor product and fabrication process
CN116230652A (zh) 半导体器件及其制造方法和刻蚀方法
KR100868656B1 (ko) 반도체 소자의 제조 방법
KR100444310B1 (ko) 반도체소자의소자분리막제조방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2005019802A (ja) 半導体装置の製造方法およびウェーハ構造体
CN117198888A (zh) 薄膜晶体管及薄膜晶体管的制作方法
US20200243386A1 (en) Method for fabricating semiconductor device
CN117253877A (zh) 一种降低晶圆报废率的方法、系统及设备
KR20230074056A (ko) 단결정 박막의 전사방법 및 이를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant