CN101752298A - 金属互连结构的制造方法 - Google Patents
金属互连结构的制造方法 Download PDFInfo
- Publication number
- CN101752298A CN101752298A CN200810204555A CN200810204555A CN101752298A CN 101752298 A CN101752298 A CN 101752298A CN 200810204555 A CN200810204555 A CN 200810204555A CN 200810204555 A CN200810204555 A CN 200810204555A CN 101752298 A CN101752298 A CN 101752298A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching stop
- metal
- stop layer
- planarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种金属互连结构的制造方法,包括:提供半导体衬底,所述半导体衬底上具有金属间介质层、金属间介质层中的双镶嵌开口、覆盖于所述金属间介质层上的阻挡层和阻挡层上的金属层,所述金属层填充于双镶嵌开口中;平坦化所述金属间介质层的表面以形成金属互连层;在所述金属互连层上形成第一刻蚀停止层;通过平坦化工艺去除所述第一刻蚀停止层;在通过平坦化工艺去除所述第一刻蚀停止层之后的金属互连层上形成第二刻蚀停止层、第二刻蚀停止层之上的钝化层、以及镶嵌在所述钝化层中的焊垫层,所述焊垫层位于所述金属互连层之上。所述方法能够避免由金属互连层的金属突起而引起的电路连接缺陷,提高半导体器件的可靠性。
Description
技术领域
本发明涉及半导体制造技术,特别涉及一种金属互连结构的制造方法。
背景技术
随着对超大规模集成电路高集成度和高性能的需求逐渐增加,半导体技术向着65nm甚至更小特征尺寸的技术节点发展,而芯片的运算速度明显受到金属导线所造成的电阻电容延迟(Resistance Capacitance Delay Time,RC DelayTime)的影响。因此在目前的半导体制造技术中,采用具有更低电阻率的铜金属互连,来代替传统的铝金属互连,以改善RC延迟的现象。
由于铜具有低电阻率的特性,以铜为互连线的器件可承受更密集的电路排列,降低生产成本,更可提升芯片的运算速度。此外,铜还具有优良的抗电迁移能力,使器件的寿命更长及稳定性更佳等优点。但是,相对于铝金属互连而言,铜金属具有易扩散的缺点。在后端工艺的一定温度下铜金属互连层表面往往会形成尖刺(或称突起,hillock),而这类尖刺或突起将引起半导体器件可靠性的问题。
例如公开号为CN101136356A专利申请文件的实施例中公开了一种铜互连的半导体器件的焊垫层的制造方法:提供带有介质隔离层和铜金属互连层的半导体衬底,所述铜金属互连层镶嵌于介质隔离层中;接着进行化学机械抛光(Chemical Mechanical Polish,CMP)将铜金属互连层平坦化,然后在所述的铜金属互连层和介质隔离层表面形成阻挡层;接着在所述阻挡层上形成钝化层,在所述的钝化层上刻蚀出开口并填充金属铝,形成焊垫层。
实际生产过程中,采用上述工艺制作的焊垫层最终会形成许多腐蚀缺陷,这些腐蚀缺陷产生的原因可能是:金属互连层中金属在后续工艺中被加热而在表面形成突起,所述突起在清洗等过程中被洗液氧化侵蚀后形成腐蚀缺陷,例如在铜金属互连的工艺中,最后一层铜金属互连层与铝焊垫层的接触面处,所述腐蚀缺陷更加严重,在后续的封装过程中,所述腐蚀缺陷将严重影响焊垫层与引线的连接可靠性,导致电路失效。
同样的,在其他的金属互连结构中,由于金属互连层在后续工艺中形成的突起,也会导致电路连接的缺陷,使电路失效。
发明内容
本发明解决的问题是提供一种金属互连结构的制造方法,能够避免由金属互连层的金属突起而引起的电路连接缺陷,提高半导体器件的可靠性。
为解决上述问题,本发明提供一种金属互连结构的制造方法,包括:
提供半导体衬底,所述半导体衬底上具有金属间介质层、金属间介质层中的双镶嵌开口、覆盖于所述金属间介质层上的阻挡层和阻挡层上的金属层,所述金属层填充于双镶嵌开口中;
平坦化所述金属间介质层的表面以形成金属互连层;
在所述金属互连层上形成第一刻蚀停止层;
通过平坦化工艺去除所述第一刻蚀停止层;
在通过平坦化工艺去除所述第一刻蚀停止层之后的金属互连层上形成第二刻蚀停止层、第二刻蚀停止层之上的钝化层、以及镶嵌在所述钝化层中的焊垫层,所述焊垫层位于所述金属互连层之上。
优选的,所述第一刻蚀停止层与所述第二刻蚀停止层的制作工艺相同。
可选的,所述形成所述第一刻蚀停止层和所述第二刻蚀停止层均采用化学气相沉积法。
所述第一刻蚀停止层与所述第二刻蚀停止层的材料可以相同或不同。
可选的,所述第一刻蚀停止层或所述第二刻蚀停止层包括氮化硅、氮氧化硅、碳化硅、掺氮碳化硅中的一种或至少两种的组合。
优选的,所述第一刻蚀停止层与所述第二刻蚀停止层均为氮化硅,均采用等离子体辅助化学气相沉积法制作。
可选的,所述平坦化所述金属间介质层的表面以形成金属互连层至少包括:初步平坦化,以去除所述双镶嵌开口外的多余金属;缓冲平坦化,以去除所述双镶嵌开口外的阻挡层;
所述通过平坦化工艺去除所述第一刻蚀停止层采用的是缓冲平坦化工艺。
所述平坦化所述金属间介质层的表面以形成金属互连层还包括:在去除所述双镶嵌开口外的多余金属之后,进行过度平坦化以去除初步平坦化之后剩余的少量金属,并进而去除部分阻挡层。
所述平坦化半导体衬底的表面采用化学机械抛光工艺。
所述金属层包括铜或铜合金。
所述焊垫层包括铝或铝合金。
与现有技术相比,上述技术方案具有以下优点:
增加一步形成第一刻蚀停止层的工艺,在这一过程中会促使形成金属突起,随后重复进行一次缓冲平坦化,将所述金属突起和第一刻蚀停止层均去除,实际上所述形成第一刻蚀停止层起到促使突起产生的作用,而不是真正的刻蚀停止层,最后再重新形成第二刻蚀停止层,从而能够避免这些突起在后续工艺中被氧化侵蚀而形成焊垫层的腐蚀缺陷,提高器件的可靠性。
此外,第一刻蚀停止层与所述第二刻蚀停止层的制作工艺相同,即不仅制作方法相同,采用的工艺参数例如温度、压力、功率等也相同,这样第一刻蚀停止层可以与第二刻蚀停止层完全相同,因此去除形成第一刻蚀停止层过程中伴生的突起,能够确保形成第二刻蚀停止层后不会再形成突起。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1至图7为本发明实施例之一中所述金属互连结构的制造方法的示意图;
图8为本发明实施例之一所述金属互连结构的制造方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
发明人研究发现,在传统制造工艺中,引起电路连接缺陷的金属突起产生的原因在于,平坦化的过程对半导体衬底施加复杂的机械、化学作用,会导致金属互连层中的内应力恢复,而金属互连层的后续工艺会引起金属互连层的内应力重新释放,并使金属发生扩散或迁移,而由于双镶嵌开口的底部和侧壁均有阻挡层,金属只能够向上扩散或迁移从而形成突起。
例如在铜互连工艺中,最后一层的铜金属互连层形成后,在该金属互连层上采用例如化学气相沉积法形成刻蚀停止层的过程中,由于衬底加热作用或等离子体的作用,会促使引起铜金属互连层的内应力重新释放,导致突起的产生,这些突起将直接导致覆盖在金属互连层之上的焊垫层形成腐蚀缺陷。
基于此,本发明实施例提供的金属互连结构的制造方法,包括:
提供半导体衬底,所述半导体衬底上具有金属间介质层、金属间介质层中的双镶嵌开口、覆盖于所述金属间介质层上的阻挡层和阻挡层上的金属层,所述金属层填充于双镶嵌开口中;
平坦化所述金属间介质层的表面以形成金属互连层;
在所述金属互连层上形成第一刻蚀停止层;
通过平坦化工艺去除所述第一刻蚀停止层;
在通过平坦化工艺去除所述第一刻蚀停止层之后的金属互连层上形成第二刻蚀停止层、第二刻蚀停止层之上的钝化层、以及镶嵌在所述钝化层中的焊垫层,所述焊垫层位于所述金属互连层之上。
优选的,所述第一刻蚀停止层与所述第二刻蚀停止层的制作工艺相同。
可选的,所述形成所述第一刻蚀停止层和所述第二刻蚀停止层均采用化学气相沉积法。
所述第一刻蚀停止层与所述第二刻蚀停止层的材料可以相同或不同。
可选的,所述第一刻蚀停止层或所述第二刻蚀停止层包括氮化硅、氮氧化硅、碳化硅、掺氮碳化硅中的一种或至少两种的组合。
优选的,所述第一刻蚀停止层与所述第二刻蚀停止层均为氮化硅,均采用等离子体辅助化学气相沉积法制作。
可选的,所述平坦化所述金属间介质层的表面以形成金属互连层至少包括:初步平坦化,以去除所述双镶嵌开口外的多余金属;缓冲平坦化,以去除所述双镶嵌开口外的阻挡层;
所述通过平坦化工艺去除所述第一刻蚀停止层采用的是缓冲平坦化工艺。
所述平坦化所述金属间介质层的表面以形成金属互连层还包括:在去除所述双镶嵌开口外的多余金属之后,进行过度平坦化以去除初步平坦化之后剩余的少量金属,并进而去除部分阻挡层。
所述平坦化半导体衬底的表面采用化学机械抛光工艺。
所述金属层包括铜或铜合金。
所述焊垫层包括铝或铝合金。
下面给出本发明所述金属互连结构的制造方法的一个具体实施例。
图1至图7为本发明实施例之一中所述金属互连结构的制造方法的示意图。图8为本发明实施例之一所述金属互连结构的制造方法的流程图。
参照步骤S1,如图1所示,提供一半导体衬底100,半导体衬底100上具有金属间介质层(Interlayer dielectric)105和金属间介质层105中的双镶嵌开口110、覆盖于所述金属间介质层105上的阻挡层120和阻挡层120上的金属层130,所述金属层130填充于双镶嵌开口110中。具体地:
所述金属间介质层105用以将金属互连层隔离绝缘,通常采用较低介电常数的材料,包括但不限于碳掺杂氧化硅、有机硅酸盐玻璃(Organosilicateglass,OSG)、氟硅玻璃(Fluorosilicate glass,FSG)、磷硅玻璃(Phosphosilicateglass,PSG)中的一种或至少两种组合。
所述金属间介质层105采用化学气相沉积法或其他未来开发的沉积技术制造,优选的是等离子辅助化学气相沉积法(PECVD)或高密度等离子辅助化学气相沉积法(HDP-CVD),依照器件特性及尺寸设计沉积厚度为500埃至3000埃。
所述双镶嵌开口110实际上是在金属间介质层105中刻蚀的沟槽(Trench)和通孔(Via),用来填充金属以形成金属互连层和层间的接触塞。双镶嵌开口110下面的相应位置具有下层的金属互连层(图中未示出)。
如图2所示,在所述金属间介质层105上形成阻挡层120,该阻挡层120将双镶嵌开口110的底部和侧壁均覆盖,用来防止后续工艺填充在双镶嵌开口110里金属向金属间介质层105扩散。
阻挡层120可以为单层或至少两层,其材料包括但不限于Ta、TaN、TaSiN、WN中的一种或至少两种的组合,采用物理气相沉积法、化学气相沉积法、脉冲激光沉积法或者公知的其他薄膜沉积技术,依照器件特性及尺寸设计沉积厚度为约50埃至200埃。
在制作金属互连层之前通常还可以在所述阻挡层120上形成很薄的金属籽晶层(图中未标示),其厚度只有几十埃,其材料与形成金属互连层的金属材料相同,用来作为后续工艺填充金属的晶体生长的晶核层,可以采用溅射法制备。
如图3所示,在覆盖有阻挡层120的双镶嵌开口110中填充金属层130,其材料为铜或铜合金,可以采用蒸发、溅射、化学气相沉积法或电镀等沉积工艺。当采用电镀沉积工艺时,半导体衬底表面的阻挡层和金属籽晶层也充当电极的作用。由于此时半导体衬底100表面具有各种的半导体结构,填充金属层130后表面呈现凹凸不平的形貌,需要进行平坦化。
接着,参照步骤S2,平坦化所述半导体衬底100以形成金属互连层131,该金属互连层131为最后一层金属互连层。所述平坦化采用化学机械抛光工艺。
平坦化所述半导体衬底100以形成金属互连层131包括:
步骤A,初步平坦化,以去除所述双镶嵌开口110外的多余金属。具体的:
如图4所示,采用较大的材料去除率(Material Removal Rate,MRR)去除所述双镶嵌开口外的多余金属,从而将金属层130表面的凹凸不平的结构初步平坦化。
所谓多余金属是指双镶嵌开口110外的位于阻挡层120上的金属(见图3),平坦化的目的即是将这部分金属去除而仅留下双镶嵌开口内的金属作为金属互连层。
化学机械抛光工艺的机理为:表面材料与抛光使用的磨料发生化学反应生成一层相对容易去除的表面层,而后该表面层通过磨料与抛光垫间的相对摩擦被磨去。因此,化学机械抛光是一个化学和机械作用相结合的过程。
所述材料去除率是表征研磨效果的重要参数,它与研磨剂中的磨料组成和形态、研磨垫的性质、以及抛光速率有关。
步骤B,缓冲平坦化,以去除所述双镶嵌开口110外的阻挡层120。
如图5所示,采用相对于初步平坦化较小的MRR去除所述双镶嵌开口外的阻挡层120(见图4)。为提高表面平坦化程度、减少缺陷,还可以继续向下抛光,去除少部分的金属间介质层105。
半导体衬底100的表面平坦化之后,双镶嵌开口110中即形成金属互连层131,该金属互连层131为最后一层金属互连层,其上面将形成焊垫层。
参照步骤S3,如图6所示,在平坦化之后的半导体衬底上形成第一刻蚀停止层140,即在所述金属互连层131和金属间介质层105之上形成第一刻蚀停止层140。
形成第一刻蚀停止层140可以采用化学气相沉积法,优选的是等离子辅助化学气相沉积法(PECVD)或高密度等离子辅助化学气相沉积法(HDP-CVD),依照器件特性及尺寸设计沉积厚度例如为100埃至500埃。所述第一刻蚀停止层140包括氮化硅、氮氧化硅、碳化硅、掺氮碳化硅中的一种或至少两种的组合。
上述过程中,例如,通常采用PECVD法形成SiN膜作为所述第一刻蚀停止层140,由于衬底加热作用或者等离子体作用,会促使引起金属互连层的内应力重新释放,导致金属突起的产生,这些突起将直接导致覆盖在金属互连层之上的焊垫层形成腐蚀缺陷。
参照步骤S4,再次进行缓冲平坦化,以去除所述第一刻蚀停止层140。在去除该第一刻蚀停止层140的过程中,也一并去除所述金属突起,避免其导致电路连接的缺陷,影响器件可靠性。
本步骤S4中的缓冲平坦化与步骤S2中的缓冲平坦化相同,采用相对于初步平坦化较小的MRR去除所述第一刻蚀停止层140(见图6)。为提高表面平坦化程度、减少缺陷,还可以继续向下抛光,去除少部分的金属间介质层105。
参照步骤S5,在再次缓冲平坦化之后的半导体衬底上形成第二刻蚀停止层141、第二刻蚀停止层141之上的钝化层145、以及镶嵌在所述钝化层145中的焊垫层150,所述焊垫层150位于所述金属互连层131之上。具体的:
如图7所示,在所述金属互连层131和金属间介质层105之上形成第二刻蚀停止层141,用于确定刻蚀终点,同时防止过度刻蚀对下层金属的损伤。
所述第二刻蚀停止层141包括但不限于氮化硅、氮氧化硅、碳化硅、掺氮碳化硅中的一种或至少两种的组合,其形成方法为现有技术以及未来可能开发的各种化学气相沉积法,依照器件特性及尺寸设计沉积厚度为100埃至500埃。所述形成刻蚀停止层的设备可以为现有技术以及未来可能开发的各种化学气相沉积设备。
在所述第二刻蚀停止层141之上形成钝化层145,用于保护下层的半导体器件免于潮气和杂质的污染,还用于隔离绝缘焊垫层,以防止金属连线短路。
钝化层145可以为单层或者至少两层,其材料包括但不限于氧化硅、氮氧化硅、氮化硅,采用化学气相沉积法形成。
接着,在所述钝化层145中刻蚀出开口146,使金属互连层131的表面露出,在所述开口146中填充金属后最终形成焊垫层150。所述焊垫层150采用物理气相沉积法沉积,其材料为铝或铝铜合金,厚度为9000埃至10000埃。
可见,上述金属互连结构的制造方法相对于现有技术,增加一步形成第一刻蚀停止层的工艺,在这一过程中会促使形成金属突起,随后重复进行一次缓冲平坦化,将所述金属突起和第一刻蚀停止层均去除,实际上所述形成第一刻蚀停止层起到促使突起产生的作用,而不是真正的刻蚀停止层,最后再重新形成第二刻蚀停止层,从而能够避免这些突起在后续工艺中被氧化侵蚀而形成焊垫层的腐蚀缺陷,提高器件的可靠性。
此外,第一刻蚀停止层与所述第二刻蚀停止层的制作工艺相同,即不仅制作方法相同,采用的工艺参数例如温度、压力、功率等也相同,这样第一刻蚀停止层可以与第二刻蚀停止层完全相同,因此去除形成第一刻蚀停止层过程中伴生的突起,能够确保形成第二刻蚀停止层后不会再形成突起。
优选的,形成所述第一刻蚀停止层和所述第二刻蚀停止层均采用化学气相沉积法。
可选的,第一刻蚀停止层与所述第二刻蚀停止层的材料相同或不同。例如,常用的,第一刻蚀停止层与所述第二刻蚀停止层均为氮化硅,均采用等离子体辅助化学气相沉积法制作。
除此以外,在本发明的另一实施例中,平坦化半导体衬底的表面还可以包括:在初步平坦化之后,进行过度平坦化,而后再进行缓冲平坦化,该过度平坦化目的是精确控制研磨的终点,以相对于初步平坦化更小的MRR,去除初步平坦化之后剩余的少量金属,并去除多余的金属之下的部分阻挡层。
以上实施例中平坦化工艺包括初步平坦化、过度平坦化和缓冲平坦化三个阶段,事实上,无论平坦化工艺包括多少次平坦化阶段,只要在形成第一刻蚀停止层之后,重复进行最后一个平坦化阶段,去除所述第一刻蚀停止层就均可实现本发明的效果,也属于本发明的保护范围。
此外,需要说明的是,所述金属互连结构的制造方法能去除最后一层金属互连层与焊垫层之间的金属突起,实际上,在整个金属化的工艺中每一层金属互连层均可使用上述金属互连结构的制造方法,以消除后续工艺产生突起,也能够提高半导体器件的可靠性。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (11)
1.一种金属互连结构的制造方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上具有金属间介质层、金属间介质层中的双镶嵌开口、覆盖于所述金属间介质层上的阻挡层和阻挡层上的金属层,所述金属层填充于双镶嵌开口中;
平坦化所述金属间介质层的表面以形成金属互连层;
在所述金属互连层上形成第一刻蚀停止层;
通过平坦化工艺去除所述第一刻蚀停止层;
在通过平坦化工艺去除所述第一刻蚀停止层之后的金属互连层上形成第二刻蚀停止层、第二刻蚀停止层之上的钝化层、以及镶嵌在所述钝化层中的焊垫层,所述焊垫层位于所述金属互连层之上。
2.根据权利要求1所述的金属互连结构的制造方法,其特征在于,所述第一刻蚀停止层与所述第二刻蚀停止层的制作工艺相同。
3.根据权利要求2所述的金属互连结构的制造方法,其特征在于,所述形成所述第一刻蚀停止层和所述第二刻蚀停止层均采用化学气相沉积法。
4.根据权利要求1所述的金属互连结构的制造方法,其特征在于,所述第一刻蚀停止层与所述第二刻蚀停止层的材料相同或不同。
5.根据权利要求4所述的金属互连结构的制造方法,其特征在于,所述第一刻蚀停止层或所述第二刻蚀停止层包括氮化硅、氮氧化硅、碳化硅、掺氮碳化硅中的一种或至少两种的组合。
6.根据权利要求1所述的金属互连结构的制造方法,其特征在于,所述第一刻蚀停止层与所述第二刻蚀停止层均为氮化硅,均采用等离子体辅助化学气相沉积法制作。
7.根据权利要求1至6任一项所述的金属互连结构的制造方法,其特征在于,所述平坦化所述金属间介质层的表面以形成金属互连层至少包括:初步平坦化,以去除所述双镶嵌开口外的多余金属;缓冲平坦化,以去除所述双镶嵌开口外的阻挡层;
所述通过平坦化工艺去除所述第一刻蚀停止层采用的是缓冲平坦化工艺。
8.根据权利要求7所述的金属互连结构的制造方法,其特征在于,所述平坦化所述金属间介质层的表面以形成金属互连层还包括:在去除所述双镶嵌开口外的多余金属之后,进行过度平坦化以去除初步平坦化之后剩余的少量金属,并进而去除部分阻挡层。
9.根据权利要求1所述的金属互连结构的制造方法,其特征在于,所述平坦化半导体衬底的表面采用化学机械抛光工艺。
10.根据权利要求1所述的金属互连结构的制造方法,其特征在于,所述金属层包括铜或铜合金。
11.根据权利要求1所述的金属互连结构的制造方法,其特征在于,所述焊垫层包括铝或铝合金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102045552A CN101752298B (zh) | 2008-12-09 | 2008-12-09 | 金属互连结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102045552A CN101752298B (zh) | 2008-12-09 | 2008-12-09 | 金属互连结构的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101752298A true CN101752298A (zh) | 2010-06-23 |
CN101752298B CN101752298B (zh) | 2011-10-05 |
Family
ID=42479032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102045552A Expired - Fee Related CN101752298B (zh) | 2008-12-09 | 2008-12-09 | 金属互连结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101752298B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8354341B2 (en) | 2011-04-18 | 2013-01-15 | Semiconductor Manufacturing International Corp. | Method for forming an interconnect structure |
CN105084300B (zh) * | 2014-05-15 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN107967371A (zh) * | 2016-10-18 | 2018-04-27 | 展讯通信(上海)有限公司 | 删除Net上多余金属线的方法及装置 |
CN112038286A (zh) * | 2020-08-27 | 2020-12-04 | 上海华力集成电路制造有限公司 | 改善铜互连工艺中丘状凸起缺陷的方法 |
CN112652520A (zh) * | 2020-12-21 | 2021-04-13 | 上海华力微电子有限公司 | 一种改善lcos工艺缺陷的方法 |
CN113053806A (zh) * | 2018-11-29 | 2021-06-29 | 长江存储科技有限责任公司 | 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法 |
CN113192878A (zh) * | 2021-04-27 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
CN113394165A (zh) * | 2021-05-21 | 2021-09-14 | 上海朕芯微电子科技有限公司 | 一种半导体器件及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7132363B2 (en) * | 2001-03-27 | 2006-11-07 | Advanced Micro Devices, Inc. | Stabilizing fluorine etching of low-k materials |
US6869857B2 (en) * | 2001-11-30 | 2005-03-22 | Chartered Semiconductor Manufacturing Ltd. | Method to achieve STI planarization |
-
2008
- 2008-12-09 CN CN2008102045552A patent/CN101752298B/zh not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8354341B2 (en) | 2011-04-18 | 2013-01-15 | Semiconductor Manufacturing International Corp. | Method for forming an interconnect structure |
CN105084300B (zh) * | 2014-05-15 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
CN107967371A (zh) * | 2016-10-18 | 2018-04-27 | 展讯通信(上海)有限公司 | 删除Net上多余金属线的方法及装置 |
CN107967371B (zh) * | 2016-10-18 | 2021-02-23 | 展讯通信(上海)有限公司 | 删除Net上多余金属线的方法及装置 |
CN113053806A (zh) * | 2018-11-29 | 2021-06-29 | 长江存储科技有限责任公司 | 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法 |
CN112038286A (zh) * | 2020-08-27 | 2020-12-04 | 上海华力集成电路制造有限公司 | 改善铜互连工艺中丘状凸起缺陷的方法 |
CN112652520A (zh) * | 2020-12-21 | 2021-04-13 | 上海华力微电子有限公司 | 一种改善lcos工艺缺陷的方法 |
CN113192878A (zh) * | 2021-04-27 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
CN113192878B (zh) * | 2021-04-27 | 2023-09-29 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
CN113394165A (zh) * | 2021-05-21 | 2021-09-14 | 上海朕芯微电子科技有限公司 | 一种半导体器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101752298B (zh) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101752298B (zh) | 金属互连结构的制造方法 | |
JP6029802B2 (ja) | 集積回路用相互接続構造の製造方法 | |
CN100576494C (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
JP3660799B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3778487B2 (ja) | 金属キャパシタの形成方法 | |
CN100576499C (zh) | 双镶嵌结构的形成方法 | |
CN101740479B (zh) | 半导体器件的制造方法 | |
JP2001176879A (ja) | 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 | |
CN102044473A (zh) | 半导体器件的形成方法 | |
CN102693935A (zh) | 互连结构的制造方法 | |
CN1114942C (zh) | 在集成电路中形成接触销且同时平面化衬底表面的方法 | |
KR100701375B1 (ko) | 반도체 소자의 금속 배선 제조 방법 | |
CN104022070A (zh) | 互连结构的形成方法 | |
CN102339791B (zh) | 一种半导体器件制作方法 | |
KR100833424B1 (ko) | 반도체 메모리 소자의 금속배선 제조방법 | |
KR20090024854A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
KR100367487B1 (ko) | 반도체소자의 제조방법 | |
CN102361019A (zh) | 一种半导体器件制作方法 | |
CN102339793A (zh) | 一种半导体器件制作方法 | |
US8048799B2 (en) | Method for forming copper wiring in semiconductor device | |
KR20090074473A (ko) | 반도체 소자의 배선 형성 방법 | |
CN102569170A (zh) | 互连结构的制造方法 | |
KR100763675B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
TW527694B (en) | Manufacturing method of damascene copper metal interconnection | |
TW452878B (en) | Method for preventing breakage of copper layer in chemical mechanical polishing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20181209 |