CN113053806A - 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法 - Google Patents
键合结构及其形成方法、晶圆键合结构及晶圆的键合方法 Download PDFInfo
- Publication number
- CN113053806A CN113053806A CN202110264360.2A CN202110264360A CN113053806A CN 113053806 A CN113053806 A CN 113053806A CN 202110264360 A CN202110264360 A CN 202110264360A CN 113053806 A CN113053806 A CN 113053806A
- Authority
- CN
- China
- Prior art keywords
- layer
- bonding
- hole
- stop
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000010410 layer Substances 0.000 claims abstract description 477
- 239000002184 metal Substances 0.000 claims abstract description 171
- 229910052751 metal Inorganic materials 0.000 claims abstract description 171
- 235000012431 wafers Nutrition 0.000 claims abstract description 104
- 239000011241 protective layer Substances 0.000 claims abstract description 66
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 52
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000007769 metal material Substances 0.000 claims abstract description 40
- 238000005498 polishing Methods 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 29
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 20
- 229910052799 carbon Inorganic materials 0.000 claims description 20
- 238000000227 grinding Methods 0.000 claims description 17
- 239000000126 substance Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 238000007517 polishing process Methods 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims 2
- 230000007547 defect Effects 0.000 abstract description 27
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 25
- 229910052802 copper Inorganic materials 0.000 description 25
- 239000010949 copper Substances 0.000 description 25
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明涉及半导体制作领域，尤其涉及一种键合结构及其形成方法、晶圆键合结构及晶圆的键合方法。所述晶圆间键合结构的形成方法包括：提供基底；在所述基底上形成停止层，所述停止层的材料为掺碳的氮化硅；在所述停止层中形成通孔，所述通孔不插入所述衬底；形成保护层，所述保护层覆盖所述通孔的侧壁和底部表面；在所述保护层上形成金属材料层，所述金属材料层填充满所述通孔；平坦化所述金属材料层直至停止层，从而在所述通孔中形成键合金属层，所述键合金属层和两侧的停止层构成键合结构。本发明的方法防止了键合金属层表面凹陷缺陷的产生，提高了键合的强度。
Description
技术领域
本发明涉及半导体制作领域，尤其涉及一种键合结构及其形成方法、晶圆键合结构及晶圆的键合方法。
背景技术
随着微电子器件高集成度、多功能化的要求，现有的二维封装技术难以满足封装要求，而三维封装具有尺寸小、重量轻、减小信号延迟等优点，正成为微电子器件封装的主流技术。键合是实现三维封装的关键工艺，应用于三维封装的键合方法有多种，包括：金属-金属键合、氧化物直接键合、阳极键合、粘接键合、基于焊料的键合、超声键合、玻璃介质键合等等。金属-金属键合由于其工艺简单，键合强度大等优点被广泛的应用在三维封装结构中。
现有的利用金属-金属键合工艺形成三维封装结构的方法一般包括：提供第一晶圆和第二晶圆，第一晶圆和第二晶圆上分别形成有绝缘层和位于绝缘层中的键合金属层；将第一晶圆和第二晶圆上对应的金属层键合。
但是采用现有的金属-金属键合方法形成三维封装结构时，所述键合金属层的表面容易产生凹陷缺陷(dishing defect)，当将第一晶圆和第二晶圆进行键合时，使得键合的强度难以保证。
发明内容
本发明所要解决的技术问题是怎样防止键合金属层的表面形成凹陷缺陷，提高键合的强度。
为了解决上述问题，本发明提供了一种晶圆间键合结构的形成方法，包括：
提供基底；
在所述基底上形成停止层，所述停止层的材料为掺碳的氮化硅；
在所述停止层中形成通孔，所述通孔不插入所述衬底；
形成保护层，所述保护层覆盖所述通孔的侧壁和底部表面；
在所述保护层上形成金属材料层，所述金属材料层填充满所述通孔；
平坦化所述金属材料层直至停止层，从而在所述通孔中形成键合金属层，所述键合金属层和两侧的停止层构成键合结构。
可选的，平坦化所述金属材料层直至停止层的具体步骤包括：
采用化学机械研磨工艺平坦化所述金属材料层直至停止层，所述停止层与所述金属材料层的研磨选择比为8:1～15：1。
可选的，所述金属材料层包括种子层和位于种子层上的金属层。
可选的，所述种子层位于通孔的侧壁和底部表面以及通孔两侧的保护层表面上，所述金属层位于种子层上，所述金属层填充满剩余的通孔。
可选的，所述保护层的材料为氧化硅。
可选的，在形成所述保护层之后，形成所述种子层之前，对所述通孔进行预清洗。
可选的，所述停止层中碳元素的摩尔百分比浓度为10％～30％。
为了解决上述问题，本发明还提供了一种键合结构，包括：
基底；
位于所述基底上的停止层，所述停止层的材料为掺碳的氮化硅；
位于所述停止层中的通孔，所述通孔不插入所述基底；
位于所述通孔的侧壁和底部表面的保护层；
位于所述保护层上的键合金属层，所述键合金属层填充满所述通孔；
所述键合金属层和两侧的停止层构成键合结构。
可选的，所述停止层与所述键合金属层的研磨选择比为8:1～15：1。
可选的，所述金属材料层包括种子层和位于种子层上的金属层。
可选的，所述种子层位于通孔的侧壁和底部表面以及通孔两侧的保护层表面上，所述金属层位于种子层上，所述金属层填充满剩余的通孔。
可选的，所述保护层的材料为氧化硅。
可选的，所述停止层中碳元素的摩尔百分比浓度为10％～30％。
为了解决上述问题，本发明还提供了一种晶圆的键合方法，包括：
提供第一晶圆，所述第一晶圆包括第一基底、位于所述第一基底上的第一停止层、位于所述第一停止层中的第一通孔、位于所述第一通孔的侧壁和底部表面的第一保护层、位于所述第一保护层上的第一键合金属层，所述第一停止层的材料为掺碳的氮化硅，所述第一通孔不插入所述第一基底，所述第一键合金属层填充满所述第一通孔；
提供第二晶圆，所述第二晶圆包括第二基底、位于所述第二基底上的第二停止层、位于所述第二停止层中的第二通孔、位于所述第二通孔的侧壁和底部表面的第二保护层、位于所述第二保护层上的第二键合金属层，所述第二停止层的材料为掺碳的氮化硅，所述第二通孔不插入所述第二基底，所述第二键合金属层填充满所述第二通孔；
将所述第一键合金属层和所述第二键合金属层进行键合、并将所述第一停止层和所述第二停止层进行键合。
可选的，所述第一停止层与所述第一键合金属层的研磨选择比为8:1～15：1；
所述第二停止层与所述第二键合金属层的研磨选择比为8:1～15：1。
可选的，所述第一键合金属层包括第一种子层和位于第一种子层上的第一金属层；
所述第二键合金属层包括第二种子层和位于第二种子层上的第二金属层。
可选的，所述第一种子层位于第一通孔的侧壁和底部表面以及第一通孔两侧的第一保护层表面上，所述第一金属层位于第一种子层上，所述第一金属层填充满剩余的第一通孔；
所述第二种子层位于第二通孔的侧壁和底部表面以及第二通孔两侧的第二保护层表面上，所述第二金属层位于第二种子层上，所述第二金属层填充满剩余的第二通孔。
可选的，所述第一保护层和所述第二保护层的材料均为氧化硅。
可选的，所述第一停止层和所述第二停止层中碳元素的摩尔百分比浓度均为10％～30％。
为了解决上述问题，本发明还提供了一种晶圆键合结构，包括：
第一晶圆，所述第一晶圆包括第一基底、位于所述第一基底上的第一停止层、位于所述第一停止层中的第一通孔、位于所述第一通孔的侧壁和底部表面的第一保护层、位于所述第一保护层上的第一键合金属层，所述第一停止层的材料为掺碳的氮化硅，所述第一通孔不插入所述第一基底，所述第一键合金属层填充满所述第一通孔；
第二晶圆，所述第二晶圆包括第二基底、位于所述第二基底上的第二停止层、位于所述第二停止层中的第二通孔、位于所述第二通孔的侧壁和底部表面的第二保护层、位于所述第二保护层上的第二键合金属层，所述第二停止层的材料为掺碳的氮化硅，所述第二通孔不插入所述第二基底，所述第二键合金属层填充满所述第二通孔；
所述键合结构包括键合的所述第一键合金属层和所述第二键合金属层、以及键合的所述第一停止层和所述第二停止层。
可选的，所述第一停止层与所述第一键合金属层的研磨选择比为8:1～15：1；
所述第二停止层与所述第二键合金属层的研磨选择比为8:1～15：1。
可选的，所述第一键合金属层包括第一种子层和位于第一种子层上的第一金属层；
所述第二键合金属层包括第二种子层和位于第二种子层上的第二金属层。
可选的，所述第一种子层位于第一通孔的侧壁和底部表面以及第一通孔两侧的第一保护层表面上，所述第一金属层位于第一种子层上，所述第一金属层填充满剩余的第一通孔；
所述第二种子层位于第二通孔的侧壁和底部表面以及第二通孔两侧的第二保护层表面上，所述第二金属层位于第二种子层上，所述第二金属层填充满剩余的第二通孔。
可选的，所述第一保护层和所述第二保护层的材料均为氧化硅。
可选的，所述第一停止层和所述第二停止层中碳元素的摩尔百分比浓度均为10％～30％。
与现有技术相比，本发明技术方案具有以下优点：
本发明提供的键合结构及其形成方法、晶圆键合结构及晶圆的键合方法，通过采用掺碳的氮化硅材料形成停止层，在进行平坦化时，以所述停止层作为截止层，能减少或防止在键合金属层表面形成凹陷缺陷或者能较好的控制键合金属层表面凹陷缺陷的产生，后续在进行两个晶圆的键合时，提高键合的强度；另一方面，停止层后续作为键合结构的一部分，停止层与键合金属层一起构成键合结构，后续在进行两个晶圆的键合时，除了两个晶圆上相应的键合金属层会键合在一起外，两个晶圆上相应的停止层也会键合在一起，提高了键合的强度。
进一步，所述停止层的材料为掺碳的氮化硅，一方面，掺碳的氮化硅与金属材料层之间的研磨选择比大于氮化硅与金属材料层之间的研磨选择比，能较好的控制键合金属层表面凹陷缺陷的产生，或者能减少或防止在键合金属层表面形成凹陷缺陷，后续在进行两个晶圆的键合时，提高键合时铜连接的成功率，并且由于碳含量对键合强度和研磨选择比有影响，因而可以通过调整碳含量，可以调整键合强度和研磨选择比；另一方面，掺碳的氮化硅后续作为键合结构的一部分，掺碳的氮化硅与键合金属层一起构成键合结构，后续在进行两个晶圆的键合时，除了两个晶圆上相应的键合金属层会键合在一起外，两个晶圆上相应的掺碳的氮化硅也会键合在一起，提高了键合的强度；再一方面，掺碳的氮化硅有阻止铜扩散的能力，因此可以接受较大的误对准的量，即使通孔中的铜与停止层接触，也不会发生铜扩散问题。
进一步，所述停止层表面上还形成有保护层，所述保护层在形成种子层之前对通孔进行预清洗时，防止停止层不会受到Ar-和/或H-离子的轰击而带来碳污染。
本发明的晶圆的键合方法，第一晶圆上形成键合金属层和第二晶圆上对应形成的键合金属层的表面的没有凹陷缺陷或者凹陷缺陷非常少(或小)，因而在两晶圆键合时，键合金属层和键合金属层之间能够达到较高的键合强度或者提高键合后，铜连接的成功率，并且由于第一晶圆上停止层和第二晶圆上停止层也键合在一起，
附图说明
图1-5为本发明一实施例晶圆间键合结构的形成过程的结构示意图；
图6-8为本发明另一实施例晶圆的键合方法的结构示意图。
具体实施方式
如背景技术所言，所述键合金属层的表面容易产生铜的凹陷缺陷(dishingdefect)，将晶圆进行键合时，键合的强度难以保证。
研究发现，现有在形成绝缘层和位于绝缘层中的键合金属层时，所述绝缘层的材料通常为氮化硅，金属层材料为铜，形成键合金属层的过程包括：在绝缘层中形成通孔(或沟槽)；采用电镀工艺形成覆盖绝缘层的金属层，所述金属层填充所述通孔(或沟槽)；采用化学机械研磨工艺平坦化所述金属层，以绝缘层的表面作为停止层，在通孔(或沟槽)中形成键合金属层。在进行化学机械研磨工艺时，由于对氮化硅材料的绝缘层的研磨率较低(通常小于300埃/分钟)，使得氮化硅材料的绝缘层与铜金属层之间的研磨选择比较小，特别是随着工艺节点的减小，氮化硅材料的绝缘层与铜金属层之间的研磨选择比会很小，使得研磨的停止时刻难以控制，并且键合金属层表面产生的凹陷也难以控制，无法达到生产的要求，后续进行键合时，使得两个晶圆间的键合强度难以保证。此外，由于现有通常还采用氮化硅与氧化硅进行晶圆键合，以确保足够的键合力，由于氧化硅本身没有阻止铜扩散能力，而键合工艺本身存在误对准问题，为了防止在发生误对准(Mis-alignment)问题时，氮化硅界面通孔中的铜不会与氧化硅界面接触，需要缩小氮化硅界面通孔的关键尺寸，其关系式为：氮化硅界面的通孔关键尺寸<(氧化硅界面关键尺寸-2倍误对准的量)，由于键合机台能力限制，且随着节点不断的向下延伸，对氮化硅界面的关键尺寸的要求越来越小，而在小的关键尺寸下，化学机械研磨时的铜凹陷缺陷问题也越来越突出，使得CMP和键合制程的工艺窗口极小。
为此，本发明提供了一种晶圆间键合结构的形成方法以及晶圆的键合金方法，其中所述晶圆间键合结构的形成方法，通过形成停止层，在进行平坦化时，所述停止层与金属层材料层的研磨比大于氮化硅与金属层材料层的研磨比，能减少或防止在键合金属层表面形成凹陷缺陷或者能较好的控制键合金属层表面凹陷缺陷的产生，后续在进行两个晶圆的键合时，提高键合的强度；另一方面，停止层后续作为键合结构的一部分，停止层与键合金属层一起构成键合结构，后续在进行两个晶圆的键合时，除了两个晶圆上相应的键合金属层会键合在一起外，两个晶圆上相应的停止层也会键合在一起，提高了键合的强度。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1-5为本发明一实施例晶圆间键合结构的形成过程的结构示意图。
参考图1，提供基底201；在所述基底201上形成停止层202，在后续进行平坦化时，所述停止层202与金属层材料层的研磨比大于氮化硅与金属层材料层的研磨比。
所述研磨比为进行平坦化(化学机械研磨)时，对不同材料的研磨速度之比。具体到本实施例中，所述停止层202与金属层材料层的研磨比为：进行平坦化(化学机械研磨)时，对停止层202的研磨速率与对金属材料层的研磨速率之比。氮化硅与金属层材料层的研磨比：进行平坦化(化学机械研磨)时，对氮化硅的研磨速率与对金属层材料层的研磨速率之比。
在一实施例中，所述基底201包括半导体衬底和位于半导体衬底上的金属互连层。所述半导体衬底的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
所述半导体衬底上形成有若干半导体器件，所述半导体器件包括晶体管、存储器、传感器或其他有源或无源器件。所述金属互连层包括介质层和位于介质层中的金属互连结构，介质层覆盖所述半导体衬底和半导体器件，所述金属互连结构可以与半导体器件连接，所述介质层可以为单层或多层堆叠结构，相应的所述金属互连结构也可以为单层或多层堆叠结构。在一实施例中，所述介质层的材料可以为氧化硅或低K介电材料，所述金属互连结构包括金属互连线、插塞、大马士革结构中的一种或几种。
所述停止层202形成在最顶层的介质层的表面，所述停止层202的形成工艺为化学气相沉积工艺。
本发明中通过形成停止层202，后续在进行平坦化时，所述停止层202与金属层材料层的研磨比大于氮化硅与金属层材料层的研磨比，能减少或防止后续形成的键合金属层表面形成凹陷缺陷或者能较好的控制键合金属层表面凹陷缺陷的产生，后续在进行两个晶圆的键合时，提高键合的强度；另一方面，停止层202后续作为键合结构的一部分，停止层202与键合金属层一起构成键合结构，后续在进行两个晶圆的键合时，除了两个晶圆上相应的键合金属层会键合在一起外，两个晶圆上相应的停止层也会键合在一起，提高了键合的强度。
在一实施例中，所述停止层202的材料为掺碳的氮化硅，在进行化学气相沉积工艺形成停止层时，工艺气体中包括含有碳元素的掺杂气体。
所述停止层202的材料采用掺碳的氮化硅，一方面，掺碳的氮化硅与金属材料层之间的研磨选择比大于氮化硅与金属材料层之间的研磨选择比，能较好的控制键合金属层表面凹陷缺陷的产生，或者能减少或防止在键合金属层表面形成凹陷缺陷，后续在进行两个晶圆的键合时，提高键合时铜连接的成功率，并且由于碳含量对键合强度和研磨选择比有影响，因而可以通过调整碳含量，可以调整键合强度和研磨选择比；另一方面，掺碳的氮化硅后续作为键合结构的一部分，掺碳的氮化硅与键合金属层一起构成键合结构，后续在进行两个晶圆的键合时，除了两个晶圆上相应的键合金属层会键合在一起外，两个晶圆上相应的掺碳的氮化硅也会键合在一起，提高了键合的强度；再一方面，掺碳的氮化硅有阻止铜扩散的能力，因此可以接受较大的误对准的量，即使通孔中的铜与停止层接触，也不会发生铜扩散问题。
研究发现，掺碳的氮化硅(停止层202)中碳元素的含量对研磨速率(研磨选择比)以及两晶圆键合时的键合强度和键合应力均具有较大的影响。因而，在一实施例中，所述掺碳的氮化硅中碳元素的摩尔百分比浓度为10％～30％，在后续进行化学机械研磨时，使得掺碳的氮化硅与金属材料层的研磨选择比较高，能更好的控制键合金属层表面凹陷缺陷的产生(或者能减少或防止在键合金属层表面形成凹陷缺陷)的同时，后续在将两个晶圆键合时，掺碳的氮化硅的键合面上能具有较高的键合强度，并保持较小的键合应力。
研究发现，后续形成金属材料层中通常会包括一层种子层，在形成种子层之前，会进行预清洗工艺，以去除停止层202中形成的通孔底部的金属氧化层和有机物残留，进行预清洗一般采用Ar-和/或H-离子，Ar-和/或H-也会对停止层202产生轰击，使得停止层202中的掺杂的碳元素被轰出，从而对溅射腔室造成碳污染。因而，在一实施例中，所述停止层202表面上还形成有保护层203，所述保护层在进行预清洗时，防止停止层202不会受到Ar-和/或H-离子的轰击而带来碳污染。
在一实施例中，所述保护层203的材料为氧化硅，所述氧化硅包括TEOS，所述保护层的形成工艺为化学气相沉积工艺。
本实施例中，所述保护层203在停止层202之后在形成通孔之前形成，能简化工艺步骤。在其他实施例中，所述保护层也可以在停止层中形成通孔之后形成，所述形成的保护层覆盖通孔的侧壁和底部表面以及通孔两侧的停止层的表面。根据工艺的需要，可以去除通孔底部表面的保护层，暴露通孔侧壁表面和通孔两侧的停止层的表面的保护层。
需要说明的是，在其他实施例中，停止层202表面上可以不形成所述保护层。
参考图2，刻蚀所述停止层202，在停止层202中形成通孔204。
需要说明的是，当停止层202的表面形成保护层203时，先刻蚀所述保护层203，后刻蚀所述停止层202，在停止层202中形成通孔204。
在一实施例中，在刻蚀所述保护层203之前，在所述保护层203的表面形成图形化的掩膜层(图中未示出)，所述图形化的掩膜层中具有暴露出停止层202部分表面的开口，然后以所述图形化的掩膜层为掩膜，刻蚀所述保护层203和停止层202。
刻蚀所述保护层203和停止层202可以采用各向异性的干法刻蚀工艺，比如等离子刻蚀工艺。
需要说明的是，本实施例中仅以在停止层202形成一个通孔204作为示例进行说明，在本发明的其他实施例中，所述停止层中形成的通孔为多个，可以根据键合时实际的需要设置通孔的数量。
结合参考图3和图4，在所述停止层202上形成金属材料层207，所述金属材料层207填充满所述通孔204(参考图3)。
需要说明的是，当所述停止层202表面上形成有保护层203时，所述金属材料层207位于保护层203的表面。当未形成保护层时，所述金属材料层207位于停止层202表面上。
在一实施例中，参考图4，所述金属材料层207包括种子层205和位于种子层205上的金属层206。
所述种子层205位于通孔204(参考图3)的侧壁和底部表面以及通孔204两侧的保护层203表面上(在其他实施例中，位于停止层202表面上)，所述金属层206(参考图4)位于种子层205上，所述金属层206填充满剩余的通孔。
本实施例中，所述种子层205的材料为铜，所述种子层205的形成工艺为溅射，所述溅射工艺在溅射腔室中进行。
在一实施例中，在形成种子层205之前，会对通孔204进行预清洗工艺，以去除通孔204底部的金属氧化层和有机物残留，进行预清洗一般采用Ar-和/或H-离子，由于停止层202形成了保护层203，所述保护层203能够保护所述停止层202不会受到Ar-和/或H-离子的轰击，从而防止停止层202中的碳元素被轰出而污染溅射腔室。
本实施例中，所述金属层206的材料为铜，所述金属层206的形成工艺为电镀。在其他实施例中，所述金属层206的材料还可以为Au、Ti或其他合适的适于键合的金属。
结合参考图4和图5，平坦化所述金属材料层207，以停止层203作为停止层，在通孔中形成键合金属层208，所述键合金属层208和两侧的停止层202构成键合结构。
所述平坦化采用化学机械研磨工艺。
在一实施例中，停止层202材料为掺碳的氮化硅时，进行化学机械研磨工艺时，所述停止层与金属材料层的研磨选择比为8:1～15:1，在该较高的研磨选择比下，使得研磨时的停止过程更容易控制，能更好的控制键合金属层208表面凹陷缺陷的产生(能更好的减少或防止在键合金属层表面形成凹陷缺陷的效果更好)，后续在进行晶圆间的键合时，进一步提高键合的强度。
本实施例中，进行化学机械研磨工艺时，对所述掺碳的氮化硅材料的停止层202的研磨速率为300～1000埃/分钟，对所述铜金属层的研磨速率小于150埃/分钟，所述化学机械研磨工艺采用的研磨液为铜阻挡层研磨液，研磨液的流速为150-450毫升/分钟，研磨头的转速为40-100转/分钟，研磨台的转速为40-120转/分钟，以使得减少或防止在键合金属层表面形成凹陷缺陷的效果更好或者能更好的控制凹陷缺陷的产生。
本实施例中，所述键合金属层208a包括位于通孔侧壁和底部表面的种子层205a以及位于种子层205a表面并填充通孔的金属层206a。
图6-8为本发明另一实施例晶圆的键合方法的结构示意图。
参考图6，提供第一晶圆201a，在所述第一晶圆201a上形成晶圆间键合结构，所述晶圆间键合结构的形成过程包括：在所述第一晶圆201a上形成停止层202a，所述停止层202a中形成有通孔；在所述停止层202a上形成金属材料层，所述金属材料层填充满所述通孔；进行化学机械研磨工艺平坦化所述金属材料层，以停止层202a作为停止层，在通孔中形成键合金属层208a，所述键合金属层208a和两侧的停止层202a构成键合结构。需要说明的是，本实施例中第一晶圆201a上具体的晶圆间键合结构的形成步骤和相关的限定，请参考前述实施例中相应部分的限定或描述，在此不再赘述。
参考图7，提供第二晶圆201b，在所述第二晶圆201b上形成晶圆间键合结构，所述晶圆间键合结构的形成过程包括：在所述第二晶圆201b上形成停止层202b，所述停止层202b中形成有通孔；在所述停止层202b上形成金属材料层，所述金属材料层填充满所述通孔；进行化学机械研磨工艺平坦化所述金属材料层，以停止层202b作为停止层，在通孔中形成键合金属层208b，所述键合金属层208b和两侧的停止层202b构成键合结构。需要说明的是，本实施例中第二晶圆201b上具体的晶圆间键合结构的形成步骤和相关的限定，请参考前述实施例中相应部分的限定或描述，在此不再赘述。
所述第二晶圆201b上形成晶圆间键合结构的大小和位置与第一晶圆201a上形成的晶圆间键合结构的大小和位置对应。大小对应表示大小相同或相近，位置对应表示位置相同或相近。
参考图8，将第一晶圆201a上的键合结构与第二晶圆201b上对应的键合结构进行键合。
具体的进行键合时，所述第一晶圆201a上的键合金属层208a与第二晶圆201b上对应的键合金属层208b键合在一起，所述第一晶圆201a上的停止层202a与第二晶圆201b上对应的停止层202b键合在一起。
在一实施例中，在进行键和前，采用N2或O2或Ar离子对键合面进行表面处理，所述键合为常压或低压键合，键合温度为常温(20～30摄氏度)，键合气体氛围为大气。
本实施例中，采用前述工艺形成的第一晶圆201a上的键合金属层208a和第二晶圆201b上对应形成的键合金属层208b的表面的没有凹陷缺陷或者凹陷缺陷非常少(或小)，因而在两晶圆键合时，键合金属层208a和键合金属层208b之间能够达到较高的键合强度或者提高键合后，铜连接的成功率，并且由于第一晶圆201a上停止层202a和第二晶圆201b上停止层202b也键合在一起。
所述停止层202a和停止层202b的材料为掺碳的氮化硅，采用掺碳的氮化硅材料的停止层作为键合层(键和结构)相比于与其他材料相比好处是：一方面，能调整化学机械研磨时，对金属材料层(铜)的选择比，从而控制凹陷缺陷的产生；另一方面，掺碳的氮化硅有阻止金属(铜)扩散的能力，当键合时发生误对准时，允许铜与停止层接触，也不会发生铜扩散问题，同时也允许两片键合的晶圆拥有相同或者接近的通孔关键尺寸，提高CMP和键合制程的工艺窗口。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (25)
1.一种键合结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成停止层，所述停止层的材料为掺碳的氮化硅；
在所述停止层中形成通孔，所述通孔不插入所述衬底；
形成保护层，所述保护层覆盖所述通孔的侧壁和底部表面；
在所述保护层上形成金属材料层，所述金属材料层填充满所述通孔；
平坦化所述金属材料层直至停止层，从而在所述通孔中形成键合金属层，所述键合金属层和两侧的停止层构成键合结构。
2.根据权利要求1所述的键合结构的形成方法，其特征在于，平坦化所述金属材料层直至停止层的具体步骤包括：
采用化学机械研磨工艺平坦化所述金属材料层直至停止层，所述停止层与所述金属材料层的研磨选择比为8:1～15：1。
3.根据权利要求1所述的键合结构的形成方法，其特征在于，所述金属材料层包括种子层和位于种子层上的金属层。
4.根据权利要求3所述的键合结构的形成方法，其特征在于，所述种子层位于通孔的侧壁和底部表面以及通孔两侧的保护层表面上，所述金属层位于种子层上，所述金属层填充满剩余的通孔。
5.根据权利要求4所述的键合结构的形成方法，其特征在于，所述保护层的材料为氧化硅。
6.根据权利要求5所述的键合结构的形成方法，其特征在于，在形成所述保护层之后，形成所述种子层之前，对所述通孔进行预清洗。
7.根据权利要求1所述的键合结构的形成方法，其特征在于，所述停止层中碳元素的摩尔百分比浓度为10％～30％。
8.一种键合结构，其特征在于，包括：
基底；
位于所述基底上的停止层，所述停止层的材料为掺碳的氮化硅；
位于所述停止层中的通孔，所述通孔不插入所述基底；
位于所述通孔的侧壁和底部表面的保护层；
位于所述保护层上的键合金属层，所述键合金属层填充满所述通孔；
所述键合金属层和两侧的停止层构成键合结构。
9.根据权利要求8所述的键合结构，其特征在于，所述停止层与所述键合金属层的研磨选择比为8:1～15：1。
10.根据权利要求8所述的键合结构，其特征在于，所述金属材料层包括种子层和位于种子层上的金属层。
11.根据权利要求10所述的键合结构，其特征在于，所述种子层位于通孔的侧壁和底部表面以及通孔两侧的保护层表面上，所述金属层位于种子层上，所述金属层填充满剩余的通孔。
12.根据权利要求11所述的键合结构，其特征在于，所述保护层的材料为氧化硅。
13.根据权利要求8所述的键合结构，其特征在于，所述停止层中碳元素的摩尔百分比浓度为10％～30％。
14.一种晶圆的键合方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆包括第一基底、位于所述第一基底上的第一停止层、位于所述第一停止层中的第一通孔、位于所述第一通孔的侧壁和底部表面的第一保护层、位于所述第一保护层上的第一键合金属层，所述第一停止层的材料为掺碳的氮化硅，所述第一通孔不插入所述第一基底，所述第一键合金属层填充满所述第一通孔；
提供第二晶圆，所述第二晶圆包括第二基底、位于所述第二基底上的第二停止层、位于所述第二停止层中的第二通孔、位于所述第二通孔的侧壁和底部表面的第二保护层、位于所述第二保护层上的第二键合金属层，所述第二停止层的材料为掺碳的氮化硅，所述第二通孔不插入所述第二基底，所述第二键合金属层填充满所述第二通孔；
将所述第一键合金属层和所述第二键合金属层进行键合、并将所述第一停止层和所述第二停止层进行键合。
15.根据权利要求14所述的晶圆的键合方法，其特征在于，所述第一停止层与所述第一键合金属层的研磨选择比为8:1～15：1；
所述第二停止层与所述第二键合金属层的研磨选择比为8:1～15：1。
16.根据权利要求14所述的晶圆的键合方法，其特征在于，所述第一键合金属层包括第一种子层和位于第一种子层上的第一金属层；
所述第二键合金属层包括第二种子层和位于第二种子层上的第二金属层。
17.根据权利要求16所述的晶圆的键合方法，其特征在于，所述第一种子层位于第一通孔的侧壁和底部表面以及第一通孔两侧的第一保护层表面上，所述第一金属层位于第一种子层上，所述第一金属层填充满剩余的第一通孔；所述第二种子层位于第二通孔的侧壁和底部表面以及第二通孔两侧的第二保护层表面上，所述第二金属层位于第二种子层上，所述第二金属层填充满剩余的第二通孔。
18.根据权利要求17所述的晶圆的键合方法，其特征在于，所述第一保护层和所述第二保护层的材料均为氧化硅。
19.根据权利要求14所述的晶圆的键合方法，其特征在于，所述第一停止层和所述第二停止层中碳元素的摩尔百分比浓度均为10％～30％。
20.一种晶圆键合结构，其特征在于，包括：
第一晶圆，所述第一晶圆包括第一基底、位于所述第一基底上的第一停止层、位于所述第一停止层中的第一通孔、位于所述第一通孔的侧壁和底部表面的第一保护层、位于所述第一保护层上的第一键合金属层，所述第一停止层的材料为掺碳的氮化硅，所述第一通孔不插入所述第一基底，所述第一键合金属层填充满所述第一通孔；
第二晶圆，所述第二晶圆包括第二基底、位于所述第二基底上的第二停止层、位于所述第二停止层中的第二通孔、位于所述第二通孔的侧壁和底部表面的第二保护层、位于所述第二保护层上的第二键合金属层，所述第二停止层的材料为掺碳的氮化硅，所述第二通孔不插入所述第二基底，所述第二键合金属层填充满所述第二通孔；
所述键合结构包括键合的所述第一键合金属层和所述第二键合金属层、以及键合的所述第一停止层和所述第二停止层。
21.根据权利要求20所述的晶圆键合结构，其特征在于，所述第一停止层与所述第一键合金属层的研磨选择比为8:1～15：1；
所述第二停止层与所述第二键合金属层的研磨选择比为8:1～15：1。
22.根据权利要求20所述的晶圆键合结构，其特征在于，所述第一键合金属层包括第一种子层和位于第一种子层上的第一金属层；
所述第二键合金属层包括第二种子层和位于第二种子层上的第二金属层。
23.根据权利要求22所述的晶圆键合结构，其特征在于，所述第一种子层位于第一通孔的侧壁和底部表面以及第一通孔两侧的第一保护层表面上，所述第一金属层位于第一种子层上，所述第一金属层填充满剩余的第一通孔；所述第二种子层位于第二通孔的侧壁和底部表面以及第二通孔两侧的第二保护层表面上，所述第二金属层位于第二种子层上，所述第二金属层填充满剩余的第二通孔。
24.根据权利要求23所述的晶圆键合结构，其特征在于，所述第一保护层和所述第二保护层的材料均为氧化硅。
25.根据权利要求20所述的晶圆键合结构，其特征在于，所述第一停止层和所述第二停止层中碳元素的摩尔百分比浓度均为10％～30％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110264360.2A CN113053806A (zh) | 2018-11-29 | 2018-11-29 | 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110264360.2A CN113053806A (zh) | 2018-11-29 | 2018-11-29 | 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法 |
| CN201811440530.2A CN109686657B (zh) | 2018-11-29 | 2018-11-29 | 晶圆间键合结构的形成方法、晶圆的键合方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811440530.2A Division CN109686657B (zh) | 2018-11-29 | 2018-11-29 | 晶圆间键合结构的形成方法、晶圆的键合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113053806A true CN113053806A (zh) | 2021-06-29 |
Family
ID=66185120
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110264360.2A Pending CN113053806A (zh) | 2018-11-29 | 2018-11-29 | 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法 |
| CN201811440530.2A Active CN109686657B (zh) | 2018-11-29 | 2018-11-29 | 晶圆间键合结构的形成方法、晶圆的键合方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811440530.2A Active CN109686657B (zh) | 2018-11-29 | 2018-11-29 | 晶圆间键合结构的形成方法、晶圆的键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN113053806A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072607A (zh) * | 2023-03-07 | 2023-05-05 | 湖北江城实验室 | 封装结构及其形成方法、电子设备 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110752184A (zh) * | 2019-11-28 | 2020-02-04 | 长江存储科技有限责任公司 | 半导体器件的制作方法 |
| CN116072547A (zh) * | 2021-10-29 | 2023-05-05 | 长鑫存储技术有限公司 | 一种半导体结构及其形成方法、晶圆键合方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6376353B1 (en) * | 2000-07-03 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects |
| US20020048959A1 (en) * | 2000-06-07 | 2002-04-25 | International Business Machines Corporation | Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow |
| US6429119B1 (en) * | 1999-09-27 | 2002-08-06 | Taiwan Semiconductor Manufacturing Company | Dual damascene process to reduce etch barrier thickness |
| US20050035460A1 (en) * | 2003-08-14 | 2005-02-17 | Horng-Huei Tseng | Damascene structure and process at semiconductor substrate level |
| CN101752298A (zh) * | 2008-12-09 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构的制造方法 |
| US20140252618A1 (en) * | 2013-03-06 | 2014-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming interconnect structure that avoids via recess |
| US20140273347A1 (en) * | 2013-03-15 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for Hybrid Wafer Bonding Integrated with CMOS Processing |
| CN105448691A (zh) * | 2014-08-22 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| CN105679702A (zh) * | 2016-01-27 | 2016-06-15 | 武汉新芯集成电路制造有限公司 | 键合晶圆的硅穿孔互连工艺及键合晶圆 |
| CN105990218A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106328581A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合方法以及晶圆键合结构 |
| US9691733B1 (en) * | 2016-07-28 | 2017-06-27 | United Microelectronics Corp. | Bonded semiconductor structure and method for forming the same |
| CN107316840A (zh) * | 2016-04-26 | 2017-11-03 | 台湾积体电路制造股份有限公司 | 混合接合半导体晶片的3dic结构与方法 |
| CN107665829A (zh) * | 2017-08-24 | 2018-02-06 | 长江存储科技有限责任公司 | 晶圆混合键合中提高金属引线制程安全性的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465491B (zh) * | 2013-09-23 | 2018-01-12 | 中芯国际集成电路制造(上海)有限公司 | 金属互连层的形成方法 |
-
2018
- 2018-11-29 CN CN202110264360.2A patent/CN113053806A/zh active Pending
- 2018-11-29 CN CN201811440530.2A patent/CN109686657B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429119B1 (en) * | 1999-09-27 | 2002-08-06 | Taiwan Semiconductor Manufacturing Company | Dual damascene process to reduce etch barrier thickness |
| US20020048959A1 (en) * | 2000-06-07 | 2002-04-25 | International Business Machines Corporation | Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow |
| US6376353B1 (en) * | 2000-07-03 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects |
| US20050035460A1 (en) * | 2003-08-14 | 2005-02-17 | Horng-Huei Tseng | Damascene structure and process at semiconductor substrate level |
| CN101752298A (zh) * | 2008-12-09 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构的制造方法 |
| US20140252618A1 (en) * | 2013-03-06 | 2014-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming interconnect structure that avoids via recess |
| US20140273347A1 (en) * | 2013-03-15 | 2014-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for Hybrid Wafer Bonding Integrated with CMOS Processing |
| CN105448691A (zh) * | 2014-08-22 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法和电子装置 |
| CN105990218A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN106328581A (zh) * | 2015-07-02 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合方法以及晶圆键合结构 |
| CN105679702A (zh) * | 2016-01-27 | 2016-06-15 | 武汉新芯集成电路制造有限公司 | 键合晶圆的硅穿孔互连工艺及键合晶圆 |
| CN107316840A (zh) * | 2016-04-26 | 2017-11-03 | 台湾积体电路制造股份有限公司 | 混合接合半导体晶片的3dic结构与方法 |
| US9691733B1 (en) * | 2016-07-28 | 2017-06-27 | United Microelectronics Corp. | Bonded semiconductor structure and method for forming the same |
| CN107665829A (zh) * | 2017-08-24 | 2018-02-06 | 长江存储科技有限责任公司 | 晶圆混合键合中提高金属引线制程安全性的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 石庚辰，郝一龙: "《微机电系统技术基础》", pages: 25 - 30 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116072607A (zh) * | 2023-03-07 | 2023-05-05 | 湖北江城实验室 | 封装结构及其形成方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109686657A (zh) | 2019-04-26 |
| CN109686657B (zh) | 2021-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9960142B2 (en) | Hybrid bonding with air-gap structure | |
| US8629560B2 (en) | Self aligned air-gap in interconnect structures | |
| TWI406381B (zh) | 半導體裝置及其形成方法 | |
| US8691664B2 (en) | Backside process for a substrate | |
| CN109686657B (zh) | 晶圆间键合结构的形成方法、晶圆的键合方法 | |
| US11715674B2 (en) | Trim wall protection method for multi-wafer stacking | |
| US9287225B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6908863B2 (en) | Sacrificial dielectric planarization layer | |
| US9589912B1 (en) | Integrated circuit structure with crack stop and method of forming same | |
| US10832946B1 (en) | Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations | |
| CN105826246A (zh) | 用于铜结构化的中间层及其形成方法 | |
| CN110957258B (zh) | 半导体器件及其制造方法 | |
| JP5138611B2 (ja) | 接合用の隣接収納部を有する半導体相互接続、及び形成方法 | |
| CN110911292B (zh) | 一种半导体的制造方法 | |
| KR100721625B1 (ko) | Ｍｅｍｓ 패키지 및 그 제조방법 | |
| US11562974B2 (en) | Hybrid bonding structure and method of fabricating the same | |
| CN110931373B (zh) | 一种半导体器件及其制造方法 | |
| US10157819B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11211254B2 (en) | Process for integrated circuit fabrication using a buffer layer as a stop for chemical mechanical polishing of a coupled dielectric oxide layer | |
| TWI814871B (zh) | 半導體裝置結構與其形成方法 | |
| US20220259037A1 (en) | Arched Membrane Structure for MEMS Device | |
| US20120264300A1 (en) | Method of fabricating semiconductor component | |
| CN116830256A (zh) | 具有贯穿衬底过孔的结构及其形成方法 | |
| JP2013058672A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |