JP2013058672A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013058672A JP2013058672A JP2011196982A JP2011196982A JP2013058672A JP 2013058672 A JP2013058672 A JP 2013058672A JP 2011196982 A JP2011196982 A JP 2011196982A JP 2011196982 A JP2011196982 A JP 2011196982A JP 2013058672 A JP2013058672 A JP 2013058672A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- semiconductor device
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置の製造方法は、半導体基板上に半導体素子を形成する工程と、半導体基板に孔を形成する工程と、半導体素子の上方と孔の内壁および底を覆うように絶縁膜を形成する工程と、異方性エッチングにより、半導体素子の上方と孔の底の絶縁膜を除去する工程と、孔の底に金属拡散防止膜を形成する工程と、孔に導電膜を埋める工程とを有する。
【選択図】図1−7
Description
(付記1)
半導体基板上に半導体素子を形成する工程と、
前記半導体基板に孔を形成する工程と、
前記半導体素子の上方と前記孔の内壁および底を覆うように絶縁膜を形成する工程と、
異方性エッチングにより、前記半導体素子の上方と前記孔の底の前記絶縁膜を除去する工程と、
前記孔の底に金属拡散防止膜を形成する工程と、
前記孔に導電膜を埋める工程と
を有する半導体装置の製造方法。
(付記2)
前記半導体基板に前記孔を形成する工程は、前記孔を、前記半導体素子下に形成されたウェルよりも深く形成する付記1に記載の半導体装置の製造方法。
(付記3)
前記金属拡散防止膜を形成する工程は、前記孔の底の前記半導体基板を酸化して、前記金属拡散防止膜を形成する付記1または2に記載の半導体装置の製造方法。
(付記4)
前記半導体基板の酸化に、オゾン溶液を用いる付記3に記載の半導体装置の製造方法。
(付記5)
前記半導体基板の酸化に、酸素を含むプラズマを用いる付記3に記載の半導体装置の製造方法。
(付記6)
前記孔を形成する前に、前記半導体素子とコンタクトする導電部材を形成する工程をさらに有する付記1〜5のいずれか1つに記載の半導体装置の製造方法。
(付記7)
前記半導体基板を裏面側から削り、前記金属拡散防止膜を除去して、前記導電膜を露出させる工程をさらに有する付記1〜6のいずれか1つに記載の半導体装置の製造方法。
(付記8)
前記半導体素子を覆って前記半導体基板上に他の絶縁膜を形成する工程をさらに有し、
前記半導体基板に孔を形成する工程は、前記他の絶縁膜と前記半導体基板とをエッチングして前記孔を形成し、
前記絶縁膜を形成する工程は、前記他の絶縁膜の上面と前記孔の内壁および底を覆うように前記絶縁膜を形成し、
前記絶縁膜を除去する工程は、前記他の絶縁膜の上面上の前記絶縁膜を除去する付記1〜7のいずれか1つに記載の半導体装置の製造方法。
(付記9)
前記孔に前記導電膜を埋める工程は、前記孔を埋め込んで前記他の絶縁膜上に前記導電膜を形成し、
前記他の絶縁膜の上面上の前記導電膜を研磨除去する工程をさらに有する付記8に記載の半導体装置の製造方法。
2 素子分離絶縁膜
3 トランジスタ
4 エッチングストッパ膜
5 層間絶縁膜
6 コンタクトホール
7a 密着層
7b W膜
7 コンタクトプラグ
8 カバー膜
9 SiO膜
10 孔
11 ライナー膜
12 金属拡散防止膜
13a バリアメタル膜
13b Cu膜
13 TSV
14 カバー膜
15 層間絶縁膜
16 ハードマスク膜
17 配線溝
18a バリアメタル膜
18b Cu膜
18 配線層
21 多層配線層
22 導電プラグ
23 配線層
RP1〜RP3 レジストパターン
Claims (6)
- 半導体基板上に半導体素子を形成する工程と、
前記半導体基板に孔を形成する工程と、
前記半導体素子の上方と前記孔の内壁および底を覆うように絶縁膜を形成する工程と、
異方性エッチングにより、前記半導体素子の上方と前記孔の底の前記絶縁膜を除去する工程と、
前記孔の底に金属拡散防止膜を形成する工程と、
前記孔に導電膜を埋める工程と
を有する半導体装置の製造方法。 - 前記半導体基板に前記孔を形成する工程は、前記孔を、前記半導体素子下に形成されたウェルよりも深く形成する請求項1に記載の半導体装置の製造方法。
- 前記金属拡散防止膜を形成する工程は、前記孔の底の前記半導体基板を酸化して、前記金属拡散防止膜を形成する請求項1または2に記載の半導体装置の製造方法。
- 前記半導体基板の酸化に、オゾン溶液を用いる請求項3に記載の半導体装置の製造方法。
- 前記半導体基板の酸化に、酸素を含むプラズマを用いる請求項3に記載の半導体装置の製造方法。
- 前記孔を形成する前に、前記半導体素子とコンタクトする導電部材を形成する工程をさらに有する請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011196982A JP2013058672A (ja) | 2011-09-09 | 2011-09-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011196982A JP2013058672A (ja) | 2011-09-09 | 2011-09-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013058672A true JP2013058672A (ja) | 2013-03-28 |
Family
ID=48134272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011196982A Pending JP2013058672A (ja) | 2011-09-09 | 2011-09-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013058672A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10103098B2 (en) | 2016-01-12 | 2018-10-16 | Samsung Electronics Co., Ltd. | Semiconductor devices including a through via structure and methods of forming the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273107A (ja) * | 2002-03-13 | 2003-09-26 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器 |
JP2004335647A (ja) * | 2003-05-06 | 2004-11-25 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2013520830A (ja) * | 2010-02-25 | 2013-06-06 | エスピーティーエス テクノロジーズ リミティド | ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法 |
JP2013532903A (ja) * | 2010-07-21 | 2013-08-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属汚染のない基板貫通ビア構造体 |
-
2011
- 2011-09-09 JP JP2011196982A patent/JP2013058672A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273107A (ja) * | 2002-03-13 | 2003-09-26 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器 |
JP2004335647A (ja) * | 2003-05-06 | 2004-11-25 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2013520830A (ja) * | 2010-02-25 | 2013-06-06 | エスピーティーエス テクノロジーズ リミティド | ビア及びエッチングされた構造におけるコンフォーマル絶縁層の形成方法及びパターン形成方法 |
JP2013532903A (ja) * | 2010-07-21 | 2013-08-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属汚染のない基板貫通ビア構造体 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10103098B2 (en) | 2016-01-12 | 2018-10-16 | Samsung Electronics Co., Ltd. | Semiconductor devices including a through via structure and methods of forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6014354B2 (ja) | 半導体装置の製造方法 | |
US7868455B2 (en) | Solving via-misalignment issues in interconnect structures having air-gaps | |
JP5201048B2 (ja) | 半導体装置とその製造方法 | |
JP5601380B2 (ja) | 半導体装置の製造方法 | |
TWI555090B (zh) | 電子裝置及用於製造其之方法 | |
JP2012038961A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPWO2017217132A1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
US20070200237A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
WO2011036819A1 (ja) | 半導体装置の製造方法 | |
JP2006060166A (ja) | 電子デバイス及びその製造方法 | |
JP2012134422A (ja) | 半導体装置及びその製造方法 | |
JP2010080773A (ja) | 半導体装置 | |
JP2006351732A (ja) | 半導体装置の製造方法 | |
JP2013058672A (ja) | 半導体装置の製造方法 | |
JP2007220738A (ja) | 半導体装置の製造方法 | |
JP2010080607A (ja) | 半導体装置の製造方法 | |
JP5861346B2 (ja) | 半導体装置の製造方法 | |
US7902076B2 (en) | Method of fabricating semiconductor device | |
JP2015228473A (ja) | 半導体装置およびその製造方法 | |
JP2010080606A (ja) | 半導体装置の製造方法 | |
US20230178379A1 (en) | Film deposition for patterning process | |
JP2010040772A (ja) | 半導体装置の製造方法 | |
JP5424551B2 (ja) | 半導体装置 | |
JP5288734B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151110 |