JP2010080773A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010080773A JP2010080773A JP2008248903A JP2008248903A JP2010080773A JP 2010080773 A JP2010080773 A JP 2010080773A JP 2008248903 A JP2008248903 A JP 2008248903A JP 2008248903 A JP2008248903 A JP 2008248903A JP 2010080773 A JP2010080773 A JP 2010080773A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- compressive stress
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板2上に形成される層間絶縁膜12は、2つの第1絶縁膜13間に第2絶縁膜14を介在させた3層構造を有している。SiO2からなる第1絶縁膜13は、圧縮応力膜である。一方、SiNからなる第2絶縁膜14は、引張応力膜である。すなわち、層間絶縁膜12は、圧縮応力膜と引張応力膜との積層構造を有している。そのため、半導体基板2上において、圧縮応力膜の圧縮応力と引張応力膜の引張応力とが相互に打ち消し合う。したがって、層間絶縁膜12が比較的大きな厚さに形成されても、半導体基板2に反り変形が生じることを抑制できる。
【選択図】図1
Description
図5は、トランスデバイスの構造を示す模式的な断面図である。
トランスデバイス101は、図示しない半導体基板上に、SiO2(酸化シリコン)からなる第1配線層102を備えている。
第2配線層112には、第2配線溝113が形成されている。第2配線溝113は、第2配線層112の上面から層間絶縁膜110の上面まで掘り下がっている。第2配線溝113には、バリアメタル114を介して、Cu配線材料からなる第2配線115が埋設されている。また、第2配線層112には、第2配線溝113と間隔を空けて、第2配線溝113と同じ深さを有する平面視渦巻状のコイル溝116が形成されている。コイル溝116には、バリアメタル117を介して、第1コイル108とともにトランスを構成する第2コイル118が埋設されている。
そこで、本発明の目的は、半導体基板(半導体ウエハ)上に比較的大きな厚さの層間絶縁膜が形成される構成において、半導体基板に反り変形が生じることを抑制できる、半導体装置およびその製造方法を提供することである。
この構成によれば、半導体基板上に形成される層間絶縁膜が圧縮応力膜と引張応力膜との積層構造を有している。そのため、半導体基板上において、圧縮応力膜の圧縮応力と引張応力膜の引張応力とが相互に打ち消し合う。したがって、層間絶縁膜が比較的大きな厚さに形成されても、半導体基板に反り変形が生じることを抑制できる。
請求項3に記載のように、前記層間絶縁膜は、複数の前記圧縮応力膜を備えていてもよい。そして、前記半導体装置は、前記層間絶縁膜に対して前記半導体基板側に設けられた第1配線と、前記第1配線と前記層間絶縁膜を挟んで対向する第2配線と、各前記圧縮応力膜を貫通するビアホールにそれぞれ設けられ、前記第1配線と前記第2配線との電気接続のための複数のビアとをさらに備えていてもよい。
また、請求項5に記載のように、前記ビアは、Cuを含む金属材料で形成されてもよく、この場合、前記引張応力膜は、Cuに対するバリア性を有する材料からなることが好ましい。引張応力膜により、ビアに含まれるCuがビア上に形成される圧縮応力膜中に拡散することを防止できる。
そして、請求項7に記載のように、前記バリア膜は、引張応力を有していることが好ましい。バリア膜の引張応力により、層間絶縁膜の圧縮応力膜の圧縮応力を打ち消すことができる。その結果、半導体基板に反り変形が生じることをより効果的に抑制できる。
図1は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。
半導体装置1は、トランスデバイスであり、半導体基板2を備えている。半導体基板2としては、Si(シリコン)基板、SiC(炭化珪素)基板などを例示することができる。
エッチングストッパ膜3上には、第1配線層4が積層されている。第1配線層4は、SiO2からなり、圧縮応力を有している。第1配線層4の厚さは、たとえば、2.1μmである。
第1配線溝5の内面(側面および底面)上には、バリアメタル6が形成されている。バリアメタル6は、半導体基板2側からTa(タンタル)膜、TaN(窒化タンタル)膜およびTa膜をこの順に積層した構造を有している。そして、第1配線溝5には、バリアメタル6を介して、Cu配線材料(Cuを主成分とする金属材料)からなる第1配線7が埋設されている。第1配線7は、その表面が第1配線層4の表面と面一をなしている。バリアメタル6により、第1配線7に含まれるCuが第1配線層4中に拡散することが防止されている。
第1コイル溝8の内面(側面および底面)上には、バリアメタル9が形成されている。バリアメタル9は、第1配線溝5の内面上に形成されているバリアメタル6と同じ積層構造を有している。すなわち、バリアメタル9は、半導体基板側からTa膜、TaN膜およびTa膜をこの順に積層した構造を有している。そして、第1コイル溝8には、バリアメタル9を介して、第1配線7の材料と同じ材料であるCu配線材料からなる第1コイル10が埋設されている。第1コイル10は、その表面が第1配線層4の表面と面一をなしている。バリアメタル6により、第1コイル10に含まれるCuが第1配線層4中に拡散することが防止されている。
第2絶縁膜14は、SiNからなり、引張応力を有している。第2絶縁膜14の厚さは、たとえば、0.3μmである。
層間絶縁膜12上には、エッチングストッパ膜15が積層されている。エッチングストッパ膜15は、SiNからなり、引張応力を有している。エッチングストッパ膜15の厚さは、たとえば、0.3μm(=300nm)である。
第2配線層16には、第2配線溝17が形成されている。第2配線溝17は、第2配線層16の上面から掘り下がった凹状をなし、第2配線層16およびその下方のエッチングストッパ膜15を貫通している。
第2コイル溝20の内面(側面および底面)上には、バリアメタル21が形成されている。バリアメタル21は、第2配線溝17の内面上に形成されているバリアメタル18と同じ積層構造を有している。すなわち、バリアメタル21は、半導体基板2側からTa膜、TaN膜およびTa膜をこの順に積層した構造を有している。そして、第2コイル溝20には、バリアメタル21を介して、第2配線19の材料と同じ材料であるCu配線材料からなる第2コイル22が埋設されている。第2コイル22は、その表面が第2配線層16の表面と面一をなしている。バリアメタル21により、第2コイル22に含まれるCuが第2配線層16中に拡散することが防止されている。
具体的には、層間絶縁膜12の各第1絶縁膜13には、ビアホール24が形成されている。上層側の第1絶縁膜13に形成されているビアホール24は、その第1絶縁膜13を貫通し、さらに第1絶縁膜13の下方の第2絶縁膜14を貫通している。下層側の第1絶縁膜13に形成されているビアホール24は、その第1絶縁膜13を貫通し、さらに第1絶縁膜13の下方の拡散防止/エッチングストッパ膜11を貫通している。各ビアホール24の内面には、バリアメタル25が形成されている。バリアメタル25は、半導体基板2側からTa膜、TaN膜およびTa膜をこの順に積層した構造を有している。そして、各ビアホール24には、バリアメタル25を介して、Cu配線材料からなるビア23が埋設されている。バリアメタル25により、ビア23に含まれるCuが第1絶縁膜13中に拡散することが防止されている。第1配線7と第2配線19とは、ビア23およびバリアメタル25を介して電気的に接続されている。
図2Aに示すように、CVD(Chemical Vapor Deposition:化学気相成長)法により、半導体基板2上に、エッチングストッパ膜3および第1配線層4が積層される。
次に、図2Bに示すように、フォトリソグラフィおよびエッチングにより、第1配線溝5および第1コイル溝8が形成される。このとき、エッチングストッパ膜3が第1配線層4のエッチングに対するエッチングストッパとして利用される。
そして、シングルダマシン法により、ビア23が形成される。
具体的には、図2Fに示すように、フォトリソグラフィおよびエッチングにより、ビアホール24が形成される。このとき、拡散防止/エッチングストッパ膜11が第1絶縁膜13のエッチングに対するエッチングストッパとして利用される。
そして、図2F〜2Hに示す工程と同様の工程を経て、図2Jに示すように、上層側の第1絶縁膜13にビアホール24が形成され、このビアホール24にバリアメタル25を介してビア23が埋設される。このとき、第2絶縁膜14が第1絶縁膜13のエッチングに対するエッチングストッパとして利用される。
次に、図2Lに示すように、フォトリソグラフィおよびエッチングにより、第2配線溝17および第2コイル溝20が形成される。エッチングストッパ膜15が第2配線層16のエッチングに対するエッチングストッパとして利用される。
以上のように、半導体基板2上に形成される層間絶縁膜12は、2つの第1絶縁膜13間に第2絶縁膜14を介在させた3層構造を有している。SiO2からなる第1絶縁膜13は、圧縮応力膜である。一方、SiNからなる第2絶縁膜14は、引張応力膜である。すなわち、層間絶縁膜12は、圧縮応力膜と引張応力膜との積層構造を有している。そのため、半導体基板2上において、圧縮応力膜の圧縮応力と引張応力膜の引張応力とが相互に打ち消し合う。したがって、層間絶縁膜12が比較的大きな厚さに形成されても、半導体基板2に反り変形が生じることを抑制できる。
また、各第1絶縁膜13には、第1絶縁膜13を貫通するビアホール24が形成され、各ビアホール24には、バリアメタル25を介してビア23が埋設されている。このビア23を形成するために、第1絶縁膜13の選択的なエッチングが行われる(図2F参照)。また、ビアホール24にビア23を埋設するために、第1絶縁膜13上に形成されるビアの材料からなるめっき層34の研磨(平坦化)が行われ、このとき第1絶縁膜13も少し研磨(平坦化)される。これらの処理(工程)が行われることにより、第1絶縁膜13の圧縮応力が低減する。したがって、第1絶縁膜13にビア23が埋設されることによっても、半導体基板2に反り変形が生じることを抑制できる。
さらに、第1配線7と層間絶縁膜12との間に介在される拡散防止/エッチングストッパ膜11は、SiNからなり、Cuに対するバリア性を有している。したがって、拡散防止/エッチングストッパ膜11により、第1配線7に含まれるCuが層間絶縁膜12(第1絶縁膜13)中に拡散することを防止できる。
図3は、圧縮応力膜をエッチングする工程の前後における半導体ウエハの反り量の変化を示すグラフである。
また、約13μmの圧縮応力膜上のエッチング工程後、その圧縮応力膜上に0.3μmのSiNからなる引張応力膜を形成し、半導体ウエハの反り量を測定した。このときの反り量は、半導体ウエハの表面が凸となる側に約300μmであり、引張応力膜の形成前の反り量である約460μmよりもはるかに小さくなることが理解される。
半導体基板2の母体である直径300mmの半導体ウエハ(ベアシリコンウエハ)を用意し、その半導体ウエハの表面上にSiO2からなる圧縮応力膜を成膜する過程で、圧縮応力膜の厚さが1.2μmだけ大きくなる度に、半導体ウエハの反り量(平面に対する高さ)を測定した。図4に、その測定結果を白丸で示す。
2 半導体基板
7 第1配線
11 拡散防止/エッチングストッパ膜
12 層間絶縁膜
13 第1絶縁膜(圧縮応力膜)
14 第2絶縁膜(引張応力膜)
19 第2配線
23 ビア
Claims (7)
- 半導体基板と、
前記半導体基板上に形成され、圧縮応力膜および引張応力膜の積層構造を有する層間絶縁膜とを含む、半導体装置。 - 前記層間絶縁膜は、前記圧縮応力膜と前記引張応力膜とが交互に繰り返す3層以上の積層構造を有する、請求項1に記載の半導体装置。
- 前記層間絶縁膜は、複数の前記圧縮応力膜を備え、
前記層間絶縁膜に対して前記半導体基板側に設けられた第1配線と、
前記第1配線と前記層間絶縁膜を挟んで対向する第2配線と、
各前記圧縮応力膜を貫通するビアホールにそれぞれ設けられ、前記第1配線と前記第2配線との電気接続のための複数のビアとをさらに含む、請求項2に記載の半導体装置。 - 前記引張応力膜は、前記圧縮応力膜の材料に対するエッチング選択性を有する材料からなる、請求項3に記載の半導体装置。
- 前記ビアは、Cuを含む金属材料からなり、
前記引張応力膜は、Cuに対するバリア性を有する材料からなる、請求項3または4に記載の半導体装置。 - 前記第1配線は、Cuを含む金属材料からなり、
前記層間絶縁膜と前記第1配線との間に介在され、Cuに対するバリア性を有する材料からなるバリア膜をさらに含む、請求項3〜5のいずれか一項に記載の半導体装置。 - 前記バリア膜は、引張応力を有している、請求項6に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248903A JP5078823B2 (ja) | 2008-09-26 | 2008-09-26 | 半導体装置 |
US12/998,202 US9735110B2 (en) | 2008-09-26 | 2009-09-25 | Semiconductor device and semiconductor device manufacturing method |
PCT/JP2009/004884 WO2010035481A1 (ja) | 2008-09-26 | 2009-09-25 | 半導体装置および半導体装置の製造方法 |
CN200980137921XA CN102165576B (zh) | 2008-09-26 | 2009-09-25 | 半导体装置以及半导体装置的制造方法 |
EP09815903A EP2341531A4 (en) | 2008-09-26 | 2009-09-25 | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248903A JP5078823B2 (ja) | 2008-09-26 | 2008-09-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010080773A true JP2010080773A (ja) | 2010-04-08 |
JP5078823B2 JP5078823B2 (ja) | 2012-11-21 |
Family
ID=42210858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008248903A Active JP5078823B2 (ja) | 2008-09-26 | 2008-09-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5078823B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165458A (ja) * | 2013-02-27 | 2014-09-08 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2019016799A (ja) * | 2013-11-13 | 2019-01-31 | ローム株式会社 | 半導体装置および半導体モジュール |
US11011297B2 (en) | 2013-11-13 | 2021-05-18 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
JP2021150579A (ja) * | 2020-03-23 | 2021-09-27 | 株式会社東芝 | アイソレータ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60233829A (ja) * | 1984-01-19 | 1985-11-20 | Nec Corp | 絶縁層形成法 |
JPH01241134A (ja) * | 1988-03-23 | 1989-09-26 | Seiko Epson Corp | 半導体装置 |
JPH10135425A (ja) * | 1996-11-05 | 1998-05-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2000306995A (ja) * | 1999-04-20 | 2000-11-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US20050230837A1 (en) * | 2004-03-25 | 2005-10-20 | Infineon Technologies Ag | Semiconductor component with coreless transformer |
-
2008
- 2008-09-26 JP JP2008248903A patent/JP5078823B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60233829A (ja) * | 1984-01-19 | 1985-11-20 | Nec Corp | 絶縁層形成法 |
JPH01241134A (ja) * | 1988-03-23 | 1989-09-26 | Seiko Epson Corp | 半導体装置 |
JPH10135425A (ja) * | 1996-11-05 | 1998-05-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2000306995A (ja) * | 1999-04-20 | 2000-11-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US20050230837A1 (en) * | 2004-03-25 | 2005-10-20 | Infineon Technologies Ag | Semiconductor component with coreless transformer |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014165458A (ja) * | 2013-02-27 | 2014-09-08 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2019016799A (ja) * | 2013-11-13 | 2019-01-31 | ローム株式会社 | 半導体装置および半導体モジュール |
US11011297B2 (en) | 2013-11-13 | 2021-05-18 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
US11657953B2 (en) | 2013-11-13 | 2023-05-23 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
JP2021150579A (ja) * | 2020-03-23 | 2021-09-27 | 株式会社東芝 | アイソレータ |
JP7284121B2 (ja) | 2020-03-23 | 2023-05-30 | 株式会社東芝 | アイソレータ |
Also Published As
Publication number | Publication date |
---|---|
JP5078823B2 (ja) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010035481A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5096278B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2017150146A1 (ja) | 半導体装置及びその製造方法 | |
TW201349411A (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP6872553B2 (ja) | 半導体装置、撮像装置、および半導体装置の製造方法 | |
JP2009135139A (ja) | 半導体装置及びその製造方法 | |
JP4231055B2 (ja) | 半導体装置及びその製造方法 | |
JP2015167153A (ja) | 集積回路装置及びその製造方法 | |
JP5078823B2 (ja) | 半導体装置 | |
JP2014078579A (ja) | 半導体装置の製造方法 | |
JP2012134422A (ja) | 半導体装置及びその製造方法 | |
JP2006351732A (ja) | 半導体装置の製造方法 | |
JP2008124070A (ja) | 半導体装置 | |
JP2010171291A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009016619A (ja) | 半導体装置及びその製造方法 | |
JP2008041804A (ja) | 半導体装置及びその製造方法 | |
JP5424551B2 (ja) | 半導体装置 | |
JP2010080606A (ja) | 半導体装置の製造方法 | |
JP2008098424A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010040772A (ja) | 半導体装置の製造方法 | |
JP2007027234A (ja) | 半導体装置及びその製造方法 | |
JP2007214418A (ja) | 半導体装置の製造方法 | |
JP2009054646A (ja) | 半導体装置 | |
JP2010080772A (ja) | 半導体装置 | |
JP2015185792A (ja) | 配線構造及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5078823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |