JP2021150579A - アイソレータ - Google Patents
アイソレータ Download PDFInfo
- Publication number
- JP2021150579A JP2021150579A JP2020051047A JP2020051047A JP2021150579A JP 2021150579 A JP2021150579 A JP 2021150579A JP 2020051047 A JP2020051047 A JP 2020051047A JP 2020051047 A JP2020051047 A JP 2020051047A JP 2021150579 A JP2021150579 A JP 2021150579A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating
- insulating portion
- dielectric
- isolator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/36—Isolators
- H01P1/375—Isolators using Faraday rotators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
- H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/288—Shielding
- H01F27/2885—Shielding with shields or electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
- H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
- H01F2019/085—Transformer for galvanic isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulating Of Coils (AREA)
- Secondary Cells (AREA)
Abstract
Description
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1実施形態に係るアイソレータを表す平面図である。
図2は、図1のA1−A2断面図である。
第1実施形態は、例えば、デジタルアイソレータ、ガルバニックアイソレータ、ガルバニック絶縁素子と呼ばれるデバイスに関する。図1及び図2に表したように、第1実施形態に係るアイソレータ100は、第1回路1、第2回路2、基板5、第1電極11、第2電極12、第1絶縁部21、第2絶縁部22、絶縁部28、絶縁部29、第1誘電部31、第2誘電部32、絶縁層41〜44、及び導電体50を含む。図1では、絶縁部28及び29が省略されている。
また、第1回路1は、基板5の上に設けられても良い。この場合、導電体50が第1回路1の上に設けられることで、基板5及び導電体50の外部から第1回路1に向けた電磁波に対して、第1回路1が導電体50により遮蔽される。この結果、第1回路1の動作をより安定化させることができる。
第1電極11、第2電極12、及び導電体50は、例えば金属を含む。第1電極11、第2電極12、及び導電体50は、例えば、銅及びアルミニウムからなる群より選択された少なくとも1つの金属を含む。信号を伝達する際の第1電極11及び第2電極12における発熱を抑制するために、これらの電極の電気抵抗は、低いことが好ましい。電気抵抗の低減の観点から、第1電極11及び第2電極12は、銅を含むことが好ましい。
絶縁部20、第1絶縁部21、第2絶縁部22、及び絶縁部28は、シリコン及び酸素を含む。例えば、絶縁部20、第1絶縁部21、第2絶縁部22、及び絶縁部28は、酸化シリコンを含む。絶縁部20、第1絶縁部21、第2絶縁部22、及び絶縁部28は、さらに窒素を含んでも良い。
絶縁部29は、ポリイミド、ポリアミドなどの絶縁性樹脂を含む。
絶縁層41〜44は、シリコン及び窒素を含む。例えば、絶縁層41〜44は、窒化シリコンを含む。
基板5は、シリコン及び不純物を含む。不純物は、ボロン、リン、ヒ素、及びアンチモンからなる群より選択された少なくとも1つである。
図3に表したように、第1誘電部31と第2絶縁部22との間には、第1界面S1が存在する。第1界面S1と第2電極12の下端との間のZ方向における距離D1は、第1界面S1と第2電極12の上端との間のZ方向における距離D2よりも短いことが好ましい。第1誘電部31と第1絶縁部21との間には、第2界面S2が存在する。アイソレータ100では、第2界面S2は、第2電極12の下端よりも上方に位置する。
図4〜図6を参照して、第1実施形態に係るアイソレータの製造方法の一例を説明する。図4〜図6は、図1のA1−A2線で示す位置における製造工程を表している。
図7及び図8は、参考例に係るアイソレータを表す断面図である。
図7に表した参考例に係るアイソレータ100r1では、第1誘電部31及び第2誘電部32が設けられていない。図8に表した参考例に係るアイソレータ100r2では、第1誘電部31が第1絶縁部21と第2電極12との間に設けられている。第1誘電部31は、X方向又はY方向において、第2電極12と並んでいない。第2誘電部32は、第1絶縁部21と第3導電部53との間に設けられている。第2誘電部32は、X方向又はY方向において、第3導電部53と並んでいない。アイソレータ100r1及び100r2のその他の構造は、アイソレータ100の構造と同様である。
図9〜図13は、第1実施形態の変形例に係るアイソレータを表す断面図である。
図9に表したアイソレータ110では、第2界面S2のZ方向における位置は、第2電極12の下端のZ方向における位置と同じである。
Z方向から見たときの第1電極11及び第2電極12の形状は、任意であるが、下端LE近傍の最大電界強度を低減するために、円状であることが好ましい。
図14は、第2実施形態に係るアイソレータを表す断面図である。
図14に表した第2実施形態に係るアイソレータ200は、第1誘電部31及び第2誘電部32の構成について、第1実施形態に係るアイソレータ100と差異を有する。
第2絶縁部22は、図15に表したように、第1絶縁領域22a及び第2絶縁領域22bを含んでいても良い。第2絶縁領域22bは、第1絶縁領域22aの上に設けられている。第1絶縁領域22aの比誘電率は、第2絶縁領域22bの比誘電率及び第1絶縁部21の比誘電率と異なる。第1誘電部31の下端は、第1絶縁部21と第1絶縁領域22aとの間の界面S4よりも下方に位置する。
図16及び図17は、第2実施形態に係るアイソレータの製造方法を表す断面図である。
まず、図4(a)〜図4(c)に表した工程と同様の工程を実行する。金属層ML1の上に、めっき法により、開口OP3を埋め込む別の金属層を形成する。図16(a)に表したように、第1絶縁部21の上面が露出するまで、CMPを行う。これにより、第2導電部52が形成される。図5(a)に表したように、第1絶縁部21及び第2導電部52の上に、CVDにより、絶縁層IL1及びIL2を形成する。
図18〜図23は、第2実施形態の変形例に係るアイソレータを表す断面図である。
図18に表したアイソレータ210のように、第3誘電部33及び第4誘電部34が設けられていても良い。
第3誘電部33は、絶縁部20と第1電極11との間に設けられている。第3誘電部33は、第1電極11の底面及び側面に沿って連続的に設けられている。第3誘電部33は、第1電極11に接している。第4誘電部34は、絶縁部20と第1導電部51との間に設けられている。第4誘電部34は、第1導電部51の底面及び側面に沿って連続的に設けられている。第4誘電部34は、第1導電部51に接している。
図25は、第3実施形態に係るアイソレータの断面構造を表す模式図である。
第3実施形態に係るアイソレータ300では、図24に表したように、配線61を介して、第1電極11の一端が導電体50と電気的に接続されている。第1電極11の他端は、配線60を介して第1回路1と電気的に接続されている。
図27は、図26のA1−A2断面図である。図28は、図26のB1−B2断面図である。
図29は、第3実施形態の第1変形例に係るアイソレータの断面構造を表す模式図である。
第1変形例に係るアイソレータ310は、図26に表したように、第1構造体10−1及び第2構造体10−2を含む。
図31は、第3実施形態の第2変形例に係るアイソレータの断面構造を表す模式図である。
第3実施形態の第2変形例に係るアイソレータ320は、図30及び図31に表したように、第1電極11の両端が第1回路1と電気的に接続されている点で、アイソレータ300と異なる。導電体50は、第1回路1及び第1電極11とは電気的に分離されている。導電体50が基準電位に設定されれば、第1回路1、第1電極11、及び導電体50の間の電気的な接続関係は、適宜変更可能である。
第3変形例に係るアイソレータ330は、第1構造体10−1、第2構造体10−2、第3構造体10−3、第4構造体10−4を含む。第1構造体10−1は、電極11−1及び電極12−1を含む。第2構造体10−2は、電極11−2及び電極12−2を含む。第3構造体10−3は、電極11−3及び電極12−3を含む。第4構造体10−4は、電極11−4及び電極12−4を含む。それぞれの電極は、コイルである。第1回路1は、差動ドライバ回路1a、容量C1、及び容量C2を含む。第2回路2は、差動受信回路2a、容量C3、及び容量C4を含む。
図34は、第4実施形態に係るパッケージの断面構造を表す模式図である。
第4実施形態に係るパッケージ400は、図33に表したように、金属部材81a〜81f、金属部材82a〜82f、パッド83a〜83f、パッド84a〜84f、封止部90、及び複数のアイソレータ310を含む。
(構成1)
第1電極と、
前記第1電極の上に設けられた第1絶縁部と、
前記第1絶縁部の上に設けられた第2電極と、
前記第1電極から前記第2電極に向かう第1方向に垂直な第1面に沿って前記第2電極の周りに設けられ、前記第2電極に接する第2絶縁部と、
前記第1方向において前記第1絶縁部と前記第2絶縁部との間に設けられ、少なくとも一部が前記第1面に沿って前記第2電極の周りに位置し、前記第2電極に接する第1誘電部と、
を備え、
前記第1誘電部と前記第2絶縁部の第1界面と、前記第2電極の下端と、の間の前記第1方向における距離は、前記第1界面と前記第2電極の上端との間の前記第1方向における距離よりも短く、
前記第1誘電部の比誘電率は、前記第1絶縁部の比誘電率よりも高く、且つ前記第2絶縁部の比誘電率よりも高いアイソレータ。
(構成2)
前記第1方向に垂直な第2方向における前記第2電極の端面と、前記第2電極の底面と、の間の角度は、90度よりも大きい構成1記載のアイソレータ。
(構成3)
前記第1面に沿って前記第1電極の周りに設けられた第1導電部と、
前記第1導電部の上に設けられた第2導電部と、
前記第2導電部の上に設けられ、前記第1面に沿って前記第2電極の周りに位置する第3導電部と、
を有する導電部をさらに備えた構成1又は2に記載のアイソレータ。
(構成4)
前記第1面に沿って前記第3導電部の少なくとも一部の周りに設けられた第3誘電部をさらに備え、
前記第3誘電部の比誘電率は、前記第1絶縁部の比誘電率よりも高く、且つ前記第2絶縁部の比誘電率よりも高い構成3記載のアイソレータ。
(構成5)
前記第1誘電部及び前記第3誘電部は、連続的に設けられた構成4記載のアイソレータ。
(構成6)
前記第1電極と電気的に接続された第1回路と、
前記第2電極と電気的に接続された第2回路と、
を備えた構成1〜4のいずれか1つに記載のアイソレータ。
Claims (14)
- 第1電極と、
前記第1電極の上に設けられた第1絶縁部と、
前記第1絶縁部の上に設けられた第2電極と、
前記第1電極から前記第2電極に向かう第1方向に垂直な第1面に沿って前記第2電極の周りに設けられ、前記第2電極に接する第2絶縁部と、
前記第1方向において前記第1絶縁部と前記第2絶縁部との間に設けられ、少なくとも一部が前記第1面に沿って前記第2電極の周りに位置し、前記第2電極に接する第1誘電部と、
を備え、
前記第1誘電部と前記第2絶縁部の第1界面と、前記第2電極の下端と、の間の前記第1方向における距離は、前記第1界面と前記第2電極の上端との間の前記第1方向における距離よりも短く、
前記第1誘電部の比誘電率は、前記第1絶縁部の比誘電率よりも高く、且つ前記第2絶縁部の比誘電率よりも高いアイソレータ。 - 前記第1絶縁部と前記第1誘電部の第2界面は、前記第2電極の前記下端よりも上方に位置する請求項1記載のアイソレータ。
- 前記第1絶縁部と前記第1誘電部の第2界面は、前記第2電極の前記下端よりも下方に位置し、
前記第1界面は、前記第2電極の前記下端よりも上方に位置する請求項1記載のアイソレータ。 - 前記第1絶縁部と前記第1誘電部の第2界面の前記第1方向における位置は、前記第2電極の前記下端の前記第1方向における位置と同じである請求項1記載のアイソレータ。
- 第1電極と、
前記第1電極の上に設けられた第1絶縁部と、
前記第1絶縁部の上に設けられた第2電極と、
前記第1電極から前記第2電極に向かう第1方向に垂直な第1面に沿って前記第2電極の周りに設けられた第2絶縁部と、
前記第1絶縁部と前記第2電極との間、及び前記第2絶縁部と前記第2電極との間に連続的に設けられた第1誘電部と、
を備え、
前記第1誘電部の比誘電率は、前記第1絶縁部の比誘電率よりも高く、且つ前記第2絶縁部の比誘電率よりも高いアイソレータ。 - 前記第2絶縁部は、第1絶縁領域と、前記第1絶縁領域の上に設けられた第2絶縁領域と、を有し、
前記第1絶縁領域の比誘電率は、前記第1絶縁部の比誘電率及び前記第2絶縁領域の比誘電率と異なり、
前記第1誘電部の下端は、前記第1絶縁部と前記第1絶縁領域の界面よりも下方に位置する請求項5記載のアイソレータ。 - 前記第1誘電部は、シリコンと窒素を含む第1材料、アルミニウムと酸素を含む第2材料、タンタルと酸素を含む第3材料、ハフニウムと酸素を含む第4材料、ジルコニウムと酸素を含む第5材料、ストロンチウムとチタンと酸素を含む第6材料、ビスマスと鉄と酸素とを含む第7材料、及びバリウムとチタンと酸素を含む第8材料からなる群より選択された少なくとも1つを含む請求項1〜6のいずれか1つに記載のアイソレータ。
- 前記第1誘電部は、シリコン及び窒素を含み、
前記第1絶縁部は、シリコン及び酸素を含む請求項1〜6のいずれか1つに記載のアイソレータ。 - 前記第1誘電部における窒素濃度は、前記第1絶縁部における窒素濃度よりも高い請求項1〜8のいずれか1つに記載のアイソレータ。
- 前記第2電極は、銅を含む請求項1〜9のいずれか1つに記載のアイソレータ。
- 前記第2電極は、
銅を含む第1金属層と、
前記第1金属層と前記第1絶縁部との間、前記第1金属層と前記第1誘電部との間、及び前記第1金属層と前記第2絶縁部との間に設けられ、タンタルを含む第2金属層と、
を含む請求項1〜10のいずれか1つに記載のアイソレータ。 - 前記第1面に沿って前記第1電極の少なくとも一部の周りに設けられた第2誘電部をさらに備え、
前記第2誘電部の比誘電率は、前記第1絶縁部の比誘電率よりも高い請求項1〜11のいずれか1つに記載のアイソレータ。 - 前記第1面に沿って前記第1電極の周りに設けられた第1導電部と、
前記第1導電部の上に設けられた第2導電部と、
前記第2導電部の上に設けられ、前記第1面に沿って前記第2電極の周りに位置する第3導電部と、
を有する導電部をさらに備え、
前記第1電極は、前記導電部と電気的に接続され、
前記第2電極は、前記導電部と電気的に分離された請求項1〜12のいずれか1つに記載のアイソレータ。 - 前記第1電極及び前記第2電極は、螺旋状に設けられた請求項1〜13のいずれか1つに記載のアイソレータ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020051047A JP7284121B2 (ja) | 2020-03-23 | 2020-03-23 | アイソレータ |
CN202210802501.6A CN115051128B (zh) | 2020-03-23 | 2020-08-11 | 隔离器 |
CN202010798584.7A CN113437461B (zh) | 2020-03-23 | 2020-08-11 | 隔离器 |
US17/016,631 US11916027B2 (en) | 2020-03-23 | 2020-09-10 | Isolator |
US18/415,438 US20240153892A1 (en) | 2020-03-23 | 2024-01-17 | Isolator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020051047A JP7284121B2 (ja) | 2020-03-23 | 2020-03-23 | アイソレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021150579A true JP2021150579A (ja) | 2021-09-27 |
JP7284121B2 JP7284121B2 (ja) | 2023-05-30 |
Family
ID=77748270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020051047A Active JP7284121B2 (ja) | 2020-03-23 | 2020-03-23 | アイソレータ |
Country Status (3)
Country | Link |
---|---|
US (2) | US11916027B2 (ja) |
JP (1) | JP7284121B2 (ja) |
CN (1) | CN113437461B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023171391A1 (ja) * | 2022-03-09 | 2023-09-14 | ローム株式会社 | 絶縁チップおよび信号伝達装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7284121B2 (ja) * | 2020-03-23 | 2023-05-30 | 株式会社東芝 | アイソレータ |
US20230275118A1 (en) * | 2022-02-28 | 2023-08-31 | Analog Devices International Unlimited Company | Shaped metal edge for galvanic or capacitive isolator |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010080773A (ja) * | 2008-09-26 | 2010-04-08 | Rohm Co Ltd | 半導体装置 |
US20110175193A1 (en) * | 2008-09-26 | 2011-07-21 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
US20150137314A1 (en) * | 2013-11-13 | 2015-05-21 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
JP2016042536A (ja) * | 2014-08-18 | 2016-03-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
US20170117084A1 (en) * | 2015-10-23 | 2017-04-27 | Analog Devices Global | Dielectric stack, an isolator device and method of forming an isolator device |
JP2017085099A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US20180130587A1 (en) * | 2016-11-08 | 2018-05-10 | Rohm Co., Ltd. | Electronic component |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3522971B2 (ja) * | 1995-05-25 | 2004-04-26 | 株式会社東芝 | 高周波デバイス |
KR19990072936A (ko) * | 1998-02-27 | 1999-09-27 | 가나이 쓰도무 | 아이솔레이터및그것을사용하는모뎀장치 |
US20060202269A1 (en) * | 2005-03-08 | 2006-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and electronic appliance having the same |
JP4949656B2 (ja) * | 2005-08-12 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2007087551A (ja) * | 2005-09-26 | 2007-04-05 | Alps Electric Co Ltd | 垂直磁気記録ヘッドの製造方法 |
KR20080000895A (ko) * | 2006-06-28 | 2008-01-03 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
US9105391B2 (en) * | 2006-08-28 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High voltage hold-off coil transducer |
KR100945502B1 (ko) * | 2007-03-15 | 2010-03-09 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 금속배선 형성방법 |
JP4458149B2 (ja) * | 2007-10-31 | 2010-04-28 | Tdk株式会社 | 磁気カプラ |
JP2010016240A (ja) | 2008-07-04 | 2010-01-21 | Panasonic Corp | インダクタとその製造方法 |
JP2010258372A (ja) * | 2009-04-28 | 2010-11-11 | Alps Green Devices Co Ltd | 磁気結合型アイソレータ |
JP5464928B2 (ja) * | 2009-07-02 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US8278730B2 (en) * | 2009-10-28 | 2012-10-02 | Infineon Technologies Austria Ag | High voltage resistance coupling structure |
US9214424B2 (en) * | 2012-04-20 | 2015-12-15 | Infineon Technologies Austria Ag | Method for producing a conductor line |
US9183977B2 (en) * | 2012-04-20 | 2015-11-10 | Infineon Technologies Ag | Method for fabricating a coil by way of a rounded trench |
US9673245B2 (en) * | 2012-10-01 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Implant isolated devices and method for forming the same |
US8786393B1 (en) * | 2013-02-05 | 2014-07-22 | Analog Devices, Inc. | Step up or step down micro-transformer with tight magnetic coupling |
JP6235353B2 (ja) | 2014-01-22 | 2017-11-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9941565B2 (en) * | 2015-10-23 | 2018-04-10 | Analog Devices Global | Isolator and method of forming an isolator |
KR102402482B1 (ko) * | 2015-11-27 | 2022-05-25 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
JP6845692B2 (ja) * | 2016-01-15 | 2021-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
ITUA20162049A1 (it) * | 2016-03-25 | 2017-09-25 | St Microelectronics Srl | Dispositivo elettronico con isolamento galvanico integrato e metodo di fabbricazione dello stesso |
EP3282484B1 (en) * | 2016-08-10 | 2020-12-23 | X-FAB Semiconductor Foundries GmbH | Voltage controlled resistor |
US10109574B1 (en) * | 2017-04-04 | 2018-10-23 | Texas Instruments Incorporated | Structure and method for improving high voltage breakdown reliability of a microelectronic device |
JP2019062084A (ja) | 2017-09-27 | 2019-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US10366958B2 (en) * | 2017-12-28 | 2019-07-30 | Texas Instruments Incorporated | Wire bonding between isolation capacitors for multichip modules |
US10998278B2 (en) * | 2019-03-29 | 2021-05-04 | Texas Instruments Incorporated | Process and method for achieving high immunity to ultrafast high voltage transients across inorganic galvanic isolation barriers |
US11616450B2 (en) * | 2019-03-29 | 2023-03-28 | Qatar Foundation For Education, Science And Community Development | Modular DC-DC converter and a battery charging device including the same |
US11742130B2 (en) * | 2019-06-24 | 2023-08-29 | Nxp B.V. | High current integrated circuit-based transformer |
US11881449B2 (en) * | 2019-07-19 | 2024-01-23 | Texas Instruments Incorporated | High performance high voltage isolators |
JP7189172B2 (ja) * | 2020-03-19 | 2022-12-13 | 株式会社東芝 | アイソレータ |
JP7170685B2 (ja) * | 2020-03-19 | 2022-11-14 | 株式会社東芝 | アイソレータ |
JP7284121B2 (ja) * | 2020-03-23 | 2023-05-30 | 株式会社東芝 | アイソレータ |
US11532693B2 (en) * | 2021-01-19 | 2022-12-20 | Texas Instruments Incorporated | Passive components with improved characteristics |
JP2022133847A (ja) * | 2021-03-02 | 2022-09-14 | 株式会社東芝 | デジタルアイソレータ |
JP2022165493A (ja) * | 2021-04-20 | 2022-11-01 | 株式会社東芝 | アイソレータ |
-
2020
- 2020-03-23 JP JP2020051047A patent/JP7284121B2/ja active Active
- 2020-08-11 CN CN202010798584.7A patent/CN113437461B/zh active Active
- 2020-09-10 US US17/016,631 patent/US11916027B2/en active Active
-
2024
- 2024-01-17 US US18/415,438 patent/US20240153892A1/en active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010080773A (ja) * | 2008-09-26 | 2010-04-08 | Rohm Co Ltd | 半導体装置 |
US20110175193A1 (en) * | 2008-09-26 | 2011-07-21 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
US20150137314A1 (en) * | 2013-11-13 | 2015-05-21 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
JP2016028407A (ja) * | 2013-11-13 | 2016-02-25 | ローム株式会社 | 半導体装置および半導体モジュール |
JP2016042536A (ja) * | 2014-08-18 | 2016-03-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
US20170117084A1 (en) * | 2015-10-23 | 2017-04-27 | Analog Devices Global | Dielectric stack, an isolator device and method of forming an isolator device |
JP2017085098A (ja) * | 2015-10-23 | 2017-05-18 | アナログ デバイシス グローバル | 誘電体スタック、アイソレータ装置、およびアイソレータ装置を形成する方法 |
JP2017085099A (ja) * | 2015-10-29 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US20180138213A1 (en) * | 2015-10-29 | 2018-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
US20180130587A1 (en) * | 2016-11-08 | 2018-05-10 | Rohm Co., Ltd. | Electronic component |
JP2018078169A (ja) * | 2016-11-08 | 2018-05-17 | ローム株式会社 | 電子部品 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023171391A1 (ja) * | 2022-03-09 | 2023-09-14 | ローム株式会社 | 絶縁チップおよび信号伝達装置 |
Also Published As
Publication number | Publication date |
---|---|
US20240153892A1 (en) | 2024-05-09 |
US11916027B2 (en) | 2024-02-27 |
US20210296265A1 (en) | 2021-09-23 |
JP7284121B2 (ja) | 2023-05-30 |
CN113437461A (zh) | 2021-09-24 |
CN113437461B (zh) | 2022-08-09 |
CN115051128A (zh) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7284121B2 (ja) | アイソレータ | |
JP5658429B2 (ja) | 回路装置 | |
JP7465321B2 (ja) | アイソレータ | |
JP7189172B2 (ja) | アイソレータ | |
US11114377B2 (en) | Transformer, transformer manufacturing method and semiconductor device | |
CN115051128B (zh) | 隔离器 | |
WO2017010010A1 (ja) | 半導体素子 | |
JP7332775B2 (ja) | アイソレータ | |
JPWO2017010009A1 (ja) | 半導体素子 | |
CN114976544B (zh) | 隔离器 | |
JP7364545B2 (ja) | アイソレータ | |
JP7244452B2 (ja) | アイソレータ | |
JP2021153239A (ja) | アイソレータ | |
JP7244394B2 (ja) | デジタルアイソレータ | |
JP2023044463A (ja) | 絶縁デバイス | |
JP2017055125A (ja) | 回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7284121 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230623 |