JP2019062084A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】製造コストの上昇が抑えられる半導体装置を提供する。【解決手段】半導体装置ＳＥＤには、下層コイルＬＣＩＬと上層コイルＵＣＩＬとが、上下方向に距離を隔てて対向するように配置されている。下層コイルＬＣＩＬと上層コイルＵＣＩＬとによって、マイクロアイソレータＩＳＬが構成される。下層コイルＬＣＩＬに電気的に接続される下層コイル用パッドとして、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２とが形成されている。下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２とが、ワイヤＷＤによって電気的に接続される。【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、たとえば、マイクロアイソレータを備えた半導体装置に好適に利用できるものである。

電力用のパワー半導体素子を備えた回路では、数百Ｖ程度の高い電圧が扱われる。一方、マイクロコンピュータ等を備えた回路では、数Ｖ程度の低い電圧が扱われる。電力用のパワー素子の駆動を、マイクロコンピュータによって制御する場合には、パワー素子を備えた回路の信号とマイクロコンピュータ等を備えた回路の信号との間で、信号のやり取り（送受信）を行う必要がある。この信号の送受信を仲介する半導体装置として、従来、フォトカプラを備えた半導体装置が使用されてきた。

近年では、半導体装置の小型化の要望に応えるために、たとえば、特許文献１に提案されているように、コイルを使ったマイクロアイソレータを備えた半導体装置の開発が進められている。この種の半導体装置では、絶縁膜を介在させて上下方向に下層コイルと上層コイルとが配置される。半導体装置の表面側には、上層コイルの一端側と他端側とにそれぞれ電気的に接続される上層コイル用パッドが形成される。

半導体装置の表面側には、さらに、下層コイルの一端側および他端側のうちの一方に電気的に接続される下層コイル用パッドが形成される。このため、下層コイル用パッドに対して、下層コイルが配置されている位置から半導体装置の表面側まで、下層コイル用パッドと下層コイルとの間を電気的に接続する導体部分が形成されることになる。

特開２００８−２７７５６４号公報

マイクロアイソレータを備えた半導体装置では、下層コイルと上層コイルとの間に介在する絶縁膜によって耐圧が決まる。より高い耐圧を得るには、絶縁膜の膜厚をより厚くする必要がある。

下層コイル用パッドと下層コイルとの間を電気的に接続する導体部分として、たとえば、多層配線を利用した配線積層構造がある。また、下層コイル用パッドと下層コイルとの間を、比較的厚い導電膜によって接続する厚膜構造がある。絶縁膜の膜厚が厚くなるにしたがい、配線積層構造では、多層配線を形成する工程数が増えることになる。また、厚膜構造では、厚い導電膜の形成と加工およびそれに伴う半導体基板の反り等によって、厚い導電膜を形成する製造プロセスが難しくなる。このため、半導体装置の製造コストが上昇することになる。

その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。

一実施の形態に係る半導体装置は、半導体基板と第１コイルと絶縁膜と第２コイルと第１コイル用第１パッドと第１コイル用第２パッドとワイヤと保護膜とパッケージ樹脂とを備えている。第１コイルは、半導体基板の上に配置されている。絶縁膜は、第１コイルを覆うように形成されている。第２コイルは、第１コイルの上に絶縁膜を介在させて、第１コイルと対向するように配置されている。第１コイル用第１パッドは、第１コイルが配置されている第１高さと第２コイルが配置されている第２高さとの間の第３高さに形成され、第１コイルと電気的に接続されている。第１コイル用第２パッドは、第３高さよりも高い第４高さに形成され、第１コイル用第１パッドが配置されている第１位置とは平面視的に異なる第２位置に形成されている。ワイヤは、第１コイル用第パッドと第１コイル用第２パッドとを電気的に接続する。保護膜は、絶縁膜を覆うように形成されている。パッケージ樹脂は、保護膜を覆うように形成されている。第１コイル用第１パッドと第１コイル用第２パッドとの間に位置する第１領域では、パッケージ樹脂は絶縁膜と接している。第１領域以外の第２領域では、パッケージ樹脂は保護膜と接している。

他の実施の形態に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の上に第１コイルを形成する。第１コイルを覆うように第１絶縁膜を形成する。第１絶縁膜上に、第１コイルと電気的に接続される第１コイル用第１パッドを形成する。第１コイル用第１パッドを覆うように第２絶縁膜を形成する。第１絶縁膜および第２絶縁膜を介在させて第１コイルと対向するように第２コイルを形成するとともに、平面視的に第１コイル用第１パッドとは異なる第２絶縁膜上の位置に第１コイル用第２パッドを形成する工程を含むパッドを形成する。第２絶縁膜に、第１コイル用第１パッドを露出する第１開口部を形成する工程を含む開口部を形成する。第１コイル用第１パッドと第１コイル用第２パッドとの間に位置する第１領域を除く態様で、第２絶縁膜を覆うように保護膜を形成する。ワイヤボンディングを行うことにより、第１コイル用第１パッドと第１コイル用第２パッドとの間をワイヤによって接続する。第１領域に位置する第２絶縁膜の部分に接し、第１領域以外の第２領域では保護膜に接する態様で、保護膜を覆うようにパッケージ樹脂によって封止する。

一実施の形態に係る半導体装置によれば、製造コストの削減が図られたマイクロアイソレータを備えた半導体装置が得られる。

他の実施の形態に係る半導体装置の製造方法によれば、マイクロアイソレータを備えた半導体装置の製造コストの削減を図ることができる。

実施の形態１に係る半導体装置の平面構造を模式的に示す図である。 同実施の形態において、図１に示す断面線ＩＩ−ＩＩにおける半導体装置の断面図である。 同実施の形態において、半導体装置を適用したモジュールの構成を示す模式図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 第１比較例に係る半導体装置の断面図である。 第２比較例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の平面構造を模式的に示す図である。 同実施の形態において、図１４に示す断面線ＸＶ−ＸＶにおける半導体装置の断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。

実施の形態１
実施の形態１に係る、マイクロアイソレータを備えた半導体装置について説明する。図１および図２に示すように、半導体装置ＳＥＤには、下層コイルＬＣＩＬと上層コイルＵＣＩＬとが、上下方向に距離を隔てて対向するように配置されている。下層コイルＬＣＩＬと上層コイルＵＣＩＬとによって、マイクロアイソレータＩＳＬが構成される。なお、マイクロアイソレータＩＳＬは、マイクロトランスＭＣＴとも称される。

半導体基板ＳＵＢを覆うように、層間絶縁膜ＩＬ１および層間絶縁膜ＩＬ２が形成されている。下層コイルＬＣＩＬは、層間絶縁膜ＩＬ２を貫通する態様で形成されている。下層コイルＬＣＩＬを覆うように、さらに層間絶縁膜ＩＬ３および層間絶縁膜ＩＬ４が形成されている。層間絶縁膜ＩＬ４を貫通する態様で引き出し電極ＬＣＥが形成されている。下層コイルＬＣＩＬは、バリアメタル膜ＬＶ１、アルミニウム膜ＬＣＦおよびバリアメタル膜ＬＶ２の三層構造とされる。引き出し電極ＬＣＥも、三層構造とされる。

引き出し電極ＬＣＥは、タングステンプラグＷＰＧを介して巻回された下層コイルＬＣＩＬの中央部に位置する端部に電気的に接続されている。タングステンプラグＷＰＧは、層間絶縁膜ＩＬ３を貫通するように形成されている。引き出し電極ＬＣＥを覆うように、層間絶縁膜ＩＬ５が形成されている。

層間絶縁膜ＩＬ５に接するように、下層コイル用第１パッドＬＣＰ１が形成されている。下層コイル用第１パッドＬＣＰ１は、バリアメタル膜ＭＶ１、アルミニウム膜ＭＣＦおよびバリアメタル膜ＭＶ２の三層構造とされる。バリアメタル膜ＭＶ１、ＭＶ２として、たとえば、チタンナイトライド膜またはチタン膜が適用される。

下層コイル用第１パッドＬＣＰ１は、後述する下層コイル用第２パッドＬＣＰ２と同じ厚さおよび同じ材料をもって形成されている。なお、同じ厚さおよび同じ材料とは、形成条件が同じ条件のもとで形成された構造を特定するものであり、厚さおよび材料が全く同じであることを意図するものではなく、製造プロセス上のばらつきを含む。

下層コイル用第１パッドＬＣＰ１の直下には、第１パッド下導電体構造ＦＰＣＰが形成されている。第１パッド下導電体構造ＦＰＣＰは、下層コイルＬＣＩＬ等を形成する工程に併せて形成される。

下層コイル用第１パッドＬＣＰ１および層間絶縁膜ＩＬ５を覆うように、パッシベーション膜ＰＦＬが形成されている。パッシベーション膜ＰＦＬとして、たとえば、シリコン窒化膜またはシリコン酸窒化膜が適用される。パッシベーション膜ＰＦＬを覆うように、層間絶縁膜ＩＬ６が形成されている。パッシベーション膜ＰＦＬは、後述するパッシベーション膜ＰＦＵと同じ厚さおよび同じ材料をもって形成されている。なお、同じ厚さおよび同じ材料とは、形成条件が同じ条件のもとで形成された構造を特定するものであり、厚さおよび材料が全く同じであることを意図するものではなく、製造プロセス上のばらつきを含む。

層間絶縁膜ＩＬ６に接するように、上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２がそれぞれ形成されている。上層コイルＵＣＩＬは、バリアメタル膜ＵＶ１、アルミニウム膜ＵＣＦおよびバリアメタル膜ＵＶ２の三層構造とされる。上層コイル用パッドＵＣＰは、バリアメタル膜ＵＶ１、アルミニウム膜ＵＣＦおよびバリアメタル膜ＵＶ２の三層構造とされる。下層コイル用第２パッドＬＣＰ２は、バリアメタル膜ＵＶ１、アルミニウム膜ＵＣＦおよびバリアメタル膜ＵＶ２の三層構造とされる。下層コイル用第２パッドＬＣＰ２は、平面視的に、下層コイル用第１パッドＬＣＰ１の位置（第１位置）とは、異なる位置（第２位置）に配置されている。

上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２は、同じ厚さおよび同じ材料をもって形成されている。同じ厚さおよび同じ材料とは、半導体基板ＳＵＢ上に形成されたアルミニウム膜およびチタン膜を、パターニングすることによって同時に形成された構造を特定するものであり、全く同じ厚さおよび同じ材料を意図するものではなく、半導体基板ＳＵＢの面内における厚さ等の分布等、製造プロセス上のばらつきを含む。

バリアメタル膜ＵＶ１、ＵＶ２として、たとえば、チタンナイトライド膜またはチタン膜が適用される。上層コイル用パッドＵＣＰは、巻回された上層コイルＵＣＩＬの外側の端部に電気的に接続されている。上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２は、同時に形成される。下層コイル用第１パッドＬＣＰ１および下層コイル用第２パッドＬＣＰ２のサイズは、上層コイル用パッドＵＣＰのサイズよりも大きく設定されている。

上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２のそれぞれの側壁面を覆うように、パッシベーション膜ＰＦＵが形成されている。パッシベーション膜ＰＦＵとして、たとえば、シリコン窒化膜またはシリコン酸窒化膜が適用される。

パッシベーション膜ＰＦＵを覆うように、保護膜としてポリイミド膜ＰＹＩが形成されている。ポリイミド膜ＰＹＩ等には、開口部ＵＰＫ、開口部ＵＣＫおよび開口部ＬＣＫが形成されている。開口部ＵＰＫは、上層コイル用パッドＵＣＰに達している。開口部ＵＣＫは、上層コイルＵＣＩＬに達している。開口部ＬＣＫは、下層コイル用第１パッドＬＣＰ１および下層コイル用第２パッドＬＣＰ２に達している。

特に、開口部ＬＣＫは、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２との間に位置する領域（第１領域）に達するように形成されている。この領域には、ポリイミド膜は形成されておらず、層間絶縁膜ＩＬ６およびパッシベーション膜ＳＰＰが位置している。下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２との間が、ワイヤＷＤによって電気的に接続されている。

開口部ＵＰＫ、開口部ＵＣＫおよび開口部ＬＣＫを充填する態様で、ポリイミド膜ＰＹＩを覆うようにパッケージ樹脂ＭＬＲが形成されている。下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２との間に位置する領域では、パッケージ樹脂ＭＬＲが、ポリイミド膜ＰＹＩには接しておらず、層間絶縁膜ＩＬ６およびパッシベーション膜ＳＰＰ等に接している。

次に、上述した半導体装置ＳＥＤを適用したモジュールの一例について説明する。図３に示すように、モジュールＭＤＬは、マイクロアイソレータＩＳＬを備えた半導体装置ＳＥＤ、送信回路部ＴＲＣおよび受信回路部ＲＥＣの３チップから構成される。送信回路部ＴＲＣには、電力用のパワー素子として、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor、図示せず）が搭載されている。受信回路部ＲＥＣには、たとえば、マイクロコンピュータ等が搭載されている。なお、上記とは逆に、送信回路部ＴＲＣにマイクロコンピュータが搭載され、受信回路部ＲＥＣにＩＧＢＴ等が搭載されていてもよい。

送信回路部ＴＲＣと半導体装置ＳＥＤとが、下層コイル用第２パッドＬＣＰ２を介して電気的に接続されている。受信回路部ＲＥＣと半導体装置ＳＥＤとが、上層コイル用パッドＵＣＰを介して電気的に接続されている。受信回路部ＲＥＣのマイクロコンピュータからの信号が上層コイルＵＣＩＬに流れることで、下層コイルＬＣＩＬに電流が生じ、その電流が、信号としてワイヤＷＤ等を介して送信回路部ＴＲＣに送られて、ＩＧＢＴ等の動作が制御されることになる。一方、送信回路部ＴＲＣからの信号によって下層コイルＬＣＩＬに電流が流れることで、上層コイルＵＣＩＬに電流が生じ、その電流が信号としてマイクロコンピュータへ送られて制御が行われる。

なお、モジュールＭＤＬとして、３チップ構成のモジュールを例に挙げたが、たとえば、２チップ構成のモジュールでもよい。２チップ構成のモジュールでは、マイクロアイソレータＩＳＬを備えた半導体装置ＳＥＤが、送信回路部ＴＲＣおよび受信回路部ＲＥＣのいずれか一方のチップに組み込まれた構成とされる。

次に、上述した半導体装置の製造方法の一例について説明する。図４に示すように、半導体基板ＳＵＢを覆うように、層間絶縁膜ＩＬ１が形成される。次に、その層間絶縁膜ＩＬ１の上に、たとえば、チタンナイトライド膜、アルミニウム膜およびチタンナイトライド膜（いずれも図示せず）が順次積層される。次に、所定の写真製版処理およびエッチング処理を行うことにより、下層コイルＬＣＩＬが形成される。下層コイルＬＣＩＬは、バリアメタル膜ＬＶ１、アルミニウム膜ＬＣＦおよびバリアメタル膜ＬＶ２の三層構造になる。下層コイルＬＣＩＬの厚さは、約１μｍ以下とされる。下層コイルＬＣＩＬと同時に、第１パッド下導電体構造ＦＰＣＳ（図２参照）の一部が併せて形成される。

次に、下層コイルＬＣＩＬ等を覆うように、たとえば、シリコン酸化膜等の絶縁膜（図示せず）が形成される。次に、その絶縁膜に化学的機械研磨処理を行うことにより、絶縁膜が平坦化されて、層間絶縁膜ＩＬ２が形成される。次に、層間絶縁膜ＩＬ２を覆うように、層間絶縁膜ＩＬ３が形成される。次に、その層間絶縁膜ＩＬ３を貫通するように、タングステンプラグＷＰＧと、第１パッド下導電体構造ＦＰＣＳ（図２参照）の一部とが形成される。

次に、タングステンプラグＷＰＧおよび層間絶縁膜ＩＬ３の上に、たとえば、チタンナイトライド膜、アルミニウム膜およびチタンナイトライド膜（いずれも図示せず）が順次積層される。次に、所定の写真製版処理およびエッチング処理を行うことにより、引き出し電極ＬＣＥと、第１パッド下導電体構造ＦＰＣＳ（図２参照）の一部とが形成される。引き出し電極ＬＣＥは、タングステンプラグＷＰＧを介して下層コイルＬＣＩＬの中央部に位置する端部に電気的に接続されることになる。

次に、引き出し電極ＬＣＥ等を覆うように、絶縁膜（図示せず）が形成される。次に、その絶縁膜に化学的機械研磨処理を行うことにより、絶縁膜が平坦化されて、層間絶縁膜ＩＬ４が形成される。その層間絶縁膜ＩＬ４を覆うように、層間絶縁膜ＩＬ５が形成される。層間絶縁膜ＩＬ４を貫通するように、第１パッド下導電体構造ＦＰＣＳの一部として、タングステンプラグが形成される。

次に、層間絶縁膜ＩＬ５の上に、たとえば、チタンナイトライド膜、アルミニウム膜およびチタンナイトライド膜（いずれも図示せず）が順次積層される。次に、所定の写真製版処理およびエッチング処理を行うことにより、下層コイル用第１パッドＬＣＰ１が形成される。下層コイル用第１パッドＬＣＰ１は、バリアメタル膜ＭＶ１、アルミニウム膜ＭＣＦおよびバリアメタル膜ＭＶ２の三層構造になる。

下層コイル用第１パッドＬＣＰ１の厚さは、約１〜３μｍ程度とされる。下層コイル用第１パッドＬＣＰ１は、下層コイル用第２パッドＬＣＰ２と同じ条件をもって形成される。その下層コイル用第１パッドＬＣＰ１を覆うように、たとえば、シリコン窒化膜またはシリコン酸窒化膜等のパッシベーション膜ＰＦＬが形成される。

次に、図５に示すように、パッシベーション膜ＰＦＬを覆うように、シリコン酸化膜等の絶縁膜が形成される。次に、その絶縁膜に化学的機械研磨処理を行うことにより、絶縁膜が平坦化されて、層間絶縁膜ＩＬ６が形成される。層間絶縁膜ＩＬ６の厚さは、約１０μｍ程度とされる。

次に、層間絶縁膜ＩＬ６の上に、たとえば、チタンナイトライド膜、アルミニウム膜およびチタンナイトライド膜（いずれも図示せず）が順次積層される。次に、所定の写真製版処理およびエッチング処理を行うことにより、図６に示すように、上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２が、同時に形成される。上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２のそれぞれは、バリアメタル膜ＵＶ１、アルミニウム膜ＵＣＦおよびバリアメタル膜ＵＶ２の三層構造になる。同時に形成されることで、上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２は、同じ厚さおよび同じ材料をもって形成されることになる。

その上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２のそれぞれの少なくとも側壁面を覆うように、たとえば、シリコン窒化膜またはシリコン酸窒化膜等のパッシベーション膜ＰＦＵが形成される。

次に、図７に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ１が形成される。フォトレジストパターンＰＲ１は、上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２のそれぞれの上面上に位置するパッシベーション膜ＰＦＵの部分を露出するパターンを有する。次に、そのフォトレジストパターンＰＲ１をエッチングマスクとして、露出したパッシベーション膜ＰＦＵの部分が除去されて、上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰおよび下層コイル用第２パッドＬＣＰ２のそれぞれの上面が露出する。その後、フォトレジストパターンＰＲ１が除去される。

次に、図８に示すように、所定の写真製版処理を行うことにより、フォトレジストパターンＰＲ２が形成される。フォトレジストパターンＰＲ２は、下層コイル用第１パッドＬＣＰ１の直上に位置するパッシベーション膜ＰＦＵの部分を露出するパターンを有する。次に、そのフォトレジストパターンＰＲ２をエッチングマスクとして、露出したパッシベーション膜ＰＦＵの部分、その直下に位置する層間絶縁膜ＩＬ５の部分およびパッシベーション膜ＰＦＬの部分が除去されて、下層コイル用第１パッドＬＣＰ１の上面が露出する。その後、フォトレジストパターンＰＲ２が除去される。

次に、パッシベーション膜ＰＦＵをエッチングマスクとして、露出した上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰ、下層コイル用第２パッドＬＣＰ２および下層コイル用第１パッドＬＣＰ１のそれぞれの上面にエッチング処理が行われる。図９に示すように、このエッチング処理によって、上層コイルＵＣＩＬでは、露出しているバリアメタル膜ＵＶ２の部分が除去されて、アルミニウム膜ＵＣＦの部分が露出する。上層コイル用パッドＵＣＰでは、露出しているバリアメタル膜ＵＶ２の部分が除去されて、アルミニウム膜ＵＣＦの部分が露出する。下層コイル用第２パッドＬＣＰ２では、露出しているバリアメタル膜ＵＶ２の部分が除去されて、アルミニウム膜ＵＣＦの部分が露出する。下層コイル用第１パッドＬＣＰ１では、露出しているバリアメタル膜ＭＶ２の部分が除去されて、アルミニウム膜ＭＣＦの部分が露出する。

次に、上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰ、下層コイル用第２パッドＬＣＰ２および下層コイル用第１パッドＬＣＰ１を覆うように、保護膜としてポリイミド膜（図示せず）が形成される。次に、図１０に示すように、所定の写真製版処理を行うことによって、フォトレジストパターンＰＲ３が形成される。次に、そのフォトレジストパターンＰＲ３をエッチングマスクとして、ポリイミド膜ＰＹＩにエッチング処理が行われる。

このエッチング処理によって、上層コイル用パッドＵＣＰを露出する開口部ＵＰＫが形成される。上層コイルＵＣＩＬの中央に位置する部分を露出する開口部ＵＣＫが形成される。下層コイル用第２パッドＬＣＰ２および下層コイル用第１パッドＬＣＰ１を露出する開口部ＬＣＫが形成される。特に、開口部ＬＣＫでは、下層コイル用第２パッドＬＣＰ２と下層コイル用第１パッドＬＣＰ１との間の領域（第１領域）に位置するポリイミド膜ＰＹＩの部分も除去されて、層間絶縁膜ＩＬ６の部分およびパッシベーション膜ＰＦＵの部分が露出する。その後、フォトレジストパターンＰＲ３が除去される。

次に、図１１に示すように、ワイヤボンディングによって、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２との間が、ワイヤＷＤによって接続されて、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２との間が電気的に接続される。なお、ワイヤボンディングは、図示されていない他のワイヤボンディングに併せて行われる。その後、パッケージ樹脂ＭＬＲが充填されて、図２に示される半導体装置ＳＥＤが完成する。

上述した半導体装置ＳＥＤでは、下層コイルＬＣＩＬに電気的に接続される下層コイル用パッドとして、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２とが形成されて、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２とが、ワイヤＷＤによって電気的に接続される。これにより、半導体装置の製造コストの上昇を抑えることができる。

このことについて、比較例に係る半導体装置と比べて説明する。なお、比較例に係る半導体装置において、上述した半導体装置の構成と同じ部分については、同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。

まず、第１比較例に係る半導体装置について説明する。図１２に示すように、第１比較例に係る半導体装置ＳＥＤでは、下層コイルＬＣＩＬと上層コイルＵＣＩＬとが、層間絶縁膜ＩＬ３〜ＩＬ１３を介在させて対向するように配置されている。半導体装置ＳＥＤの表面側には、上層コイル用パッドＵＣＰとともに、下層コイル用パッドＬＣＰが形成されている。なお、図１２では、パッケージ樹脂は省かれている。

下層コイル用パッドＬＣＰは、パッド下導電体構造ＰＣＳを介して下層コイルＬＣＩＬに電気的に接続されている。パッド下導電体構造ＰＣＳは、配線を複数の層にわたって順次積層させることによって形成される。下層コイルＬＣＩＬと上層コイルＵＣＩＬとの電位差が高くなると、その電位差に応じて下層コイルＬＣＩＬと上層コイルＵＣＩＬとの距離を拡げる必要がある。このため、パッド下導電体構造ＰＣＳでは、積層させる配線の層の数も増えることになる。その結果、製造コストが上昇することになる。また、半導体装置ＳＥＤが完成するまでの製造工程が延びてしまう要因となる。

次に、第２比較例に係る半導体装置について説明する。図１３に示すように、第２比較例に係る半導体装置ＳＥＤでは、下層コイルＬＣＩＬと上層コイルＵＣＩＬとが、層間絶縁膜ＩＬ３〜ＩＬ７を介在させて対向するように配置されている。半導体装置ＳＥＤの表面側には、上層コイル用パッドＵＣＰとともに、下層コイル用パッドＬＣＰが形成されている。なお、図１３では、パッケージ樹脂は省かれている。

下層コイル用パッドＬＣＰは、パッド下導電体構造ＰＣＳを介して下層コイルＬＣＩＬに電気的に接続されている。パッド下導電体構造ＰＣＳは、厚膜構造ＴＣＦを含む。厚膜構造ＴＣＦは、比較的厚い層間絶縁膜ＩＬ７を貫通する開口部に、導電膜を充填することによって形成される構造である。

配線の層数を抑えながら、下層コイルＬＣＩＬと上層コイルＵＣＩＬとの所望の距離を確保しようとすると、複数の層間絶縁膜のうちの一の層間絶縁膜の膜厚を厚く形成する必要がある。第２比較例に係る半導体装置では、層間絶縁膜ＩＬ７が、他の層間絶縁膜ＩＬ１〜ＩＬ６のそれぞれの膜厚よりも厚い膜厚をもって形成されている。

比較的厚い層間絶縁膜ＩＬ７を貫通する開口部に導電膜を充填する場合には、導電膜として、その開口部の深さに応じた比較的厚い導電膜を形成する必要がある。このため、半導体装置を製造する際には、比較的厚い導電膜を形成し、その形成された厚い導電膜を加工する厚膜プロセスが、別途必要とされる。

ところが、大口径の半導体基板に厚い導電膜を形成すると、導電膜の膜応力によって半導体基板が反りやすくなる。また、大口径の半導体基板に微細な半導体装置を製造する半導体製造装置では、半導体製造装置の構造上、厚膜プロセスに対応することが難しいとされる。そのため、これらの対策を図ろうとすると、製造コストが上昇することになる。

第１比較例および第２比較例に対して、実施の形態１に係る半導体装置ＳＥＤでは、下層コイルＬＣＩＬに電気的に接続される下層コイル用パッドとして、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２とが形成される。下層コイル用第１パッドＬＣＰ１は、下層コイルＬＣＩＬと上層コイルＵＣＩＬとの間の高さ位置に形成される。下層コイル用第２パッドＬＣＰ２は、上層コイルＵＣＩＬ等と同じ高さ位置に形成される。その下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２とは、ワイヤＷＤによって電気的に接続される。

これにより、下層コイルＬＣＩＬに電気的に接続される下層コイル用パッドを形成するに際して、第１比較例の場合のように、配線を順次積層させた多層配線構造を形成する必要がなくなる。また、第２比較例のように、比較的厚い導電膜による厚膜構造も形成する必要がなくなる。さらに、ワイヤの接続には、他のワイヤボンディングと併せて行えばよい。その結果、半導体装置ＳＥＤの製造コストの上昇を抑えることができる。

また、上述した半導体装置ＳＥＤでは、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２との間に位置する領域には、ポリイミド膜ＰＹＩは形成されない。この領域にポリイミド膜を形成しようとすると、ポリイミド膜は、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２とを部分的に覆うことになり、ワイヤをボンディングする領域の面積が制限されることになる。したがって、この領域では、ポリイミド膜を除去し、ポリイミド膜を残さないことで、そのような制約を排除することができる。

実施の形態２
実施の形態２に係る、マイクロアイソレータを備えた半導体装置について説明する。図１４および図１５に示すように、半導体装置ＳＥＤには、平面視的に、上層コイルＵＣＩＬ（第３位置）と下層コイル用第１パッドＬＣＰ１（第１位置）との間に位置する領域（第４位置）に、ダミーパッドＤＭＰが配置されている。ダミーパッドＤＭＰは、バリアメタル膜ＭＶ１、アルミニウム膜ＭＣＦおよびバリアメタル膜ＭＶ２によって形成されている。

ダミーパッドＤＭＰと下層コイル用第１パッドＬＣＰ１とは、同じ厚さおよび同じ材料をもって形成されている。同じ厚さおよび同じ材料とは、半導体基板ＳＵＢ上に形成されたアルミニウム膜およびチタン膜を、パターニングすることによって同時に形成された構造を特定するものであり、全く同じ厚さおよび同じ材料を意図するものではなく、半導体基板ＳＵＢの面内における厚さ等の分布等、製造プロセス上のばらつきを含む。ダミーパッドＤＭＰおよび下層コイル用第１パッドＬＣＰ１のそれぞれの側壁面等を覆うように、パッシベーション膜ＰＦＬが形成されている。

層間絶縁膜ＩＬ６等には、ダミーパッドＤＭＰに達する開口部ＤＣＫが形成されている。開口部ＤＣＫには、パッケージ樹脂ＭＬＲが充填されている。なお、これ以外の構成については、図１および図２に示す半導体装置ＳＥＤと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。

次に、上述した半導体装置の製造方法の一例について説明する。まず、図４に示す工程と同様にして、層間絶縁膜ＩＬ５（図１６参照）の上に、たとえば、チタンナイトライド膜、アルミニウム膜およびチタンナイトライド膜が順次積層される。次に、所定の写真製版処理およびエッチング処理を行うことにより、図１６に示すように、下層コイル用第１パッドＬＣＰ１とダミーパッドＤＭＰとが同時に形成される。同時に形成されることで、下層コイル用第１パッドＬＣＰ１およびダミーパッドＤＭＰは、同じ厚さおよび同じ材料をもって形成されたことになる。

下層コイル用第１パッドＬＣＰ１は、バリアメタル膜Ｍ下層コイル用第１パッドＬＣＰ１と同様に、ダミーパッドＤＭＰも、バリアメタル膜ＭＶ１、アルミニウム膜ＭＣＦおよびバリアメタル膜ＭＶ２の三層構造になる。下層コイル用第１パッドＬＣＰ１およびダミーパッドＤＭＰを覆うように、たとえば、シリコン窒化膜またはシリコン酸窒化膜等のパッシベーション膜ＰＦＬが形成される。

次に、図４〜図８に示す工程と同様の工程を経て、図１７に示すように、フォトレジストパターンＰＲ２が形成される。フォトレジストパターンＰＲ２は、下層コイル用第１パッドＬＣＰ１の直上に位置するパッシベーション膜ＰＦＵの部分と、ダミーパッドＤＭＰの直上に位置するパッシベーション膜ＰＦＵの部分とを露出するパターンを有する。

次に、そのフォトレジストパターンＰＲ２をエッチングマスクとして、露出したパッシベーション膜ＰＦＵの部分、その直下に位置する層間絶縁膜ＩＬ５の部分およびパッシベーション膜ＰＦＬの部分が除去されて、下層コイル用第１パッドＬＣＰ１およびダミーパッドＤＭＰのそれぞれの上面が露出する。その後、フォトレジストパターンＰＲ２が除去される。

次に、パッシベーション膜ＰＦＵをエッチングマスクとして、露出した上層コイルＵＣＩＬ、上層コイル用パッドＵＣＰ、下層コイル用第２パッドＬＣＰ２、下層コイル用第１パッドＬＣＰ１およびダミーパッドＤＭＰのそれぞれの上面にエッチング処理が行われる。このエッチング処理によって、下層コイル用第１パッドＬＣＰ１およびダミーパッドＤＭＰ等のそれぞれでは、バリアメタル膜ＭＶ２の部分が除去されて、アルミニウム膜ＭＣＦの部分が露出する（図１８参照）。

次に、図１０に示す工程と同様の工程を経た後、図１８に示すように、ポリイミド膜ＰＹＩがパターニングされる。次に、図１９に示すように、ワイヤボンディングによって、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２との間が、ワイヤＷＤによって接続されて、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２との間が電気的に接続される。その後、パッケージ樹脂ＭＬＲが充填されて、図１５に示される半導体装置ＳＥＤが完成する。

上述した半導体装置ＳＥＤでは、まず、前述した半導体装置ＳＥＤ（図２等）と同様に、下層コイルＬＣＩＬに電気的に接続される下層コイル用パッドとして、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２とが形成されて、下層コイル用第１パッドＬＣＰ１と下層コイル用第２パッドＬＣＰ２とが、ワイヤによって電気的に接続される。これにより、半導体装置の製造コストの上昇を抑えることができる。

さらに、上述した半導体装置ＳＥＤでは、下層コイル用第１パッドＬＣＰ１と上層コイルＵＣＩＬ（上層コイル用パッドＵＣＰ）との間に位置する領域に、ダミーパッドＤＭＰが形成されている。下層コイル用第１パッドＬＣＰ１は、下層コイルＬＣＩＬに電気的に接続されている。ダミーパッドＤＭＰは電気的にフローティングとされて、パッケージ樹脂ＭＬＲがダミーパッドＤＭＰに達するように充填されている。これにより、電位差を有する下層コイル用第１パッドＬＣＰ１と上層コイル用パッドＵＣＰとの間の沿面距離を広げることができ、より高い電位差が求められる半導体装置に適用することができる。

なお、各実施の形態において説明した、マイクロアイソレータを備えた半導体装置については、必要に応じて種々組み合わせることが可能である。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＳＥＤ 半導体装置、ＴＲＣ 送信回路部、ＲＥＣ 受信回路部、ＭＤＬ モジュール、ＭＣＴ マイクロトランス、ＩＳＬ マイクロアイソレータ、ＳＵＢ 半導体基板、ＩＬ１、ＩＬ２、ＩＬ３、ＩＬ４、ＩＬ５、ＩＬ６ 層間絶縁膜、ＬＣＩＬ 下層コイル、ＬＣＥ 引き出し電極、ＬＶ１ バリアメタル膜、ＬＣＦ アルミニウム膜、ＬＶ２ バリアメタル膜、ＷＰＧ タングステンプラグ、ＦＰＣＳ 第１パッド下導電体構造、ＬＣＰ１ 下層コイル用第１パッド、ＤＭＰ ダミーパッド、ＭＶ１ バリアメタル膜、ＭＣＦ アルミニウム膜、ＭＶ２ バリアメタル膜、ＵＣＩＬ 上層コイル、ＵＣＰ 上層コイル用パッド、ＬＣＰ２ 下層コイル用第２パッド、ＵＶ１ バリアメタル膜、ＵＣＦ アルミニウム膜、ＵＶ２ バリアメタル膜、ＰＦＬ パッシベーション膜、ＰＦＵ パッシベーション膜、ＰＹＩ ポリイミド膜、ＵＰＫ、ＵＣＫ、ＬＣＫ、ＤＣＫ 開口部、ＭＬＲ パッケージ樹脂、ＷＤ ワイヤ、ＰＲ１、ＰＲ２、ＰＲ３ フォトレジストパターン。

Claims (11)

1. 半導体基板と、
   前記半導体基板の上に配置された第１コイルと、
   前記第１コイルを覆うように形成された絶縁膜と、
   前記第１コイルの上に前記絶縁膜を介在させて、前記第１コイルと対向するように配置された第２コイルと、
   前記第１コイルが配置されている第１高さと前記第２コイルが配置されている第２高さとの間の第３高さに形成され、前記第１コイルと電気的に接続された第１コイル用第１パッドと、
   前記第３高さよりも高い第４高さに形成され、前記第１コイル用第１パッドが配置されている第１位置とは平面視的に異なる第２位置に形成された第１コイル用第２パッドと、
   前記第１コイル用第パッドと前記第１コイル用第２パッドとを電気的に接続するワイヤと、
   前記絶縁膜を覆うように形成された保護膜と、
   前記保護膜を覆うように形成されたパッケージ樹脂と
   を備え、
   前記第１コイル用第１パッドと前記第１コイル用第２パッドとの間に位置する第１領域では、前記パッケージ樹脂は前記絶縁膜と接し、
   前記第１領域以外の第２領域では、前記パッケージ樹脂は前記保護膜と接している、半導体装置。
2. 前記第１コイル用第１パッドおよび前記第１コイル用第２パッドは、同じ厚さおよび同じ材料をもって形成された、請求項１記載の半導体装置。
3. 前記第１コイル用第１パッドおよび前記第１コイル用第２パッドの前記厚さは、前記第１コイルの厚さよりも厚い、請求項２記載の半導体装置。
4. 前記第１コイル用第２パッドは、前記第２高さに配置された、請求項１記載の半導体装置。
5. 前記第２コイルと前記第１コイル用第２パッドとは、同じ厚さおよび同じ材料をもって形成された、請求項１記載の半導体装置。
6. 前記第１コイル用第１パッドの第１側壁面を少なくとも覆うように形成された第１パッシベーション膜と、
   前記第１コイル用第２パッドの第２側壁面を少なくとも覆うように形成された第２パッシベーション膜と
   を含み、
   前記第１パッシベーション膜および前記第２パッシベーション膜は、同じ厚さおよび同じ材料をもって形成された、請求項１記載の半導体装置。
7. 前記第４高さに配置され、平面視的に、前記第２コイルが配置されている第３位置と前記第１位置との間の第４位置に形成されたダミーパッドを備え、
   前記ダミーパッドは、電気的にフローティングとされ、
   前記パッケージ樹脂は、前記保護膜および前記絶縁膜を貫通して前記ダミーパッドに接している、請求項１記載の半導体装置。
8. 前記ダミーパッドおよび前記第１コイル用第１パッドは、同じ厚さおよび同じ材料をもって形成された、請求項７記載の半導体装置。
9. 半導体基板の上に第１コイルを形成する工程と、
   前記第１コイルを覆うように第１絶縁膜を形成する工程と、
   前記第１絶縁膜上に、前記第１コイルと電気的に接続される第１コイル用第１パッドを形成する工程と、
   前記第１コイル用第１パッドを覆うように第２絶縁膜を形成する工程と、
   前記第１絶縁膜および前記第２絶縁膜を介在させて前記第１コイルと対向するように第２コイルを形成するとともに、平面視的に前記第１コイル用第１パッドとは異なる前記第２絶縁膜上の位置に第１コイル用第２パッドを形成する工程を含むパッドを形成する工程と、
   前記第２絶縁膜に、前記第１コイル用第１パッドを露出する第１開口部を形成する工程を含む開口部を形成する工程と、
   前記第１コイル用第１パッドと前記第１コイル用第２パッドとの間に位置する第１領域を除く態様で、前記第２絶縁膜を覆うように保護膜を形成する工程と、
   ワイヤボンディングを行うことにより、前記第１コイル用第１パッドと前記第１コイル用第２パッドとの間をワイヤによって接続する工程と
   前記第１領域に位置する前記第２絶縁膜の部分に接し、前記第１領域以外の第２領域では前記保護膜に接する態様で、前記保護膜を覆うようにパッケージ樹脂によって封止する工程と
   を備えた、半導体装置の製造方法。
10. 前記パッドを形成する工程は、平面視的に、前記第１コイル用第１パッドが配置されている位置と前記第２コイルが配置されている位置との間に、ダミーパッドを形成する工程を含み、
    前記開口部を形成する工程は、前記ダミーパッドを露出する第２開口部を形成する工程を含む、請求項９記載の半導体装置の製造方法。
11. 前記第１コイル用第１パッドを形成する工程は、
    第１導電膜を形成する工程と、
    前記第１導電膜をパターニングすることにより、前記第１コイル用第１パッドを形成する工程と
    を含み、
    前記第１コイル用第２パッドおよび前記第２コイルを形成する工程は、
    第２導電膜を形成する工程と、
    前記第２導電膜をパターニングすることにより、前記第１コイル用第２パッドおよび前記第２コイルを形成する工程と
    を含み、
    前記第１導電膜および前記第２導電膜は、同じ厚さおよび同じ材料をもって形成された、請求項９記載の半導体装置の製造方法。

Images