JP2008527710A - 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置 - Google Patents

信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置 Download PDF

Info

Publication number
JP2008527710A
JP2008527710A JP2007550366A JP2007550366A JP2008527710A JP 2008527710 A JP2008527710 A JP 2008527710A JP 2007550366 A JP2007550366 A JP 2007550366A JP 2007550366 A JP2007550366 A JP 2007550366A JP 2008527710 A JP2008527710 A JP 2008527710A
Authority
JP
Japan
Prior art keywords
metal
wiring
layer
metal layer
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007550366A
Other languages
English (en)
Other versions
JP2008527710A5 (ja
Inventor
ジェイ． ヘス、ケビン
エイチ． ダウニー、スーザン
ダブリュ． ミラー、ジェームス
チョイ ヨン、チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36653824&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2008527710(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2008527710A publication Critical patent/JP2008527710A/ja
Publication of JP2008527710A5 publication Critical patent/JP2008527710A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本方法（１０）によって、補強構造支持体を有する配線（６０，１６０，２６０）構造が、下層の機能的金属層が低モジュラスの誘電体によって絶縁分離される状態で実現する。複数の開口を有する第１金属層（８０）が基板の上に設けられる。第１電気絶縁層（８２）が第１金属層の上に設けられる。複数の開口を有する第２金属層（８４）が第１電気絶縁層の上に設けられる。配線パッド領域を画定する配線パッド（６１，１４０）が第２金属層の上に設けられる。２つの金属層における少なくとも所定の数の開口（９８，９９）を位置整合させて配線構造の構造強度を向上させる。位置整合の程度は、用途及び使用する材料によって異なる。ボンディングワイヤ接続または導電性バンプを配線構造に使用することができる。

Description

本開示はパッケージ半導体に関し、特に下地の導電層との電気的接続を行なうための集積回路の配線パッドに関する。
ワイヤボンディングは、電気回路を含む半導体チップを部品パッケージのピンに接続するために広く使用される方法である。半導体の幾何学的寸法は、半導体形成技術の進歩に伴い、縮小され続けているので、ワイヤボンディングパッド領域のサイズが小さくなってきている。ボンディングパッド領域が小さくなると、物理的なワイヤボンディング接続が集積回路に対して行なわれるときに、ボンディングパッド構造に加わる応力が大きくなる。金属ボンディングパッド自体と、金属配線及び誘電体層から成る下地の積層構造とを含むボンディングパッド構造は、ワイヤボンディングがなされる間、パッドを機械的に支持する。最先端の低誘電率（低ｋ）誘電体材料の開発によって、集積回路の電気的性能が向上したが、これらの低ｋ材料は通常、低モジュラス（低機械的強度）を特徴とし、これによってボンディングパッド構造の強度が低下する。詳細には、銅配線金属及び低モジュラス（低ｋ）誘電体によって形成されるボンディングパッド構造は、ワイヤボンディングプロセスの間の機械的ダメージを受け易い。今日使用される最先端の低ｋ層間誘電体では、早い世代の製品に使用される誘電体よりもモジュラスが低いので、ワイヤボンディングによって、金属層及び誘電体層から成る下地の積層構造が更に簡単に機械的に破壊される。
機械的不良及び構造的不良を起こす可能性のある圧縮力の他に、機械ボンディング後のワイヤボンディングキャピラリの移動の間のボンディング済みワイヤの張力を伴う、つり上げ力によっても、ボンディングワイヤに構造的ダメージが生じる恐れがある。つり上げ力によって、一つ以上の下地層の剥離が生じ易くなる。このような構造的ダメージは視覚的に検出することができず、かつ後続の検査または作業が行なわれるまで明らかになることがない。
ボンディングワイヤの下に発生する機械的応力を軽減する公知の方法では、専用の構造支持体を使用する。広く用いられる構造では、少なくとも２つの金属層をボンディングパッドの下に使用し、これらの金属層は、ワイヤボンディングパッド領域の大部分に渡って分散配置されるビア群から成る大規模アレイによって互いに接続され、かつボンディングパッドに接続される。このビア配置は、下地金属層の大部分とボンディングパッドが全て電気的に互いに接続されることを必要とするので、機能的に互いに独立していない。従って、ワイヤボンディングパッドの下では、下地の２つの金属層のこれらの主要部分は、パッドに関連しない配線または相互接続に使用することができない。
必要なのは、低モジュラスの誘電体材料を用いるのではあるが、ワイヤボンディングを行なう際の強固な支持体となり、更にボンディングパッドの下の２つの金属層の主要部分をパッドに関連しない配線に使用することができるようにするボンディングパッド構造である。
本発明によると、新規のレイアウト方法をパッド下の金属配線及び誘電体積層構造に使用することにより集積回路（ＩＣ）の配線パッド位置に構造支持体を設ける方法及び装置が提供される。本明細書において使用される、金属により形成される配線パッドは集積回路の内、電気的接続がパッドから一つ以上の下地金属層に対して行なわれる表面に配置される。通常のＩＣ設計では、層間誘電体によって分離される複数の金属層を積層構造として形成して半導体基板の複数の素子の間に必要となる配線とする。配線パッドの例として、これらには制限されないが、ワイヤボンディングパッド、プローブパッド、フリップチップバンプパッド、テストポイント、または下地の構造支持体を必要とする他のパッケージ構造またはテストパッド構造を挙げることができる。配線パッド下に物理的に配置される配線パッド領域は、本明細書に提示するレイアウト方法を適用することができる領域を画定する。これらのレイアウト方法により、ＩＣ技術により銅金属配線及び低モジュラス誘電体を用いて形成されるボンディングパッド構造は、ワイヤボンディングプロセス中に機械的ダメージを相当に受け難くなる。ここで使用する低モジュラス材料は、通常８０ＧＰａ（ギガパスカル）よりも小さい値を有する材料である。更に、ここで使用する低ｋ材料は、通常４未満の誘電率を有する材料である。ここで、使用する低ｋ誘電体の多くは低モジュラスを有する。ここで使用する高モジュラス材料は、通常８０ＧＰａ（ギガパスカル）以上の値を有する材料である。
配線パッドはＩＣ物理レイアウトの入力／出力（Ｉ／Ｏ）セルに配置される。これらのＩ／Ｏセルは通常、これらのＩ／Ｏ素子のＩ／Ｏ配線、局所配線に対応する能動素子及び受動素子と、そして通常、上層の配線層において配線される電源／接地配線またはバスと、を含み、Ｉ／Ｏ配線、局所配線は通常、下層の配線層において配線される。電源／接地（電源）配線は通常、幅が非常に広く、かつ最適ＩＣ動作に必要になるように、多くの場合、複数の配線層の中で配線されてこれらの電源配線の抵抗を最小にする。Ｉ／Ｏセルのレイアウト面積を最小にするために、回路を垂直方向位置整合積層構造として配置することが非常に望ましい。例えば、基板に含まれる能動素子及び受動素子、局所配線、電源バス、及びＩＣ表面の配線パッドは垂直方向に配置される。最も面積効率の高い構造では、能動素子及び受動素子だけでなく、局所配線、及び全配線層を利用する電源配線は、Ｉ／Ｏセルの物理領域全体に渡って出来る限り高密度に配置される。しかしながら、配線を配線パッドの下に、特に銅配線／低モジュラス誘電体技術を用いて配置する場合には、細心の注意を払って、構造支持体をパッドに対して確実に強固にする必要がある。少なくとも２つの金属層をボンディング領域全体の下に配置し、そしてこれらの層を互いに、かつボンディングパッドに大規模ビアアレイよって接続することにより配線パッドを構造的に支持するという先行技術による解決法は、レイアウト領域を効率良く使用することができない。これらの解決法では、少なくとも２つの金属層をパッドの下で、独立した相互接続（すなわち、電源バスまたは信号）配線として使用することができない。本明細書では効率の良い解決法が開示されるので、配線パッド下の全ての金属層が全て、または部分的に、配線パッドとは無関係の配線に使用することができるとともに、強固な構造支持体となる。別の表現をすると、先行技術による解決法において、主としてパッドを機械的に支持するように機能する「ダミー」配線またはビアが必要とはならない。ＩＣレイアウト設計では、各配線層に開口またはスロットを設けることはごく普通に行われる。開口またはスロットはまた、幅広の金属電源バスまたは配線に普通に配置されて、当該金属層における局所金属配線密度を下げる。通常、最先端ＩＣプロセス技術における銅配線に関するレイアウト設計ルールでは、開口またはスロットをかなり均一に分布させて、目標金属配線密度範囲（すなわち、２０％〜８０％）が所定領域内で満たされるようにする必要がある。例えば、８０％金属配線密度と規定されるレイアウト領域では、領域の内の８０％が金属配線を含み、２０％が誘電体で充填された開口（すなわち、金属配線の無い部分）を含むことになる。これらのレイアウト設計ルールでは通常、化学的機械研磨（ＣＭＰ）として知られる半導体処理を使用する場合、銅金属層が確実に平坦になるようにする必要がある。ＩＣの一つの局所領域の内部の金属配線密度が隣接領域における密度よりもずっと高い場合、金属がＣＭＰの間に不均一に研磨されて金属層膜厚に不所望のバラツキが生じる。従って、開口群から成るアレイを各金属層に設けて、個別金属配線または個別金属形状を画定し、そして金属配線密度をＣＭＰプロセス制御が可能になるように許容範囲に収める必要がある。しかしながら、後述するが、開口を設けると、配線パッド下に設けられる構造支持体の量に大きな影響を与える。特に重要なのは、これらの開口を、所定の下地金属層において相対的に垂直方向に位置整合させることである。
ここに開示する方法及び構造の重要な特徴として、垂直方向に位置整合させた開口またはスロットを、配線パッド領域の複数の配線層の内の２つ以上の配線層に使用する。通常、低モジュラス層間誘電体材料または低モジュラス相互接続誘電体材料と接触する最上部金属層では、これらの開口を位置整合させる必要がある。層間誘電体は、異なる金属層の間の誘電体として定義される。相互接続誘電体とは、単一金属層の内部の開口またはギャップを埋める誘電体として定義される。低モジュラス誘電体と接触する金属層の開口であって、垂直方向に位置整合させた開口は、配線パッド領域の内、所定の最小割合の面積に渡って設けられる必要がある。「垂直方向に位置整合させた開口」という考え方を目に見える形にするための良好なやり方として、金属配線層から成る積層構造を通って半導体基板の方向に下に向かって眺める場合を想定する。金属が不透明であり、かつ誘電体が透明であるとすると、この金属積層構造の内、垂直方向に位置整合させた開口が設けられた領域を通してしか見通すことができないことになる。
本発明は例を通して示され、そして添付の図によって制限されるものではなく、これらの図では、同様の参照記号は同様の構成要素を指す。
当業者であれば、これらの図における構成要素が説明を簡単かつ明瞭にするために示され、そして必ずしも寸法通りには描かれていないことが分かるであろう。例えば、これらの図における幾つかの構成要素の寸法を他の構成要素に対して誇張して描いて本発明の実施形態を理解し易くしている。
図１，２を参照する。集積回路（ＩＣ）における配線パッド位置の構造支持体を形成する方法１０が示されている。この支持体構造は、レイアウト技術を物理レイアウト設計に使用して、配線パッド領域の３つ以上の金属配線層の複数の開口またはスロットを垂直方向に位置整合させることにより形成される。図１及び図２のフローチャートは概念的な設計フローとして捉えられるべきであり、この設計フローは、説明を明確にするために、物理レイアウト設計フロー及びＩＣ製造フローの両方の要素を含む。スタートコマンド１１に従ってステップ１２を実行し、このステップでは、基板に一つ以上の能動素子または受動素子が形成される構成の半導体基板を設ける。このような能動素子は、例えばトランジスタ及びダイオードだけでなく、他の公知の能動素子であってもよい。このような受動素子は抵抗体、キャパシタ、及びインダクタだけでなく、他の公知の受動素子であってもよい。更にステップ１２では、一つ以上の金属層を配置し、これらの金属層は、電気的機能に関しては重要であるが、配線パッド支持に関して重要とはなっていない（すなわち、配線パッド支持の機能には使用されていない）。ステップ１４では、第１金属層を一つ以上の能動素子または受動素子の上に配置する。第１金属層は第１の複数の開口を配線パッド領域に有する。複数の開口を有するこの第１金属層を形成するために多くの従来の方法を使用することができる。第１金属層の複数の開口の内部には、相互接続誘電体材料が含まれる。第１金属層の複数の穴の相互接続誘電体を形成するために多くの従来の方法を使用することができる。ステップ１６では、第１層間誘電体層を第１金属層の上に配置する。この第１層間誘電体層を第１金属層の上に形成するために多くの従来の方法を使用することができる。ステップ１８では、第２金属層を第１誘電体層の上に配置し、そして第２金属層は第２の複数の開口を配線パッド領域に有する。第２の複数の開口には相互接続誘電体を充填する。
ステップ２０の前に、複数の追加被覆金属層を繰り返しステップ（図１には示さないが、ステップ１８の後の３つのドットにより示す）において形成することができ、これらの被覆金属層の各々は、相互接続誘電体が充填される複数の開口を有し、かつ層間誘電体層によって分離される。ステップ２０では、第Ｎ金属層を第（Ｎ−１）誘電体層の上に配置する。
第Ｎ金属層は、Ｎを整数とする場合、配線パッド領域に形成される第Ｎの複数の開口を有する。第Ｎの複数の開口には相互接続誘電体が充填される。ここで、第１、第２などから第Ｎまでの金属層の各々における開口の数は異なる数とすることができ、そしてこれらの開口は異なる形状を有し、かつ異なる位置に設けることができることを理解されたい。しかしながら、各金属層における開口の数は同じ数とすることもでき、そして複数の形状またはパターンの多くは同じとすることができる。いずれにせよ、各金属層は、技術のレイアウト設計基準によって指定される金属配線密度条件を満たす必要がある。
第Ｎ金属層は本明細書においては、配線パッド構造における最上部金属層として定義され、最上部金属層は低モジュラス誘電体材料と接触する。第１〜第Ｎの複数の開口は、低モジュラス相互接続誘電体材料によって充填される、または少なくとも部分的に充填される。ここで、第１〜第（Ｎ−１）層間誘電体層は、どのような数値のモジュラスの誘電体材料とすることもできることを理解されたい。
ステップ２２では、一時的な物理レイアウト形状を、Ｂｏｏｌｅａｎ ＯＲ演算を第Ｎ金属層〜第（Ｎ−Ｙ）金属層に対して行なうことにより生成する。図示の形態では、論理和演算される配線パッド支持体の最上部金属層は第Ｎ金属層であり、論理和演算される配線パッド支持体の最下部金属層は第（Ｎ−Ｙ）金属層である。値Ｙは整数であり、この値Ｙによって、本明細書において提供される方法１０のレイアウト技術を適用する必要のある、第Ｎ金属層よりも下の金属層の総数が決まる。従って、位置整合金属層の合計数はＹ＋１に等しい。数Ｙは、金属層及び誘電体層の材料特性、及びＩＣに使用される金属層の数を含む多数の要素によって変わり得る。方法１０の例では、値Ｙは２以上である。他の形態では、値Ｙは１以上とすることができる。
ステップ２３では、ステップ２２において生成される第Ｎ〜第（Ｎ−Ｙ）金属層の論理和合成から得られる一時的な物理レイアウト形状の金属配線密度は、配線パッド領域の物理範囲（面積）の内部で求められる。この金属配線密度に対応する値はＸと定義される。この密度値Ｘは論理和演算金属配線密度（ＯＲｅｄ ｍｅｔａｌ ｄｅｎｓｉｔｙ）と呼ぶこともできる。論理和演算金属配線密度は１以下の数値である。
論理和演算金属配線密度値Ｘを求めた後、ステップ２４が行なわれ、このステップでは、比較を行なって、値Ｘが所定の閾値を下回るか、それとも閾値に等しいかどうかを判断する。一の形態では、所定の閾値は、約５０パーセント（０．５０）〜９５パーセント（０．９５）の範囲内のいずれかの割合とすることができる。所定の閾値の値として、０．８０及び０．８５を挙げることができるが、この閾値の値は、特に上に列挙した範囲内のいずれの値を含むこともできる。
値Ｘが所定の閾値以上である、または閾値に等しい場合、ステップ２６を行ない、このステップでは、第Ｎ〜第（Ｎ−Ｙ）金属層の内の少なくとも一つの金属層を変更する。変更金属層は、相対的に小さい論理和演算金属配線密度値Ｘを生成するために、更に多くの開口、サイズ変更した開口、または位置変更した開口を配線パッド領域内に含むことができる。変更金属層に置き換えた後、ステップ２２及び２３を再度繰り返してＸの新規の値を求める。次に、ステップ２４を更に繰り返す。Ｘの値が依然として所定の閾値以上である、または閾値に等しい場合、ステップ２６を再度繰り返す。このプロセスは、Ｘの値が所定の閾値よりも小さくなる、または閾値に等しくなるまで繰り返し行なわれる。この時点で、一時的な物理レイアウト形状を消去することができる、というのは、この形状は論理和演算金属配線密度を求めるためにのみ生成されるからである。従って、ステップ１４，１６，１８，２０，２２，２３，及び２４の結果は、垂直方向に位置整合させる開口群を含む物理レイアウト設計であり、これらの開口は、第Ｎ〜第（Ｎ−Ｙ）金属層の内、配線パッド領域の合計面積の一部分Ｘに相当する領域に含まれる。
第Ｎ金属と第（Ｎ−Ｙ）金属との間に含まれる金属層は本明細書においては、配線パッド構造における位置整合金属層として定義される。従って、第Ｎ金属層は配線パッド構造における最上部位置整合金属層である。ここで、第Ｎ〜第（Ｎ−Ｙ）金属層の一部分または全てを、配線パッドに関連しない配線または相互接続に使用することができることを理解されたい。
配線パッド構造の内、第Ｎ金属層の上に位置する金属層は、このような金属層が在るとすれば、位置整合金属層とする必要はないと仮定する、というのは、これらの層は、低モジュラスの層間誘電体または相互接続誘電体と接触しないからである。二酸化シリコン、シリコン酸窒化膜、または他の絶縁ガラスのような従来の高モジュラス誘電体材料をこれらの層に使用することができる。配線パッド構造の内、第（Ｎ−Ｙ）金属層の下に位置する金属層は適宜、位置整合させることができるが、低モジュラス誘電体材料と接触する場合でも位置整合させて配線パッドの機械的支持体を形成する必要はない。
ステップ２４において求めたＸの論理和演算密度値が所定の閾値以下である場合、幾つかのオプションの内の一つを選択して最終の所望パッド構成によって変わるボンディングパッド構造の設計を完了させることができる。配線パッドオプションの３つの例について以下に説明する。
図１及び２における方法１０の適用形態の第１例では、ボンディングパッド設計を標準の配線パッド構造に関してどのように完了させるかについて説明する。この場合、図１に示す任意ステップ２８を行ない、このステップでは、第Ｎ誘電体層を第Ｎ金属層の上に配置する。この第Ｎ誘電体層はいずれの数値のモジュラスの誘電体材料とすることもできる。図２に示す任意ステップ３０では、第（Ｎ＋１）金属層を第Ｎ誘電体層の上に配置する。この例では、第（Ｎ＋１）金属層は位置整合させない層であり、かつ配線パッド構造の最終金属層である。ここで、この金属層の内、配線パッド領域内の部分は配線パッドとして機能することに注目されたい。ステップ３２では、パッシベーション層を最終金属層の上に配置する。この例では、パッシベーション層の内、配線パッド領域の全物理範囲（面積）に対応する大開口をステップ３３において形成して最終金属層との電気的接続を行なう。
ステップ３４では、アルミニウム層またはアルミニウム合金層を適宜、配線パッドの上に配置する。アルミニウムキャップから配線パッドに、ステップ３３において形成されるパッシベーション層の大開口を通して達する電気的コンタクトが形成される。銅に直接、ボンディングワイヤを信頼性良く形成するためには問題が生じるために、アルミニウムキャップは、複数の銅配線パッドの上に配置する形で広く使用されている。従って、銅配線技術におけるワイヤボンディングパッドは多くの場合、アルミニウム層を使用して露出ワイヤボンディングパッドを覆う。
ステップ３６では、集積回路の物理レイアウト設計を従来の公知の方法により完了させる。本方法はステップ３８で終了する。この第１例に対応する配線パッド構造を図４に断面図として示し、この配線パッド構造について以下に更に詳細に議論する。
例えば、ここに説明する方法を使用して、配線パッド領域内の第Ｎ〜第（Ｎ−Ｙ）金属層のいずれの部分にも電気的に接続されることがない配線パッドの支持構造を形成することができる。配線パッド領域内のパッドと第Ｎ金属層との間のパッド支持体にはビアを設ける必要はない。更に、配線パッド領域内の複数の位置整合金属層のいずれの金属層の間のパッド支持体にもビアを設ける必要はない。別の構成として、配線パッドは、下層の第Ｎ〜第（Ｎ−Ｙ）金属層の内、配線パッド領域内の部分にのみビアにより接続することができ、この場合、ビアは必要な場合にのみ配置して、配線パッド信号を下層の能動素子及び受動素子にまで効率的に送信するようにする。
図１及び２の方法１０の適用形態の第２例では、ボンドオーバーパッシベーション（ｂｏｎｄ ｏｖｅｒ ｐａｓｓｉｖａｔｉｏｎ：ＢＯＰ）配線パッド構造を形成することができる。この例は第１例とは次の点で異なる。第１例におけるように、第Ｎ誘電体層（ステップ２８）及び第（Ｎ＋１）金属層（ステップ３０）を配置する。前の例におけるように、第（Ｎ＋１）金属層をここでも同じように配線パッド構造の最終金属層と見なす。ステップ３０の後、ステップ３２を行ない、このステップでは、パッシベーション層を配線パッド領域の最終金属層の上に配置する。ステップ３３では、一つ以上のパッシベーション開口を適宜形成し、これらのパッシベーション開口は、開口を設けるとする場合には、合計面積を有し、この合計面積は通常、配線パッド領域の物理範囲（面積）よりも小さい。ステップ３３において形成される任意の開口は最終金属層の一部分との電気的接続を可能にする。
ステップ３４では、上に説明した同じアルミニウムキャップ層を使用するアルミニウム配線パッドをパッシベーション層の上に配置する。ステップ３３において形成されるパッシベーション層の一つ以上の開口を通して最終金属層との電気的コンタクトを適宜形成する。ステップ３６では、集積回路の形成を従来の公知の方法により完成させる。集積回路の形成が完成すると、方法はステップ３８で終了する。この第２例に対応する配線パッド構造を図６の断面に示し、以下に更に詳細に議論する。
図１及び２の方法１０の適用形態の第３例では、別のタイプのボンドオーバーパッシベーション（ｂｏｎｄ ｏｖｅｒ ｐａｓｓｉｖａｔｉｏｎ：ＢＯＰ）配線パッド構造を形成することができる。この例は第２例とは、この第３例では、配線パッド構造の最終金属層が低モジュラスの誘電体材料と接触すると仮定する点が異なる。従って、配線パッドの強固な支持体を実現するために、最終金属層を位置整合金属層のグループに含めることが望ましい。従って、この例では、第Ｎ金属層または最上部位置整合金属層は最終金属層でもある。従って、ステップ２２において論理和演算金属配線密度を求める操作では、第（Ｎ−Ｙ）金属層〜最終金属層を含める。従って、方法１０は前に説明したように行なわれるが、ステップ２８及びステップ３０は省略される。従って、ステップ２４における肯定の結果によって、方法はステップ３２に直接進む。残りのステップ３２〜３８は、第２例に関して説明したように行なわれる。この第３例に対応する配線パッド構造を図７の断面に示し、以下に更に詳細に議論する。
図３に示すのは、図１のステップ２２〜２４の実施形態の説明に役に立つ上平面図である。２つの金属層の物理レイアウト形状の一部分を示し、この場合、各金属層は異なる平面に位置し（すなわち、一つの金属層が他の金属層の上に配置される）、かつ層間誘電体層によって互いから電気的に絶縁される。図３では、これらの金属層はクロスハッチ線で描かれている。ここで、これらのクロスハッチ線は２つの金属層の各々に関して直交する。２つの金属層の各々は、クロスハッチの無い部分として示される複数の開口またはスロットを有し、そして一つの層のこれらの開口の幾つかは他の層の複数の開口と部分的に重なる。これらの開口の各々は、相互接続誘電体によって充填される。一つの金属層の金属バス４２は或る垂直軸を中心とした形状であり、かつ或る水平軸を中心とした形状の他の金属層の金属バス４４の下方に設けられる。金属バス４２及び金属バス４４は図示の形態では互いに直交するが、どのような角度でも互いに対して傾斜させることができる。金属バス４２内には開口５０〜５８が設けられる。金属バス４４内には開口４５〜４８が設けられる。金属バス４２及び金属バス４４の各々における複数の開口は離間し、かつ所定のパターンに配置される。ここで、開口群の種々のパターンを使用することができるが、これらの開口は一般的には、各金属層の一つの部分のみに集中して分布させるのではなく、各金属層に全体的に渡って分布させることを理解されたい。
ステップ２２のＢｏｏｌｅａｎ演算を行なう場合、金属バス４２及び４４の各々の形状を論理和合成して合成形状を生成し、この合成形状は図３において、いずれか一方のタイプの、または両方のタイプのクロスハッチングが引かれている領域によって表わされる、両方の領域が結合された複合形状である。図１のステップ２３では、配線パッド領域４０内部のこの合成形状の論理和演算金属配線密度を求める。金属バス４２の一部分は、配線パッド領域の内部に配置する必要はなく、従ってバス４２の内、配線パッド領域の外部に位置する部分はステップ２３において行なわれる値Ｘを求める操作の対象にはならないことになる。論理和演算金属配線密度を表わす結果Ｘがステップ２４で所定の閾値よりも大きいと判断される場合、金属バス４２または金属バス４４のいずれか、或いは両方の開口を移動させる、または開口のサイズを変更して論理和演算密度を低くすることができる。別の構成として、追加の開口を一方の、または両方の金属バスに配置して、論理和演算密度を低くすることができる。例えば、論理和演算金属配線密度値は、金属バス４２の開口を金属バス４４の開口に更に高精度に位置整合させることにより低くすることができる。別の表現をすると、金属バス４４の開口４７及び４８を移動させて、相対的に大きな割合の下層開口５１及び５５にそれぞれ重なるようにすることができる。本願発明者らは、論理和演算金属配線密度が所定の割合または閾値を絶対に超えることがないようにすることにより、配線パッド下の構造支持体が、低モジュラスの誘電体材料を使用する場合でも強固になるという知見を得た。
図４に示すのは、図１及び２の方法に従って設計される集積回路６０の断面である。図４に示す配線パッド構造は図１及び２に関する説明において提示される配線パッド構造オプションの第１例に対応し、第１例では、図２のステップ３３において形成されるパッシベーション層９０の開口によって、配線パッド構造の配線パッド領域９４の物理範囲（面積）が決まる。集積回路６０は配線パッド６１を有し、配線パッドの下方には機能的な金属配線層及び能動回路が配置される。例えば、トランジスタが一つだけ基板６２の内部に示されている。他の回路がトランジスタまたはダイオードのような能動回路素子、或いは抵抗体、キャパシタ、及びインダクタのような受動回路素子のいずれであってもよいが、他の回路を配線パッド領域９４内の基板６２に形成することができることを理解されたい。トランジスタ６４は、ソース、ドレイン、及びゲートを有するように基板６２に形成される。ドレインコンタクト６６はトランジスタ６４のドレインとの接続をビアを通して可能にする。ソースコンタクト６８はトランジスタ６４のソースとの接続をビアを通して可能にする。ゲートコンタクト７０はトランジスタ６４のゲートとの接続をビアを通して可能にする。ドレインコンタクト６６、ソースコンタクト６８、及びゲートコンタクト７０は、記号Ｍ１が付された最下部金属層を使用することにより設けられる。金属層Ｍ１内部の複数の開口または破断部は他のいずれの金属層の開口とも垂直方向に位置整合させる必要はない、というのは、金属層Ｍ１は図１に示される、Ｘの値を求めるステップ２３において使用されることがないからである。金属層７２までの当該金属層を含む任意の数の追加金属層は、集積回路内部の電気的配線のために設けられる。いずれの追加金属層も層間誘電体層によって分離される。金属層７２のようなこれらの金属層は開口１０１のような設計開口を有し、これらの開口１０１は、電気的機能を実現するという要求に純粋に基づいて配置され、かつ図１及び２の方法を使用する位置整合金属層として考慮されることがない。図４では、金属層７２は第（Ｍｎ−３）金属層として表示される。金属層７２を被覆するのは層間誘電体層７４である。相互接続誘電体材料が開口１０１に充填される。開口１００及び１０２を有し、かつ第（Ｍｎ−２）金属層と表記される金属層７６が誘電体層７４の上に設けられる。相互接続誘電体材料が開口１００及び１０２にも充填される。金属層７６を被覆するのは層間誘電体層７８である。開口９６，９９，及び１０３を有し、かつ第（Ｍｎ−１）金属層と表記される金属層８０が誘電体層７８の上に設けられる。金属層８０の一部分を金属層７６の一部分に電気的に接続する導電配線２００が誘電体層７８を貫通して設けられる。この導電配線は一括して「ビア」と表記する。ビア群はどのような材料によっても形成することができるが、通常は銅のような金属が使用される。図４に示す複数の金属層のいずれの金属層の間にも追加（すなわち、複数の）ビアを必要に応じて設けて、ＩＣの電気的機能を達成することができる。しかしながら、ビアを配線パッド領域のいずれかの位置に設けてワイヤボンディング工程中の構造支持体とすることは全く必要ではないことに注目することが重要である。金属層８０を被覆するのは層間誘電体層８２である。相互接続誘電体材料が開口９６，９９，及び１０３に充填される。開口９８及び１０４を有し、かつ第（Ｍｎ）金属層と表記される金属層８４が誘電体層８２の上に設けられる。相互接続誘電体材料が開口９８及び１０４に充填される。金属層８４を被覆するのは層間誘電体層８６である。図４のパッド構造では、金属層８４が最上部の位置整合金属層であると考えることができる。従って、金属層８４，８０，及び７６、または第（Ｍｎ）、第（Ｍｎ−１）、及び第（Ｍｎ−２）金属層の開口を、物理レイアウトにおいて十分高精度に位置整合させて、論理和演算金属配線密度が所定の閾値以下となるようにする必要がある。別の形態では、第（Ｍｎ）金属層の開口と第（Ｍｎ−１）金属層の開口のみを物理レイアウトにおいて十分高精度に位置整合させて、論理和演算金属配線密度が所定の閾値以下となるようにする必要がある。
誘電体層８６を被覆するのは金属層８８である。金属層８８の内、図４の配線パッド領域９４の内部に位置する部分は配線パッドを表わす。金属層８８を被覆するのはパッシベーション層９０であり、このパッシベーション層は、従来のいずれのパッシベーション層材料によっても形成することができる。パッシベーション層９０の例示としての材料はプラズマ支援窒化膜または他の窒化膜材料である。金属層８８を被覆するパッシベーション層９０を選択的にエッチングして金属層８８の配線パッド部分を露出させる。
一の形態では、配線パッドの下方に設けられる、金属層７６，８０，及び８４のような金属層は銅である、または或る量の銅を少なくとも含有する。別の形態では、アルミニウムまたはアルミニウム合金をこれらの金属層に使用することができる。一の形態では、誘電体層７４、誘電体層７８、及び誘電体層８２の誘電体材料、及び金属層７２，７６，８０，及び８４の開口の誘電体材料は低モジュラスの誘電体である。別の形態では、誘電体層７４、誘電体層７８、及び誘電体層８２の層間誘電体材料は高モジュラスの誘電体であり、そして金属層７２，７６，８０，及び８４の開口の相互接続誘電体材料は低モジュラスの誘電体である。しかしながら、図４の実施形態では、金属層８０及び金属層８４は低モジュラスの層間誘電体材料、または低モジュラスの相互接続誘電体材料のいずれか、或いは両方と接触しなければならない。誘電体層８６の誘電体材料、及び金属層８８の開口の誘電体材料は、二酸化シリコン、酸窒化シリコン、または他の絶縁ガラスのような高モジュラスの誘電体である。
配線パッド６１の上に設けられるのは、形成するどうかが任意のアルミニウムキャップまたはアルミニウム合金キャップ９２である。電気的コンタクトは、アルミニウムキャップ９２から配線パッド６１に、パッシベーション層９０の大開口を通して行なわれる。前に説明したように、アルミニウムキャップは普通、銅にワイヤボンディングを直接行なう際に問題が生じるため、銅配線パッドの上に使用される。アルミニウムキャップ９２の上には、ＩＣ外部からの種々のタイプの電気配線のいずれかが形成される。例えば、ボンディングワイヤ（図示せず）はアルミニウムキャップ９２の上に、金ワイヤ及び半田のような材料を使用して形成することができる。金属層８８がアルミニウムである別の形態では、アルミニウムキャップ９２を使用せずに、配線パッドに直接、信頼性の高いボンディングを形成することができる。更に別の形態では、導電ボール（図示せず）を配線パッド領域９４の上に形成することができる。任意であるが、第２パッシベーション層９１を第１パッシベーション層９０及びアルミニウムキャップ９２の上に形成することができる。次に、第２パッシベーション層９１の開口を配線パッド領域に形成して、アルミニウムキャップが露出し、そして上に説明した方法のいずれかによる電気配線に利用することができるようにする。
図４に示すような通常の設計では、配線パッド領域における３つの位置整合金属層は主として、幅広の電源／接地バスまたは配線として使用される。前に説明したように、化学的機械研磨（ＣＭＰ）による平坦化を確実に行なうために、レイアウト設計ルールでは通常、これらの幅広の電源バスにスロットを設けて局所金属配線密度を低くする必要がある。図４では、隣接金属バスのこれらのスロットまたは開口は、金属層の上端及び下端で開口を横に走る水平ラインで示される。例えば、開口９８，９９，及び１００は、幅広の金属バスに設けられるスロットである。これとは異なり、開口１０２，１０３，及び１０４は隣接バスに設けられるスロットではなく、単一の金属層に位置する２つの異なる金属バスまたは配線を分離する開口である。この様子は、金属層の上端及び下端で開口１０２，１０３，及び１０４を横に走る水平ラインが無いことにより示される。この様子は図５を上から下に眺めた図１５０に更に明瞭に示される。
配線パッド領域の位置整合金属層を主として大容量の電源バスに使用する場合でも、これらの金属層のスロットまたは開口の全ての位置整合を確実に行なうことは難しいことが多い。例えば、幅狭の電源／接地バスまたは信号配線は多くの場合、この領域を通過させる必要があるので、必ず、スロット及び開口の位置整合を繰り返して行なう作業の邪魔になる。位置整合不良の例を図４に示すが、この例では、金属層８０の開口９６のエッジが、該当する被覆開口９８及び該当する下層開口１００のエッジに正確に位置整合しない。位置不整合開口９６のエッジ９７は、後の図５を参照することにより特定される。
集積回路６０の構造を更に理解するために、図５は、金属層８４の上端のライン５−５から金属層８０の下端にまで降りるように眺めたときの、集積回路６０の断面図または見下ろし図を示している。このようにして断面図に含まれるようになるのは、図４の金属層８０及び金属層８４だけでなく、開口９６，９８，及び１０４である。配線パッド領域９４は破線矩形によって輪郭が示される。金属層８４の露出部分は、金属層８０の露出部分とは異なる一の方向にクロスハッチが描かれている。合計１２個の開口９８及び一つの開口１０４が金属層８４に設けられる様子が示される。この例では、開口１０４は、２つの異なる幅広の電源バス、すなわち開口１０４の左側の一つの電源バス及び右側の一つの電源バスを分離する。これらの電源バスは、例えばＶＤＤ電源バス及びＶＳＳ電源バスをそれぞれ表わすことができる。ここで、開口９８はスロットとして機能して、金属層８４の局所金属配線密度をプロセス技術の設計ルールに必要なレベルにまで低くする。好適な形態では、配線パッド領域における開口９８、開口１０４、及び全ての位置整合金属層のほとんどの開口の最小寸法は、０．５ミクロン〜５．０ミクロンの範囲とする必要がある。この最小寸法の代表的な値は、１．０ミクロン及び１．５ミクロンである。
図５において、幾つかの開口９８が開口９６と位置整合しない様子が、金属層８０の一部分が、最も左側の２列の開口、及び最も右側の列の開口を除く第３列の開口から覗いて見えることから明らかに分かる。金属層８０の位置不整合開口９６のエッジ９７は金属層８４の開口９８から覗いて見え、かつ図４と図５との間の基準ポイントとして設けられる。複数の金属層の開口の位置がこのように整合しないことにより、値Ｘを図１及び２の方法１０のステップ２３において求める場合の論理和演算金属配線密度がわずかに高くなる。しかしながら、複数の金属層の開口の或る程度の位置不整合は、効率的な電気配線設計に必要とされる場合には、論理和演算金属配線密度が図１のステップ２４の所定の閾値以下である限り、許容することができる。ステップ２４のこの条件が満たされる場合、配線パッド構造はボンディングプロセス中の配線パッドの構造支持体となる。
ここでも同じように、配線パッド６１下の金属層７６，８０，８４の全て、または一部分を使用して配線パッドに関係のない配線または相互接続を行なうことができることに注目されたい。この構成は、アレイ状のビアを配線パッド領域全体に渡って分布させる必要のある前述の解決法では実現しない。図４の配線パッド構造では、配線パッド領域における金属層８４のどの部分も、配線パッドに関係する配線に使用されないことを前提としている。この前提では、ビアを配線パッド領域内の誘電体層８６に配置して配線パッド６１を金属層８４の一部分に電気的に接続するということが全く無いことが必ず必要となる。従って、金属充填ビアをパッド下の誘電体層８６には設けないので、配線パッド領域におけるこの誘電体層の金属配線密度はゼロである。図５には、矩形領域１３０が示される。この領域１３０は、配線パッド６１下の層間誘電体層８６の連続領域の物理範囲に対応する。他の幾何学的形状を実現することができる。規定により、ビアは誘電体層８６の領域１３０内には配置されない。従って、領域１３０内では、誘電体層８６の金属配線密度はゼロである。図５では、矩形領域１３０が配線パッド領域の一つのエッジに重なるように示されるが、この領域は配線パッド領域内のどの位置にも配置することができ、かつ種々の高さ、及び幅を有することができる。しかしながら、好適な形態では、矩形領域１３０は配線パッド領域の少なくとも５０％を占める。
図６に示すのは、図４の集積回路６０と多くの類似点を有する集積回路１６０である。図６に示す配線パッド構造は、図１及び２に関する記述において提示される配線パッド構造オプションの第２例に対応する。ここで、図２のステップ３３において形成されるパッシベーション層１９０の開口は、配線パッド構造の配線パッド領域よりもはるかに小さい面積を占めるように設けられる。従って、類似構造要素には同じ参照番号が付され、そして同じ構成要素の機能動作について繰り返し説明することはしない。層間誘電体層８６の上には、複数の開口によって分離される種々のセグメントを有する金属層１８８である。配線パッド領域９４内では、金属層１８８は開口によって分離される金属導体１３１及び１３２を有する。金属層１８８の開口内には相互接続誘電体が設けられる。金属層１８８の上には、いずれかの従来のパッシベーション層材料または絶縁層材料により形成されるパッシベーション層１９０が設けられる。パッシベーション層１９０の例示としての材料は、プラズマ支援窒化膜または他の窒化膜材料である。開口（参照番号が付されていない）をパッシベーション層１９０に形成する。この例では、開口を配線パッド領域９４内に形成する。別の例では、パッシベーション層１９０内の開口は、パッシベーション層１９０の内、配線パッド領域９４の外に位置する部分に形成することができる。パッシベーション層１９０内の開口によって導体１３２の一部分が露出し、この部分は、配線パッド領域の面積よりもずっと小さい。アルミニウム配線パッド領域１４０はパッシベーション層１９０の内、パッド領域１４０は配線パッド領域９４を画定する部分の上に形成され、かつパッド領域内のパッシベーション層１９０に形成される開口の下に位置する導体１３２と物理的に直接接触する。アルミニウム配線パッドの材料が堆積している間、アルミニウムはパッシベーション層１９０の開口に、アルミニウムが開口にコンフォーマルに形成されるように埋め込まれる。配線パッドが金属層８８に任意のアルミニウムキャップ９２を有するように形成される構成の図４とは異なり、図６では、配線パッド１４０はアルミニウムキャップ層により形成される。従って、結果として得られる構造は、ボンディングワイヤ（図示せず）が配線パッド１４０の上に形成される場合のボンドオーバーパッシベーション（ｂｏｎｄ ｏｖｅｒ ｐａｓｓｉｖａｔｉｏｎ：ＢＯＰ）構造となる。ＢＯＰパッド構造は、図４の標準のパッド構造よりも、配線パッド１４０下の金属層１８８の一部分が、配線パッドに無関係の配線として自由に使用されるという点で有利である。例えば、導体１３１は配線パッドとは無関係であると考えられる。図６では、誘電体層８６の誘電体材料、及び金属層１８８の開口の中の誘電体材料は、高モジュラスの誘電体であると考えられる。更に、金属層７６，８０，及び８４は、低モジュラスの誘電体材料と接触すると考えられる。従って、図６のパッド構造では、金属層８４は最上部の位置整合金属層と考えられる。金属層８４，８０，及び７６、または第（Ｍｎ）、第（Ｍｎ−１）、及び第（Ｍｎ−２）金属層の位置整合を物理レイアウトにおいて十分高精度に行なって、論理和演算金属配線密度が所定の閾値以下となるようにする必要がある。別の形態では、第（Ｍｎ）及び第（Ｍｎ−１）金属層の開口のみの位置整合を物理レイアウトにおいて十分高精度に行なって、論理和演算金属配線密度が所定の閾値以下となるようにする必要がある。
この例の別の形態では、開口がパッシベーション層１９０に形成されないので、電気的接続が配線パッド１４０と金属層１８８の金属導体１３２との間で行なわれない。この形態のＢＯＰパッド構造は、配線パッドが配線パッド領域から遠く離れた位置のパッシベーションの下の金属に電気的に接続される構成のＩＣ設計に使用することができる。
図７に示すのは、図１及び２の方法において提示される配線パッド構造オプションの第３例に対応する配線パッド構造である。図７は、図６の集積回路１６０と多くの類似点を有する集積回路２６０である。従って、類似構造要素には同じ参照番号が付され、そして同じ構成要素の機能動作について繰り返し説明することはしない。図６の配線パッド構造とは異なり、図７の配線パッド構造は、最終金属層２８８が低モジュラスの誘電体材料と接触することを特徴とする。アルミニウム配線パッド１４０を支持するために、最終金属層２８８は位置整合層である必要がある。第Ｎ金属層を最上部の位置整合金属層とする定義に従って、最終金属層２８８は第Ｍｎ層と表記され、そして図１及び２の方法１０のステップ２２及び２３の論理演算和金属配線密度を求める操作において考察対象となる。金属層２８８下の該当する金属層８４及び８０もこの例では位置整合層である。金属層７６を、被覆金属層２８８，８４，及び８０と位置整合させるかどうかは任意である。従って、金属層７６は、図１のステップ２２及び２３の論理演算和金属配線密度を求める操作において考察対象とされない。配線パッド構造の金属層の参照記号として、これらの金属層に第Ｎ金属層から始まる形でインデックスを付して、金属層８４が第Ｍ（ｎ−１）金属層、金属層８０が第Ｍ（ｎ−２）金属層、そして金属層７６が第Ｍ（ｎ−３）金属層となるようにする。機能的に、金属層８４，８０，及び７６は図６の同じ層に類似する。金属層８４の上には層間誘電体層２８６が設けられる。誘電体層２８６の上には、複数の開口によって分離される種々のセグメントを有する金属層２８８が設けられる。相互接続誘電体材料が、金属層２８８のセグメントの開口１０４に充填される。この例では、誘電体層２８６の誘電体材料が低モジュラスの誘電体であるか、または開口１０４に充填される誘電体が低モジュラスの誘電体材料である、或いは、両方の誘電体が低モジュラスの誘電体材料である。いずれにせよ、金属層２８８は低モジュラスの誘電体材料と接触する。
図７の誘電体層２８６の上には、複数の開口によって分離される種々のセグメントを有する金属層２８８が設けられる。配線パッド領域９４内では、金属層２８８は、一つの開口２４８によって分離される金属導体２３１及び２３２を有する。導体２３１及び導体２３２はそれぞれ、複数の開口またはスロット２６２を有する幅広の隣接バスまたは配線と考えることができる。金属層２８８の全ての開口及びスロットの内部には、相互接続誘電体が設けられる。金属層２８８の上には、いずれかの従来のパッシベーション層材料により形成されるパッシベーション層１９０が設けられる。パッシベーション層１９０の例示としての材料は、プラズマ支援窒化膜または他の窒化膜材料である。開口（参照番号が付されていない）をパッシベーション層１９０に形成する。この例では、開口を配線パッド領域９４内に形成する。別の例では、パッシベーション層１９０の開口は、パッシベーション層１９０の内、配線パッド領域の外に位置する部分に形成することができる。パッシベーション層１９０の開口によって導体２３２の一部分が露出し、この部分は、配線パッド領域の面積よりもずっと小さい。アルミニウム配線パッド１４０はパッシベーション層１９０の内、配線パッド領域９４を画定する部分の上に形成され、かつパッド領域内のパッシベーション層１９０に形成される開口の下に位置する導体２３２と物理的に直接接触する。アルミニウム配線パッドが堆積している間、アルミニウムはパッシベーション層１９０の開口を、アルミニウムが開口にコンフォーマルに形成されるように充填する。従って、結果として得られる構造は、ボンディングワイヤ（図示せず）が配線パッド１４０の上に形成される場合のボンドオーバーパッシベーション（ＢＯＰ）構造となる。ＢＯＰパッド構造は、図４の標準のパッド構造よりも、配線パッド１４０下の金属層２８８の一部分が、配線パッドに無関係の配線として自由に使用されるという点で有利である。例えば、導体２３１は配線パッドとは無関係であると考えられる。
この例の別の形態では、開口がパッシベーション層１９０に形成されないので、電気的接続が配線パッド１４０と金属層２８８の金属導体２３２との間では行なわれない。この形態のＢＯＰパッド構造は、配線パッドが配線パッド領域から遠く離れた位置のパッシベーションの下の金属に電気的に接続される構成のＩＣ設計に使用することができる。
従って、図４，６，及び７の例では、集積回路６０，１６０，及び２６０は複数の位置整合金属層を配線パッドの下に有し、これらの金属層を使用して電気信号を供給し、そして配線パッドの機械的支持体とする。たとえ、低モジュラスの誘電体材料が配線パッド構造の複数の層に使用されるとしても、十分な強度の支持体が形成されて、ボンディングワイヤが配線パッド４０及び１４０の上に形成される場合の配線パッド構造に加わる圧縮力に耐えることができる。更に、十分な機械的強度が実現するので、ワイヤボンディングキャピラリーを配線パッド４０及び１４０から離れる方向に引っ張り、そしてワイヤボンディングワイヤが引っ張り状態になるときに、配線パッドに加わる上方向の引っ張り力に耐えることができる。同様の圧縮力は、導電性バンプのような他の相互接続手段が使用される場合に生じる。図１及び２に関して説明した方法によって金属層を位置整合させることにより配線パッド構造を機械的に補強する結果、ビア、プラグ、または他の「ダミー」金属支持素子を複数の下地金属層の間に配置する必要がない。このようなビア、プラグ、及び他の金属支持素子を配置することにより、下地金属層を全て電気的に接続する。図１及び２の方法により得られる配線パッド構造によって、個別の電源ライン、接地ライン、静電気放電（ＥＳＤ）ライン、及び信号ラインだけでなく能動シリコン素子及び局所配線を、配線パッド下の領域に配置することが可能になる。
これまでの説明により、複数の下地金属層を低モジュラスの誘電体材料により分離する構成の配線パッドの下における能動回路の使用を可能にする配線パッド構造を提供してきたことを理解されたい。銅を使用する金属層は、本明細書に説明する位置整合方法を使用する場合の構造支持体に特に有用である。しかしながら、他の金属を使用して本明細書に説明する支持構造を実現することができる。本明細書において提供される構造によって、低モジュラスの誘電体を取り入れた製品の組み立てが、低コストのワイヤボンディングアセンブリ装置を使用して可能になる。このような低モジュラスの誘電体は多くの低ｋ誘電体材料を含む。
一の形態では、配線パッドの構造支持体を形成する方法が提供される。基板を作製する。複数の開口を有する第１金属層を基板の上に形成する。第１電気絶縁層を第１金属層の上に形成する。複数の開口を有する第２金属層を第１電気絶縁層の上に形成する。配線パッド領域を画定する配線パッドを第２金属層の上に形成する。物理レイアウト形状を、第１金属層及び第２金属層に対して論理演算を行なうことにより生成する。配線パッドの領域内の物理レイアウト形状の金属配線密度である値Ｘを求める。値Ｘを使用して、第１金属層の複数の開口、及び第２金属層の複数の開口の十分高精度な位置整合が、十分な強度の構造支持体に関して行われているかどうかを判断する。
一の形態では、値Ｘは所定の閾値以下にする必要がある。別の形態では、所定の閾値は０．８５を含む。更に別の形態では、所定の閾値は０．８０〜０．８５の範囲の値を含む。更に別の形態では、所定の閾値は０．７０〜０．９５の範囲の値を含む。別の形態では、第２電気絶縁層を第２金属層の上に形成する。別の形態では、複数の開口を有する第３金属層を第２電気絶縁層と配線パッドとの間に配置する。更に別の形態では、第１電気絶縁層及び第２電気絶縁層は同じ材料を含む。更に別の形態では、第１電気絶縁層は誘電体を含む。別の形態では、第１電気絶縁層は４未満の誘電率を有する。一の形態では、第１電気絶縁層は８０ギガパスカル未満のモジュラス値を有する。別の形態では、第１金属層の複数の開口及び第２金属層の複数の開口は、ほとんどの部分が第１電気絶縁層により充填される。別の形態では、第１金属層及び第２金属層はそれぞれ、２０〜８０％の範囲の物理的金属配線密度を、第１金属層及び第２金属層の該当する領域に関して有する。別の形態では、一つ以上のビアを第１電気絶縁層を貫通するように形成して第１金属層の少なくとも一部分を第２金属層の少なくとも一部分に電気的に接続する。別の形態では、パッシベーション層を配線パッドと第２金属層との間に配置する。更に別の形態では、少なくとも一つの素子を、配線パッド下の基板に形成する。別の形態では、配線パッド構造を配線パッド領域内に形成する。基板内に半導体素子を有する構成の基板を形成する。複数の導電層を形成し、各導電層は、配線パッド領域内の基板の上に設けられ、かつ一つ以上の低モジュラスの誘電体材料（群）と接触する。複数の導電層は、複数の開口が配線パッド領域の所定部分の上で垂直方向に位置整合して、これらの導電層が配線パッド構造の十分な強度の機械的支持体となるように形成される。別の形態では、配線パッド構造は更に、誘電体層を、複数の導電層の内の最上部の導電層の上に含む。誘電体層は金属配線密度がゼロの領域を誘電体層の領域の内部に含むので、金属が誘電体層のどの開口をも貫通することがなく、当該領域は配線パッド領域の少なくとも５０％を占める。導電配線パッド層は誘電体層の上に設けられる。
更に別の形態では、配線パッド領域内に形成される配線パッド構造が提供される。基板を機能的に使用する能動回路を備える基板を作製する。複数の金属配線層が基板の上に設けられ、複数の金属配線層は、一つ以上の低モジュラスの誘電体材料と接触し、かつ複数の開口が配線パッド領域の所定部分の内部で垂直方向に位置整合するように形成される。最上部の金属配線層が複数の金属配線層の上に設けられる。絶縁層は最上部の金属配線層の上に設けられ、かつ最上部の金属配線層の第１導体を露出させる一つ以上の開口を有する。導電パッドは絶縁層の上に形成され、かつ第１導体に一つ以上の開口を充填することにより接続される。最上部の金属配線層の第２導体は、導電パッドから絶縁層によってのみ電気的に絶縁され、そして第２導体は導電パッドに直接接続されることはない。第１導体及び第２導体は、一つ以上の低モジュラスの誘電体材料のモジュラスよりも大きいモジュラスを有する誘電体材料によって分離される。
別の形態では、最上部の金属配線層の内、最上部の金属配線層の第１導体を最上部の金属配線層の第２導体から分離する開口は、複数の金属配線層の垂直方向に位置整合した開口と完全に位置整合するということはない。
更に別の形態では、配線パッド領域内に位置する配線パッド構造が提供される。基板は能動回路を有する。複数の金属配線層が基板の上に設けられ、複数の金属配線層の各々は一つ以上の低モジュラスの誘電体材料と接触し、かつ複数の開口が配線パッド領域の所定部分の内部で垂直方向に位置整合するように形成される。絶縁層は複数の金属配線層の上に設けられる。金属パッドは絶縁層の上に設けられ、かつ複数の金属配線層の内の最上部の配線層の第１導体に、絶縁層の一つ以上の開口を充填することにより接続される。複数の金属配線層の内の最上部の配線層の第２導体は、金属パッドから絶縁層によってのみ電気的に絶縁される。第２導体は金属パッドに直接接続されることはない。
本明細書ではこれまで、本発明について特定の実施形態を参照しながら記載してきた。しかしながら、この技術分野の当業者であれば、種々の変形及び変更を、以下の請求項に示す本発明の技術範囲から逸脱しない範囲において加え得ることが分かるであろう。従って、明細書及び図は、本発明を制限するものとしてではなく例示として捉えられるべきであり、そしてこのような変更の全てが本発明の技術範囲に含まれるべきものである。
効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、及び問題解決法、及びいずれかの効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。本明細書で使用されるように、「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」という用語、または他の全てのこれらの変形は包括的な意味で適用されるものであり、一連の要素を備えるプロセス、方法、製品、または装置がこれらの要素のみを含むのではなく、明らかには列挙されていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素も含むことができる。本明細書で使用される「ａ」または「ａｎ」という用語は「１つ（ｏｎｅ）」または「１つよりも多い（ｍｏｒｅ ｔｈａｎ ｏｎｅ）」として定義される。本明細書で使用される「ｐｌｕｒａｌｉｔｙ」という用語は「２つ（ｔｗｏ）」または「２つよりも多い（ｍｏｒｅ ｔｈａｎ ｔｗｏ）」として定義される。本明細書で使用される「ａｎｏｔｈｅｒ」という用語は「少なくとも２番目の」または「２番目に続く３番目以降の」として定義される。本明細書で使用される「ｉｎｃｌｕｄｉｎｇ」及び／又は「ｈａｖｉｎｇ」という用語は「ｃｏｍｐｒｉｓｉｎｇ」（すなわち広義語）として定義される。本明細書で使用される「ｃｏｕｐｌｅｄ」という用語は「ｃｏｎｎｅｃｔｅｄ」として定義されるが、必ずしも直接にという意味ではなく、必ずしも機械的にという意味でもない。
本発明による配線パッドを形成するためのレイアウト方法のフローチャート。 本発明による配線パッドを形成するためのレイアウト方法のフローチャート。 十分な強度の構造支持体を有する配線パッドを形成するための、図１及び２のレイアウト方法に関連して決定される構造の上面図。 本発明の一の形態による半導体の一部分の配線パッド領域の断面図。 図４の配線パッド領域の２つの導電層の上面図。 本発明の別の形態による半導体の一部分の配線パッド領域の断面図。 本発明の更に別の形態による半導体の一部分の配線パッド領域の断面図。

Claims (20)

  1. 配線パッドの構造支持体を形成するための方法であって、
    基板を設ける工程と、
    複数の開口を有する第１金属層を基板の上方に設ける工程と、
    第１電気絶縁層を第１金属層の上方に設ける工程と、
    複数の開口を有する第２金属層を第１電気絶縁層の上方に設ける工程と、
    配線パッド領域を画定する配線パッドを第２金属層の上方に設ける工程と、
    物理レイアウト形状を、第１金属層及び第２金属層に対して論理演算を行なうことにより生成する工程と、
    配線パッドの領域内の物理レイアウト形状の金属配線密度である数値Ｘを決定する工程と、
    数値Ｘを使用して、第１金属層の複数の開口、及び第２金属層の複数の開口の十分高精度な位置整合が、十分な強度の構造支持体に関して行われているか否かを判定する工程とを備える方法。
  2. 値Ｘが所定の閾値以下となる条件を満たすように値Ｘを設定する、請求項１記載の方法。
  3. 所定の閾値は０．８５である、請求項２記載の方法。
  4. 所定の閾値は０．８０〜０．８５の範囲の値である、請求項２記載の方法。
  5. 所定の閾値は０．７０〜０．９５の範囲の値である、請求項２記載の方法。
  6. 第２電気絶縁層を第２金属層の上方に設ける工程と、
    複数の開口を有する第３金属層を第２電気絶縁層と配線パッドとの間に位置するように設ける工程とをさらに備える、請求項１記載の方法。
  7. 第１電気絶縁層及び第２電気絶縁層は同じ材料からなる、請求項６記載の方法。
  8. 第１電気絶縁層は誘電体からなる、請求項１記載の方法。
  9. 第１電気絶縁層は４未満の誘電率を有する、請求項１記載の方法。
  10. 第１電気絶縁層は８０ギガパスカル未満のモジュラス値を有する、請求項１記載の方法。
  11. 第１金属層の複数の開口及び第２金属層の複数の開口は、第１電気絶縁層によってほぼ充填されている、請求項１記載の方法。
  12. 第１金属層及び第２金属層はそれぞれ、２０〜８０％の範囲の物理的金属配線密度を、第１金属層及び第２金属層の該当する領域に関して有する、請求項１記載の方法。
  13. 一つ以上のビアを、第１電気絶縁層を貫通するように形成して第１金属層の少なくとも一部分を第２金属層の少なくとも一部分に電気的に接続する工程をさらに備える、請求項１記載の方法。
  14. パッシベーション層を配線パッドと第２金属層との間に配置する工程をさらに備える、請求項１記載の方法。
  15. 少なくとも一つの素子が配線パッド下の基板に形成される、請求項１記載の方法。
  16. 配線パッド領域内に形成される配線パッド構造であって、
    半導体素子が基板の中に形成される構成の基板と、
    複数の導電層とを備え、各導電層は、配線パッド領域内の基板の上に設けられ、かつ一つ以上の低モジュラスの誘電体材料（群）と接触し、複数の導電層は、複数の開口が配線パッド領域の所定部分の上で垂直方向に位置整合して、これらの導電層が配線パッド構造の十分な強度の機械的支持体となるように形成される、配線パッド構造。
  17. 複数の導電層の内の最上部の導電層の上に設けられる誘電体層と、
    誘電体層の上に設けられる導電配線パッド層と、をさらに備え、
    誘電体層は金属配線密度がゼロの領域を誘電体層の領域の内部に含むので、金属が誘電体層のどの開口をも貫通することがなく、前記金属配線密度がゼロの領域は配線パッド領域の少なくとも５０％を占める、請求項１６記載の配線パッド構造。
  18. 配線パッド領域内に形成される配線パッド構造であって、
    基板、及び基板を機能的に使用する能動回路と、
    基板の上に設けられる複数の金属配線層であって、複数の金属配線層が、一つ以上の低モジュラスの誘電体材料と接触し、かつ複数の開口が配線パッド領域の所定部分の内部で垂直方向に位置整合するように形成される構成の複数の金属配線層と、
    複数の金属配線層の上に設けられる最上部の金属配線層と、
    最上部の金属配線層の上に設けられ、かつ最上部の金属配線層の第１導体を露出させる一つ以上の開口を有する絶縁層と、
    絶縁層の上に形成され、かつ第１導体に一つ以上の開口を充填することにより接続される導電パッドと、を備え、最上部の金属配線層の第２導体は、導電パッドから絶縁層によってのみ電気的に絶縁され、そして第２導体は導電パッドに直接接続されることがなく、第１導体及び第２導体は、一つ以上の低モジュラスの誘電体材料のモジュラスよりも大きいモジュラスを有する誘電体材料によって分離される、配線パッド構造。
  19. 最上部の金属配線層の内、最上部の金属配線層の第１導体を最上部の金属配線層の第２導体から分離する開口は、複数の金属配線層の垂直方向に位置整合した開口と完全に位置整合するということがない、請求項１８記載の配線パッド構造。
  20. 配線パッド領域内の配線パッド構造であって、
    能動回路を有する基板と、
    基板の上に設けられる複数の金属配線層であって、複数の金属配線層の各々が一つ以上の低モジュラスの誘電体材料と接触し、かつ複数の開口が配線パッド領域の所定部分の内部で垂直方向に位置整合するように形成される構成の複数の金属配線層と、
    複数の金属配線層の上に設けられる絶縁層と、
    絶縁層の上に形成され、かつ複数の金属配線層の内の最上部の配線層の第１導体に、絶縁層の一つ以上の開口を充填することにより接続される金属パッドと、を備え、複数の金属配線層の内の最上部の配線層の第２導体は、金属パッドから絶縁層によってのみ電気的に絶縁され、そして第２導体は金属パッドに直接接続されることがない、配線パッド構造。
JP2007550366A 2005-01-11 2005-11-30 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置 Pending JP2008527710A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/033,008 US7241636B2 (en) 2005-01-11 2005-01-11 Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
PCT/US2005/043207 WO2006076082A2 (en) 2005-01-11 2005-11-30 Method and apparatus for providing structural support for interconnect pad while allowing signal conductance

Publications (2)

Publication Number Publication Date
JP2008527710A true JP2008527710A (ja) 2008-07-24
JP2008527710A5 JP2008527710A5 (ja) 2009-01-08

Family

ID=36653824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007550366A Pending JP2008527710A (ja) 2005-01-11 2005-11-30 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置

Country Status (6)

Country Link
US (2) US7241636B2 (ja)
JP (1) JP2008527710A (ja)
KR (1) KR101203220B1 (ja)
CN (2) CN100561693C (ja)
TW (1) TWI389226B (ja)
WO (1) WO2006076082A2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236107A (ja) * 2004-02-20 2005-09-02 Toshiba Corp 上層メタル電源スタンダードセル、面積圧縮装置および回路最適化装置
US7443020B2 (en) * 2005-02-28 2008-10-28 Texas Instruments Incorporated Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US7645675B2 (en) * 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US7592710B2 (en) * 2006-03-03 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for wire bonding
JP2007299968A (ja) * 2006-05-01 2007-11-15 Matsushita Electric Ind Co Ltd 半導体装置
US7253531B1 (en) * 2006-05-12 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor bonding pad structure
US7589945B2 (en) * 2006-08-31 2009-09-15 Freescale Semiconductor, Inc. Distributed electrostatic discharge protection circuit with varying clamp size
JP2008205165A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体集積回路装置
US7586132B2 (en) * 2007-06-06 2009-09-08 Micrel, Inc. Power FET with low on-resistance using merged metal layers
US20090020856A1 (en) * 2007-07-17 2009-01-22 International Business Machines Corporation Semiconductor device structures and methods for shielding a bond pad from electrical noise
US7777998B2 (en) 2007-09-10 2010-08-17 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
JP5027605B2 (ja) * 2007-09-25 2012-09-19 パナソニック株式会社 半導体装置
US7739636B2 (en) * 2007-10-23 2010-06-15 International Business Machines Corporation Design structure incorporating semiconductor device structures that shield a bond pad from electrical noise
EP2195837A1 (en) * 2007-10-31 2010-06-16 Agere Systems Inc. Bond pad support structure for semiconductor device
KR20090046627A (ko) * 2007-11-06 2009-05-11 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5291917B2 (ja) 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20110201717A1 (en) * 2007-12-28 2011-08-18 E. I. Du Pont De Nemours And Company Actinically curable adhesive composition
US8258629B2 (en) * 2008-04-02 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Curing low-k dielectrics for improving mechanical strength
US8274146B2 (en) * 2008-05-30 2012-09-25 Freescale Semiconductor, Inc. High frequency interconnect pad structure
US8581423B2 (en) 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
US20100148218A1 (en) * 2008-12-10 2010-06-17 Panasonic Corporation Semiconductor integrated circuit device and method for designing the same
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
US8030776B2 (en) * 2009-10-07 2011-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with protective structure
US8261229B2 (en) * 2010-01-29 2012-09-04 Xilinx, Inc. Method and apparatus for interconnect layout in an integrated circuit
US8242613B2 (en) 2010-09-01 2012-08-14 Freescale Semiconductor, Inc. Bond pad for semiconductor die
TWI453425B (zh) * 2012-09-07 2014-09-21 Mjc Probe Inc 晶片電性偵測裝置及其形成方法
US20130154099A1 (en) 2011-12-16 2013-06-20 Semiconductor Components Industries, Llc Pad over interconnect pad structure design
CN103579192A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种新型的通孔链测试结构及其测试方法
JP5772926B2 (ja) * 2013-01-07 2015-09-02 株式会社デンソー 半導体装置
US9105485B2 (en) * 2013-03-08 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods of forming the same
US9659882B2 (en) * 2015-01-20 2017-05-23 Sandisk Technologies Llc System, method and apparatus to relieve stresses in a semiconductor die caused by uneven internal metallization layers
US9564404B2 (en) * 2015-01-20 2017-02-07 Sandisk Technologies Llc System, method and apparatus to relieve stresses in a semiconductor wafer caused by uneven internal metallization layers
US9859891B1 (en) * 2016-06-24 2018-01-02 Qualcomm Incorporated Standard cell architecture for reduced parasitic resistance and improved datapath speed
KR102508527B1 (ko) * 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
US10192832B2 (en) * 2016-08-16 2019-01-29 United Microelectronics Corp. Alignment mark structure with dummy pattern
US9929114B1 (en) * 2016-11-02 2018-03-27 Vanguard International Semiconductor Corporation Bonding pad structure having island portions and method for manufacturing the same
US10910330B2 (en) * 2017-03-13 2021-02-02 Mediatek Inc. Pad structure and integrated circuit die using the same
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
CN110544683B (zh) * 2018-05-29 2021-03-19 澜起科技股份有限公司 用于检测金属间介质层缺陷的叠层结构及测试方法
US10861807B2 (en) 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit features with obtuse angles and method forming same
DE102019107500A1 (de) 2018-11-21 2020-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrierte Schaltkreiselemente mit stumpfen Winkeln und Verfahren zu deren Herstellung
CN110491849A (zh) * 2019-07-18 2019-11-22 珠海格力电器股份有限公司 芯片、输入输出结构和垫层
US20210104477A1 (en) * 2019-10-04 2021-04-08 Macronix International Co., Ltd. Pad structure
KR20220140129A (ko) 2021-04-09 2022-10-18 삼성전자주식회사 반도체 소자의 검출용 패드 구조물
CN113571479B (zh) * 2021-06-30 2024-08-27 华为数字能源技术有限公司 芯片封装组件的测试方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340569A (ja) * 1999-03-19 2000-12-08 Toshiba Corp 半導体装置の配線構造及びその形成方法
JP2004014609A (ja) * 2002-06-04 2004-01-15 Sharp Corp 半導体装置及びその製造方法
JP2004282000A (ja) * 2003-02-25 2004-10-07 Fujitsu Ltd 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
US5514892A (en) * 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
US6144100A (en) * 1997-06-05 2000-11-07 Texas Instruments Incorporated Integrated circuit with bonding layer over active circuitry
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6087732A (en) * 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6484060B1 (en) * 2000-03-24 2002-11-19 Micron Technology, Inc. Layout for measurement of overlay error
US6586839B2 (en) * 2000-08-31 2003-07-01 Texas Instruments Incorporated Approach to structurally reinforcing the mechanical performance of silicon level interconnect layers
US20030020163A1 (en) * 2001-07-25 2003-01-30 Cheng-Yu Hung Bonding pad structure for copper/low-k dielectric material BEOL process
DE10142318C1 (de) * 2001-08-30 2003-01-30 Advanced Micro Devices Inc Halbleiterstruktur und Verfahren zur Bestimmung kritischer Dimensionen und Überlagerungsfehler
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
US6614091B1 (en) 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
US6804808B2 (en) * 2002-09-30 2004-10-12 Sun Microsystems, Inc. Redundant via rule check in a multi-wide object class design layout
EP1519411A3 (en) * 2003-09-26 2010-01-13 Panasonic Corporation Semiconductor device and method for fabricating the same
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
US7081679B2 (en) * 2003-12-10 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for reinforcing a bond pad on a chip
US7555736B2 (en) * 2005-06-14 2009-06-30 Cadence Design Systems, Inc. Method and system for using pattern matching to process an integrated circuit design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340569A (ja) * 1999-03-19 2000-12-08 Toshiba Corp 半導体装置の配線構造及びその形成方法
JP2004014609A (ja) * 2002-06-04 2004-01-15 Sharp Corp 半導体装置及びその製造方法
JP2004282000A (ja) * 2003-02-25 2004-10-07 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
CN101167170A (zh) 2008-04-23
WO2006076082A2 (en) 2006-07-20
CN101556945A (zh) 2009-10-14
TWI389226B (zh) 2013-03-11
US20070210442A1 (en) 2007-09-13
KR20070099599A (ko) 2007-10-09
US20060154469A1 (en) 2006-07-13
CN101556945B (zh) 2012-05-23
CN100561693C (zh) 2009-11-18
US7241636B2 (en) 2007-07-10
WO2006076082A3 (en) 2007-12-21
US7626276B2 (en) 2009-12-01
KR101203220B1 (ko) 2012-11-20
TW200634957A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
JP2008527710A (ja) 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
US8115315B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US7741716B1 (en) Integrated circuit bond pad structures
US6921979B2 (en) Semiconductor device having a bond pad and method therefor
US6908841B2 (en) Support structures for wirebond regions of contact pads over low modulus materials
US7247552B2 (en) Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
US8072076B2 (en) Bond pad structures and integrated circuit chip having the same
JP2003100894A (ja) 集積回路チップ及びマルチチップパッケージ
US20050173806A1 (en) Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor
KR20010088374A (ko) 반도체장치
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JP4945501B2 (ja) 半導体パッケージ、マルチチップパッケージ及びその製造方法
CN113451281A (zh) 半导体封装件
KR20060087516A (ko) 능동 영역에 연결 가능한 고전류 구조
US7091613B1 (en) Elongated bonding pad for wire bonding and sort probing
US8338829B2 (en) Semiconductor device
KR19980036467A (ko) 반도체장치의 패드(pad)구조

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120424

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120524

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120625

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305