KR20070099599A - 신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치 - Google Patents

신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20070099599A
KR20070099599A KR1020077015769A KR20077015769A KR20070099599A KR 20070099599 A KR20070099599 A KR 20070099599A KR 1020077015769 A KR1020077015769 A KR 1020077015769A KR 20077015769 A KR20077015769 A KR 20077015769A KR 20070099599 A KR20070099599 A KR 20070099599A
Authority
KR
South Korea
Prior art keywords
metal
layer
interconnect
metal layer
openings
Prior art date
Application number
KR1020077015769A
Other languages
English (en)
Other versions
KR101203220B1 (ko
Inventor
케빈 제이. 헤스
수잔 에이치. 다우니
제임스 더블유. 밀러
쳉 초이 용
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36653824&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20070099599(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20070099599A publication Critical patent/KR20070099599A/ko
Application granted granted Critical
Publication of KR101203220B1 publication Critical patent/KR101203220B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

방법(10)은 기저 기능적 금속층이 낮은 모듈러스 유전체로 절연되는 경우에 인핸스드 구조적 서포트를 가지는 인터커넥트(60, 160, 260) 구조를 제공한다. 복수의 개구를 가지는 제1 금속층(80)은 기판 위에 놓여진다. 제1 전기적 절연층(82)은 제1 금속층 위에 놓여진다. 제2 금속층(84)은 제1 전기적 절연층 위에 놓여지고 제2 금속층은 복수의 개구를 가진다. 인터커넥트 패드 영역을 정의하는 인터커넥트 패드(61, 140)는 제2 금속층 위에 놓여진다. 2개의 금속층의 적어도 특정 양의 개구(98, 99)가 정렬되어 인터커넥트 구조의 구조적 강도를 개선시킨다. 정렬 양은 어플리케이션 및 이용되는 재료에 따라 다르다. 본드 와이어 접속 또는 도전성 범프는 인터커넥트 구조와 함께 이용될 수 있다.
구조적 서포트, 인터커넥트 패드, 신호 전도, 개구, 금속층

Description

신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적 서포트를 제공하기 위한 방법 및 장치{METHOD AND APPARATUS FOR PROVIDING STRUCTURAL SUPPORT FOR INTERCONNECT PAD WHILE ALLOWING SIGNAL CONDUCTANCE}
본 발명은 패키징된 반도체에 관한 것으로, 특히 기저 도전층으로의 전기적 접속을 수행하기 위한 집적 회로의 인터커넥트 패드에 관한 것이다.
와이어 본딩은 전기 회로를 가지는 반도체 다이를 컴포넌트 패키지 상의 핀에 접속하는데 널리 이용되는 방법이다. 반도체의 기하학적 형태는 반도체 제조 기술의 발전으로 인해 그 크기가 계속 줄어듦에 따라, 와이어 본드 패드 영역의 크기가 더 작게 되고 있다. 더 작은 본드 패드 영역은, 물리적 와이어 본드 접속이 집적 회로에 수행될 때 결과적으로 본드 패드 구조로의 증가된 응력으로 나타나게 된다. 금속 본드 패드 자체 및 금속 인터커넥트와 유전체층의 기저 스택을 포함하는 본드 패드 구조는 와이어 본딩 동안에 패드를 기계적으로 서포트한다. 진보된 낮은 유전율(낮은-k) 유전체 재료의 개발이 집적 회로 전기 성능에 긍정적인 영향을 미쳤지만, 이들 낮은-k 재료는 통상 본드 패드 구조의 강도를 감소시키는 낮은 모듈러스를 통상 나타낸다. 특히, 구리 인터커넥트 금속화 및 낮은 모듈러스(낮은-k) 유전체로 제조된 본드 패드 구조는 와이어 본딩 프로세스 동안에 기계적 손상 을 당하기가 쉽다. 오늘날 이용되는 진보된 낮은-k 층간 유전체는 이전 세대 제품에 이용되는 유전체보다 더 낮은 모듈러스를 가지므로, 와이어 본딩은 금속 및 유전체 층의 기저 스택을 기계적으로 더 쉽게 부러뜨릴 수 있다.
기계적 및 구조적 결함을 유발하는 압축력에 더해, 기계적 본딩 이후에 와이어 본딩 모세관의 이동 동안에 본딩된 와이어의 팽팽하게 하는 것과 연관된 양력은 와이어 본드에 구조적 손상을 유발시킬 수도 있다. 양력은 하나 이상의 기저층의 얇은 조각으로 갈라짐을 유발시키는 경향이 있다. 그러한 구조적 손상은 시각적으로 검출할 수 없고 후속적인 테스트 또는 동작 때까지 나타나지 않는다.
와이어 본드 아래에 존재하는 기계적 응력을 대응하는 주지된 방법은 전용 서포트 구조를 이용하는 것이다. 통상적인 구조는 대부분의 와이어 본드 영역에 걸쳐 분산된 큰 비아 어레이에 의해 함께 그리고 본딩 패드에 접속되는, 본딩 패드 아래의 적어도 2개의 금속층의 이용이다. 이러한 비아 배열은 기저 금속층 및 본딩 패드의 대부분이 모드 전기적으로 함께 접속되고 따라서 서로에게 기능적으로 독립적이지 않는 것을 요구한다. 그러므로, 와이어 본드 패드 아래에, 이들 대부분의 기저 2개의 금속층은 패드와 관련되지 않는 와이어링 또는 인터커넥트에 이용되지 않는다. 필요한 것은 낮은 모듈러스 유전체 재료를 포함하면서도 와이어 본딩에 대한 강력한 서포트를 제공하고 본딩 패드 아래의 2개의 금속층의 대부분이 패드와 관련되지 않은 와이어링에 이용될 수 있도록 허용하는 본드 패드 구조이다.
본 발명은 유사한 참조부호는 유사한 구성요소를 나타내는 첨부된 도면에 예 를 들어 예시되고 이것으로 제한되지는 않는다.
도 1 및 2는 본 발명에 따라 인터커넥트 패드를 구현하는 레이아웃 방법의 플로우차트이다.
도 3은 충분한 구조적 서포트를 가지는 인터커넥트 패드를 구현하기 위해 도 1 및 2의 레이아웃 방법에 연관된 결정의 상부 평면도이다.
도 4는 본 발명의 하나의 형태에 따라 반도체의 일부의 인터커넥트 패드 영역의 단면이다.
도 5는 도 4의 인터커넥트 패드 영역의 2개의 도전층의 상부 평면도이다.
도 6은 본 발명의 다른 형태에 따라 반도체의 일부의 인터커넥트 패드 영역의 단면이다.
도 7은 본 발명의 또 다른 형태에 따라 반도체의 일부의 인터커넥트 패드 영역의 단면이다.
본 기술분야의 숙련자라면, 도면의 구성요소들이 단순화 및 명료함을 위해 예시되어 있고 반드시 스케일링되어 도시될 필요는 없다는 것을 잘 알고 있을 것이다. 예를 들면, 도면에서 일부 구성요소들의 치수는 다른 구성요소들에 비해 과장되어 본 발명의 실시예의 이해를 개선하는데 도움을 준다.
일반적으로, 여기에는 금속화 및 패드 기저의 유전체 스택에 새로운 레이아웃 기술을 이용함으로써 집적 회로(IC)에서 인터커넥트 패드 로케이션에 대한 구조적 서포트를 제공하기 위한 방법 및 장치가 제공된다. 여기에 이용되는 바와 같 이, 금속으로 형성되는 인터커넥트 패드는 패드로부터 하나 이상의 기저 금속층으로의 전기적 접속이 수행되는 집적 회로의 표면에 배치된다. 전형적인 IC 설계에서, 레벨간 유전체에 의해 분리되는 복수의 금속층은 반도체 기판의 디바이스들간의 요구되는 상호접속을 제공하도록 스택 내에 형성된다. 인터커넥트 패드의 예들은 와이어 본드 패드, 프로브 패드, 플립-칩 범프 패드, 테스트 포인트 또는 기저 구조적 서포트를 요구하는 다른 패키징 또는 테스트 패드 구조를 포함하고, 이들로 제한되지 않는다. 인터커넥트 패드 아래에 물리적으로 배치되는 인터커넥트 패드 영역은 여기에 제공된 레이아웃 기술이 적용되는 영역을 정의한다. 이들 레이아웃 기술에 있어서, 구리 인터커넥트 금속화 및 낮은 모듈러스 유전체로 IC 기술에서 제조된 본드 패드 구조는 와이어 본딩 프로세스 동안에 기계적 손상을 당할 가능성이 훨씬 더 적다. 여기에서 낮은 모듈러스 재료의 이용은 80 GPa(기가파스칼)보다 낮은 값을 가지는 재료이다. 추가적으로, 낮은-k 재료의 이용은 4보다 적은 유전율을 가지는 재료이다. 유의할 점은, 이용 중인 다수의 낮은-k 유전체는 낮은 모듈러스를 가진다는 점이다. 여기서 사용되는 고-모듈러스 재료는 전형적으로 80 GPa(GigaPascals)이상인 값을 갖는 재료이다.
인터커넥트 패드는 통상 IC 물리적 레이아웃에서 입/출력(I/O) 셀에 배치된다. 이들 I/O 셀들은 통상 I/O에 대한 액티브 및 패시브 디바이스, 더 낮은 레벨의 금속화 층에 통상 라우팅되는 이들 I/O 디바이스에 대한 로컬 인터커넥트 금속화, 및 통상 상위 레벨 금속화 층에 라우팅되는 전력/그라운드 레일 또는 버스를 포함한다. 전력/그라운드(전력) 레일은 최적 IC 동작에 요구되는 바와 같이, 이들 레일의 저항을 줄이기 위해 통상 매우 넓고 종종 복수의 금속화 층에 배치된다. I/O 셀의 레이아웃 영역을 최소화하기 위해, 회로를 수직으로 정렬된 스택으로 배치하는 같이 매우 바람직하다. 예를 들면, 기판 내에 있는 액티브 및 패시브 디바이스, 로컬 인터커넥트 금속화, 전력 버스 및 IC 표면 상의 인터커넥트 패드는 수직 스택으로 배치된다. 가장 영역 효율적인 배열에서, 로컬 인터커넥트 및 모든 금속화 층을 활용하는 전력 레일 금속화뿐만 아니라, 액티브 및 패시브 디바이스는 I/O 셀의 물리적 범위에 걸쳐 가능한 한 밀접하게 배치된다. 그러한, 패드에 대한 강력한 구조적 서포트를 보장하기 위해, 특히 구리 인터커넥트/낮은 유전체 모듈러스 기술에서는 인터커넥트 패드 아래에 금속화를 배치할 때 극도의 주의가 취해져야 한다. 전체 본딩 영역 아래에 적어도 2개의 금속층을 배치하고 이들 층들을 서로 그리고 큰 비아 어레이에 의해 본드 패드에 접속함으로써 인터커넥트 패드를 구조적으로 서포트하기 위한 이전의 솔루션은 레이아웃 영역을 효율적으로 이용하지 못한다. 이들 솔루션들은 패드 아래의 적어도 2개의 금속층을 개별적인 인터커넥트(즉, 전력 버스 또는 신호) 와이어로의 이용을 금지한다. 여기에는 인터커넥트 패드 아래의 모든 금속층이 강력한 구조적 서포트를 제공하면서도 인터커넥트 패드와 관련되지 않은 와이어링에 완전하게 또는 부분적으로 이용될 수도 있는 효율적인 솔루션이 개시되어 있다. 환언하면, 종래 솔루션에서는 주로 패드에 기계적 서포트를 제공하도록 기능하는 어떠한 "더미" 금속화 또는 비아가 요구되지 않는다.
IC 레이아웃 설계에서, 각 금속화 층에서 개구 또는 슬롯이 매우 공통적이다. 2개의 독립적인 금속 와이어 또는 형태를 물리적으로 분리시키기 위해 레이아 웃에 개구들이 배치될 수 있다. 개구 또는 슬롯은 그 금속층에서의 로컬 금속 밀도를 줄이기 위해 넓은 금속 전력 버스 또는 와이어에 공통으로 배치된다. 통상적으로, 진보된 IC 프로세스 기술에서 구리 인터커넥트에 대한 레이아웃 설계 규칙은 개구 또는 슬롯이 주어진 영역 내에서 목표 금속 밀도 범위(즉, 20% - 80%)를 달성하도록 다소 일정한 방식으로 분배되는 것을 요구한다. 예를 들면, 80% 금속 밀도를 가지는 레이아웃 영역에서, 영역의 80%는 금속화를 포함하지만, 20%는 유전체 채워진 개구(즉, 금속화가 없음)를 포함할 것이다. 이들 레이아웃 설계 규칙은 통상적으로 화학적 기계적 폴리싱(CMP)으로 알려진 반도체 처리가 활용되는 경우에 구리 금속층의 평탄성을 보장하는 것이 요구된다. IC의 하나의 로컬화된 영역 내의 금속 밀도가 인접하는 영역에서보다 훨씬 더 크다면, 금속은 CMP 동안에 불균일하게 폴리싱하고, 결과적으로 금속층 두께에서 바람직하지 못한 변동으로 나타나게 된다. 그러므로, 개구의 어레이는 각 금속층에서 분리된 금속 와이어 또는 형태를 정의하고 또한 CMP 프로세스 제어를 위해 허용된 범위 내로 금속 밀도를 제한하는 것이 요구된다. 그러나, 나중에 설명되는 바와 같이, 개구의 존재는 인터커넥트 패드 아래에 제공되는 구조적 서포트의 양에 결정적인 영향을 줄 수 있다. 특히 중요한 것은 특정 기저 금속층의 이들 개구의 상대적인 수직 정렬이다.
여기에 개시된 방법 및 구조의 중요한 특징은 인터커넥트 패드 영역에서 2개 이상의 금속화 층에 수직으로 정렬된 개구 또는 슬롯의 이용이다. 통상, 낮은 모듈러스 레벨간 또는 레벨내 유전체 재료와 접촉하고 있는 최상위 금속층은 이들 정렬된 개구를 필요로 한다. 레벨간 유전체는 2개의 다른 금속층간의 유전체로 정의 된다. 레벨내 유전체는 하나의 금속층내의 개구 또는 갭을 채우는 유전체로서 정의된다. 낮은 모듈러스 유전체와 접촉하고 있는 금속층의 수직 정렬 개구는 인터커넥트 패드 영역의 소정 최소 백분율에 걸쳐 제공되어야 한다. 수직 정렬 개구의 아이디어를 가시화하는 양호한 방식은 반도체 기판을 향하여 금속화 층의 스택을 통해 아래로 내려다보는 것을 상상하는 것이다. 금속이 불투명이고 유전체가 투명하다고 가정하면, 이러한 금속 스택을 통해 수직 정렬 개구가 어디에 제공되어 있는지를 알 수 있다.
도 1 및 2에 예시되어 있는 것은 물리적 레이아웃 설계의 레이아웃 기술을 이용하여 인터커넥트 패드 영역내의 3개 이상의 금속화 층에 개구 또는 슬롯을 수직으로 정렬함으로써, 집적 회로(IC)의 인터커넥트 패드 로케이션에 대한 구조적 서포트를 제공하기 위한 방법(10)이다. 도 1 및 도 2의 플로우차트는 명료성을 위해 물리적 레이아웃 설계 플로우 및 IC 제조 플로우 모두의 구성요소를 포함하는 개념화된 설계 플로우로서 간주되어야 한다. 시작 명령(11)에 응답하여, 기판에 형성된 하나 이상의 액티브 또는 패시브 디바이스를 구비하는 반도체 기판이 제공되는 단계 12가 제공된다. 그러한 액티브 디바이스는 예를 들면 트랜지스터, 다이오드 뿐만 아니라 다른 주지된 액티브 디바이스도 포함한다. 그러한 패시브 디바이스는 저항기, 커패시터뿐만 아니라, 다른 주지된 패시브 디바이스도 포함한다. 또한 단계 12에서, 전기적 기능에 대해서는 중요하지만 인터커넥트 패드 서포트(즉, 인터커넥트 패드 서포트의 기능에 이용되지 않는)에 대해서는 결정적이지 않는 하나 이상의 금속층이 배치된다. 단계 14에서, 제1 금속층은 하나 이상의 액티 브 또는 패시브 디바이스 위에 배치된다. 제1 금속층은 인터커넥트 패드 영역에 제1 복수의 개구를 구비하고 있다. 복수의 개구를 가지는 이러한 제1 금속층을 형성하기 위한 다수의 종래 방법들이 이용될 수 있다. 제1 금속층의 복수의 개구 내에는 레벨내 유전체 재료가 있다. 제1 금속층의 구멍의 레벨내 유전체를 형성하기 위한 다수의 종래 방법들이 이용될 수 있다. 단계 18에서, 제2 금속층은 제1 유전체 층 위에 배치되고, 인터커넥트 패드 영역 내에 제2 복수의 개구를 가지고 있다. 제2 복수의 개구는 레벨내 유전체로 채워진다.
단계 20에 앞서서, 각각이 레벨내 유전체로 채워지고 층간 유전층에 의해 분리되는 복수의 개구를 가지는 추가 상위 금속층은 각 단계에서 형성될 수 있다(도 1에 도시되어 있지 않지만, 단계 18 이후에 3개의 점에 의해 표시됨). 단계 20에서 N번째 금속층은 (N-1)번째 유전체 층의 위에 배치된다.
N번째 금속층은 인터커넥트 패드 영역에 형성된 N번째 복수의 개구를 구비하고 있고, N은 정수이다. N번째 복수의 개구는 레벨내 유전체로 채워진다. 제1, 제2,..., N번째 금속층의 각각에서 개구의 개수는 다른 개수를 가질 수 있고 다른 형태 및 위치를 가질 수 있다는 것은 자명하다. 그러나, 각 금속층에서 개구의 개수는 동일한 개수이고 다수의 형태 및 패턴은 동일하다. 어느 경우든, 각 금속층은 기술에 대한 레이아웃 설계에 의해 지정된 바와 같은 금속 밀도 요구조건을 충족해야 한다.
여기에서 N번째 금속층은 낮은 모듈러스 유전체 재료와 접촉하고 있는 인터커넥트 패드 구조의 최상위 금속층으로 정의된다. 제1 내지 N번째 복수의 개구는 낮은 모듈러스 레벨내 유전체 재료로 채워지거나 또는 적어도 부분적으로 채워진다. 제1 내지 제(N-1) 레벨간 유전체층은 임의의 모듈러스의 유전체 재료일 수 있다는 것은 자명하다.
단계 22에서, 임시적인 물리적 레이아웃 형태는 N번째 금속층 내지 (N-Y)번째 금속층에 대한 부울 OR 연산에 의해 생성된다. 예시된 형태에서, 논리적으로 OR 연산되는 인터커넥트 패드 서포트의 최상위 금속층은 N번째 금속층인데 대해, 논리적으로 OR 연산되는 인터커넥트 패드 서포트의 최하위 금속층은 (N-Y)번째 금속층이다. 값 Y는 여기에 제공된 방법(10)의 레이아웃 기술이 적용되어야 하는 N번째 금속층 아래의 전체 금속층의 개수를 결정하는 정수이다. 그러므로, 정렬된 금속층의 전체 개수는 Y+1이다. 개수 Y는 금속 및 유전체층의 재료 속성 및 IC에 이용되는 금속층의 개수를 포함하는 다수의 인자에 따라 가변될 수 있다. 방법(10)의 예에서, 값 Y는 2보다 크거나 같다. 다른 형태에서, 값 Y는 1보다 크거나 같다.
단계 23에서, 단계 22에서 생성된 N번째 내지 (N-Y)번째 금속층의 논리적 OR 조합으로부터 기인되는 일시적인 물리적 레이아웃 형태의 금속 밀도는 인터커넥트 패드 영역의 물리적 정도(영역)내에서 결정된다. 이러한 금속 밀도에 대응하는 값은 X로 정의된다. 이러한 밀도 값 X는 OR 연산된 금속 밀도로 지칭될 수도 있다. OR 연산된 금속 밀도는 1보다 작거나 같은 숫자이다.
OR 연산된 금속 밀도값 X가 결정된 후, 값 X가 소정 임계값 이하인지 여부를 결정하는 비교가 수행되는 단계 24가 수행된다. 하나의 형태에서, 소정 임계값은 대략 50퍼센트(0.50) 내지 95퍼센트(0.95)의 범위 내의 임의의 백분율일 수 있다. 소정 임계값은 0.80 및 0.85를 포함하지만, 임의의 백분율, 특히 인용된 범위내의 백분율을 포함한다.
값 X가 소정 임계값 이상인 경우, N번째 내지 (N-Y)번째 금속층 중 적어도 하나가 변형되는 단계 26이 구현된다. 변형된 금속층은 더 작은 OR 연산된 금속 밀도값 X를 산출할 목적으로 인터커넥트 패드 영역 내에서 더 많은 개구, 크기조정된 개구 또는 재로케이팅된 개구를 포함할 수 있다. 변형된 금속층으로의 대체 후에, 단계 22 및 23이 다시 반복되어 X에 대한 새로운 값을 결정한다. 그리고나서, 단계 24가 반복된다. X에 대한 값이 소정 임계값 이상인 같은 경우, 단계 26이 다시 반복된다. 이러한 프로세스는 X의 값이 소정 임계값보다 작거나 같을 때까지 되풀이되는 방식으로 반복된다. 이 포인트에서, 일시적인 물리적 레이아웃 형태가 삭제되는데, 이는 이러한 형태가 OR 연산된 금속 밀도를 결정하는 목적으로만 생성되기 때문이다. 그러므로, 단계 14, 16, 18, 20, 22, 23 및 24의 결과는 인터커넥트 패드 영역의 전체 영역의 일부 X에 걸쳐 N번째 내지 (N-Y)번째 금속층에 존재하는 수직 정렬 개구를 가지는 물리적 레이아웃 설계이다.
포괄적으로 N번째 금속과 (N-Y)번째 금속간의 금속층은 여기에서 인터커넥트 패드 구조의 정렬 금속층으로 정의된다. 그러므로, N번째 금속층은 인터커넥트 패드 구조의 최상위 정렬 금속층이다. N번째 내지 (N-Y)번째 금속층의 일부 또는 전체는 인터커넥트 패드와 무관한 와이어링 또는 인터커넥트에 이용될 수 있다는 것은 자명하다.
N번째 금속층 위에 있는 인터커넥트 패드 구조의 금속층은, 존재하는 경우, 정렬된 금속층일 필요가 없는 것으로 가정되는데, 이는 이들 층들이 낮은 모듈러스의 레벨간 또는 레벨내 유전체와 접촉하고 있지 않기 때문이다. 실리콘 다이옥사이드, 실리콘 옥시니트라이드, 또는 다른 절연 유리와 같은 전통적인 높은 모듈러스의 유전체 재료가 이들 층들에 이용될 수 있다. (N-Y)번째 금속층의 아래에 있는 인터커넥트 패드 구조의 금속층들은 선택적으로 정렬되지만, 낮은 모듈러스 유전체 재료와 접촉하고 있는 경우라도, 인터커넥트 패드의 기계적 서포트를 달성하기 위해 정렬될 필요는 없다.
단계 24에서 결정된 OR 연산된 밀도 값 X가 수개의 옵션들 중 소정 임계값보다 작거나 같은 경우, 수개의 옵션들 중 하나가 선택되어 최종적으로 원하는 패드 구성에 따라 본드 패드 구조의 설계를 완성할 수 있다. 인터커넥트 패드 옵션 중 3가지 예들이 이하에 설명된다.
도 1 및 2의 방법(10)의 제1 어플리케이션 예는 표준 인터커넥트 패드 구조에 대한 본드 패드 설계를 완성하는 방법을 설명한다. 이 경우에, 도 1에 예시된 선택적 단계 28이 구현되어 N번째 유전체 층이 N번째 금속층 위에 놓여진다. 이러한 N번째 유전체층은 임의의 모듈러스의 유전체 재료이다. 도 2에 예시된 선택적 단계 30에서, (N+1)번째 금속층은 N번째 유전체 층 위에 놓여진다. 이러한 예에서, (N+1)번째 금속층은 비-정렬된 층이고 인터커넥트 패드 구조의 최종 금속층이다. 유의할 점은, 인터커넥트 패드 영역내의 이러한 금속층의 일부가 인터커넥트 패드로서 기능한다는 점이다. 단계 32에서, 패시베이션 층이 최종 금속층 위에 배 치된다. 이러한 예에서, 인터커넥트 패드 영역의 전체 물리적 범위(영역)에 대응하는, 패시베이션 층의 큰 개구는 최종 금속층을 전기적으로 접속할 목적으로 단계 33에서 만들어진다.
단계 34에서, 알루미늄 또는 알루미늄 합금층이 인터커넥트 패드 위에 선택적으로 배치된다. 전기적 컨택트는 알루미늄 캡으로부터 단계 33에서 형성된 패시베이션 층의 큰 개구를 통해 인터커넥트 패드로 만들어진다. 알루미늄 캡은 와이어본드를 구리에 직접적으로 신뢰성있게 형성해야 하는 문제로 인해 구리 인터커넥트 패드 위에 통상 이용된다. 그러므로, 구리 인터커넥트 기술에 대한 와이어 본드 패드는 종종 노출된 와이어 본드 패드를 씌우기 위해 알루미늄 층을 활용한다.
단계 36에서, 집적 회로의 물리적 레이아웃 설계의 완료는 종래 및 주지된 방식으로 수행된다. 방법은 단계 38에서 종료한다. 이러한 제1 예에 대응하는 인터커넥트 패드 구조는 도 4의 단면도에 예시되어 있고, 이하에 더 상세하게 설명된다.
여기에 설명된 방법은 예를 들면, 인터커넥트 패드 영역 내의 N번째 내지 (N-Y)번째 금속층의 임의의 일부에 전기적으로 접속되지 않은 인터커넥트 구조에 대한 서포트 구조를 형성하는데 이용될 수도 있다. 패드와 인터커넥트 영역내의 N번째 금속층 간의 패드 서포트에 대해 어떠한 비아도 요구되지 않는다. 뿐만 아니라, 인터커넥트 패드 영역내의 임의의 정렬된 금속층간의 패드 서포트에 대해서도 어떠한 비아도 요구되지 않는다. 다르게는, 인터커넥트 패드는 비아가 기저 액티브 및 패시브 소자로의 인터커넥트 패드 신호의 효율적인 라우팅을 위해 필요한 대 로만 배치된 상태에서 인터커넥트 패드 영역내의 기저 N번째 내지 (N-Y)번째 금속층의 일부에만 접속될 수 있다.
도 1 및 2의 방법(10)의 제2 어플리케이션 예에서, 패시베이션 위의 본드(BOP) 인터커넥트 패드 구조가 형성될 수 있다. 이러한 예는 아래의 측면에서 제1 예와 다르다. 제1 예에서와 같이, N번째 유전체 층(단계 28) 및 (N+1)번째 금속층(단계 30)이 배치된다. 이전 예에서와 같이, (N+1)번째 금속층이 인터커넥트 패드 구조의 최종 금속층으로 다시 간주된다. 단계 30 이후, 패시베이션 층이 인터커넥트 패드 영역의 최종 금속층 위에 놓여지는 단계 32가 구현된다. 단계 33에서, 존재하는 경우, 인터커넥트 패드 영역의 물리적 범위(영역)에 대해 통상적으로 작은 조합된 영역을 가지고 있는 하나 이상의 패시베이션 개구들이 선택적으로 형성된다. 단계 33에서 형성된 선택적 개구들은 최종 금속층의 일부로의 전기적 접속을 제공한다.
단계 34에서, 상기 설명된 동일한 알루미늄 캡 층을 활용하는 알루미늄 인터커넥트 패드가 패시베이션 층 위에 놓여진다. 단계 33에서 형성된 패시베이션 층의 하나 이상의 개구를 통해 최종 금속층으로의 전기적 컨택트가 선택적으로 만들어진다. 단계 36에서, 집적 회로의 제조 완성은 종래 및 주지된 방식으로 수행된다. 집적 회로의 제조 완성 시, 방법은 단계 38에서 종료한다. 이러한 제2 예에 대응하는 인터커넥트 패드 구조는 도 6의 단면도에 도시되어 있고, 이는 이하에 더 상세하게 설명된다.
도 1 및 2의 방법(10)의 제3 어플리케이션 예에서, 다른 타입의 패시베이션 위의 본드(BOP) 인터커넥트 패드 구조가 형성될 수 있다. 이러한 예는 인터커넥트 패드 구조의 최종 금속층이 낮은 모듈러스 유전체 재료와 접촉하고 있는 것으로 가정된다는 점에서 제2 예와 다르다. 인터커넥트 패드에 대한 강력한 서포트를 제공하기 위해, 정렬된 금속층의 그룹에 최종 금속층을 포함시키는 것이 바람직하다. 그러므로, 이러한 예에서, N번째 또는 최상위 정렬된 금속층이 최종 금속층이다. 그러므로, 단계 22에서의 OR 연산된 금속 밀도의 결정은 최종 금속층을 통한 (N-Y)번째 금속층을 포함한다. 그럼으로써, 방법(10)은 이전에 설명된 바와 같이 수행되지만, 단계 28 및 30은 생략된다. 그러므로, 단계 24의 긍정적인 결과가 바로 단계 32로 유도한다. 나머지 단계 32 내지 38은 제2 예에 설명된 바와 같이 수행된다. 이러한 제3 예에 대응하는 인터커넥트 패드 구조는 도 7의 단면도에 도시되어 있고, 이는 이하에 더 상세하게 설명된다.
도 3에 예시되어 있는 것은 도 1의 단계 22 내지 24의 구현을 예시하는 것을 도와주는 상부 평면도이다. 2개의 금속층에 대한 물리적 레이아웃 형태의 일부가 도시되어 있고, 여기에서 각 금속층은 다른 면 상에 존재하고(즉, 하나의 금속층이 다른 하나 위에 놓여진다) 레벨간 유전체층에 의해 서로 전기적으로 절연된다. 도 3에서, 금속층은 교차-빗금친 필(fill) 라인으로 그려져 있다. 유의할 점은, 필 라인은 2개의 금속층 각각에 대해 직교한다는 점이다. 2개의 금속층 각각은 교차-빗금이 없이 예시되어 있는 개구 또는 슬롯을 가지고 있고, 하나의 층의 일부 개구들은 부분적으로 다른 하나의 개구를 중첩한다. 각 개구들은 레벨내 유전체로 채워진다. 하나의 금속층의 금속 버스(42)는 수직축을 중심으로 중심에 놓여지고, 수평축을 중심으로 중심에 놓여지는 다른 금속층의 금속 버스(44)의 아래에 놓여진다. 금속 버스(42, 44)는 예시된 형태에서 서로 수직이지만, 서로 임의의 각도로 경사질 수도 있다. 금속 버스(42) 내에 개구(50-58)가 있다. 금속 버스(44) 내에 개구(45-48)가 있다. 각 금속 버스(42, 44)내의 개구는 이격되어 소정 패턴으로 배열된다. 다양한 패턴의 개구가 이용될 수 있지만 각 금속 도전체의 일부에만 집중되기 보다는 각 금속 도전체에 걸쳐 일반적으로 분산된다는 것은 자명하다.
단계 22의 부울 연산이 수행되는 경우, 각 금속 버스(42, 44)의 형태는 함께 논리적으로 OR 연산되어, 하나 또는 양쪽 타입의 교차-빗금이 존재하는 영역에 의해 도 3에 표현된 전체 합성 형태인 집합적 형태를 생성한다. 도 1의 단계 23에서, 인터커넥트 패드(40) 영역내의 이러한 집합적 형태의 OR 연산된 금속 밀도가 결정된다. 금속 버스(42)의 일부는 인터커넥트 패드 영역 내에 존재하지 않을 수도 있고, 인터커넥트 패드 영역 외부에 놓여있는 버스(42)의 일부는 단계 23에서 값 X의 결정에 포함되지 않을 것이다. OR 연산된 금속 밀도를 나타내는 결과 X가 단계 24에서 소정 임계값보다 큰 것으로 결정되는 경우, 금속 버스(42) 또는 금속 버스(44) 중 어느 하나, 또는 양쪽은 OR 연산된 밀도를 줄이기 위해 이동되거나 크기조정될 수도 있다. 다르게는, 추가적인 개구들이 하나 또는 양쪽 금속 버스에 배치되어 OR 연산된 밀도를 감소시킬 수도 있다. 예를 들면, OR 연산된 금속 밀도값은 금속 버스(42)의 개구를 금속 버스(44)의 개구로 더 잘 정렬함으로써 감소될 수 있다. 환언하면, 금속 버스(44)의 개구(47, 48)는 기저 개구(51, 56)의 더 큰 백분율만큼 위에 놓여지도록 각각 이동될 수 있다. OR 연산된 금속 밀도가 소정 백분율 또는 임계값을 초과하지 않도록 보장함으로써, 낮은 모듈러스 유전체 재료가 이용되는 경우라도, 인터커넥트 패드 아래의 강력한 구조적 서포트가 제공된다는 것을 발견하였다.
도 4에 예시되어 있는 것은 도 1 및 2의 방법에 따라 설계된 집적 회로(60)의 단면이다. 도 4에 예시된 인터커넥트 패드 구조는 도 1 및 2의 설명에 제공된 인터커넥트 패드 구조 옵션의 제1 예에 대응하고, 여기에서 도 2의 단계 33에서 형성된 패시베이션층(90)의 개구는 인터커넥트 패드 구조의 인터커넥트 패드 영역(94)의 물리적 범위(영역)를 정의한다. 집적 회로(60)는 기저 기능적 금속 인터커넥트 층 및 액티브 회로를 구비하는 인터커넥트 패드(61)를 가지고 있다. 예를 들어, 단지 하나의 트랜지스터만이 기판(62) 내에 예시되어 있다. 다른 회로가 트랜지스터 또는 다이오드와 같은 액티브 회로 디바이스인지 또는 저항기, 커패시터 및 인덕터와 같은 패시브 회로 디바이스인지 여부에 관계없이, 다른 회로는 인터커넥트 패드 영역(94)내의 기판(62)에 형성될 수 있다는 것은 자명하다. 소스, 드레인 및 게이트를 가지고 있는 트랜지스터(64)가 기판(62)에 형성된다. 드레인 컨택트(66)는 트랜지스터(64)의 드레인을 비아에 의해 접속시킨다. 소스 컨택트(68)는 트랜지스터(64)의 소스를 비아에 의해 접속시킨다. 게이트 컨택트(70)는 트랜지스터(64)의 게이트를 비아에 의해 접속시킨다. 드레인 컨택트(66), 소스 컨택트(68), 및 게이트 컨택트(70)는 M1로 라벨링된 최하위 금속층을 이용하여 구현된다. 금속층 M1이 도 1의 결정 단계 23에서 이용되지 않으므로, 금속층 M1 내의 개구 또는 구멍(break)이 임의의 다른 금속층의 개구와 수직으로 정렬될 필요는 없 다. 금속층(72)까지 및 이를 포함하는 선택적 개수의 추가 금속층은 집적 회로내의 전기적 인터커넥트 목적을 위해 제공된다. 임의의 추가적인 금속층들은 레벨간 유전체 층에 의해 분리된다. 금속층(72)과 같은 이들 금속층들은 완전히 전기적 기능 요구만을 바탕으로 배치되고 도 1 및 2의 방법을 이용하는 정렬된 금속층을 고려하지 않는 개구(101)와 같은 설계된 개구를 가지고 있다. 도 4에서, 금속층(72)은 (Mn-3)번째 금속층으로 지정된다. 금속층(72) 위에 놓여지는 것은 레벨간 유전체층(74)이다. 레벨내 유전체 재료는 개구(101)를 채운다. 개구(100, 102)를 가지고 있고 (Mn-2)번째 금속층으로 라벨링된 금속층(76)은 유전체층(74) 위에 놓여진다. 레벨내 유전체 재료는 개구(100, 102)를 채운다. 금속층(76) 위에 놓여지는 것은 레벨간 유전체층(78)이다. 개구(96, 99, 103)를 가지고 있고 (Mn-1)번째 금속층을 가지고 있는 금속층(80)은 유전체층(78) 위에 놓여진다. 금속층(80)의 일부를 금속층(76)의 일부에 전기적으로 접속시키는 도전성 인터커넥트(200)는 유전체층(78)을 통해 제공된다. 이러한 도전성 인터커넥트는 통상 "비아"로 지칭된다. 비아는 임의의 도전성 재료로 형성될 수 있지만, 통상 구리와 같은 금속이 이용된다. 도 4에 도시된 임의의 금속층들간의 추가적인(즉, 복수의) 비아들이 IC의 전기적 기능에 필요한 대로 구현될 수 있다는 것은 자명하다. 그러나, 와이어 본딩 동안에는 구조적 서포트를 위해 인터커넥트 패드 영역 내에 어떠한 비아도 요구되지 않는다는 것을 유의하는 것이 중요하다. 금속층(80) 위에 놓여지는 것은 레벨간 유전체층(82)이다. 레벨내 유전체 재료는 개구(96, 99, 103)를 채운다. 개 구(98, 104)를 가지고 있고 (Mn)번째 금속층으로 라벨링된 금속층(84)은 유전체층(82) 위에 놓여진다. 레벨내 유전체 재료는 개구(98, 104)를 채운다. 금속층(84) 위에 놓여지는 것은 레벨간 유전체 층(86)이다. 도 4의 패드 구조에서, 금속층(84)은 최상위 정렬된 금속층으로 간주된다. 그러므로, 금속층(84, 80, 76) 또는 (Mn)번째, (Mn-1)번째, 및 (Mn-2)번째 금속층의 개구는 OR 연산된 금속 밀도가 소정 임계값보다 작거나 같도록 물리적 레이아웃에서 충분히 정렬되어야 한다. 다른 형태에서, OR 연산된 금속 밀도가 소정 임계값보다 작거나 같도록 (Mn)번째 및 (Mn-1)번째 금속층의 개구만이 물리적 레이아웃으로 충분히 정렬되어야 한다.
유전체 층(86) 위에 놓여지는 것은 금속층(88)이다. 도 4의 인터커넥트 패드 영역(94)내에 있는 금속층(88)의 일부는 인터커넥트 패드를 나타낸다. 금속층(88) 위에 놓여지는 것은 임의의 종래 패시베이션 층 재료로 형성되는 패시베이션 층(90)이다. 패시베이션 층(90)에 대한 재료의 예는 플라즈마 향상된 질화물 또는 다른 질화물 재료이다. 금속층(88) 위에 놓여지는 패시베이션 층(90)이 선택적으로 에칭되어 금속층(88)의 인터커넥트 패드 일부를 노출시킨다.
하나의 형태에서, 금속층(76, 80, 84)과 같은 인터커넥트 패드 아래에 놓여지는 금속층은 구리이거나 적어도 일부 구리를 포함한다. 다른 형태에서, 알루미늄 또는 알루미늄 합금이 이들 금속층에 이용될 수 있다. 하나의 형태에서, 유전체층(74), 유전체층(78) 및 유전체층(82)의 유전체 재료, 및 금속층(72, 76, 80 및 84)의 개구의 유전체 재료는 낮은 모듈러스 유전체이다. 다른 형태에서, 유전체 층(74), 유전체층(78) 및 유전체층(82)의 레벨간 유전체 재료는 높은 모듈러스 유전체이고 금속층(72, 76, 80, 84)의 개구의 레벨내 유전체 재료는 낮은 모듈러스 유전체이다. 그러나, 도 4의 실시예에서, 금속층(80) 및 금속층(84)은 낮은 모듈러스 레벨간 유전체 재료 또는 낮은 모듈러스 레벨내 유전체 재료 중 어느 하나, 또는 양쪽과 접촉하고 있어야 한다. 유전체 층(86)의 유전체 재료 및 금속층(88)의 개구는 실리콘 이산화물, 실리콘 옥시니트라이드, 또는 다른 절연 유리와 같은 높은 모듈러스 유전체이다.
인터커넥트 패드(61) 위에 놓여지는 것은 선태적인 알루미늄 또는 알루미늄 합금 캡(92)이다. 알루미늄 캡(92)으로부터 패시베이션 층(90)의 큰 개구를 통해 인터커넥트 패드(61)로의 전기적 컨택트가 만들어진다. 이전에 설명된 바와 같이, 알루미늄 캡은 통상적으로 구리로의 직접적인 와이어 본딩하는 문제로 인해 구리 인터커넥트 패드 위에 이용된다. 알루미늄 캡(92) 위에는 IC 외부의 다양한 타입의 전기적 인터커넥트 중 임의의 하나가 형성된다. 예를 들면, 와이어 본드(도시되지 않음)는 금 와이어 또는 솔더와 같은 재료를 이용하여 알루미늄 캡(92) 상에 형성될 수 있다. 금속층(88)이 알루미늄인 다른 형태에서, 알루미늄 캡(92)을 이용하지 않고 직접적으로 인터커넥트 패드로의 양호한 본드를 형성할 수 있다. 또 다른 형태에서, 도전성 볼(도시되지 않음)이 인터커넥트 패드 영역(94) 상에 형성될 수 있다. 선택적으로, 제2 패시베이션 층(91)이 제1 패시베이션 층(90) 및 알루미늄 캡(92) 위에 놓여지도록 형성된다. 그리고나서, 제2 패시베이션 층(91)의 개구가 인터커넥트 패드 영역내에 형성되어, 알루미늄 캡이 노출되어 상기 설명된 방법 중 임의의 하나에 의해 전기적 상호접속에 가용하게 된다.
도 4에 예시된 것과 같은 전형적인 설계에서, 인터커넥트 패드 영역의 3개의 정렬된 금속층 각각은 와이드 전력/그라운드 버스 또는 와이어로서 주로 이용된다. 상기 설명된 바와 같이, 화학적 기계적 폴리시(CMP) 평탄성을 보장하기 위해, 레이아웃 설계 규칙은 통상적으로 로컬 금속 밀도를 줄이기 위해 이들 와이드 전력 버스에 슬롯을 필요로 한다. 도 4에서, 연속적인 금속 버스의 이들 슬롯 또는 개구들은 금속층의 상부 및 하부 에지를 가로지르는 수평선으로 도시되어 있다. 예를 들면, 개구(98, 99, 100)는 와이드 금속 버스의 슬롯이다. 이에 비해, 개구(102, 103, 104)는 연속적인 버스의 슬롯은 아니지만, 하나의 금속층의 2개의 다른 금속 버스 또는 와이어를 분리시키는 개구이다. 이것은 금속층의 상부 및 하부 에지에서 개구(102, 103, 104)를 가로질러 어떠한 수평선도 도시되어 있지 않다는 사실에 의해 예시되어 있다. 이것은 도 5의 탑다운 뷰(150)에서 더 명백하게 설명된다.
큰 전력 버스에 인터커넥트 패드 영역의 정렬된 금속층을 주로 활용하는 경우라도, 이들 금속층의 모든 슬롯 또는 개구의 정렬을 보장하는 것이 어렵다. 예를 들면, 좁은 전력/그라운드 버스 또는 신호 와이어가 종종 이러한 영역을 통해 라우팅되어야 하고, 슬롯 및 개구의 임의의 반복적인 정렬을 방해한다. 오정렬의 예는 도 4에 예시되어 있고, 여기에서 금속층(80)의 개구(96)의 에지가, 대응하는 위에 놓여있는 개구(98) 및 대응하는 아래 놓여있는 개구(100)의 에지와 정확히 정렬되지 않는다. 오정렬된 개구(96)의 에지(97)는 나중에 도 5를 참조하여 식별된다.
집적 회로(60)의 구조를 더 이해하기 위해, 도 5는 금속층(84)의 상부 에지에서의 라인 5-5로부터 금속층(80)의 하부 에지까지 취해진 집적 회로(60)의 단면 또는 탑-다운 뷰를 예시하고 있다. 그러므로, 단면에 포함된 것은 도 4의 개구(96, 98 및 104)뿐만 아니라 금속층(80) 및 금속층(84)이다. 인터커넥트 패드 영역(94)은 점선 직사각형으로 그려져 있다. 금속층(84)의 노출부는 금속층(80)의 노출부와는 다른 하나의 방향으로의 교차-빗금쳐 있다. 전체 12개의 개구(98) 및 하나의 개구(104)가 금속층(84)에 도시되어 있다. 이러한 예에서, 개구(104)는 2개의 다른 와이드 전력 버스, 하나는 개구(104)의 좌측 및 하나는 우측으로 분리시킨다. 이들은 예를 들면 VDD 및 VSS 전력 공급 버스를 각각 나타낸다. 유의할 점은, 개구(98)는 프로세스 기술의 설계 규칙에 의해 요구되는 바와 같이 금속층(84)의 로컬 금속 밀도를 감소시키는 슬롯으로 기능한다. 양호한 형태에서, 개구(98), 개구(104) 및 인터커넥트 패드 영역에서 임의의 정렬된 금속층의 대부분의 개구의 최소 치수는 0.5마이크론 내지 5.0마이크론의 범위이어야 한다. 이러한 최소 치수에 대한 전형적인 값들은 1.0마이크론 및 1.5마이크론이다.
일부 개구(98)와 도 5의 개구(96)와의 오정렬은, 금속층(80)의 일부가 개구의 2개의 최좌측 칼럼 및 개구의 최우측 칼럼에 대향되어 있는 바와 같이 좌측으로부터 개구의 제3 칼럼에서 가시될 수 있다는 점에서 명백하다. 금속층(80)에서 오정렬된 개구(96)의 에지(97)는 금속층(84)의 개구(98)를 통해 볼 수 있고, 도 4와 도 5간의 기준점으로서 제공된다. 금속층에서 개구의 그러한 오정렬은 값 X가 도 1 및 2의 방법(10)의 단계 23에서 결정되는 경우에 OR 연산된 금속 밀도의 약간의 증가로 나타나게 된다. 그러나, 금속층에서 일부 개구 오정렬은, 효율적인 전기적 인터커넥트 설계에 요구되는 경우에, OR 연산된 금속 밀도가 도 1의 단계 24의 소정 임계값보다 작거나 같기만 하다면, 수용가능하다. 단계 24의 이러한 조건이 충족되는 경우, 인터커넥트 패드 구조는 본딩 프로세스 동안에 인터커넥트 패드에 대한 구조적 서포트를 제공할 것이다.
또한 유의할 점은, 인터커넥트 패드(61) 하의 금속층(76, 80 및 84)의 전체 또는 일부가 인터커넥트 패드와 무관한 와이어링 또는 인터커넥트에 이용될 수 있다는 점이다. 이것은 인터커넥트 패드 영역에 걸쳐 분산된 비아 어레이를 요구하는 이전 솔루션으로는 불가능하다. 도 4의 인터커넥트 패드 구조에서, 인터커넥트 패드 영역의 금속층(84)의 어떤 부분도 인터커넥트 패드와 무관한 와이어링에 이용되지 않는다고 가정된다. 이것은 인터커넥트 패드(61)를 금속층(84)의 일부에 전기적으로 접속하기 위해 인터커넥트 패드 영역내의 유전체 층(86)에 어떠한 비아도 배치되지 않는 것을 반드시 요구한다. 그러므로, 금속 채워진 비아가 패드 아래의 유전체 층(86)에 전혀 존재하지 않는 상태에서, 인터커넥트 패드 영역의 이러한 유전체 층의 금속 밀도는 제로이다. 도 5에서, 직사각형 영역(130)이 도시되어 있다. 이러한 영역(130)은 인터커넥트 패드(61) 아래에서 레벨간 유전체 층(86)의 연속적인 영역의 물리적 범위에 대응한다. 다른 기하학적 형태가 구현될 수 있다. 정의상, 유전체 층(86)의 영역(130)내에 어떠한 비아도 배치되지 않는다. 그러므로, 영역(160) 내에, 유전체층(86)의 금속 밀도는 제로이다. 도 5에서 직사각형 영역(130)이 인터커넥트 패드 영역의 하나의 에지를 접하고 있는 것으로 도시되어 있지만, 이는 인터커넥트 패드 영역 내에서 어느 곳에든지 배치될 수 있고 가변하는 높이 및 폭을 가질 수 있다. 그러나, 양호한 형태에서, 직사각형 영역(130)은 인터커넥트 패드 영역의 적어도 50%를 차지한다.
도 6에 예시되어 있는 것은 도 4의 집적 회로(60)과 많은 유사성을 가지는 집적 회로(160)이다. 도 6에 예시된 인터커넥트 패드 구조는 도 1 및 2의 설명에서 제공된 인터커넥트 패드 구조 옵션의 제2 예에 대응한다. 여기에서, 도 2의 단계 33에서 형성된, 패시베이션 층(190)의 개구는 인터커넥트 패드 구조의 인터커넥트 패드 영역보다 상당히 작은 영역을 커버한다. 그러므로, 유사한 구조적 구성요소는 동일하게 참조부호가 붙고, 동일한 구성요소의 기능적 동작의 반복은 반복되지 않을 것이다. 레벨간 유전체 층(86) 위에 놓여지는 것은 개구에 의해 분리되는 다양한 세그먼트를 가지는 금속층(188)이다. 인터커넥트 패드 영역(94) 내에서, 금속층(188)은 개구에 의해 분리되는 금속 도전체(131, 132)를 가지고 있다. 금속층(188)의 개구 내에는 레벨내 유전체가 있다. 금속층(188) 위에 놓여있는 것은 임의의 종래 패시베이션 층 또는 절연층 재료로 형성된 패시베이션 층(190)이다. 패시베이션 층(190)에 대한 재료의 예는 플라즈마 인핸스드 질화물 또는 다른 질화물 재료이다. 개구(참조번호가 없음)는 패시베이션 층(190)에 형성된다. 이러한 예에서, 개구는 인터커넥트 패드 영역(94) 내에 형성된다. 다른 예에서, 패시베이션 층(190)의 개구는 인터커넥트 패드 영역의 외부에 있는 패시베이션 층(190)의 일부에 형성될 수 있다. 패시베이션 층(190)의 개구는 인터커넥트 패드 영역의 면적보다 실질적으로 작은 도전체(132)의 일부를 노출시킨다. 알루미늄 인터커넥트 패드(140)는 인터커넥트 패드 영역(94)을 정의하고, 패드 영역내의 패시베이션 층(190)에 형성된 개구 아래에 위치한 도전체(132)와 직접적인 물리적 접촉을 하는 패시베이션 층(190)의 일부 위에 놓여져 형성된다. 알루미늄 인터커넥트 패드의 피착 동안에, 알루미늄은 패시베이션 층(190)의 개구를 정각으로 채운다. 인터커넥트 패드가 선택적 알루미늄 캡(9)을 가지는 금속층(188) 내에 형성되는 도 4와 비교하여, 도 6에서는 인터커넥트 패드(140)가 알루미늄 캡 층으로부터 형성된다. 그러므로, 결과적인 구조는 와이어 본드(도시되지 않음)가 인터커넥트 패드(140) 상에 형성되는 경우에 패시베이션 상의 본드(BOP) 구조를 제공한다. 이러한 BOP 패드 구조는 인터커넥트 패드(140) 아래의 금속층(188)의 일부가 인터커넥트 패드에 무관한 와이어링으로서 이용되는데 자유롭다는 점에서, 도 4의 표준 패드 구조보다 장점을 가지고 있다. 예를 들면, 도전체(131)는 인터커넥트 패드와 무관한 것으로 가정된다. 도 6에서, 유전체층(86)의 유전체 재료 및 금속층(188)의 개구의 유전체 재료는 높은 모듈러스 유전체인 것으로 가정된다. 또한, 금속층(76, 80, 84)이 낮은 모듈러스 유전체 재료와 접촉하고 있는 것으로 가정된다. 그러므로, 도 6의 패드 구조에서, 금속층(84)은 최상위 정렬된 금속층으로 간주된다. 금속층(84, 80, 76)의 개구 또는 (Mn)번째, (Mn-1)번째 및(Mn-2)번째 금속층은 OR 연산된 금속 밀도가 소정 임계값보다 작거나 같도록 물리적 레이아웃에서 충분히 정렬되어야 한다. 다른 형태에서, (Mn)번째 및 (Mn-1)번째 금속층의 개구들만이, OR 연산된 금속 밀도가 소정 임계값보다 작거나 같도록 물리적 레이아웃에서 충분히 정 렬되어야 한다.
이러한 예의 다른 형태에서, 어떠한 개구도 패시베이션 층(190)에 형성되지 않고, 따라서 인터커넥트 패드(140)와, 금속층(188)의 금속 도전체(132) 사이에 어떠한 전기적 접속도 이루어지지 않는다. 이러한 형태의 BOP 패드 구조는 인터커넥트 패드가 인터커넥트 패드 영역으로부터 떨어진 위치에서 패시베이션 아래 놓여지는 금속에 전기적으로 접속되는 IC 설계에 이용될 수 있다.
도 7에 예시되어 있는 것은 도 1 및 2의 방법에 제공된 인터커넥트 패드 구조 옵션의 제3 예에 대응하는 인터커넥트 패드 구조이다. 도 7은 도 6의 집적 회로(160)와 많은 유사성을 가지는 집적 회로(260)를 예시하고 있다. 그러므로, 동일한 구조적 구성요소는 동일한 참조번호가 붙여지고, 동일한 구성요소의 기능적 동작의 반복은 반복되지 않을 것이다. 도 6의 인터커넥트 패드 구조에 비해, 도 7의 인터커넥트 패드 구조는 낮은 모듈러스 유전체 재료와 접촉하고 있는 최종 금속층(288)을 특징으로 하고 있다. 알루미늄 인터커넥트 패드(140)를 서포트하기 위해, 최종 금속층(288)은 정렬된 층이 되는 것이 요구된다. 최상위 정렬된 금속층으로서 N번째 금속층의 정의에 따르면, 최종 금속층(288)은 Mn 번째 층으로 라벨링되고, 도 1 및 2의 방법(10)에서 단계 22 및 23의 OR 연산된 금속 밀도의 결정에서 고려된다. 금속층(288) 아래에 놓여지는 대응하는 금속층(84, 80)은 본 예에서 또한 정렬된 층들이다. 금속층(76)은 위에 놓여지는 금속층(288, 84, 80)과 선택적으로 정렬된다. 그러므로, 금속층(76)은 도 1의 단계 22 및 23의 OR 연산된 금속 밀도의 결정에 포함되지 않을 것이다. 인터커넥트 패드 구조의 금속층에 대한 라벨은 금속층(84)이 (Mn-1)번째 금속층, 금속층(80)이 (Mn-2)번째 금속층, 그리고 금속층(76)이 (Mn-3)번째 금속층이 되도록 N번째 금속층으로부터 인덱싱된다. 기능적으로, 금속층(84, 80 및 76)은 도 6의 동일층과 유사하다. 금속층(84) 위에 놓여지는 것은 레벨간 유전체 층(286)이다. 유전체 층(286) 위에 놓여지는 것은 개구에 의해 분리되는 다양한 세그먼트를 가지는 금속층(288)이다. 레벨내 유전체 재료는 금속층(288)의 세그먼트의 개구(104)를 채운다. 이러한 예에서, 유전체층(286)의 유전체 재료는 낮은 모듈러스 유전체이거나, 개구(104)를 채우는 유전체가 낮은 모듈러스 유전체 재료이거나, 양쪽 모두이다. 어느 경우든, 금속층(288)은 낮은 모듈러스 유전체 재료와 접촉하고 있다.
도 7에서 유전체 층(286) 위에 놓여지는 것은 개구에 의해 분리되는 다양한 세그먼트를 가지는 금속층(288)이다. 인터커넥트 패드 영역(94) 내에서, 금속층(288)은 개구(248)에 의해 분리된 금속 도전체(231, 232)를 가지고 있다. 도전체(231) 및 도전체(232)는 각각 복수의 개구 또는 슬롯(262)을 가지는 와이드 연속적 버스 또는 와이어로 간주될 수 있다. 금속층(288)의 모든 개구 및 슬롯 내에는 레벨내 유전체가 있다. 금속층(288) 위에 놓여지는 것은 임의의 종래 패시베이션 층 재료로 형성된 패시베이션 층(190)이다. 패시베이션 층(190)에 대한 재료의 예는 플라즈마 인핸스드 질화물 또는 다른 질화물 재료이다. 개구(참조번호가 없음)는 패시베이션 층(190)에 형성된다. 이러한 예에서, 개구는 인터커넥트 패드 영 역(94) 내에 형성된다. 다른 예에서, 패시베이션 층(190)의 개구는 인터커넥트 패드 영역의 외부에 있는 패시베이션 층(190)의 일부에 형성될 수 있다. 패시베이션 층(190)의 개구는 인터커넥트 패드 영역의 면적보다 실질적으로 작은 도전체(232)의 일부를 노출시킨다. 알루미늄 인터커넥트 패드(140)는 인터커넥트 패드 영역(94)을 정의하고, 패드 영역내의 패시베이션 층(190)에 형성된 개구 아래에 위치한 도전체(232)와 직접적인 물리적 접촉을 하는 패시베이션 층(190)의 일부 위에 놓여져 형성된다. 알루미늄 인터커넥트 패드의 피착 동안에, 알루미늄은 패시베이션 층(190)의 개구를 정각으로 채운다. 그러므로, 결과적인 구조는 와이어 본드(도시되지 않음)가 인터커넥트 패드(140) 상에 형성되는 경우에 패시베이션 상의 본드(BOP) 구조를 제공한다. 이러한 BOP 패드 구조는 인터커넥트 패드(140) 아래의 금속층(288)의 일부가 인터커넥트 패드에 무관한 와이어링으로서 이용되는데 자유롭다는 점에서, 도 4의 표준 패드 구조보다 장점을 가지고 있다. 예를 들면, 도전체(231)는 인터커넥트 패드와 무관한 것으로 가정된다.
이러한 예의 다른 형태에서, 어떠한 개구도 패시베이션 층(190)에 형성되지 않고, 따라서 인터커넥트 패드(140)와, 금속층(288)의 금속 도전체(232) 사이에 어떠한 전기적 접속도 이루어지지 않는다. 이러한 형태의 BOP 패드 구조는 인터커넥트 패드가 인터커넥트 패드 영역으로부터 떨어진 위치에서 패시베이션 아래 놓여지는 금속에 전기적으로 접속되는 IC 설계에 이용될 수 있다.
그러므로, 도 4, 6 및 7의 예들에서, 집적 회로(60, 160 및 260)는 인터커넥트 패드에 대해 전기적 신호 및 기계적 서포트를 제공하는데 이용되는 인터커넥트 패드 아래에 놓여지는 복수의 정렬된 금속층을 가지고 있다. 낮은 모듈러스 유전체 재료가 인터커넥트 패드 구조의 층들에 이용되더라도, 와이어본드가 인터커넥트 패드(40, 140) 상에 형성되는 경우에 인터커넥트 패드 구조에 인가된 압축력을 견디도록 제공된 충분한 서포트가 있다. 추가적으로, 와이어본딩 모세관이 인터커넥트 패드(40, 140)로부터 밀려나고 와이어본딩 와이어가 팽팽하게 됨에 따라 인터커넥트 패드에 인가된 상향 장력을 견딜만큼 충분한 기계적 강도가 있다. 도전성 범프와 같은 다른 인터커넥트가 이용되는 경우에도 유사한 압축력이 존재한다. 도 1 및 2에 기재된 방법에 의해 금속층의 정렬에 의해 인터커넥트 패드 구조의 기계적 강화의 결과로서, 아래 놓여지는 금속층 사이에 비아, 플러그 또는 다른 "더미" 금속 서포팅 소자를 배치하는 것이 요구되지 않는다. 그러한 비아, 플러그 및 다른 금속 서포팅 소자의 배치는 기저 금속층들이 모두 전기적으로 접속되도록 만든다. 도 1 및 2의 방법으로부터 기인한 인터커넥트 패드 구조는 인터커넥트 패드 아래에 놓여지는 영역의 액티브 실리콘 디바이스 및 로컬 인터커넥트뿐만 아니라, 분리된 전력, 그라운드, 정전 방전(ESD) 및 신호 라인의 배치를 허용한다.
지금까지, 낮은 모듈러스 유전체 재료에 의해 분리되는 기저 금속층을 가지는 인터커넥트 패드 아래의 액티브 회로의 이용을 가능하게 하는 인터커넥트 패드 구조가 제공되었다는 것을 잘 이해할 것이다. 구리를 이용하는 금속층은 여기에 기재된 정렬 방법을 이용할 때 구조적 서포트에 특히 효과적이다. 그러나, 여기에 기재된 서포트 구조를 구현하는데 다른 금속이 이용될 수도 있다. 여기에 제공된 구조는 낮은 모듈러스 유전체를 포함하는 제품의 어셈블리가 낮은 비용의 와이어본 드 어셈블리 장비를 이용하여 수행될 수 있도록 한다. 그러한 낮은 모듈러스 유전체는 다수의 낮은-k 유전체 재료를 포함한다.
하나의 형태에서, 인터커넥트 패드에 대한 구조적 서포트를 제공하기 위한 방법이 제공된다. 기판이 제공된다. 기판의 위에 놓여지는 제1 금속층이 제공되고, 제1 금속층은 복수의 개구를 구비한다. 제1 금속층 위에 놓여지는 제1 전기적 절연층이 제공된다. 제1 전기적 절연층 위에 놓여지는 제2 금속층이 제공된다. 제2 금속층은 복수의 개구를 구비한다. 제2 금속층 위에 놓여지는 인터커넥트 패드가 제공되고, 인터커넥트 패드는 인터커넥트 패드 영역을 정의한다. 제1 금속층 및 제2 금속층에 대한 논리적 연산으로부터 물리적 레이아웃 형태가 생성된다. 인터커넥트 패드의 영역 내에서 물리적 레이아웃 형태의 금속 밀도인 값 X가 결정된다. 값 X가 이용되어, 제1 금속층의 복수의 개구 및 제2 금속층의 복수의 개구의 충분한 정렬이 충분한 구조적 서포트를 위해 존재하는지 여부를 결정한다.
하나의 형태에서, 값 X가 소정 임계값보다 작거나 같도록 요구된다. 다른 형태에서, 소정 임계값은 0.85를 포함한다. 또 다른 형태에서, 소정 임계값은 0.80 내지 0.85의 범위를 내포적으로 포함한다. 또 다른 형태에서, 소정 임계값은 0.70 내지 0.95의 범위를 내포적으로 포함한다. 다른 형태에서, 제2 금속층 위에 놓여지는 제2 전기적 절연층이 제공된다. 다른 형태에서, 제2 전기적 절연층과 인터커넥트 패드 사이에 제3 금속층이 개재되고, 제3 금속층은 복수의 개구를 구비한다. 또 다른 형태에서, 제1 전기적 절연층 및 제2 전기적 절연층은 동일한 재료를 포함한다. 또 다른 형태에서, 제1 전기적 절연층은 유전체를 포함한다. 다른 형 태에서, 제1 전기적 절연층은 4보다 작은 유전율을 가지고 있다. 하나의 형태에서, 제1 전기적 절연층은 80 기가파스칼보다 작은 모듈러스 값을 가지고 있다. 다른 형태에서, 제1 금속층의 복수의 개구 및 제2 금속층의 복수의 개구는 제1 전기적 절연층으로 거의 채워진다. 다른 형태에서, 제1 금속층 및 제2 금속층은 각각 제1 금속층 및 제2 금속층의 각각의 영역에 대해 20-80% 범위의 물리적 금속 밀도를 가지고 있다. 다른 형태에서, 제1 금속층의 적어도 일부를 제2 금속층의 적어도 일부에 전기적으로 접속하도록 제1 전기적 절연층을 통해 하나 이상의 비아가 형성된다. 다른 형태에서, 인터커넥트 패드와 제2 금속층 사이에 패시베이션 층이 개재된다. 또 다른 형태에서, 적어도 하나의 디바이스는 인터커넥트 패드 아래에 놓여지는 기판에 형성된다.
다른 형태에서, 인터커넥트 패드 구조는 인터커넥트 패드 영역 내에 형성된다. 반도체 디바이스를 가지는 기판이 그 내부에 형성된다. 각각이 인터커넥트 패드 영역내의 기판 위에 놓여지고 하나 이상의 낮은 모듈러스 유전체 재료(들)와 접촉하고 있는 복수의 도전체층이 제공된다. 복수의 도전체층은 인터커넥트 패드 구조에 대한 기계적 서포트를 제공하기 충분한 인터커넥트 패드 영역의 소정 부분 상에 수직으로 정렬된 개구를 구비하여 형성된다. 다른 형태에서, 인터커넥트 패드 구조는 복수의 도전체층의 최상위 위에 놓여지는 유전체 층을 더 포함한다. 유전체 층은 유전체층의 영역내에 어떠한 금속 밀도도 가지지 않는 영역을 포함함으로써 유전체층의 임의의 개구를 통한 금속 통과를 전혀 가지지 않고, 영역은 인터커넥트 패드 영역의 적어도 50%를 차지한다. 도전성 인터커넥트 패드 층은 유전체 층 위에 놓여진다.
또 다른 형태에서, 인터커넥트 패드 영역 내에 형성되는 인터커넥트 패드 구조가 제공된다. 기판을 기능적으로 이용하는 액티브 회로를 구비하는 기판이 제공된다. 복수의 금속 인터커넥트 층이 기판 위에 놓여지고, 복수의 인터커넥트 층은 하나 이상의 낮은 모듈러스 유전체 재료와 접촉하고 있으며 인터커넥트 패드 영역의 소정 부분 내의 수직 정렬된 개구를 구비하여 형성된다. 최상위 금속 인터커넥트 층은 복수의 금속 인터커넥트 층 위에 놓여진다. 절연층은 최상위 금속 인터커넥트 층 위에 놓여지고, 최상위 금속 인터커넥트 층의 제1 전기적 도전체를 노출하도록 하나 이상의 개구를 구비한다. 도전성 패드는 절연층 위에 놓여지도록 형성되고 하나 이상의 개구를 채움으로써 제1 전기적 도전체에 접속된다. 최상위 금속 인터커넥트 층의 제2 전기적 도전체는 절연층에 의해서만 도전성 패드로부터 전기적으로 분리되며, 제2 전기적 도전체는 도전성 패드에 직접 접속되지 않는다. 제1 전기적 도전체 및 제2 전기적 도전체는 하나 이상의 낮은 모듈러스 유전체 재료보다 더 큰 모듈러스를 가지는 유전체 재료에 의해 분리된다.
다른 형태에서, 최상위 금속 인터커넥트 층의 제1 전기적 도전체를 최상위 금속 인터커넥트 층의 제2 전기적 도전체로부터 분리하는 최상위 금속 인터커넥트 층의 개구는 복수의 금속 인터커넥트 층의 수직 정렬된 개구와 완전히 정렬되지 않는다.
또 다른 형태에서, 인터커넥트 패드 영역 내의 인터커넥트 패드 구조가 제공된다. 기판은 액티브 회로를 구비한다. 복수의 금속 인터커넥트 층이 기판 위에 놓여지고, 복수의 금속 인터커넥트 층의 각각은 하나 이상의 낮은 모듈러스 유전체 재료와 접촉하고 있으며 인터커넥트 패드 영역의 소정 부분 내의 수직 정렬 개구를 구비하여 형성된다. 절연층은 복수의 금속 인터커넥트 층 위에 놓여진다. 금속 패드는 절연층 위에 놓여지도록 형성되고, 절연층의 하나 이상의 개구를 채움으로써 복수의 금속 인터커넥트 층의 최상위 하나의 제1 전기적 도전체에 접속된다. 복수의 금속 인터커넥트 층의 최상위 하나의 제2 전기적 도전체가 절연층에 의해서만 금속 패드로부터 전기적으로 분리된다. 제2 전기적 도전체는 금속 패드에 직접 접속되지 않는다.
상기 명세서에서, 본 발명은 특정 실시예를 참조하여 설명되었다. 그러나, 본 기술분야의 통상의 기술자라면, 이하의 청구의 범위에 제시된 바와 같은 본 발명의 범주에서 벗어나지 않고서도 다양한 변형 및 변경이 가능하다는 것을 잘 알고 있을 것이다. 따라서, 명세서 및 도면은 제한적인 의미라기 보다는 예시적으로 간주되어야 하고, 모든 그러한 변형은 본 발명의 범주 내에 포함된다고 할 것이다.
잇점, 다른 장점, 및 문제에 대한 해결책은 특정 실시예와 관련하여 상기 설명되었다. 그러나, 잇점, 장점, 문제에 대한 해결책, 및 임의의 잇점, 장점 또는 해결책이 발생하거나 더 명백하게 되도록 유발하는 임의의 구성요소(들)는 임의의 하나 또는 모든 청구의 범위의 결정적이고, 필수적이거나 핵심적인 특징 또는 요소로서 해석되어서는 안된다. 여기에 이용되는 바와 같이, 용어 "포함하다", "포함하는", 및 임의의 다른 그 변동은 비-배타적 포함을 커버하려는 것으로서, 구성요소 리스트를 포함하는 프로세스, 방법, 제품, 또는 장치가 이들 구성요소들만을 포 함하는 것이 아니라 그러한 프로세스, 방법, 제품 또는 장치에 외부에 명시적으로 리스트되지 않거나 본질적인 다른 구성요소를 포함할 수 있다. 여기에서 이용된 바와 같이, 용어 "하나" 또는 "한"은 하나 또는 하나 이상으로서 정의된다. 여기에 이용되는 바와 같이, 용어 "복수"는 2개 또는 2개 이상으로서 정의된다. 여기에 이용되는 바와 같이, 용어 "다른 하나"는 적어도 제2 이상으로서 정의된다. 용어 "포함하는(including)" 및/또는 "구비하는"은 여기에 이용된 바와 같이, "포함하는(comprising)"(즉, 오픈 언어)으로서 정의된다. 용어 "결합된"은 여기에 이용된 바와 같이, 반드시 직접은 아니지만 접속되어 있고 반드시 기계적으로는 아닌 것으로 정의된다.

Claims (20)

  1. 인터커넥트 패드(interconnect pad)에 대한 구조적 서포트를 제공하기 위한 방법으로서,
    기판을 제공하는 단계;
    상기 기판의 위에 놓여지는 제1 금속층을 제공하는 단계 - 상기 제1 금속층은 복수의 개구를 구비함 -;
    상기 제1 금속층 위에 놓여지는 제1 전기적 절연층을 제공하는 단계;
    상기 제1 전기적 절연층 위에 놓여지는 제2 금속층을 제공하는 단계 - 상기 제2 금속층은 복수의 개구를 구비함 -;
    상기 제2 금속층 위에 놓여지는 인터커넥트 패드를 제공하는 단계 - 상기 인터커넥트 패드는 인터커넥트 패드 영역을 정의함 -;
    상기 제1 금속층 및 상기 제2 금속층에 대한 논리적 연산으로부터 물리적 레이아웃 형태를 생성하는 단계;
    상기 인터커넥트 패드의 영역 내에서 물리적 레이아웃 형태의 금속 밀도인 값 X를 결정하는 단계; 및
    상기 값 X를 이용하여, 상기 제1 금속층의 복수의 개구 및 상기 제2 금속층의 복수의 개구의 충분한 정렬이 충분한 구조적 서포트를 위해 존재하는지 여부를 결정하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 값 X가 소정 임계값 이하가 되도록 요구하는 단계를 더 포함하는 방법.
  3. 제2항에 있어서, 상기 소정 임계값은 0.85를 포함하는 방법.
  4. 제2항에 있어서, 상기 소정 임계값은 0.80과 0.85를 포함하는 0.80 내지 0.85의 범위를 포함하는 방법.
  5. 제2항에 있어서, 상기 소정 임계값은 0.70과 0.95를 포함하는 0.70 내지 0.95의 범위를 포함하는 방법.
  6. 제1항에 있어서,
    상기 제2 금속층 위에 놓여지는 제2 전기적 절연층을 제공하는 단계; 및
    상기 제2 전기적 절연층과 상기 인터커넥트 패드 사이에 개재된 제3 금속층을 제공하는 단계 - 상기 제3 금속층은 복수의 개구를 구비함 -
    를 더 포함하는 방법.
  7. 제6항에 있어서, 상기 제1 전기적 절연층 및 상기 제2 전기적 절연층은 동일한 재료를 포함하는 방법.
  8. 제1항에 있어서, 상기 제1 전기적 절연층은 유전체를 포함하는 방법.
  9. 제1항에 있어서, 상기 제1 전기적 절연층은 4보다 작은 유전율을 가지고 있는 방법.
  10. 제1항에 있어서, 상기 제1 전기적 절연층은 80 기가파스칼(gigaPascals)보다 작은 모듈러스 값(modulus value)을 가지는 방법.
  11. 제1항에 있어서, 상기 제1 금속층의 복수의 개구 및 상기 제2 금속층의 복수의 개구는 상기 제1 전기적 절연층으로 거의 채워지는 방법.
  12. 제1항에 있어서, 상기 제1 금속층 및 상기 제2 금속층은 각각 상기 제1 금속층 및 상기 제2 금속층의 각각의 영역에 대해 20-80% 범위의 물리적 금속 밀도를 가지고 있는 방법.
  13. 제1항에 있어서, 상기 제1 금속층의 적어도 일부를 상기 제2 금속층의 적어도 일부에 전기적으로 접속하도록 상기 제1 전기적 절연층을 통해 하나 이상의 비아(via)를 제공하는 단계를 더 포함하는 방법.
  14. 제1항에 있어서, 상기 인터커넥트 패드와 상기 제2 금속층 사이에 개재되는 패시베이션 층을 제공하는 단계를 더 포함하는 방법.
  15. 제1항에 있어서, 상기 적어도 하나의 디바이스는 상기 인터커넥트 패드 아래에 놓여지는 상기 기판에 형성되는 방법.
  16. 인터커넥트 패드 영역 내에 형성되는 인터커넥트 패드 구조에 있어서,
    반도체 디바이스가 그 내부에 형성되는 기판; 및
    각각이 상기 인터커넥트 패드 영역내의 기판 위에 놓여지고 하나 이상의 낮은 모듈러스 유전체 재료(들)와 접촉하고 있는 복수의 도전체층 - 상기 복수의 도전체층은 상기 인터커넥트 패드 구조에 대한 기계적 서포트를 제공하기 충분한 상기 인터커넥트 패드 영역의 소정 부분 상에 수직으로 정렬된 개구를 구비하여 형성됨 -
    를 포함하는 인터커넥트 패드 구조.
  17. 제16항에 있어서,
    상기 복수의 도전체층의 최상층 위에 놓여지는 유전체 층 - 상기 유전체 층은 상기 유전체층의 영역내에 어떠한 금속 밀도도 가지지 않는 영역을 포함함으로써 상기 유전체층의 임의의 개구를 통과하는 금속을 전혀 가지지 않으며, 상기 영역은 상기 인터커넥트 패드 영역의 적어도 50%를 차지함 -; 및
    상기 유전체층 위에 놓여지는 도전성 인터커넥트 패드 층
    을 더 포함하는 인터커넥트 패드 구조.
  18. 인터커넥트 패드 영역 내에 형성되는 인터커넥트 패드 구조에 있어서,
    기판, 및 상기 기판을 기능적으로 이용하는 액티브 회로;
    상기 기판 위에 놓여지는 복수의 금속 인터커넥트 층 - 상기 복수의 인터커넥트 층은 하나 이상의 낮은 모듈러스 유전체 재료와 접촉하고 있고 상기 인터커넥트 패드 영역의 소정 부분 내의 수직 정렬된 개구를 구비하여 형성됨 -;
    상기 복수의 금속 인터커넥트 층 위에 놓여지는 최상위 금속 인터커넥트 층;
    상기 최상위 금속 인터커넥트 층 위에 놓여지고 상기 최상위 금속 인터커넥트 층의 제1 전기적 도전체를 노출하도록 하나 이상의 개구를 구비하는 절연층; 및
    상기 절연층 위에 놓여지도록 형성되고 상기 하나 이상의 개구를 채움으로써 상기 제1 전기적 도전체에 접속되는 도전성 패드
    를 포함하고,
    상기 최상위 금속 인터커넥트 층의 제2 전기적 도전체는 상기 절연층에 의해서만 상기 도전성 패드로부터 전기적으로 분리되며, 상기 제2 전기적 도전체는 상기 도전성 패드에 직접 접속되지 않고, 상기 제1 전기적 도전체 및 제2 전기적 도전체는 상기 하나 이상의 낮은 모듈러스 유전체 재료보다 더 큰 모듈러스를 가지는 유전체 재료에 의해 분리되는 인터커넥트 패드 구조.
  19. 제18항에 있어서, 상기 최상위 금속 인터커넥트 층의 상기 제1 전기적 도전체를 상기 최상위 금속 인터커넥트 층의 상기 제2 전기적 도전체로부터 분리하는 상기 최상위 금속 인터커넥트 층의 개구는 상기 복수의 금속 인터커넥트 층의 수직 정렬된 개구와 완전히 정렬되지 않는 인터커넥트 패드 구조.
  20. 인터커넥트 패드 영역 내의 인터커넥트 패드 구조에 있어서,
    액티브 회로를 구비하는 기판;
    상기 기판 위에 놓여지는 복수의 금속 인터커넥트 층 - 상기 복수의 금속 인터커넥트 층의 각각은 하나 이상의 낮은 모듈러스 유전체 재료와 접촉하고 있고, 상기 인터커넥트 패드 영역의 소정 부분 내의 수직 정렬 개구를 구비하여 형성됨 -;
    상기 복수의 금속 인터커넥트 층 위에 놓여지는 절연층; 및
    상기 절연층 위에 놓여지도록 형성되고, 상기 절연층의 하나 이상의 개구를 채움으로써 상기 복수의 금속 인터커넥트 층의 최상층의 제1 전기적 도전체에 접속되는 금속 패드
    를 포함하고,
    상기 복수의 금속 인터커넥트 층의 최상층의 제2 전기적 도전체가 상기 절연층에 의해서만 상기 금속 패드로부터 전기적으로 분리되며, 상기 제2 전기적 도전체는 상기 금속 패드에 직접 접속되지 않는 인터커넥트 패드 구조.
KR1020077015769A 2005-01-11 2005-11-30 신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치 KR101203220B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/033,008 2005-01-11
US11/033,008 US7241636B2 (en) 2005-01-11 2005-01-11 Method and apparatus for providing structural support for interconnect pad while allowing signal conductance
PCT/US2005/043207 WO2006076082A2 (en) 2005-01-11 2005-11-30 Method and apparatus for providing structural support for interconnect pad while allowing signal conductance

Publications (2)

Publication Number Publication Date
KR20070099599A true KR20070099599A (ko) 2007-10-09
KR101203220B1 KR101203220B1 (ko) 2012-11-20

Family

ID=36653824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077015769A KR101203220B1 (ko) 2005-01-11 2005-11-30 신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치

Country Status (6)

Country Link
US (2) US7241636B2 (ko)
JP (1) JP2008527710A (ko)
KR (1) KR101203220B1 (ko)
CN (2) CN101556945B (ko)
TW (1) TWI389226B (ko)
WO (1) WO2006076082A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360815B1 (ko) * 2007-10-31 2014-02-11 에이저 시스템즈 엘엘시 반도체 디바이스를 위한 본드 패드 지지 구조체
KR20200060671A (ko) * 2018-11-21 2020-06-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 둔각을 갖는 집적 회로 피처 및 그 형성 방법

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236107A (ja) * 2004-02-20 2005-09-02 Toshiba Corp 上層メタル電源スタンダードセル、面積圧縮装置および回路最適化装置
US7443020B2 (en) * 2005-02-28 2008-10-28 Texas Instruments Incorporated Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US7645675B2 (en) * 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US7592710B2 (en) * 2006-03-03 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for wire bonding
JP2007299968A (ja) * 2006-05-01 2007-11-15 Matsushita Electric Ind Co Ltd 半導体装置
US7253531B1 (en) * 2006-05-12 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor bonding pad structure
US7589945B2 (en) * 2006-08-31 2009-09-15 Freescale Semiconductor, Inc. Distributed electrostatic discharge protection circuit with varying clamp size
JP2008205165A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 半導体集積回路装置
US7586132B2 (en) * 2007-06-06 2009-09-08 Micrel, Inc. Power FET with low on-resistance using merged metal layers
US20090020856A1 (en) * 2007-07-17 2009-01-22 International Business Machines Corporation Semiconductor device structures and methods for shielding a bond pad from electrical noise
US7777998B2 (en) 2007-09-10 2010-08-17 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
JP5027605B2 (ja) * 2007-09-25 2012-09-19 パナソニック株式会社 半導体装置
US7739636B2 (en) * 2007-10-23 2010-06-15 International Business Machines Corporation Design structure incorporating semiconductor device structures that shield a bond pad from electrical noise
KR20090046627A (ko) * 2007-11-06 2009-05-11 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5291917B2 (ja) 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20110201717A1 (en) * 2007-12-28 2011-08-18 E. I. Du Pont De Nemours And Company Actinically curable adhesive composition
US8258629B2 (en) * 2008-04-02 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Curing low-k dielectrics for improving mechanical strength
US8274146B2 (en) * 2008-05-30 2012-09-25 Freescale Semiconductor, Inc. High frequency interconnect pad structure
US8581423B2 (en) * 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
US20100148218A1 (en) * 2008-12-10 2010-06-17 Panasonic Corporation Semiconductor integrated circuit device and method for designing the same
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
US8030776B2 (en) * 2009-10-07 2011-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with protective structure
US8261229B2 (en) * 2010-01-29 2012-09-04 Xilinx, Inc. Method and apparatus for interconnect layout in an integrated circuit
US8242613B2 (en) 2010-09-01 2012-08-14 Freescale Semiconductor, Inc. Bond pad for semiconductor die
TWI453425B (zh) * 2012-09-07 2014-09-21 Mjc Probe Inc 晶片電性偵測裝置及其形成方法
US20130154099A1 (en) 2011-12-16 2013-06-20 Semiconductor Components Industries, Llc Pad over interconnect pad structure design
CN103579192A (zh) * 2012-07-26 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种新型的通孔链测试结构及其测试方法
JP5772926B2 (ja) * 2013-01-07 2015-09-02 株式会社デンソー 半導体装置
US9105485B2 (en) * 2013-03-08 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structures and methods of forming the same
US9659882B2 (en) * 2015-01-20 2017-05-23 Sandisk Technologies Llc System, method and apparatus to relieve stresses in a semiconductor die caused by uneven internal metallization layers
US9564404B2 (en) * 2015-01-20 2017-02-07 Sandisk Technologies Llc System, method and apparatus to relieve stresses in a semiconductor wafer caused by uneven internal metallization layers
US9859891B1 (en) * 2016-06-24 2018-01-02 Qualcomm Incorporated Standard cell architecture for reduced parasitic resistance and improved datapath speed
KR102508527B1 (ko) * 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
US10192832B2 (en) * 2016-08-16 2019-01-29 United Microelectronics Corp. Alignment mark structure with dummy pattern
US9929114B1 (en) * 2016-11-02 2018-03-27 Vanguard International Semiconductor Corporation Bonding pad structure having island portions and method for manufacturing the same
US10910330B2 (en) * 2017-03-13 2021-02-02 Mediatek Inc. Pad structure and integrated circuit die using the same
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
CN110544683B (zh) * 2018-05-29 2021-03-19 澜起科技股份有限公司 用于检测金属间介质层缺陷的叠层结构及测试方法
CN110491849A (zh) * 2019-07-18 2019-11-22 珠海格力电器股份有限公司 芯片、输入输出结构和垫层
US20210104477A1 (en) * 2019-10-04 2021-04-08 Macronix International Co., Ltd. Pad structure
CN113571479A (zh) * 2021-06-30 2021-10-29 华为技术有限公司 芯片封装组件的测试方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
US5514892A (en) * 1994-09-30 1996-05-07 Motorola, Inc. Electrostatic discharge protection device
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
US6144100A (en) * 1997-06-05 2000-11-07 Texas Instruments Incorporated Integrated circuit with bonding layer over active circuitry
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6087732A (en) * 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
US6037668A (en) * 1998-11-13 2000-03-14 Motorola, Inc. Integrated circuit having a support structure
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
JP3727818B2 (ja) * 1999-03-19 2005-12-21 株式会社東芝 半導体装置の配線構造及びその形成方法
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6484060B1 (en) * 2000-03-24 2002-11-19 Micron Technology, Inc. Layout for measurement of overlay error
US6586839B2 (en) * 2000-08-31 2003-07-01 Texas Instruments Incorporated Approach to structurally reinforcing the mechanical performance of silicon level interconnect layers
US20030020163A1 (en) * 2001-07-25 2003-01-30 Cheng-Yu Hung Bonding pad structure for copper/low-k dielectric material BEOL process
DE10142318C1 (de) * 2001-08-30 2003-01-30 Advanced Micro Devices Inc Halbleiterstruktur und Verfahren zur Bestimmung kritischer Dimensionen und Überlagerungsfehler
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
JP3967199B2 (ja) * 2002-06-04 2007-08-29 シャープ株式会社 半導体装置及びその製造方法
US6804808B2 (en) * 2002-09-30 2004-10-12 Sun Microsystems, Inc. Redundant via rule check in a multi-wide object class design layout
JP3811473B2 (ja) * 2003-02-25 2006-08-23 富士通株式会社 半導体装置
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
US7081679B2 (en) * 2003-12-10 2006-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for reinforcing a bond pad on a chip
US7555736B2 (en) * 2005-06-14 2009-06-30 Cadence Design Systems, Inc. Method and system for using pattern matching to process an integrated circuit design

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101360815B1 (ko) * 2007-10-31 2014-02-11 에이저 시스템즈 엘엘시 반도체 디바이스를 위한 본드 패드 지지 구조체
KR20200060671A (ko) * 2018-11-21 2020-06-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 둔각을 갖는 집적 회로 피처 및 그 형성 방법
US11495558B2 (en) 2018-11-21 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit features with obtuse angles and method of forming same

Also Published As

Publication number Publication date
CN101167170A (zh) 2008-04-23
US20070210442A1 (en) 2007-09-13
US7626276B2 (en) 2009-12-01
JP2008527710A (ja) 2008-07-24
TW200634957A (en) 2006-10-01
US7241636B2 (en) 2007-07-10
WO2006076082A3 (en) 2007-12-21
US20060154469A1 (en) 2006-07-13
CN100561693C (zh) 2009-11-18
TWI389226B (zh) 2013-03-11
CN101556945A (zh) 2009-10-14
WO2006076082A2 (en) 2006-07-20
CN101556945B (zh) 2012-05-23
KR101203220B1 (ko) 2012-11-20

Similar Documents

Publication Publication Date Title
KR101203220B1 (ko) 신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치
US6384486B2 (en) Bonding over integrated circuits
KR100979080B1 (ko) 와이어 본드 패드를 가진 반도체 소자 및 그 제조 방법
US6921979B2 (en) Semiconductor device having a bond pad and method therefor
CN100463154C (zh) 接合垫结构及其形成方法
US6908841B2 (en) Support structures for wirebond regions of contact pads over low modulus materials
KR101360815B1 (ko) 반도체 디바이스를 위한 본드 패드 지지 구조체
US7687900B2 (en) Semiconductor integrated circuit device and fabrication method for the same
US7247552B2 (en) Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
US8115315B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US6136620A (en) Method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
US7382038B2 (en) Semiconductor wafer and method for making the same
US7741716B1 (en) Integrated circuit bond pad structures
US8212357B2 (en) Combination via and pad structure for improved solder bump electromigration characteristics
US7081679B2 (en) Structure and method for reinforcing a bond pad on a chip
KR20010088374A (ko) 반도체장치
US7323779B2 (en) Semiconductor device
EP0431490A1 (en) Semiconductor integrated circuit device having pads at periphery of semiconductor chip
KR20060087516A (ko) 능동 영역에 연결 가능한 고전류 구조
US8338829B2 (en) Semiconductor device
US8809695B2 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
KR19980036467A (ko) 반도체장치의 패드(pad)구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151027

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 7