JP3727818B2 - 半導体装置の配線構造及びその形成方法 - Google Patents
半導体装置の配線構造及びその形成方法 Download PDFInfo
- Publication number
- JP3727818B2 JP3727818B2 JP2000074491A JP2000074491A JP3727818B2 JP 3727818 B2 JP3727818 B2 JP 3727818B2 JP 2000074491 A JP2000074491 A JP 2000074491A JP 2000074491 A JP2000074491 A JP 2000074491A JP 3727818 B2 JP3727818 B2 JP 3727818B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- wiring
- semiconductor device
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の配線構造及びその形成方法に関し、特に電極パッドにワイヤやバンプ等の接続部材のボンディングを行う際に、電極パッド下の層間絶縁膜にクラックが発生することを抑制するための技術に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの動作を高速化するため、層間絶縁膜としてより低誘電率の絶縁膜が使用される。かかる観点から、ＣＶＤ（Chemical Vapor Deposition）法によるＳｉＯ2 膜、例えばＴＥＯＳ（tetraethyl orthosilicate）を用いて形成したシリコン酸化膜（以下ＴＥＯＳ膜或いは層という）に代え、これよりも誘電率が低い、ＳＯＧ（Spin-On-Glass）技術を用いて形成した有機材料を含むシリコン酸化膜（以下ＳＯＧ膜或いは層という）が、層間絶縁膜として使用される。
【０００３】
しかしながら、ＳＯＧ膜はＴＥＯＳ膜等と比較すると機械的強度が低く、ＳＯＧ膜の硬度は、ＴＥＯＳ膜の約１／１０である。また、ＴＥＯＳ膜が圧縮応力を持つように成膜される。これに対して、ＳＯＧ膜はＳｉ基板よりも大きな線膨張係数を持ち、このため、何の応力制御を行っていない現状の成膜方法では、成膜後のＳＯＧ膜は引っ張り応力を有する。これ等のことが原因となり、有機ＳＯＧ膜は、圧力が掛かると容易にクラックを発生してしまう。
【０００４】
このクラックの発生が最も問題となるのが、電極パッドにワイヤ、バンプ、異方性導電性シート等の接続部材のボンディングを行う工程である。即ち、ボンディングの際に電極パッドに掛かる圧力により、パッド直下のＳＯＧ膜にクラックが発生する。この点に関し、図１０（ａ）〜（ｆ）は従来の半導体装置の配線構造の形成方法を工程順に示す断面図である。
【０００５】
先ず、図１０（ａ）に示すように、絶縁層１上に配線層２を形成した後、有機ＳＯＧ層３を形成する。次に、図１０（ｂ）に示すように、ＳＯＧ層３に、配線層２に接続するヴィアホール４を形成する。次に、全面にＡｌを堆積して、ＳＯＧ層３上及びヴィアホール４内にＡｌ膜５を形成する。
【０００６】
次に、図１０（ｃ）に示すように、Ａｌ膜５を加工してパッドを形成するためのリソグラフィを行い、ＲＩＥ（Reactive Ion Etching）によってＡｌ電極パッド６を形成する。次に、図１０（ｄ）に示すように、全面に、有機ＳＯＧ膜、プラズマＣＶＤシリコン酸化膜、プラズマＣＶＤシリコン窒化膜等からなるパッシベーション層７を形成する。
【０００７】
次に、図１０（ｅ）に示すように、パッシベーション層７に開孔８を形成してＡｌパッド６を露出させる。次に、図１０（ｆ）に示すように、アセンブリのためのダイシング及びマウントを行った後、Ａｌパッド６にワイヤボンディングを行う。この際、Ａｌパッド６にワイヤ９を密着させ圧力を掛けることで、パッド６とワイヤ９とを接続する。
【０００８】
ところが、このワイヤボンディングの際に、パッド６の下方のＳＯＧ層３にクラックが生じるという問題がある。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、層間絶縁膜を低誘電率化する一方、ワイヤ等の接続部材をボンディングする際、電極パッド下で層間絶縁膜にクラックが発生することを抑制することができる半導体装置の配線構造及びその形成方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の第１の視点に係る半導体装置の配線構造は、
基板上に配設された配線層と、
前記配線層を被覆すると共に前記配線層に対応して形成されたヴィアホールを有する層間絶縁膜と、
前記ヴィアホール内に配設された導電性のヴィアプラグと、
前記層間絶縁膜上に配設され且つ前記ヴィアプラグを介して前記配線層に電気的に接続された電極パッドと、
を具備し、前記層間絶縁膜は、３以下の比誘電率と、５０ＧＰａ未満のヤング率とを有する第１絶縁層と、５０ＧＰａ以上のヤング率を有する第２絶縁層とを含み、前記第２絶縁層は前記第１絶縁層と前記電極パッドとの間に介在することを特徴とする。
【００１１】
本発明の第２の視点は、第１の視点に係る構造において、前記第２絶縁層は１００ｎｍ以上の厚さを有することを特徴とする。
【００１２】
本発明の第３の視点は、第１または２の視点に係る構造において、前記第１絶縁層は１０ＧＰａ以下のヤング率を有することを特徴とする。
【００１３】
本発明の第４の視点は、第１乃至３のいずれかの視点に係る構造において、前記第１絶縁層は２．０ｇ／ｃｍ3 未満の密度を有することを特徴とする。
【００１４】
本発明の第５の視点は、第４の視点に係る構造において、前記第１絶縁層は、有機材料を含むシリコン酸化物から実質的になることを特徴とする。
【００１５】
本発明の第６の視点は、第５の視点に係る構造において、前記第２絶縁層は、シリコン酸化物及びシリコン窒化物からなる群から選択された材料から実質的になることを特徴とする。
【００１６】
本発明の第７の視点は、第１乃至６のいずれかの視点に係る構造において、前記第１絶縁層は前記配線層を被覆するように配設されることを特徴とする。
【００１７】
本発明の第８の視点は、第１乃至６のいずれかの視点に係る構造において、前記第１絶縁層は前記配線層の周囲を包囲するように前記配線層と実質的に同じレベルに配設され、前記第２絶縁層は前記配線層及び前記第１絶縁層を被覆するように配設されることを特徴とする。
【００１８】
本発明の第９の視点は、第１乃至８のいずれかの視点に係る構造において、前記第２絶縁層は前記電極パッドの底面若しくは底面及び側面に沿った部分のみに配設されることを特徴とする。
【００１９】
本発明の第１０の視点に係る半導体装置の配線構造は、
基板上の異なるレベルに配設された複数の配線層と、
前記異なるレベルの前記配線層を夫々被覆すると共に前記配線層に対応して形成されたヴィアホールを有する複数の第１絶縁層と、前記第１絶縁層は３以下の比誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ／ｃｍ3 未満の密度とを有することと、
前記ヴィアホール内に配設された導電性のヴィアプラグと、
前記第１絶縁層の内で一番上に位置する最上第１絶縁層の上に配設され且つ前記ヴィアプラグの１つを介して前記配線層の１つに電気的に接続された電極パッドと、
前記最上第１絶縁層と前記電極パッドとの間に介在する第２絶縁層と、前記第２絶縁層は５０ＧＰａ以上のヤング率を有することと、
を具備する。
【００２０】
本発明の第１１の視点に係る半導体装置の配線構造は、
基板上の異なるレベルに配設された複数の配線層と、
前記異なるレベルの前記配線層の夫々と実質的に同じレベルに配設され且つ前記配線層の周囲を包囲する複数の第１絶縁層と、前記第１絶縁層は３以下の比誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ／ｃｍ3 未満の密度とを有することと、
前記異なるレベルの前記配線層及び前記第１絶縁層を夫々被覆すると共に前記配線層に対応して形成されたヴィアホールを有する複数の第２絶縁層と、前記第２絶縁層は５０ＧＰａ以上のヤング率を有することと、
前記ヴィアホール内に配設された導電性のヴィアプラグと、
前記第２絶縁層の内で一番上に位置する最上第２絶縁層の上に配設され且つ前記ヴィアプラグの１つを介して前記配線層の１つに電気的に接続された電極パッドと、
を具備する。
【００２１】
本発明の第１２の視点に係る半導体装置の配線構造の形成方法は、
基板上に配設された配線層を層間絶縁膜で被覆する工程と、前記層間絶縁膜は、３未満の比誘電率と、５０ＧＰａ未満のヤング率とを有する第１絶縁層と、５０ＧＰａ以上のヤング率を有する第２絶縁層とを積層して形成することと、
前記配線層に対応して前記層間絶縁膜にヴィアホールを形成する工程と、
前記ヴィアホール内に導電性のヴィアプラグを形成すると共に、前記ヴィアプラグを介して前記配線層に電気的に接続されるように、前記層間絶縁膜の前記第２絶縁層上に電極パッドを形成する工程と、
前記電極パッドに圧力を加えながら、前記電極パッドに接続部材を電気的に接続する工程と、
を具備する。
【００２２】
本発明の第１３の視点は、第１２の視点に係る方法において、
前記配線層を層間絶縁膜で被覆する工程は、
前記配線層上に前記第１絶縁層を形成する工程と、
前記第１絶縁層の表面に溝を形成する工程と、
前記溝を含む範囲で前記第１絶縁層上に前記第２絶縁層を形成する工程と、を具備し、
前記電極パッドを形成する工程は、
前記溝を含む範囲で前記第２絶縁層上に前記電極パッドの材料層を形成する工程と、
前記電極パッドの材料層の表面側からＣＭＰにより研磨することにより、前記溝の外に位置する前記第２絶縁層及び前記電極パッドの材料層の部分を除去する工程と、
を具備することを特徴とする。
【００２３】
本発明の第１４の視点は、第１２または１３の視点に係る方法において、前記第２絶縁層は１００ｎｍ以上の厚さを有することを特徴とする。
【００２４】
本発明の第１５の視点は、第１２乃至１４のいずれかの視点に係る方法において、前記第１絶縁層は１０ＧＰａ以下のヤング率を有することを特徴とする。
【００２５】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２６】
［第１実施形態］
図１は本発明の第１実施形態に係る半導体装置の配線構造を示す断面図である。
【００２７】
半導体基板１０上で絶縁層１１上に配線層１２が配設される。絶縁層１１及び配線層１２上に、スピン塗布法で形成される第１の有機ＳＯＧ層１３（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未満）が配設される。第１ＳＯＧ層１３上にプラズマＣＶＤ法で形成されるシリコン酸化膜（比誘電率＝４．０）或いはシリコン窒化膜（比誘電率＝７．０）からなる補強絶縁層１４（ヤング率５０ＧＰａ以上、密度２．０ｇ／ｃｍ3 以上）が配設される。第１ＳＯＧ層１３及び補強絶縁層１４に、配線層１２に接続するヴィアホール１５が形成される。プラズマＣＶＤＳｉＯ2 層１４上に第２の有機ＳＯＧ層１６が配設され、層１６のヴィアホール１５を含む領域に溝１７が形成される。
【００２８】
溝１７及びヴィアホール１５の表面に沿ってライナー層１８が配設される。ヴィアホール１５及び溝１７内に導電性ヴィアプラグ１９及び電極パッド２０が埋め込み形成される。第２ＳＯＧ層１６上にパッシベーション層２１が配設され、層２１にパッド２０が露出する開孔２２が形成される。開孔２２に露出するパッド２０上にワイヤ２３が接続される。
【００２９】
図２（ａ）〜（ｇ）は図１に示す配線構造の形成方法を工程順に示す断面図である。
【００３０】
先ず、図２（ａ）に示すように、半導体基板１０上で絶縁層１１上に配線層１２を形成した後、第１の有機ＳＯＧ層１３で被覆する。次に、第１ＳＯＧ層１３上に、プラズマＣＶＤ法を用いてシリコン酸化膜或いはシリコン窒化膜を堆積して補強絶縁層１４を形成する。次に、補強絶縁層１４上に第２の有機ＳＯＧ層１６を形成する。
【００３１】
次に、図２（ｂ）に示すように、第２ＳＯＧ層１６に、下方に配線が形成された領域を少なくとも含む溝１７を形成する。次に、溝１７に露出する補強絶縁層１４及び第１ＳＯＧ層１３に配線層１２に接続するヴィアホール１５を形成する。次に、全面にＴｉ、ＴｉＮ、Ｎｂ、Ｔａ或いはＴａＡｌの何れかを堆積して、ライナー層１８を形成する。
【００３２】
次に、図２（ｃ）に示すように、リフロースパッタリング法を用いてＡｌ層２５を堆積して、ヴィアホール１５及び溝１７内にＡｌ層２５を埋め込む。次に、図２（ｄ）に示すように、ＣＭＰ（Chemical-Mechanical Polishing）法を用いて溝１７外で第２ＳＯＧ層１６上のライナー層１８及びＡｌ層２５を除去する。これにより、ヴィアホール１５内にヴィアプラグ１９を配設すると共に、溝１７内に電極パッド２０を配設する。
【００３３】
次に、図２（ｅ）に示すように、全面に有機ＳＯＧ膜、プラズマＣＶＤＳｉＯ2 膜或いはプラズマＣＶＤシリコン窒化膜等からなるパッシベーション層２１を形成する。次に、図２（ｆ）に示すように、パッシベーション層２１に開孔２２を形成して、パッド２０の少なくとも一部を露出させる。
【００３４】
次に、アセンブリのためのダイシング及びマウントを行った後、図２（ｇ）に示すように、Ａｌパッド２０にワイヤ２３を密着させて圧力を掛ける。これにより、パッド２０とワイヤ２３とを接続する、所謂ワイヤボンディングを行う。
【００３５】
実験によれば、このワイヤボンディングの際、電極パッド２０の下方の補強絶縁層１４及び第１ＳＯＧ層１３にクラックが発生することはなかった。第１ＳＯＧ層１３にクラックが生じない理由を図３を用いて説明する。
【００３６】
図３は有機ＳＯＧ膜とＰ−（プラズマＣＶＤ法で形成したことを意味する）ＳｉＯ2 膜（ＴＥＯＳ膜）との硬度の測定結果を示す図である。図３に示すように、有機材料を含むシリコン酸化膜であるＳＯＧ膜の硬度は、Ｐ−ＳｉＯ2 膜（ＴＥＯＳ膜）に比べて小さく、かなり低い荷重で膜にクラックが発生する。そのため、従来の構造では、ワイヤボンディングの際に、パッドに掛かる圧力により、パッド下でＳＯＧ層にクラックが発生する。
【００３７】
表１は有機ＳＯＧ膜、プラズマＣＶＤシリコン酸化膜（Ｐ−ＳｉＯ2 ）及びプラズマＣＶＤシリコン窒化膜（Ｐ−ＳｉＮ）のヤング率を示す。
【００３８】
表２は補強絶縁層として使用される絶縁膜の膜厚と、その下方の有機ＳＯＧ層におけるワイヤボンディング中のクラックの発生との関係を示す。
【００３９】
表３は補強絶縁層として使用される絶縁膜のヤング率及び密度と、その下方の有機ＳＯＧ層におけるワイヤボンディング中のクラックの発生との関係を示す。
【００４０】
【表１】
【００４１】
【表２】
【００４２】
【表３】
【００４３】
表１に示すように、プラズマＣＶＤシリコン酸化膜、プラズＣＶＤマシリコン窒化膜のヤング率（及び硬度）は、有機ＳＯＧ膜に比べて４〜３０倍以上も大きい。電極パッド２０と第１ＳＯＧ層１３との間に、硬度の高いプラズマＣＶＤシリコン酸化膜或いはプラズマＣＶＤシリコン窒化膜が形成されるので、ワイヤボンディングの際に第１ＳＯＧ層１３にクラックが生じることがない。
【００４４】
表３に示すように、補強絶縁層として５７ＧＰａ以上のヤング率を示す、或いは密度が２．０ｇ／ｃｍ3 以上の絶縁膜を用いれば、有機ＳＯＧ層にクラックが生じないことが分かる。なお、表３では、有機ＳＯＧ膜にクラックが生じないヤング率の値の下限は５７ＧＰａであるが、５０ＧＰａ程度の補強絶縁層を設けても有機ＳＯＧ層にクラックが生じない。また、補強絶縁層の膜厚は有機ＳＯＧ層よりも小さいほうがよいが、表２に示すように、１００ｎｍ以上であることが好ましいことが分かる。
【００４５】
本実施形態によれば、有機ＳＯＧ層と電極パッドとの間に、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層が配設される。このため、ワイヤボンディングの際にパッドの下の有機ＳＯＧ層にクラックが生じることはない。
【００４６】
［第２実施形態］
図４（ａ）〜（ｈ）は本発明の第２実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。有機ＳＯＧ層上に補強絶縁層を一面に形成すると、有機ＳＯＧ層の誘電率が低いという効果を減少させてしまう。そこで、本実施形態では、パッドの底部のみに補強絶縁層を形成する方法について説明する。
【００４７】
先ず、図４（ａ）に示すように、半導体基板１０上で絶縁層１１上に配線層１２を形成した後、有機ＳＯＧ層３３で被覆する。
次に、図４（ｂ）に示すように、ＳＯＧ層３３に、下方に配線層１２が形成された領域を少なくとも含む溝１７を形成する。次に、プラズマＣＶＤ法を用いてＳｉＯ2 膜或いはシリコン窒化膜を堆積して、補強絶縁層３４を形成する。なお、この補強絶縁層３４の膜厚は、１００ｎｍ以上であることが好ましい。次に、図４（ｃ）に示すように、溝１７の底部に、配線層１２に接続するヴィアホール１５を形成する。
【００４８】
次に、図４（ｄ）に示すように、全面にＴｉ、ＴｉＮ、Ｎｂ、Ｔａ或いはＴａＡｌの何れかを堆積して、ライナー層１８を形成する。次に、リフロースパッタリングによってＡｌ層２５をヴィアホール１５内及び溝１７内に堆積する。
【００４９】
次に、図４（ｅ）に示すように、ＣＭＰ法によって、溝１７外でＳＯＧ層上のＡｌ層２５、ライナー層１８及び補強絶縁層３４を除去する。これにより、ヴィアホール１５内にヴィアプラグ１９を配設すると共に、溝１７内に電極パッド２０を配設する。
【００５０】
次に、図４（ｆ）に示すように、全面に有機ＳＯＧ膜、プラズマＣＶＤＳｉＯ2 膜或いはプラズマＣＶＤシリコン窒化膜等からなるパッシベーション層２１を形成する。次に、図４（ｇ）に示すように、パッシベーション層２１に開孔２２を形成して、パッド２０の少なくとも一部を露出させる。
【００５１】
次に、アセンブリのためのダイシング及びマウントを行った後、図４（ｈ）に示すように、Ａｌパッド２０にワイヤ２３を密着させて圧力を掛ける。これにより、パッド２０とワイヤ２３とを接続する、所謂ワイヤボンディングを行う。
【００５２】
実験によれば、このワイヤボンディングの際、電極パッド２０の下方のＳＯＧ層３３にクラックが発生することはなかった。これは、有機ＳＯＧ層３３と電極パッド２０との間に、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層３４が配設されたことによる。
【００５３】
［第３実施形態］
図５（ａ）〜（ｄ）は本発明の第３実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。本実施形態では、配線材料としてＣｕを用いた場合について説明する。配線材料としてＣｕを使用した場合には、Ａｌボンディングワイヤとの密着性が悪くなるという問題が発生する。
【００５４】
先ず、第２実施形態で図４（ａ）〜図４（ｇ）を用いて説明した工程と、配線がＣｕ配線であることを除いて同様な工程を用いて、図５（ａ）に示す構造を形成する（従って、その詳細な説明は省略する）。このため、図５（ａ）において、ヴィアホール１５内にＣｕヴィアプラグ４１が配設され、溝１７内にＣｕパッド４２が配設される。また、本実施形態において、パッシベーション層２１はシリコン窒化膜からなる。
【００５５】
次に、図５（ｂ）に示すように、全面にＴｉＮ膜或いはＴａＮ膜を堆積して、バリア層４３を形成する。次に、開孔２２を埋め込むようにＡｌ膜４４をスパッタリング法を用いて堆積する。次に、図５（ｃ）に示すように、開孔２２外でパッシベーション層２１上のＡｌ膜４４及びバリア層４３を除去して、開孔２２内にＡｌパッド４４を形成する。
【００５６】
次に、アセンブリのためのダイシング及びマウントを行った後、図５（ｄ）に示すように、Ａｌパッド４４にワイヤ２３を密着させて圧力を掛ける。これにより、パッド４４とワイヤ２３とを接続する、所謂ワイヤボンディングを行う。
【００５７】
実験によれば、このワイヤボンディングの際、電極パッド４２、４４の下方のＳＯＧ層３３にクラックが発生することはなかった。これは、有機ＳＯＧ層３３とＣｕパッド４２との間に、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層３４が配設されたことによる。
【００５８】
［第４実施形態］
図６（ａ）〜（ｆ）は本発明の第４実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。
【００５９】
先ず、第２実施形態で図４（ａ）〜図４（ｇ）を用いて説明した工程と同様な工程を用いて、図６（ａ）に示す構造を形成する（従って、その詳細な説明は省略する）。
【００６０】
次に、図６（ｂ）に示すように、Ｔｉ／Ｎｉ／Ｐｄ、或いはＴｉ／ＴｉＷ／Ａｕの積層構造からなるバリア層５１を形成する。次に、図５（ｃ）に示すように、レジストの塗布を行った後、リソグラフィ技術を用いて、開孔２２が露出するレジストパターン５２を形成する。
【００６１】
次に、図６（ｄ）に示すように、パッド２０上のレジストパターン５２の開口部に電解メッキ法を用いてＡｕまたは半田を埋め込んでバンプ５３を形成する。次に、図６（ｅ）に示すように、レジストパターン５２を除去した後、バンプ５３をマスクとして、露出するバリア層５１を除去する。
【００６２】
裏面のラッピング、ダイシングの後、図６（ｆ）に示すように、バンプ５３にリードテープ５４を貼り付け、圧力を加えながら、約５００℃まで昇温して、ボンディングを行う。
【００６３】
実験によれば、このボンディングの際、電極パッド２０の下方のＳＯＧ層３３にクラックが発生することはなかった。これは、有機ＳＯＧ層３３と電極パッド２０との間に、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層３４が配設されたことによる。
【００６４】
［第５実施形態］
図７（ａ）〜（ｅ）は本発明の第５実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。
【００６５】
本実施形態において、Ｓｉ基板６０上にＭＩＳ（Metal-Insulator-Semiconductor）型のトランジスタ６１が形成される。トランジスタ６１は、基板６０内に形成された一対のソース／ドレイン層６２、６３と、チャネル領域上に絶縁膜を介して配設されたゲート電極６４とを有する。
【００６６】
先ず、図７（ａ）に示すように、基板６０の全面をＢＰＳＧ（B-doped Phospho-Silicate Glass）膜からなる絶縁層７１で被覆する。次に、絶縁層７１上にＷからなる配線層７２を形成すると共にヴィアプラグ７３を介してトランジスタ６１に接続する。
【００６７】
次に、図７（ｂ）に示すように、絶縁層７１及び配線層７２をスピン塗布法で形成される有機ＳＯＧ層（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未満）からなる絶縁層７４で被覆する。次に、絶縁層７４上にＣｕ／ＴａＮからなる配線層７５を形成すると共にヴィアプラグ７６を介して配線層７２に接続する。
【００６８】
次に、図７（ｃ）に示すように、絶縁層７４及び配線層７５を有機ＳＯＧ層からなる絶縁層７７で被覆する。次に、絶縁層７７上にＣｕ／ＴａＮからなる配線層７８を形成すると共にヴィアプラグ７９を介して配線層７５に接続する。
【００６９】
次に、図７（ｄ）に示すように、絶縁層７７及び配線層７８をプラズマＣＶＤ法で形成されるシリコン酸化膜からなる補強絶縁層８０（ヤング率５０ＧＰａ以上、密度２．０ｇ／ｃｍ3 以上）で被覆する。次に、絶縁層８０上にＣｕ／ＴａＮからなるパッド兼配線層８１を形成すると共にヴィアプラグ８２を介して配線層７８に接続する。
【００７０】
次に、図７（ｅ）に示すように、絶縁層８０及びパッド兼配線層８１をプラズマＣＶＤ法で形成されるシリコン窒化膜からなるパッシベーション層８３で被覆する。次に、パッシベーション層８３に開孔を形成すると共に、同開孔内にＡｌ／ＢＭ（Barrier Metal）電極パッド８４を形成する。
【００７１】
このような構造においては、電極パッド８１、８４の直下にプラズマＣＶＤ法で形成されたシリコン酸化膜からなる補強絶縁層８０が配設されている。このため、ボンディング工程における機械的衝撃にも耐えうるようになる。また、中間部の絶縁層としては低誘電率のＳＯＧ絶縁層７４、７７が使用されているため、デバイスの高速化も実現することができる。
【００７２】
なお、図７（ｅ）ではＣｕ（ＴａＮ含む）配線兼パッド８１の上にＡｌ（Ｔｉ／ＴｉＮ等のＢＭを含む）の蓋状のパッド８４が形成される。これはＣｕが最表面に出ているとボンディング強度が弱い、酸化されてしまう、腐食が生じる等の問題があるためである。このように電極パッドは何層かの金属層を積層して構成される場合が多いが、このような場合、これ等を一体の電極と考えこの電極の直下に機械的強度に優れた補強絶縁層を配設すればよい。
【００７３】
［第６実施形態］
図８（ａ）〜（ｆ）は本発明の第６実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。
【００７４】
先ず、上述のような工程で、図７（ａ）に示す構造と同じ図８（ａ）に示す構造を形成する。
【００７５】
次に、図８（ｂ）に示すように、絶縁層７１及び配線層７２を有機ＳＯＧ層からなる３００ｎｍの厚さの絶縁層７４で被覆する。次に、絶縁層７４をプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる５０ｎｍの厚さの絶縁層８６ａで被覆する。絶縁層８６ａは配線層を形成するためのエッチングストッパとして利用される。
【００７６】
次に、図８（ｃ）に示すように、絶縁層８６ａをスピン塗布法で形成される有機ＳＯＧ層からなる絶縁層８８ａで被覆する。次に、絶縁層７４、８６ａ、８８ａのパターニング及び溝の形成を行った後、Ｃｕ／ＴａＮを溝内に埋め込むことにより、配線層７５及びヴィアプラグ７６を形成する（デュアルダマシン法）。次に、絶縁層８８ａ及び配線層７５をプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる５０ｎｍの厚さの絶縁層８６ｂで被覆する。絶縁層８６ｂはＣｕが層間絶縁膜中へ拡散していくことを防止するために利用される。
【００７７】
次に、図８（ｄ）に示すように、絶縁層８６ｂを、有機ＳＯＧ層からなる絶縁層８８ｂと、プラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる５０ｎｍの厚さの絶縁層８６ｃと、有機ＳＯＧ層からなる絶縁層８８ｃとで順次被覆する。次に、絶縁層８６ｂ、８８ｂ、８６ｃ、８８ｃのパターニング及び溝の形成を行った後、Ｃｕ／ＴａＮを溝内に埋め込むことにより、配線層７８及びヴィアプラグ７９を形成する。次に、絶縁層８８ｃ及び配線層７８をプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる５０ｎｍの厚さの絶縁層８６ｄで被覆する。
【００７８】
次に、図８（ｅ）に示すように、絶縁層８６ｄをプラズマＣＶＤ法で形成されるシリコン酸化膜からなる１μｍの厚さの補強絶縁層８０で被覆する。次に、絶縁層８０上にＣｕ／ＴａＮからなるパッド兼配線層８１を形成すると共にヴィアプラグ８２を介して配線層７８に接続する（デュアルダマシン法）。
【００７９】
次に、図８（ｆ）に示すように、絶縁層８０及びパッド兼配線層８１をプラズマＣＶＤ法で形成されるシリコン窒化膜からなるパッシベーション層８３で被覆する。次に、パッシベーション層８３に開孔を形成すると共に、同開孔内にＡｌ／ＢＭ電極パッド８４を形成する。
【００８０】
このような構造においては、電極パッド８１、８４の直下にプラズマＣＶＤ法で形成されたシリコン酸化膜からなる補強絶縁層８０が配設されている。このため、ボンディング工程における機械的衝撃にも耐えうるようになる。また、中間部の絶縁層としては低誘電率のＳＯＧ絶縁層７４、８８ａ、８８ｂ、８８ｃが使用されているため、デバイスの高速化も実現することができる。
【００８１】
本実施形態では各層の配線溝の下に配線溝エッチング時のストッパ層としてプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜（望ましくはシリコン窒化膜）を用いている。しかし、ＬＳＩの動作の高速化の観点からこれ等を省略することもできる。
【００８２】
また各層のＣｕ配線を覆うように堆積されたプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜（望ましくはシリコン窒化膜）についても省略することもできる。これは、例えば、塗布型絶縁膜自体がＣｕ拡散抑制効果のある膜である場合や、Ｃｕ配線の上面もバリヤメタルで囲む構造の配線である場合である。また、配線材料がＣｕではなくＡｌやＷ等の材料の場合、層間膜中への配線材料の拡散は無視できるため、拡散抑制層は不要となる。
【００８３】
また、本実施形態では、最上層配線層兼バンプはデュアルダマシン法で形成したが、ヴィアプラグと配線とを別々に埋め込むシングルダマシン法で形成してもよい。この場合、最上層配線と同じレベルの絶縁膜はその絶縁膜とは別に堆積されることになる。即ち、最上層配線と同じレベルの絶縁膜とその下の絶縁膜とは同一材料からなっても、異なる材料からなってもよい。
【００８４】
［第７実施形態］
図９は本発明の第７実施形態に係る半導体装置の配線構造を示す断面図である。
【００８５】
半導体基板９０上には、異なるレベルに複数の配線層９４ａ、９４ｂ、９４ｃが配設される。また、基板９０及び複数の配線層９４ａ、９４ｂ、９４ｃの間には、層間絶縁層（補強絶縁層）９２ａ、９２ｂ、９２ｃが配設される。更に、配線層９４ａ、９４ｂ、９４ｃの夫々と実質的に同じレベルに配設され且つ配線層９４ａ、９４ｂの周囲を包囲するように複数の埋め込み絶縁層９６ａ、９６ｂが配設される。各レベルの配線層９４ａ、９４ｂ、９４ｃは導電性ヴィアプラグ９５を介して電気的に接続される。
【００８６】
層間絶縁層９２ａ、９２ｂ、９２ｃは、プラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層（ヤング率５０ＧＰａ以上、密度２．０ｇ／ｃｍ3 以上）である。埋め込み絶縁層９６ａ、９６ｂは、スピン塗布法で形成される有機ＳＯＧ層（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未満）からなる。
【００８７】
最上部の配線層９４ｃ及び層間絶縁層９２ｃはＳｉＮ等からなるパッシベーション層９７により被覆される。パッシベーション層９７に、最上部の配線層９４ｃで一部であってパッドとして機能する部分９８ａを露出する開孔が形成され、同開孔内に電極パッド９８ｂが配設される。
【００８８】
このような構造においては、電極パッド９８ａ、９８ｂの直下にプラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層９２ｃが配設されている。このため、ボンディング工程における機械的衝撃にも耐えうるようになる。また、中間部の絶縁層としては低誘電率のＳＯＧ絶縁層９６ａ、９６ｂが使用されているため、デバイスの高速化も実現することができる。
【００８９】
上記第１乃至第７実施形態において、補強絶縁層の形成される位置は、パッドとその直下の配線層の間であればどこでも良い。しかし、パッド直下に形成すると最も効果が高い。また、配線とパッドとの間に、補強絶縁層を複数層挿入しても良い。
【００９０】
また、パッド下のヴィアプラグの形成方法としては、スパッタリング法で埋め込む以外に、ヴィアホールの開孔後、選択Ｗ−ＣＶＤ法、ブランケットＷ−ＣＶＤ法等によってＷヴィアプラグを形成する方法、或いはＡｌピラーを用いてヴィアプラグを形成する方法がある。また、配線材料としてＣｕの他、ＡｌやＷを使用することができる。
【００９１】
上述の実施形態において、ヤング率が５０ＧＰａ未満、典型的には１０ＧＰａ以下、密度が２．０ｇ／ｃｍ3 以下の層間絶縁層として、ＳＯＧ膜が例示されるが、その成膜方法は限定的なものではない。また、ヤング率、密度等が先の条件を満たす範囲でＳＯＧ膜以外の低誘電率膜（比誘電率ｋが３．０以下の膜）を用いることが可能である。
【００９２】
また、上述の実施形態において、ヤング率が５０ＧＰａ以上、密度が２．０ｇ／ｃｍ3 以上の補強絶縁層として、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜が例示されるが、ヤング率または密度が先の条件を満たす範囲で他の絶縁膜（ＳｉＣ膜、ＳｉＯＦ膜、ＰＳＧ膜等）を用いることが可能である。
【００９３】
【発明の効果】
以上説明したように本発明に係る半導体装置の配線構造及びその形成方法によれば、層間絶縁膜を低誘電率化する一方、ワイヤ等の接続部材をボンディングする際、電極パッド下で層間絶縁膜にクラックが発生することを抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の配線構造を示す断面図。
【図２】図１に示す配線構造の形成方法を工程順に示す断面図。
【図３】有機ＳＯＧ膜とＰ−ＳｉＯ2 膜（ＴＥＯＳ膜）との硬度の測定結果を示す図。
【図４】本発明の第２実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図５】本発明の第３実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図６】本発明の第４実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図７】本発明の第５実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図８】本発明の第６実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図９】本発明の第７実施形態に係る半導体装置の配線構造を示す断面図。
【図１０】従来の半導体装置の配線構造の形成方法を工程順に示す断面図。
【符号の説明】
１０、６０、９０…基板
１１、７１、８６ａ、８６ｂ、８６ｃ、８６ｄ…絶縁層
１２、７２、７５、７８、９４ａ、９４ｂ、９４ｃ…配線層
１３、１６、３３、７４、７７、８８ａ、８８ｂ、８８ｃ、９６ａ、９６ｂ…有機ＳＯＧ層
１４、３４、８０、９２ａ、９２ｂ、９２ｃ…補強絶縁層
１５…ヴィアホール
１７…溝
１８…ライナー層
１９、４１、７３、７６、７９、８２、９５…ヴィアプラグ
２０、４２、４４、８１、８４、９８ａ、９８ｂ…パッド
２１…パッシベーション層
２２…開孔
２３…ワイヤ
３４…緩衝層
４３、５１…バリア層
５２…レジストパターン
５３…バンプ
５４…リードテープ
６１…ＭＩＳトランジスタ
【発明の属する技術分野】
本発明は半導体装置の配線構造及びその形成方法に関し、特に電極パッドにワイヤやバンプ等の接続部材のボンディングを行う際に、電極パッド下の層間絶縁膜にクラックが発生することを抑制するための技術に関する。
【０００２】
【従来の技術】
近年、ＬＳＩの動作を高速化するため、層間絶縁膜としてより低誘電率の絶縁膜が使用される。かかる観点から、ＣＶＤ（Chemical Vapor Deposition）法によるＳｉＯ2 膜、例えばＴＥＯＳ（tetraethyl orthosilicate）を用いて形成したシリコン酸化膜（以下ＴＥＯＳ膜或いは層という）に代え、これよりも誘電率が低い、ＳＯＧ（Spin-On-Glass）技術を用いて形成した有機材料を含むシリコン酸化膜（以下ＳＯＧ膜或いは層という）が、層間絶縁膜として使用される。
【０００３】
しかしながら、ＳＯＧ膜はＴＥＯＳ膜等と比較すると機械的強度が低く、ＳＯＧ膜の硬度は、ＴＥＯＳ膜の約１／１０である。また、ＴＥＯＳ膜が圧縮応力を持つように成膜される。これに対して、ＳＯＧ膜はＳｉ基板よりも大きな線膨張係数を持ち、このため、何の応力制御を行っていない現状の成膜方法では、成膜後のＳＯＧ膜は引っ張り応力を有する。これ等のことが原因となり、有機ＳＯＧ膜は、圧力が掛かると容易にクラックを発生してしまう。
【０００４】
このクラックの発生が最も問題となるのが、電極パッドにワイヤ、バンプ、異方性導電性シート等の接続部材のボンディングを行う工程である。即ち、ボンディングの際に電極パッドに掛かる圧力により、パッド直下のＳＯＧ膜にクラックが発生する。この点に関し、図１０（ａ）〜（ｆ）は従来の半導体装置の配線構造の形成方法を工程順に示す断面図である。
【０００５】
先ず、図１０（ａ）に示すように、絶縁層１上に配線層２を形成した後、有機ＳＯＧ層３を形成する。次に、図１０（ｂ）に示すように、ＳＯＧ層３に、配線層２に接続するヴィアホール４を形成する。次に、全面にＡｌを堆積して、ＳＯＧ層３上及びヴィアホール４内にＡｌ膜５を形成する。
【０００６】
次に、図１０（ｃ）に示すように、Ａｌ膜５を加工してパッドを形成するためのリソグラフィを行い、ＲＩＥ（Reactive Ion Etching）によってＡｌ電極パッド６を形成する。次に、図１０（ｄ）に示すように、全面に、有機ＳＯＧ膜、プラズマＣＶＤシリコン酸化膜、プラズマＣＶＤシリコン窒化膜等からなるパッシベーション層７を形成する。
【０００７】
次に、図１０（ｅ）に示すように、パッシベーション層７に開孔８を形成してＡｌパッド６を露出させる。次に、図１０（ｆ）に示すように、アセンブリのためのダイシング及びマウントを行った後、Ａｌパッド６にワイヤボンディングを行う。この際、Ａｌパッド６にワイヤ９を密着させ圧力を掛けることで、パッド６とワイヤ９とを接続する。
【０００８】
ところが、このワイヤボンディングの際に、パッド６の下方のＳＯＧ層３にクラックが生じるという問題がある。
【０００９】
【発明が解決しようとする課題】
本発明の目的は、層間絶縁膜を低誘電率化する一方、ワイヤ等の接続部材をボンディングする際、電極パッド下で層間絶縁膜にクラックが発生することを抑制することができる半導体装置の配線構造及びその形成方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の第１の視点に係る半導体装置の配線構造は、
基板上に配設された配線層と、
前記配線層を被覆すると共に前記配線層に対応して形成されたヴィアホールを有する層間絶縁膜と、
前記ヴィアホール内に配設された導電性のヴィアプラグと、
前記層間絶縁膜上に配設され且つ前記ヴィアプラグを介して前記配線層に電気的に接続された電極パッドと、
を具備し、前記層間絶縁膜は、３以下の比誘電率と、５０ＧＰａ未満のヤング率とを有する第１絶縁層と、５０ＧＰａ以上のヤング率を有する第２絶縁層とを含み、前記第２絶縁層は前記第１絶縁層と前記電極パッドとの間に介在することを特徴とする。
【００１１】
本発明の第２の視点は、第１の視点に係る構造において、前記第２絶縁層は１００ｎｍ以上の厚さを有することを特徴とする。
【００１２】
本発明の第３の視点は、第１または２の視点に係る構造において、前記第１絶縁層は１０ＧＰａ以下のヤング率を有することを特徴とする。
【００１３】
本発明の第４の視点は、第１乃至３のいずれかの視点に係る構造において、前記第１絶縁層は２．０ｇ／ｃｍ3 未満の密度を有することを特徴とする。
【００１４】
本発明の第５の視点は、第４の視点に係る構造において、前記第１絶縁層は、有機材料を含むシリコン酸化物から実質的になることを特徴とする。
【００１５】
本発明の第６の視点は、第５の視点に係る構造において、前記第２絶縁層は、シリコン酸化物及びシリコン窒化物からなる群から選択された材料から実質的になることを特徴とする。
【００１６】
本発明の第７の視点は、第１乃至６のいずれかの視点に係る構造において、前記第１絶縁層は前記配線層を被覆するように配設されることを特徴とする。
【００１７】
本発明の第８の視点は、第１乃至６のいずれかの視点に係る構造において、前記第１絶縁層は前記配線層の周囲を包囲するように前記配線層と実質的に同じレベルに配設され、前記第２絶縁層は前記配線層及び前記第１絶縁層を被覆するように配設されることを特徴とする。
【００１８】
本発明の第９の視点は、第１乃至８のいずれかの視点に係る構造において、前記第２絶縁層は前記電極パッドの底面若しくは底面及び側面に沿った部分のみに配設されることを特徴とする。
【００１９】
本発明の第１０の視点に係る半導体装置の配線構造は、
基板上の異なるレベルに配設された複数の配線層と、
前記異なるレベルの前記配線層を夫々被覆すると共に前記配線層に対応して形成されたヴィアホールを有する複数の第１絶縁層と、前記第１絶縁層は３以下の比誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ／ｃｍ3 未満の密度とを有することと、
前記ヴィアホール内に配設された導電性のヴィアプラグと、
前記第１絶縁層の内で一番上に位置する最上第１絶縁層の上に配設され且つ前記ヴィアプラグの１つを介して前記配線層の１つに電気的に接続された電極パッドと、
前記最上第１絶縁層と前記電極パッドとの間に介在する第２絶縁層と、前記第２絶縁層は５０ＧＰａ以上のヤング率を有することと、
を具備する。
【００２０】
本発明の第１１の視点に係る半導体装置の配線構造は、
基板上の異なるレベルに配設された複数の配線層と、
前記異なるレベルの前記配線層の夫々と実質的に同じレベルに配設され且つ前記配線層の周囲を包囲する複数の第１絶縁層と、前記第１絶縁層は３以下の比誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ／ｃｍ3 未満の密度とを有することと、
前記異なるレベルの前記配線層及び前記第１絶縁層を夫々被覆すると共に前記配線層に対応して形成されたヴィアホールを有する複数の第２絶縁層と、前記第２絶縁層は５０ＧＰａ以上のヤング率を有することと、
前記ヴィアホール内に配設された導電性のヴィアプラグと、
前記第２絶縁層の内で一番上に位置する最上第２絶縁層の上に配設され且つ前記ヴィアプラグの１つを介して前記配線層の１つに電気的に接続された電極パッドと、
を具備する。
【００２１】
本発明の第１２の視点に係る半導体装置の配線構造の形成方法は、
基板上に配設された配線層を層間絶縁膜で被覆する工程と、前記層間絶縁膜は、３未満の比誘電率と、５０ＧＰａ未満のヤング率とを有する第１絶縁層と、５０ＧＰａ以上のヤング率を有する第２絶縁層とを積層して形成することと、
前記配線層に対応して前記層間絶縁膜にヴィアホールを形成する工程と、
前記ヴィアホール内に導電性のヴィアプラグを形成すると共に、前記ヴィアプラグを介して前記配線層に電気的に接続されるように、前記層間絶縁膜の前記第２絶縁層上に電極パッドを形成する工程と、
前記電極パッドに圧力を加えながら、前記電極パッドに接続部材を電気的に接続する工程と、
を具備する。
【００２２】
本発明の第１３の視点は、第１２の視点に係る方法において、
前記配線層を層間絶縁膜で被覆する工程は、
前記配線層上に前記第１絶縁層を形成する工程と、
前記第１絶縁層の表面に溝を形成する工程と、
前記溝を含む範囲で前記第１絶縁層上に前記第２絶縁層を形成する工程と、を具備し、
前記電極パッドを形成する工程は、
前記溝を含む範囲で前記第２絶縁層上に前記電極パッドの材料層を形成する工程と、
前記電極パッドの材料層の表面側からＣＭＰにより研磨することにより、前記溝の外に位置する前記第２絶縁層及び前記電極パッドの材料層の部分を除去する工程と、
を具備することを特徴とする。
【００２３】
本発明の第１４の視点は、第１２または１３の視点に係る方法において、前記第２絶縁層は１００ｎｍ以上の厚さを有することを特徴とする。
【００２４】
本発明の第１５の視点は、第１２乃至１４のいずれかの視点に係る方法において、前記第１絶縁層は１０ＧＰａ以下のヤング率を有することを特徴とする。
【００２５】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２６】
［第１実施形態］
図１は本発明の第１実施形態に係る半導体装置の配線構造を示す断面図である。
【００２７】
半導体基板１０上で絶縁層１１上に配線層１２が配設される。絶縁層１１及び配線層１２上に、スピン塗布法で形成される第１の有機ＳＯＧ層１３（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未満）が配設される。第１ＳＯＧ層１３上にプラズマＣＶＤ法で形成されるシリコン酸化膜（比誘電率＝４．０）或いはシリコン窒化膜（比誘電率＝７．０）からなる補強絶縁層１４（ヤング率５０ＧＰａ以上、密度２．０ｇ／ｃｍ3 以上）が配設される。第１ＳＯＧ層１３及び補強絶縁層１４に、配線層１２に接続するヴィアホール１５が形成される。プラズマＣＶＤＳｉＯ2 層１４上に第２の有機ＳＯＧ層１６が配設され、層１６のヴィアホール１５を含む領域に溝１７が形成される。
【００２８】
溝１７及びヴィアホール１５の表面に沿ってライナー層１８が配設される。ヴィアホール１５及び溝１７内に導電性ヴィアプラグ１９及び電極パッド２０が埋め込み形成される。第２ＳＯＧ層１６上にパッシベーション層２１が配設され、層２１にパッド２０が露出する開孔２２が形成される。開孔２２に露出するパッド２０上にワイヤ２３が接続される。
【００２９】
図２（ａ）〜（ｇ）は図１に示す配線構造の形成方法を工程順に示す断面図である。
【００３０】
先ず、図２（ａ）に示すように、半導体基板１０上で絶縁層１１上に配線層１２を形成した後、第１の有機ＳＯＧ層１３で被覆する。次に、第１ＳＯＧ層１３上に、プラズマＣＶＤ法を用いてシリコン酸化膜或いはシリコン窒化膜を堆積して補強絶縁層１４を形成する。次に、補強絶縁層１４上に第２の有機ＳＯＧ層１６を形成する。
【００３１】
次に、図２（ｂ）に示すように、第２ＳＯＧ層１６に、下方に配線が形成された領域を少なくとも含む溝１７を形成する。次に、溝１７に露出する補強絶縁層１４及び第１ＳＯＧ層１３に配線層１２に接続するヴィアホール１５を形成する。次に、全面にＴｉ、ＴｉＮ、Ｎｂ、Ｔａ或いはＴａＡｌの何れかを堆積して、ライナー層１８を形成する。
【００３２】
次に、図２（ｃ）に示すように、リフロースパッタリング法を用いてＡｌ層２５を堆積して、ヴィアホール１５及び溝１７内にＡｌ層２５を埋め込む。次に、図２（ｄ）に示すように、ＣＭＰ（Chemical-Mechanical Polishing）法を用いて溝１７外で第２ＳＯＧ層１６上のライナー層１８及びＡｌ層２５を除去する。これにより、ヴィアホール１５内にヴィアプラグ１９を配設すると共に、溝１７内に電極パッド２０を配設する。
【００３３】
次に、図２（ｅ）に示すように、全面に有機ＳＯＧ膜、プラズマＣＶＤＳｉＯ2 膜或いはプラズマＣＶＤシリコン窒化膜等からなるパッシベーション層２１を形成する。次に、図２（ｆ）に示すように、パッシベーション層２１に開孔２２を形成して、パッド２０の少なくとも一部を露出させる。
【００３４】
次に、アセンブリのためのダイシング及びマウントを行った後、図２（ｇ）に示すように、Ａｌパッド２０にワイヤ２３を密着させて圧力を掛ける。これにより、パッド２０とワイヤ２３とを接続する、所謂ワイヤボンディングを行う。
【００３５】
実験によれば、このワイヤボンディングの際、電極パッド２０の下方の補強絶縁層１４及び第１ＳＯＧ層１３にクラックが発生することはなかった。第１ＳＯＧ層１３にクラックが生じない理由を図３を用いて説明する。
【００３６】
図３は有機ＳＯＧ膜とＰ−（プラズマＣＶＤ法で形成したことを意味する）ＳｉＯ2 膜（ＴＥＯＳ膜）との硬度の測定結果を示す図である。図３に示すように、有機材料を含むシリコン酸化膜であるＳＯＧ膜の硬度は、Ｐ−ＳｉＯ2 膜（ＴＥＯＳ膜）に比べて小さく、かなり低い荷重で膜にクラックが発生する。そのため、従来の構造では、ワイヤボンディングの際に、パッドに掛かる圧力により、パッド下でＳＯＧ層にクラックが発生する。
【００３７】
表１は有機ＳＯＧ膜、プラズマＣＶＤシリコン酸化膜（Ｐ−ＳｉＯ2 ）及びプラズマＣＶＤシリコン窒化膜（Ｐ−ＳｉＮ）のヤング率を示す。
【００３８】
表２は補強絶縁層として使用される絶縁膜の膜厚と、その下方の有機ＳＯＧ層におけるワイヤボンディング中のクラックの発生との関係を示す。
【００３９】
表３は補強絶縁層として使用される絶縁膜のヤング率及び密度と、その下方の有機ＳＯＧ層におけるワイヤボンディング中のクラックの発生との関係を示す。
【００４０】
【表１】
【表２】
【表３】
表１に示すように、プラズマＣＶＤシリコン酸化膜、プラズＣＶＤマシリコン窒化膜のヤング率（及び硬度）は、有機ＳＯＧ膜に比べて４〜３０倍以上も大きい。電極パッド２０と第１ＳＯＧ層１３との間に、硬度の高いプラズマＣＶＤシリコン酸化膜或いはプラズマＣＶＤシリコン窒化膜が形成されるので、ワイヤボンディングの際に第１ＳＯＧ層１３にクラックが生じることがない。
【００４４】
表３に示すように、補強絶縁層として５７ＧＰａ以上のヤング率を示す、或いは密度が２．０ｇ／ｃｍ3 以上の絶縁膜を用いれば、有機ＳＯＧ層にクラックが生じないことが分かる。なお、表３では、有機ＳＯＧ膜にクラックが生じないヤング率の値の下限は５７ＧＰａであるが、５０ＧＰａ程度の補強絶縁層を設けても有機ＳＯＧ層にクラックが生じない。また、補強絶縁層の膜厚は有機ＳＯＧ層よりも小さいほうがよいが、表２に示すように、１００ｎｍ以上であることが好ましいことが分かる。
【００４５】
本実施形態によれば、有機ＳＯＧ層と電極パッドとの間に、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層が配設される。このため、ワイヤボンディングの際にパッドの下の有機ＳＯＧ層にクラックが生じることはない。
【００４６】
［第２実施形態］
図４（ａ）〜（ｈ）は本発明の第２実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。有機ＳＯＧ層上に補強絶縁層を一面に形成すると、有機ＳＯＧ層の誘電率が低いという効果を減少させてしまう。そこで、本実施形態では、パッドの底部のみに補強絶縁層を形成する方法について説明する。
【００４７】
先ず、図４（ａ）に示すように、半導体基板１０上で絶縁層１１上に配線層１２を形成した後、有機ＳＯＧ層３３で被覆する。
次に、図４（ｂ）に示すように、ＳＯＧ層３３に、下方に配線層１２が形成された領域を少なくとも含む溝１７を形成する。次に、プラズマＣＶＤ法を用いてＳｉＯ2 膜或いはシリコン窒化膜を堆積して、補強絶縁層３４を形成する。なお、この補強絶縁層３４の膜厚は、１００ｎｍ以上であることが好ましい。次に、図４（ｃ）に示すように、溝１７の底部に、配線層１２に接続するヴィアホール１５を形成する。
【００４８】
次に、図４（ｄ）に示すように、全面にＴｉ、ＴｉＮ、Ｎｂ、Ｔａ或いはＴａＡｌの何れかを堆積して、ライナー層１８を形成する。次に、リフロースパッタリングによってＡｌ層２５をヴィアホール１５内及び溝１７内に堆積する。
【００４９】
次に、図４（ｅ）に示すように、ＣＭＰ法によって、溝１７外でＳＯＧ層上のＡｌ層２５、ライナー層１８及び補強絶縁層３４を除去する。これにより、ヴィアホール１５内にヴィアプラグ１９を配設すると共に、溝１７内に電極パッド２０を配設する。
【００５０】
次に、図４（ｆ）に示すように、全面に有機ＳＯＧ膜、プラズマＣＶＤＳｉＯ2 膜或いはプラズマＣＶＤシリコン窒化膜等からなるパッシベーション層２１を形成する。次に、図４（ｇ）に示すように、パッシベーション層２１に開孔２２を形成して、パッド２０の少なくとも一部を露出させる。
【００５１】
次に、アセンブリのためのダイシング及びマウントを行った後、図４（ｈ）に示すように、Ａｌパッド２０にワイヤ２３を密着させて圧力を掛ける。これにより、パッド２０とワイヤ２３とを接続する、所謂ワイヤボンディングを行う。
【００５２】
実験によれば、このワイヤボンディングの際、電極パッド２０の下方のＳＯＧ層３３にクラックが発生することはなかった。これは、有機ＳＯＧ層３３と電極パッド２０との間に、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層３４が配設されたことによる。
【００５３】
［第３実施形態］
図５（ａ）〜（ｄ）は本発明の第３実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。本実施形態では、配線材料としてＣｕを用いた場合について説明する。配線材料としてＣｕを使用した場合には、Ａｌボンディングワイヤとの密着性が悪くなるという問題が発生する。
【００５４】
先ず、第２実施形態で図４（ａ）〜図４（ｇ）を用いて説明した工程と、配線がＣｕ配線であることを除いて同様な工程を用いて、図５（ａ）に示す構造を形成する（従って、その詳細な説明は省略する）。このため、図５（ａ）において、ヴィアホール１５内にＣｕヴィアプラグ４１が配設され、溝１７内にＣｕパッド４２が配設される。また、本実施形態において、パッシベーション層２１はシリコン窒化膜からなる。
【００５５】
次に、図５（ｂ）に示すように、全面にＴｉＮ膜或いはＴａＮ膜を堆積して、バリア層４３を形成する。次に、開孔２２を埋め込むようにＡｌ膜４４をスパッタリング法を用いて堆積する。次に、図５（ｃ）に示すように、開孔２２外でパッシベーション層２１上のＡｌ膜４４及びバリア層４３を除去して、開孔２２内にＡｌパッド４４を形成する。
【００５６】
次に、アセンブリのためのダイシング及びマウントを行った後、図５（ｄ）に示すように、Ａｌパッド４４にワイヤ２３を密着させて圧力を掛ける。これにより、パッド４４とワイヤ２３とを接続する、所謂ワイヤボンディングを行う。
【００５７】
実験によれば、このワイヤボンディングの際、電極パッド４２、４４の下方のＳＯＧ層３３にクラックが発生することはなかった。これは、有機ＳＯＧ層３３とＣｕパッド４２との間に、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層３４が配設されたことによる。
【００５８】
［第４実施形態］
図６（ａ）〜（ｆ）は本発明の第４実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。
【００５９】
先ず、第２実施形態で図４（ａ）〜図４（ｇ）を用いて説明した工程と同様な工程を用いて、図６（ａ）に示す構造を形成する（従って、その詳細な説明は省略する）。
【００６０】
次に、図６（ｂ）に示すように、Ｔｉ／Ｎｉ／Ｐｄ、或いはＴｉ／ＴｉＷ／Ａｕの積層構造からなるバリア層５１を形成する。次に、図５（ｃ）に示すように、レジストの塗布を行った後、リソグラフィ技術を用いて、開孔２２が露出するレジストパターン５２を形成する。
【００６１】
次に、図６（ｄ）に示すように、パッド２０上のレジストパターン５２の開口部に電解メッキ法を用いてＡｕまたは半田を埋め込んでバンプ５３を形成する。次に、図６（ｅ）に示すように、レジストパターン５２を除去した後、バンプ５３をマスクとして、露出するバリア層５１を除去する。
【００６２】
裏面のラッピング、ダイシングの後、図６（ｆ）に示すように、バンプ５３にリードテープ５４を貼り付け、圧力を加えながら、約５００℃まで昇温して、ボンディングを行う。
【００６３】
実験によれば、このボンディングの際、電極パッド２０の下方のＳＯＧ層３３にクラックが発生することはなかった。これは、有機ＳＯＧ層３３と電極パッド２０との間に、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層３４が配設されたことによる。
【００６４】
［第５実施形態］
図７（ａ）〜（ｅ）は本発明の第５実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。
【００６５】
本実施形態において、Ｓｉ基板６０上にＭＩＳ（Metal-Insulator-Semiconductor）型のトランジスタ６１が形成される。トランジスタ６１は、基板６０内に形成された一対のソース／ドレイン層６２、６３と、チャネル領域上に絶縁膜を介して配設されたゲート電極６４とを有する。
【００６６】
先ず、図７（ａ）に示すように、基板６０の全面をＢＰＳＧ（B-doped Phospho-Silicate Glass）膜からなる絶縁層７１で被覆する。次に、絶縁層７１上にＷからなる配線層７２を形成すると共にヴィアプラグ７３を介してトランジスタ６１に接続する。
【００６７】
次に、図７（ｂ）に示すように、絶縁層７１及び配線層７２をスピン塗布法で形成される有機ＳＯＧ層（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未満）からなる絶縁層７４で被覆する。次に、絶縁層７４上にＣｕ／ＴａＮからなる配線層７５を形成すると共にヴィアプラグ７６を介して配線層７２に接続する。
【００６８】
次に、図７（ｃ）に示すように、絶縁層７４及び配線層７５を有機ＳＯＧ層からなる絶縁層７７で被覆する。次に、絶縁層７７上にＣｕ／ＴａＮからなる配線層７８を形成すると共にヴィアプラグ７９を介して配線層７５に接続する。
【００６９】
次に、図７（ｄ）に示すように、絶縁層７７及び配線層７８をプラズマＣＶＤ法で形成されるシリコン酸化膜からなる補強絶縁層８０（ヤング率５０ＧＰａ以上、密度２．０ｇ／ｃｍ3 以上）で被覆する。次に、絶縁層８０上にＣｕ／ＴａＮからなるパッド兼配線層８１を形成すると共にヴィアプラグ８２を介して配線層７８に接続する。
【００７０】
次に、図７（ｅ）に示すように、絶縁層８０及びパッド兼配線層８１をプラズマＣＶＤ法で形成されるシリコン窒化膜からなるパッシベーション層８３で被覆する。次に、パッシベーション層８３に開孔を形成すると共に、同開孔内にＡｌ／ＢＭ（Barrier Metal）電極パッド８４を形成する。
【００７１】
このような構造においては、電極パッド８１、８４の直下にプラズマＣＶＤ法で形成されたシリコン酸化膜からなる補強絶縁層８０が配設されている。このため、ボンディング工程における機械的衝撃にも耐えうるようになる。また、中間部の絶縁層としては低誘電率のＳＯＧ絶縁層７４、７７が使用されているため、デバイスの高速化も実現することができる。
【００７２】
なお、図７（ｅ）ではＣｕ（ＴａＮ含む）配線兼パッド８１の上にＡｌ（Ｔｉ／ＴｉＮ等のＢＭを含む）の蓋状のパッド８４が形成される。これはＣｕが最表面に出ているとボンディング強度が弱い、酸化されてしまう、腐食が生じる等の問題があるためである。このように電極パッドは何層かの金属層を積層して構成される場合が多いが、このような場合、これ等を一体の電極と考えこの電極の直下に機械的強度に優れた補強絶縁層を配設すればよい。
【００７３】
［第６実施形態］
図８（ａ）〜（ｆ）は本発明の第６実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図である。
【００７４】
先ず、上述のような工程で、図７（ａ）に示す構造と同じ図８（ａ）に示す構造を形成する。
【００７５】
次に、図８（ｂ）に示すように、絶縁層７１及び配線層７２を有機ＳＯＧ層からなる３００ｎｍの厚さの絶縁層７４で被覆する。次に、絶縁層７４をプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる５０ｎｍの厚さの絶縁層８６ａで被覆する。絶縁層８６ａは配線層を形成するためのエッチングストッパとして利用される。
【００７６】
次に、図８（ｃ）に示すように、絶縁層８６ａをスピン塗布法で形成される有機ＳＯＧ層からなる絶縁層８８ａで被覆する。次に、絶縁層７４、８６ａ、８８ａのパターニング及び溝の形成を行った後、Ｃｕ／ＴａＮを溝内に埋め込むことにより、配線層７５及びヴィアプラグ７６を形成する（デュアルダマシン法）。次に、絶縁層８８ａ及び配線層７５をプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる５０ｎｍの厚さの絶縁層８６ｂで被覆する。絶縁層８６ｂはＣｕが層間絶縁膜中へ拡散していくことを防止するために利用される。
【００７７】
次に、図８（ｄ）に示すように、絶縁層８６ｂを、有機ＳＯＧ層からなる絶縁層８８ｂと、プラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる５０ｎｍの厚さの絶縁層８６ｃと、有機ＳＯＧ層からなる絶縁層８８ｃとで順次被覆する。次に、絶縁層８６ｂ、８８ｂ、８６ｃ、８８ｃのパターニング及び溝の形成を行った後、Ｃｕ／ＴａＮを溝内に埋め込むことにより、配線層７８及びヴィアプラグ７９を形成する。次に、絶縁層８８ｃ及び配線層７８をプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる５０ｎｍの厚さの絶縁層８６ｄで被覆する。
【００７８】
次に、図８（ｅ）に示すように、絶縁層８６ｄをプラズマＣＶＤ法で形成されるシリコン酸化膜からなる１μｍの厚さの補強絶縁層８０で被覆する。次に、絶縁層８０上にＣｕ／ＴａＮからなるパッド兼配線層８１を形成すると共にヴィアプラグ８２を介して配線層７８に接続する（デュアルダマシン法）。
【００７９】
次に、図８（ｆ）に示すように、絶縁層８０及びパッド兼配線層８１をプラズマＣＶＤ法で形成されるシリコン窒化膜からなるパッシベーション層８３で被覆する。次に、パッシベーション層８３に開孔を形成すると共に、同開孔内にＡｌ／ＢＭ電極パッド８４を形成する。
【００８０】
このような構造においては、電極パッド８１、８４の直下にプラズマＣＶＤ法で形成されたシリコン酸化膜からなる補強絶縁層８０が配設されている。このため、ボンディング工程における機械的衝撃にも耐えうるようになる。また、中間部の絶縁層としては低誘電率のＳＯＧ絶縁層７４、８８ａ、８８ｂ、８８ｃが使用されているため、デバイスの高速化も実現することができる。
【００８１】
本実施形態では各層の配線溝の下に配線溝エッチング時のストッパ層としてプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜（望ましくはシリコン窒化膜）を用いている。しかし、ＬＳＩの動作の高速化の観点からこれ等を省略することもできる。
【００８２】
また各層のＣｕ配線を覆うように堆積されたプラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜（望ましくはシリコン窒化膜）についても省略することもできる。これは、例えば、塗布型絶縁膜自体がＣｕ拡散抑制効果のある膜である場合や、Ｃｕ配線の上面もバリヤメタルで囲む構造の配線である場合である。また、配線材料がＣｕではなくＡｌやＷ等の材料の場合、層間膜中への配線材料の拡散は無視できるため、拡散抑制層は不要となる。
【００８３】
また、本実施形態では、最上層配線層兼バンプはデュアルダマシン法で形成したが、ヴィアプラグと配線とを別々に埋め込むシングルダマシン法で形成してもよい。この場合、最上層配線と同じレベルの絶縁膜はその絶縁膜とは別に堆積されることになる。即ち、最上層配線と同じレベルの絶縁膜とその下の絶縁膜とは同一材料からなっても、異なる材料からなってもよい。
【００８４】
［第７実施形態］
図９は本発明の第７実施形態に係る半導体装置の配線構造を示す断面図である。
【００８５】
半導体基板９０上には、異なるレベルに複数の配線層９４ａ、９４ｂ、９４ｃが配設される。また、基板９０及び複数の配線層９４ａ、９４ｂ、９４ｃの間には、層間絶縁層（補強絶縁層）９２ａ、９２ｂ、９２ｃが配設される。更に、配線層９４ａ、９４ｂ、９４ｃの夫々と実質的に同じレベルに配設され且つ配線層９４ａ、９４ｂの周囲を包囲するように複数の埋め込み絶縁層９６ａ、９６ｂが配設される。各レベルの配線層９４ａ、９４ｂ、９４ｃは導電性ヴィアプラグ９５を介して電気的に接続される。
【００８６】
層間絶縁層９２ａ、９２ｂ、９２ｃは、プラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層（ヤング率５０ＧＰａ以上、密度２．０ｇ／ｃｍ3 以上）である。埋め込み絶縁層９６ａ、９６ｂは、スピン塗布法で形成される有機ＳＯＧ層（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未満）からなる。
【００８７】
最上部の配線層９４ｃ及び層間絶縁層９２ｃはＳｉＮ等からなるパッシベーション層９７により被覆される。パッシベーション層９７に、最上部の配線層９４ｃで一部であってパッドとして機能する部分９８ａを露出する開孔が形成され、同開孔内に電極パッド９８ｂが配設される。
【００８８】
このような構造においては、電極パッド９８ａ、９８ｂの直下にプラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜からなる補強絶縁層９２ｃが配設されている。このため、ボンディング工程における機械的衝撃にも耐えうるようになる。また、中間部の絶縁層としては低誘電率のＳＯＧ絶縁層９６ａ、９６ｂが使用されているため、デバイスの高速化も実現することができる。
【００８９】
上記第１乃至第７実施形態において、補強絶縁層の形成される位置は、パッドとその直下の配線層の間であればどこでも良い。しかし、パッド直下に形成すると最も効果が高い。また、配線とパッドとの間に、補強絶縁層を複数層挿入しても良い。
【００９０】
また、パッド下のヴィアプラグの形成方法としては、スパッタリング法で埋め込む以外に、ヴィアホールの開孔後、選択Ｗ−ＣＶＤ法、ブランケットＷ−ＣＶＤ法等によってＷヴィアプラグを形成する方法、或いはＡｌピラーを用いてヴィアプラグを形成する方法がある。また、配線材料としてＣｕの他、ＡｌやＷを使用することができる。
【００９１】
上述の実施形態において、ヤング率が５０ＧＰａ未満、典型的には１０ＧＰａ以下、密度が２．０ｇ／ｃｍ3 以下の層間絶縁層として、ＳＯＧ膜が例示されるが、その成膜方法は限定的なものではない。また、ヤング率、密度等が先の条件を満たす範囲でＳＯＧ膜以外の低誘電率膜（比誘電率ｋが３．０以下の膜）を用いることが可能である。
【００９２】
また、上述の実施形態において、ヤング率が５０ＧＰａ以上、密度が２．０ｇ／ｃｍ3 以上の補強絶縁層として、プラズマＣＶＤ法で形成されたシリコン酸化膜或いはシリコン窒化膜が例示されるが、ヤング率または密度が先の条件を満たす範囲で他の絶縁膜（ＳｉＣ膜、ＳｉＯＦ膜、ＰＳＧ膜等）を用いることが可能である。
【００９３】
【発明の効果】
以上説明したように本発明に係る半導体装置の配線構造及びその形成方法によれば、層間絶縁膜を低誘電率化する一方、ワイヤ等の接続部材をボンディングする際、電極パッド下で層間絶縁膜にクラックが発生することを抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置の配線構造を示す断面図。
【図２】図１に示す配線構造の形成方法を工程順に示す断面図。
【図３】有機ＳＯＧ膜とＰ−ＳｉＯ2 膜（ＴＥＯＳ膜）との硬度の測定結果を示す図。
【図４】本発明の第２実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図５】本発明の第３実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図６】本発明の第４実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図７】本発明の第５実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図８】本発明の第６実施形態に係る半導体装置の配線構造の形成方法を工程順に示す断面図。
【図９】本発明の第７実施形態に係る半導体装置の配線構造を示す断面図。
【図１０】従来の半導体装置の配線構造の形成方法を工程順に示す断面図。
【符号の説明】
１０、６０、９０…基板
１１、７１、８６ａ、８６ｂ、８６ｃ、８６ｄ…絶縁層
１２、７２、７５、７８、９４ａ、９４ｂ、９４ｃ…配線層
１３、１６、３３、７４、７７、８８ａ、８８ｂ、８８ｃ、９６ａ、９６ｂ…有機ＳＯＧ層
１４、３４、８０、９２ａ、９２ｂ、９２ｃ…補強絶縁層
１５…ヴィアホール
１７…溝
１８…ライナー層
１９、４１、７３、７６、７９、８２、９５…ヴィアプラグ
２０、４２、４４、８１、８４、９８ａ、９８ｂ…パッド
２１…パッシベーション層
２２…開孔
２３…ワイヤ
３４…緩衝層
４３、５１…バリア層
５２…レジストパターン
５３…バンプ
５４…リードテープ
６１…ＭＩＳトランジスタ
Claims (15)
- 基板上に配設された配線層と、
前記配線層を被覆すると共に前記配線層に対応して形成されたヴィアホールを有する層間絶縁膜と、
前記ヴィアホール内に配設された導電性のヴィアプラグと、
前記層間絶縁膜上に配設され且つ前記ヴィアプラグを介して前記配線層に電気的に接続された電極パッドと、
を具備し、前記層間絶縁膜は、３以下の比誘電率と、５０ＧＰａ未満のヤング率とを有する第１絶縁層と、５０ＧＰａ以上のヤング率を有する第２絶縁層とを含み、前記第２絶縁層は前記第１絶縁層と前記電極パッドとの間に介在することを特徴とする半導体装置の配線構造。 - 前記第２絶縁層は１００ｎｍ以上の厚さを有することを特徴とする請求項１に記載の半導体装置の配線構造。
- 前記第１絶縁層は１０ＧＰａ以下のヤング率を有することを特徴とする請求項１または２に記載の半導体装置の配線構造。
- 前記第１絶縁層は２．０ｇ／ｃｍ3 未満の密度を有することを特徴とする請求項１乃至３のいずれかに記載の半導体装置の配線構造。
- 前記第１絶縁層は、有機材料を含むシリコン酸化物から実質的になることを特徴とする請求項４に記載の半導体装置の配線構造。
- 前記第２絶縁層は、シリコン酸化物及びシリコン窒化物からなる群から選択された材料から実質的になることを特徴とする請求項５に記載の半導体装置の配線構造。
- 前記第１絶縁層は前記配線層を被覆するように配設されることを特徴とする請求項１乃至６のいずれかに記載の半導体装置の配線構造。
- 前記第１絶縁層は前記配線層の周囲を包囲するように前記配線層と実質的に同じレベルに配設され、前記第２絶縁層は前記配線層及び前記第１絶縁層を被覆するように配設されることを特徴とする請求項１乃至６のいずれかに記載の半導体装置の配線構造。
- 前記第２絶縁層は前記電極パッドの底面若しくは底面及び側面に沿った部分のみに配設されることを特徴とする請求項１乃至８のいずれかに記載の半導体装置の配線構造。
- 基板上の異なるレベルに配設された複数の配線層と、
前記異なるレベルの前記配線層を夫々被覆すると共に前記配線層に対応して形成されたヴィアホールを有する複数の第１絶縁層と、前記第１絶縁層は３以下の比誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ／ｃｍ3 未満の密度とを有することと、
前記ヴィアホール内に配設された導電性のヴィアプラグと、
前記第１絶縁層の内で一番上に位置する最上第１絶縁層の上に配設され且つ前記ヴィアプラグの１つを介して前記配線層の１つに電気的に接続された電極パッドと、
前記最上第１絶縁層と前記電極パッドとの間に介在する第２絶縁層と、前記第２絶縁層は５０ＧＰａ以上のヤング率を有することと、
を具備することを特徴とする半導体装置の配線構造。 - 基板上の異なるレベルに配設された複数の配線層と、
前記異なるレベルの前記配線層の夫々と実質的に同じレベルに配設され且つ前記配線層の周囲を包囲する複数の第１絶縁層と、前記第１絶縁層は３以下の比誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ／ｃｍ3 未満の密度とを有することと、
前記異なるレベルの前記配線層及び前記第１絶縁層を夫々被覆すると共に前記配線層に対応して形成されたヴィアホールを有する複数の第２絶縁層と、前記第２絶縁層は５０ＧＰａ以上のヤング率を有することと、
前記ヴィアホール内に配設された導電性のヴィアプラグと、
前記第２絶縁層の内で一番上に位置する最上第２絶縁層の上に配設され且つ前記ヴィアプラグの１つを介して前記配線層の１つに電気的に接続された電極パッドと、
を具備することを特徴とする半導体装置の配線構造。 - 基板上に配設された配線層を層間絶縁膜で被覆する工程と、前記層間絶縁膜は、３未満の比誘電率と、５０ＧＰａ未満のヤング率とを有する第１絶縁層と、５０ＧＰａ以上のヤング率を有する第２絶縁層とを積層して形成することと、
前記配線層に対応して前記層間絶縁膜にヴィアホールを形成する工程と、
前記ヴィアホール内に導電性のヴィアプラグを形成すると共に、前記ヴィアプラグを介して前記配線層に電気的に接続されるように、前記層間絶縁膜の前記第２絶縁層上に電極パッドを形成する工程と、
前記電極パッドに圧力を加えながら、前記電極パッドに接続部材を電気的に接続する工程と、
を具備することを特徴とする半導体装置の配線構造の形成方法。 - 前記配線層を層間絶縁膜で被覆する工程は、
前記配線層上に前記第１絶縁層を形成する工程と、
前記第１絶縁層の表面に溝を形成する工程と、
前記溝を含む範囲で前記第１絶縁層上に前記第２絶縁層を形成する工程と、を具備し、
前記電極パッドを形成する工程は、
前記溝を含む範囲で前記第２絶縁層上に前記電極パッドの材料層を形成する工程と、
前記電極パッドの材料層の表面側からＣＭＰにより研磨することにより、前記溝の外に位置する前記第２絶縁層及び前記電極パッドの材料層の部分を除去する工程と、
を具備することを特徴とする請求項１２に記載の半導体装置の配線構造の形成方法。 - 前記第２絶縁層は１００ｎｍ以上の厚さを有することを特徴とする請求項１２または１３に記載の半導体装置の配線構造の形成方法。
- 前記第１絶縁層は１０ＧＰａ以下のヤング率を有することを特徴とする請求項１２乃至１４のいずれかに記載の半導体装置の配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074491A JP3727818B2 (ja) | 1999-03-19 | 2000-03-16 | 半導体装置の配線構造及びその形成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-76350 | 1999-03-19 | ||
| JP7635099 | 1999-03-19 | ||
| JP2000074491A JP3727818B2 (ja) | 1999-03-19 | 2000-03-16 | 半導体装置の配線構造及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340569A JP2000340569A (ja) | 2000-12-08 |
| JP3727818B2 true JP3727818B2 (ja) | 2005-12-21 |
Family
ID=26417496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074491A Expired - Fee Related JP3727818B2 (ja) | 1999-03-19 | 2000-03-16 | 半導体装置の配線構造及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3727818B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9679806B1 (en) | 2015-12-03 | 2017-06-13 | International Business Machines Corporation | Nanowires for pillar interconnects |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6486557B1 (en) * | 2000-02-29 | 2002-11-26 | International Business Machines Corporation | Hybrid dielectric structure for improving the stiffness of back end of the line structures |
| JP2003124212A (ja) * | 2001-10-09 | 2003-04-25 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
| JP3648480B2 (ja) * | 2001-12-26 | 2005-05-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2003218114A (ja) | 2002-01-22 | 2003-07-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6614091B1 (en) * | 2002-03-13 | 2003-09-02 | Motorola, Inc. | Semiconductor device having a wire bond pad and method therefor |
| TWI278962B (en) | 2002-04-12 | 2007-04-11 | Hitachi Ltd | Semiconductor device |
| JP2004063996A (ja) * | 2002-07-31 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004186439A (ja) * | 2002-12-03 | 2004-07-02 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
| DE10337569B4 (de) | 2003-08-14 | 2008-12-11 | Infineon Technologies Ag | Integrierte Anschlussanordnung und Herstellungsverfahren |
| JP2005085939A (ja) | 2003-09-08 | 2005-03-31 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP3962402B2 (ja) * | 2003-11-10 | 2007-08-22 | 松下電器産業株式会社 | 半導体装置 |
| CN1617312A (zh) | 2003-11-10 | 2005-05-18 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| JP4855973B2 (ja) * | 2003-11-10 | 2012-01-18 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP4854938B2 (ja) | 2004-07-06 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7241636B2 (en) * | 2005-01-11 | 2007-07-10 | Freescale Semiconductor, Inc. | Method and apparatus for providing structural support for interconnect pad while allowing signal conductance |
| JP2008108825A (ja) * | 2006-10-24 | 2008-05-08 | Denso Corp | 半導体装置 |
| JP2009064848A (ja) | 2007-09-05 | 2009-03-26 | Nec Electronics Corp | 半導体装置 |
| JP2018046306A (ja) * | 2017-12-21 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法 |
-
2000
- 2000-03-16 JP JP2000074491A patent/JP3727818B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9679806B1 (en) | 2015-12-03 | 2017-06-13 | International Business Machines Corporation | Nanowires for pillar interconnects |
| US10068864B2 (en) | 2015-12-03 | 2018-09-04 | International Business Machines Corporation | Nanowires for pillar interconnects |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000340569A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864583B2 (en) | Wiring structure of semiconductor device | |
| JP3727818B2 (ja) | 半導体装置の配線構造及びその形成方法 | |
| JP3305211B2 (ja) | 半導体装置及びその製造方法 | |
| US7714449B2 (en) | Semiconductor device with bonding pad support structure | |
| US6998335B2 (en) | Structure and method for fabricating a bond pad structure | |
| US7642653B2 (en) | Semiconductor device, wiring of semiconductor device, and method of forming wiring | |
| US6960834B2 (en) | Semiconductor device having multi-layer interconnection structure and method of manufacturing the same | |
| US7557029B2 (en) | Semiconductor device and fabrication process thereof | |
| US6747355B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6560862B1 (en) | Modified pad for copper/low-k | |
| US7867887B2 (en) | Structure and method for enhancing resistance to fracture of bonding pads | |
| US9911707B2 (en) | Structure and method of forming a pad structure having enhanced reliability | |
| JP4125485B2 (ja) | 新規なパッシベーション構造とその製造方法 | |
| JP2001351920A (ja) | 半導体装置およびその製造方法 | |
| US8421236B2 (en) | Semiconductor device | |
| JPH11340319A (ja) | 多層配線構造及びそれを有する半導体装置並びにそれらの製造方法 | |
| US7042049B2 (en) | Composite etching stop in semiconductor process integration | |
| TW201133738A (en) | Integrated circuit chip | |
| US7202565B2 (en) | Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same | |
| US8324731B2 (en) | Integrated circuit device | |
| US20030166334A1 (en) | Bond pad and process for fabricating the same | |
| JP3954312B2 (ja) | 半導体装置の製造方法 | |
| KR20020060452A (ko) | 반도체 집적 회로 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |