JP2000340569A - 半導体装置の配線構造及びその形成方法 - Google Patents
半導体装置の配線構造及びその形成方法Info
- Publication number
- JP2000340569A JP2000340569A JP2000074491A JP2000074491A JP2000340569A JP 2000340569 A JP2000340569 A JP 2000340569A JP 2000074491 A JP2000074491 A JP 2000074491A JP 2000074491 A JP2000074491 A JP 2000074491A JP 2000340569 A JP2000340569 A JP 2000340569A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- wiring
- electrode pad
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】層間絶縁膜を低誘電率化する一方、電極パッド
下で層間絶縁膜にクラックが発生することを抑制するこ
とができる半導体装置の配線構造を提供する。 【解決手段】配線層１２上には、第１の有機ＳＯＧ層１
３、プラズマＣＶＤ法で形成されるシリコン酸化膜或い
はシリコン窒化膜からなる補強絶縁層１４、及び第２の
有機ＳＯＧ層１６がこの順で積層される。第１の有機Ｓ
ＯＧ層１３及び補強絶縁層１４にヴィアホール１５が形
成され、第２の有機ＳＯＧ層１６にヴィアホール１５に
対応して溝１７が形成される。ヴィアホール１５及び溝
１７内に夫々導電性ヴィアプラグ１９及び電極パッド２
０が埋め込み形成される。第２の有機ＳＯＧ層１６上に
パッシベーション層２１が配設され、層２１にパッド２
０が露出する開孔２２が形成される。開孔２２に露出す
るパッド２０上にワイヤ２３が接続される。
下で層間絶縁膜にクラックが発生することを抑制するこ
とができる半導体装置の配線構造を提供する。 【解決手段】配線層１２上には、第１の有機ＳＯＧ層１
３、プラズマＣＶＤ法で形成されるシリコン酸化膜或い
はシリコン窒化膜からなる補強絶縁層１４、及び第２の
有機ＳＯＧ層１６がこの順で積層される。第１の有機Ｓ
ＯＧ層１３及び補強絶縁層１４にヴィアホール１５が形
成され、第２の有機ＳＯＧ層１６にヴィアホール１５に
対応して溝１７が形成される。ヴィアホール１５及び溝
１７内に夫々導電性ヴィアプラグ１９及び電極パッド２
０が埋め込み形成される。第２の有機ＳＯＧ層１６上に
パッシベーション層２１が配設され、層２１にパッド２
０が露出する開孔２２が形成される。開孔２２に露出す
るパッド２０上にワイヤ２３が接続される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の配線構
造及びその形成方法に関し、特に電極パッドにワイヤや
バンプ等の接続部材のボンディングを行う際に、電極パ
ッド下の層間絶縁膜にクラックが発生することを抑制す
るための技術に関する。
造及びその形成方法に関し、特に電極パッドにワイヤや
バンプ等の接続部材のボンディングを行う際に、電極パ
ッド下の層間絶縁膜にクラックが発生することを抑制す
るための技術に関する。
【０００２】
【従来の技術】近年、ＬＳＩの動作を高速化するため、
層間絶縁膜としてより低誘電率の絶縁膜が使用される。
かかる観点から、ＣＶＤ（Chemical Vapor Depositio
n）法によるＳｉＯ2 膜、例えばＴＥＯＳ（tetraethyl
orthosilicate）を用いて形成したシリコン酸化膜（以
下ＴＥＯＳ膜或いは層という）に代え、これよりも誘電
率が低い、ＳＯＧ（Spin-On-Glass）技術を用いて形成
した有機材料を含むシリコン酸化膜（以下ＳＯＧ膜或い
は層という）が、層間絶縁膜として使用される。
層間絶縁膜としてより低誘電率の絶縁膜が使用される。
かかる観点から、ＣＶＤ（Chemical Vapor Depositio
n）法によるＳｉＯ2 膜、例えばＴＥＯＳ（tetraethyl
orthosilicate）を用いて形成したシリコン酸化膜（以
下ＴＥＯＳ膜或いは層という）に代え、これよりも誘電
率が低い、ＳＯＧ（Spin-On-Glass）技術を用いて形成
した有機材料を含むシリコン酸化膜（以下ＳＯＧ膜或い
は層という）が、層間絶縁膜として使用される。
【０００３】しかしながら、ＳＯＧ膜はＴＥＯＳ膜等と
比較すると機械的強度が低く、ＳＯＧ膜の硬度は、ＴＥ
ＯＳ膜の約１／１０である。また、ＴＥＯＳ膜が圧縮応
力を持つように成膜される。これに対して、ＳＯＧ膜は
Ｓｉ基板よりも大きな線膨張係数を持ち、このため、何
の応力制御を行っていない現状の成膜方法では、成膜後
のＳＯＧ膜は引っ張り応力を有する。これ等のことが原
因となり、有機ＳＯＧ膜は、圧力が掛かると容易にクラ
ックを発生してしまう。
比較すると機械的強度が低く、ＳＯＧ膜の硬度は、ＴＥ
ＯＳ膜の約１／１０である。また、ＴＥＯＳ膜が圧縮応
力を持つように成膜される。これに対して、ＳＯＧ膜は
Ｓｉ基板よりも大きな線膨張係数を持ち、このため、何
の応力制御を行っていない現状の成膜方法では、成膜後
のＳＯＧ膜は引っ張り応力を有する。これ等のことが原
因となり、有機ＳＯＧ膜は、圧力が掛かると容易にクラ
ックを発生してしまう。
【０００４】このクラックの発生が最も問題となるの
が、電極パッドにワイヤ、バンプ、異方性導電性シート
等の接続部材のボンディングを行う工程である。即ち、
ボンディングの際に電極パッドに掛かる圧力により、パ
ッド直下のＳＯＧ膜にクラックが発生する。この点に関
し、図１０（ａ）〜（ｆ）は従来の半導体装置の配線構
造の形成方法を工程順に示す断面図である。
が、電極パッドにワイヤ、バンプ、異方性導電性シート
等の接続部材のボンディングを行う工程である。即ち、
ボンディングの際に電極パッドに掛かる圧力により、パ
ッド直下のＳＯＧ膜にクラックが発生する。この点に関
し、図１０（ａ）〜（ｆ）は従来の半導体装置の配線構
造の形成方法を工程順に示す断面図である。
【０００５】先ず、図１０（ａ）に示すように、絶縁層
１上に配線層２を形成した後、有機ＳＯＧ層３を形成す
る。次に、図１０（ｂ）に示すように、ＳＯＧ層３に、
配線層２に接続するヴィアホール４を形成する。次に、
全面にＡｌを堆積して、ＳＯＧ層３上及びヴィアホール
４内にＡｌ膜５を形成する。
１上に配線層２を形成した後、有機ＳＯＧ層３を形成す
る。次に、図１０（ｂ）に示すように、ＳＯＧ層３に、
配線層２に接続するヴィアホール４を形成する。次に、
全面にＡｌを堆積して、ＳＯＧ層３上及びヴィアホール
４内にＡｌ膜５を形成する。
【０００６】次に、図１０（ｃ）に示すように、Ａｌ膜
５を加工してパッドを形成するためのリソグラフィを行
い、ＲＩＥ（Reactive Ion Etching）によってＡｌ電極
パッド６を形成する。次に、図１０（ｄ）に示すよう
に、全面に、有機ＳＯＧ膜、プラズマＣＶＤシリコン酸
化膜、プラズマＣＶＤシリコン窒化膜等からなるパッシ
ベーション層７を形成する。
５を加工してパッドを形成するためのリソグラフィを行
い、ＲＩＥ（Reactive Ion Etching）によってＡｌ電極
パッド６を形成する。次に、図１０（ｄ）に示すよう
に、全面に、有機ＳＯＧ膜、プラズマＣＶＤシリコン酸
化膜、プラズマＣＶＤシリコン窒化膜等からなるパッシ
ベーション層７を形成する。
【０００７】次に、図１０（ｅ）に示すように、パッシ
ベーション層７に開孔８を形成してＡｌパッド６を露出
させる。次に、図１０（ｆ）に示すように、アセンブリ
のためのダイシング及びマウントを行った後、Ａｌパッ
ド６にワイヤボンディングを行う。この際、Ａｌパッド
６にワイヤ９を密着させ圧力を掛けることで、パッド６
とワイヤ９とを接続する。
ベーション層７に開孔８を形成してＡｌパッド６を露出
させる。次に、図１０（ｆ）に示すように、アセンブリ
のためのダイシング及びマウントを行った後、Ａｌパッ
ド６にワイヤボンディングを行う。この際、Ａｌパッド
６にワイヤ９を密着させ圧力を掛けることで、パッド６
とワイヤ９とを接続する。
【０００８】ところが、このワイヤボンディングの際
に、パッド６の下方のＳＯＧ層３にクラックが生じると
いう問題がある。
に、パッド６の下方のＳＯＧ層３にクラックが生じると
いう問題がある。
【０００９】
【発明が解決しようとする課題】本発明の目的は、層間
絶縁膜を低誘電率化する一方、ワイヤ等の接続部材をボ
ンディングする際、電極パッド下で層間絶縁膜にクラッ
クが発生することを抑制することができる半導体装置の
配線構造及びその形成方法を提供することにある。
絶縁膜を低誘電率化する一方、ワイヤ等の接続部材をボ
ンディングする際、電極パッド下で層間絶縁膜にクラッ
クが発生することを抑制することができる半導体装置の
配線構造及びその形成方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明の第１の視点に係
る半導体装置の配線構造は、基板上に配設された配線層
と、前記配線層を被覆すると共に前記配線層に対応して
形成されたヴィアホールを有する層間絶縁膜と、前記ヴ
ィアホール内に配設された導電性のヴィアプラグと、前
記層間絶縁膜上に配設され且つ前記ヴィアプラグを介し
て前記配線層に電気的に接続された電極パッドと、を具
備し、前記層間絶縁膜は、３以下の比誘電率と、５０Ｇ
Ｐａ未満のヤング率とを有する第１絶縁層と、５０ＧＰ
ａ以上のヤング率を有する第２絶縁層とを含み、前記第
２絶縁層は前記第１絶縁層と前記電極パッドとの間に介
在することを特徴とする。
る半導体装置の配線構造は、基板上に配設された配線層
と、前記配線層を被覆すると共に前記配線層に対応して
形成されたヴィアホールを有する層間絶縁膜と、前記ヴ
ィアホール内に配設された導電性のヴィアプラグと、前
記層間絶縁膜上に配設され且つ前記ヴィアプラグを介し
て前記配線層に電気的に接続された電極パッドと、を具
備し、前記層間絶縁膜は、３以下の比誘電率と、５０Ｇ
Ｐａ未満のヤング率とを有する第１絶縁層と、５０ＧＰ
ａ以上のヤング率を有する第２絶縁層とを含み、前記第
２絶縁層は前記第１絶縁層と前記電極パッドとの間に介
在することを特徴とする。
【００１１】本発明の第２の視点は、第１の視点に係る
構造において、前記第２絶縁層は１００ｎｍ以上の厚さ
を有することを特徴とする。
構造において、前記第２絶縁層は１００ｎｍ以上の厚さ
を有することを特徴とする。
【００１２】本発明の第３の視点は、第１または２の視
点に係る構造において、前記第１絶縁層は１０ＧＰａ以
下のヤング率を有することを特徴とする。
点に係る構造において、前記第１絶縁層は１０ＧＰａ以
下のヤング率を有することを特徴とする。
【００１３】本発明の第４の視点は、第１乃至３のいず
れかの視点に係る構造において、前記第１絶縁層は２．
０ｇ／ｃｍ3 未満の密度を有することを特徴とする。
れかの視点に係る構造において、前記第１絶縁層は２．
０ｇ／ｃｍ3 未満の密度を有することを特徴とする。
【００１４】本発明の第５の視点は、第４の視点に係る
構造において、前記第１絶縁層は、有機材料を含むシリ
コン酸化物から実質的になることを特徴とする。
構造において、前記第１絶縁層は、有機材料を含むシリ
コン酸化物から実質的になることを特徴とする。
【００１５】本発明の第６の視点は、第５の視点に係る
構造において、前記第２絶縁層は、シリコン酸化物及び
シリコン窒化物からなる群から選択された材料から実質
的になることを特徴とする。
構造において、前記第２絶縁層は、シリコン酸化物及び
シリコン窒化物からなる群から選択された材料から実質
的になることを特徴とする。
【００１６】本発明の第７の視点は、第１乃至６のいず
れかの視点に係る構造において、前記第１絶縁層は前記
配線層を被覆するように配設されることを特徴とする。
れかの視点に係る構造において、前記第１絶縁層は前記
配線層を被覆するように配設されることを特徴とする。
【００１７】本発明の第８の視点は、第１乃至６のいず
れかの視点に係る構造において、前記第１絶縁層は前記
配線層の周囲を包囲するように前記配線層と実質的に同
じレベルに配設され、前記第２絶縁層は前記配線層及び
前記第１絶縁層を被覆するように配設されることを特徴
とする。
れかの視点に係る構造において、前記第１絶縁層は前記
配線層の周囲を包囲するように前記配線層と実質的に同
じレベルに配設され、前記第２絶縁層は前記配線層及び
前記第１絶縁層を被覆するように配設されることを特徴
とする。
【００１８】本発明の第９の視点は、第１乃至８のいず
れかの視点に係る構造において、前記第２絶縁層は前記
電極パッドの底面若しくは底面及び側面に沿った部分の
みに配設されることを特徴とする。
れかの視点に係る構造において、前記第２絶縁層は前記
電極パッドの底面若しくは底面及び側面に沿った部分の
みに配設されることを特徴とする。
【００１９】本発明の第１０の視点に係る半導体装置の
配線構造は、基板上の異なるレベルに配設された複数の
配線層と、前記異なるレベルの前記配線層を夫々被覆す
ると共に前記配線層に対応して形成されたヴィアホール
を有する複数の第１絶縁層と、前記第１絶縁層は３以下
の比誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ
／ｃｍ3 未満の密度とを有することと、前記ヴィアホー
ル内に配設された導電性のヴィアプラグと、前記第１絶
縁層の内で一番上に位置する最上第１絶縁層の上に配設
され且つ前記ヴィアプラグの１つを介して前記配線層の
１つに電気的に接続された電極パッドと、前記最上第１
絶縁層と前記電極パッドとの間に介在する第２絶縁層
と、前記第２絶縁層は５０ＧＰａ以上のヤング率を有す
ることと、を具備する。
配線構造は、基板上の異なるレベルに配設された複数の
配線層と、前記異なるレベルの前記配線層を夫々被覆す
ると共に前記配線層に対応して形成されたヴィアホール
を有する複数の第１絶縁層と、前記第１絶縁層は３以下
の比誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ
／ｃｍ3 未満の密度とを有することと、前記ヴィアホー
ル内に配設された導電性のヴィアプラグと、前記第１絶
縁層の内で一番上に位置する最上第１絶縁層の上に配設
され且つ前記ヴィアプラグの１つを介して前記配線層の
１つに電気的に接続された電極パッドと、前記最上第１
絶縁層と前記電極パッドとの間に介在する第２絶縁層
と、前記第２絶縁層は５０ＧＰａ以上のヤング率を有す
ることと、を具備する。
【００２０】本発明の第１１の視点に係る半導体装置の
配線構造は、基板上の異なるレベルに配設された複数の
配線層と、前記異なるレベルの前記配線層の夫々と実質
的に同じレベルに配設され且つ前記配線層の周囲を包囲
する複数の第１絶縁層と、前記第１絶縁層は３以下の比
誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ／ｃ
ｍ3 未満の密度とを有することと、前記異なるレベルの
前記配線層及び前記第１絶縁層を夫々被覆すると共に前
記配線層に対応して形成されたヴィアホールを有する複
数の第２絶縁層と、前記第２絶縁層は５０ＧＰａ以上の
ヤング率を有することと、前記ヴィアホール内に配設さ
れた導電性のヴィアプラグと、前記第２絶縁層の内で一
番上に位置する最上第２絶縁層の上に配設され且つ前記
ヴィアプラグの１つを介して前記配線層の１つに電気的
に接続された電極パッドと、を具備する。
配線構造は、基板上の異なるレベルに配設された複数の
配線層と、前記異なるレベルの前記配線層の夫々と実質
的に同じレベルに配設され且つ前記配線層の周囲を包囲
する複数の第１絶縁層と、前記第１絶縁層は３以下の比
誘電率と、１０ＧＰａ以下のヤング率と、２．０ｇ／ｃ
ｍ3 未満の密度とを有することと、前記異なるレベルの
前記配線層及び前記第１絶縁層を夫々被覆すると共に前
記配線層に対応して形成されたヴィアホールを有する複
数の第２絶縁層と、前記第２絶縁層は５０ＧＰａ以上の
ヤング率を有することと、前記ヴィアホール内に配設さ
れた導電性のヴィアプラグと、前記第２絶縁層の内で一
番上に位置する最上第２絶縁層の上に配設され且つ前記
ヴィアプラグの１つを介して前記配線層の１つに電気的
に接続された電極パッドと、を具備する。
【００２１】本発明の第１２の視点に係る半導体装置の
配線構造の形成方法は、基板上に配設された配線層を層
間絶縁膜で被覆する工程と、前記層間絶縁膜は、３未満
の比誘電率と、５０ＧＰａ未満のヤング率とを有する第
１絶縁層と、５０ＧＰａ以上のヤング率を有する第２絶
縁層とを積層して形成することと、前記配線層に対応し
て前記層間絶縁膜にヴィアホールを形成する工程と、前
記ヴィアホール内に導電性のヴィアプラグを形成すると
共に、前記ヴィアプラグを介して前記配線層に電気的に
接続されるように、前記層間絶縁膜の前記第２絶縁層上
に電極パッドを形成する工程と、前記電極パッドに圧力
を加えながら、前記電極パッドに接続部材を電気的に接
続する工程と、を具備する。
配線構造の形成方法は、基板上に配設された配線層を層
間絶縁膜で被覆する工程と、前記層間絶縁膜は、３未満
の比誘電率と、５０ＧＰａ未満のヤング率とを有する第
１絶縁層と、５０ＧＰａ以上のヤング率を有する第２絶
縁層とを積層して形成することと、前記配線層に対応し
て前記層間絶縁膜にヴィアホールを形成する工程と、前
記ヴィアホール内に導電性のヴィアプラグを形成すると
共に、前記ヴィアプラグを介して前記配線層に電気的に
接続されるように、前記層間絶縁膜の前記第２絶縁層上
に電極パッドを形成する工程と、前記電極パッドに圧力
を加えながら、前記電極パッドに接続部材を電気的に接
続する工程と、を具備する。
【００２２】本発明の第１３の視点は、第１２の視点に
係る方法において、前記配線層を層間絶縁膜で被覆する
工程は、前記配線層上に前記第１絶縁層を形成する工程
と、前記第１絶縁層の表面に溝を形成する工程と、前記
溝を含む範囲で前記第１絶縁層上に前記第２絶縁層を形
成する工程と、を具備し、前記電極パッドを形成する工
程は、前記溝を含む範囲で前記第２絶縁層上に前記電極
パッドの材料層を形成する工程と、前記電極パッドの材
料層の表面側からＣＭＰにより研磨することにより、前
記溝の外に位置する前記第２絶縁層及び前記電極パッド
の材料層の部分を除去する工程と、を具備することを特
徴とする。
係る方法において、前記配線層を層間絶縁膜で被覆する
工程は、前記配線層上に前記第１絶縁層を形成する工程
と、前記第１絶縁層の表面に溝を形成する工程と、前記
溝を含む範囲で前記第１絶縁層上に前記第２絶縁層を形
成する工程と、を具備し、前記電極パッドを形成する工
程は、前記溝を含む範囲で前記第２絶縁層上に前記電極
パッドの材料層を形成する工程と、前記電極パッドの材
料層の表面側からＣＭＰにより研磨することにより、前
記溝の外に位置する前記第２絶縁層及び前記電極パッド
の材料層の部分を除去する工程と、を具備することを特
徴とする。
【００２３】本発明の第１４の視点は、第１２または１
３の視点に係る方法において、前記第２絶縁層は１００
ｎｍ以上の厚さを有することを特徴とする。
３の視点に係る方法において、前記第２絶縁層は１００
ｎｍ以上の厚さを有することを特徴とする。
【００２４】本発明の第１５の視点は、第１２乃至１４
のいずれかの視点に係る方法において、前記第１絶縁層
は１０ＧＰａ以下のヤング率を有することを特徴とす
る。
のいずれかの視点に係る方法において、前記第１絶縁層
は１０ＧＰａ以下のヤング率を有することを特徴とす
る。
【００２５】
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照して説明する。なお、以下の説明におい
て、略同一の機能及び構成を有する構成要素について
は、同一符号を付し、重複説明は必要な場合にのみ行
う。
て図面を参照して説明する。なお、以下の説明におい
て、略同一の機能及び構成を有する構成要素について
は、同一符号を付し、重複説明は必要な場合にのみ行
う。
【００２６】［第１実施形態］図１は本発明の第１実施
形態に係る半導体装置の配線構造を示す断面図である。
形態に係る半導体装置の配線構造を示す断面図である。
【００２７】半導体基板１０上で絶縁層１１上に配線層
１２が配設される。絶縁層１１及び配線層１２上に、ス
ピン塗布法で形成される第１の有機ＳＯＧ層１３（例え
ば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．５、ヤング率
１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未満）が配設さ
れる。第１ＳＯＧ層１３上にプラズマＣＶＤ法で形成さ
れるシリコン酸化膜（比誘電率＝４．０）或いはシリコ
ン窒化膜（比誘電率＝７．０）からなる補強絶縁層１４
（ヤング率５０ＧＰａ以上、密度２．０ｇ／ｃｍ3 以
上）が配設される。第１ＳＯＧ層１３及び補強絶縁層１
４に、配線層１２に接続するヴィアホール１５が形成さ
れる。プラズマＣＶＤＳｉＯ2 層１４上に第２の有機Ｓ
ＯＧ層１６が配設され、層１６のヴィアホール１５を含
む領域に溝１７が形成される。
１２が配設される。絶縁層１１及び配線層１２上に、ス
ピン塗布法で形成される第１の有機ＳＯＧ層１３（例え
ば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．５、ヤング率
１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未満）が配設さ
れる。第１ＳＯＧ層１３上にプラズマＣＶＤ法で形成さ
れるシリコン酸化膜（比誘電率＝４．０）或いはシリコ
ン窒化膜（比誘電率＝７．０）からなる補強絶縁層１４
（ヤング率５０ＧＰａ以上、密度２．０ｇ／ｃｍ3 以
上）が配設される。第１ＳＯＧ層１３及び補強絶縁層１
４に、配線層１２に接続するヴィアホール１５が形成さ
れる。プラズマＣＶＤＳｉＯ2 層１４上に第２の有機Ｓ
ＯＧ層１６が配設され、層１６のヴィアホール１５を含
む領域に溝１７が形成される。
【００２８】溝１７及びヴィアホール１５の表面に沿っ
てライナー層１８が配設される。ヴィアホール１５及び
溝１７内に導電性ヴィアプラグ１９及び電極パッド２０
が埋め込み形成される。第２ＳＯＧ層１６上にパッシベ
ーション層２１が配設され、層２１にパッド２０が露出
する開孔２２が形成される。開孔２２に露出するパッド
２０上にワイヤ２３が接続される。
てライナー層１８が配設される。ヴィアホール１５及び
溝１７内に導電性ヴィアプラグ１９及び電極パッド２０
が埋め込み形成される。第２ＳＯＧ層１６上にパッシベ
ーション層２１が配設され、層２１にパッド２０が露出
する開孔２２が形成される。開孔２２に露出するパッド
２０上にワイヤ２３が接続される。
【００２９】図２（ａ）〜（ｇ）は図１に示す配線構造
の形成方法を工程順に示す断面図である。
の形成方法を工程順に示す断面図である。
【００３０】先ず、図２（ａ）に示すように、半導体基
板１０上で絶縁層１１上に配線層１２を形成した後、第
１の有機ＳＯＧ層１３で被覆する。次に、第１ＳＯＧ層
１３上に、プラズマＣＶＤ法を用いてシリコン酸化膜或
いはシリコン窒化膜を堆積して補強絶縁層１４を形成す
る。次に、補強絶縁層１４上に第２の有機ＳＯＧ層１６
を形成する。
板１０上で絶縁層１１上に配線層１２を形成した後、第
１の有機ＳＯＧ層１３で被覆する。次に、第１ＳＯＧ層
１３上に、プラズマＣＶＤ法を用いてシリコン酸化膜或
いはシリコン窒化膜を堆積して補強絶縁層１４を形成す
る。次に、補強絶縁層１４上に第２の有機ＳＯＧ層１６
を形成する。
【００３１】次に、図２（ｂ）に示すように、第２ＳＯ
Ｇ層１６に、下方に配線が形成された領域を少なくとも
含む溝１７を形成する。次に、溝１７に露出する補強絶
縁層１４及び第１ＳＯＧ層１３に配線層１２に接続する
ヴィアホール１５を形成する。次に、全面にＴｉ、Ｔｉ
Ｎ、Ｎｂ、Ｔａ或いはＴａＡｌの何れかを堆積して、ラ
イナー層１８を形成する。
Ｇ層１６に、下方に配線が形成された領域を少なくとも
含む溝１７を形成する。次に、溝１７に露出する補強絶
縁層１４及び第１ＳＯＧ層１３に配線層１２に接続する
ヴィアホール１５を形成する。次に、全面にＴｉ、Ｔｉ
Ｎ、Ｎｂ、Ｔａ或いはＴａＡｌの何れかを堆積して、ラ
イナー層１８を形成する。
【００３２】次に、図２（ｃ）に示すように、リフロー
スパッタリング法を用いてＡｌ層２５を堆積して、ヴィ
アホール１５及び溝１７内にＡｌ層２５を埋め込む。次
に、図２（ｄ）に示すように、ＣＭＰ（Chemical-Mecha
nical Polishing）法を用いて溝１７外で第２ＳＯＧ層
１６上のライナー層１８及びＡｌ層２５を除去する。こ
れにより、ヴィアホール１５内にヴィアプラグ１９を配
設すると共に、溝１７内に電極パッド２０を配設する。
スパッタリング法を用いてＡｌ層２５を堆積して、ヴィ
アホール１５及び溝１７内にＡｌ層２５を埋め込む。次
に、図２（ｄ）に示すように、ＣＭＰ（Chemical-Mecha
nical Polishing）法を用いて溝１７外で第２ＳＯＧ層
１６上のライナー層１８及びＡｌ層２５を除去する。こ
れにより、ヴィアホール１５内にヴィアプラグ１９を配
設すると共に、溝１７内に電極パッド２０を配設する。
【００３３】次に、図２（ｅ）に示すように、全面に有
機ＳＯＧ膜、プラズマＣＶＤＳｉＯ 2 膜或いはプラズマ
ＣＶＤシリコン窒化膜等からなるパッシベーション層２
１を形成する。次に、図２（ｆ）に示すように、パッシ
ベーション層２１に開孔２２を形成して、パッド２０の
少なくとも一部を露出させる。
機ＳＯＧ膜、プラズマＣＶＤＳｉＯ 2 膜或いはプラズマ
ＣＶＤシリコン窒化膜等からなるパッシベーション層２
１を形成する。次に、図２（ｆ）に示すように、パッシ
ベーション層２１に開孔２２を形成して、パッド２０の
少なくとも一部を露出させる。
【００３４】次に、アセンブリのためのダイシング及び
マウントを行った後、図２（ｇ）に示すように、Ａｌパ
ッド２０にワイヤ２３を密着させて圧力を掛ける。これ
により、パッド２０とワイヤ２３とを接続する、所謂ワ
イヤボンディングを行う。
マウントを行った後、図２（ｇ）に示すように、Ａｌパ
ッド２０にワイヤ２３を密着させて圧力を掛ける。これ
により、パッド２０とワイヤ２３とを接続する、所謂ワ
イヤボンディングを行う。
【００３５】実験によれば、このワイヤボンディングの
際、電極パッド２０の下方の補強絶縁層１４及び第１Ｓ
ＯＧ層１３にクラックが発生することはなかった。第１
ＳＯＧ層１３にクラックが生じない理由を図３を用いて
説明する。
際、電極パッド２０の下方の補強絶縁層１４及び第１Ｓ
ＯＧ層１３にクラックが発生することはなかった。第１
ＳＯＧ層１３にクラックが生じない理由を図３を用いて
説明する。
【００３６】図３は有機ＳＯＧ膜とＰ−（プラズマＣＶ
Ｄ法で形成したことを意味する）ＳｉＯ2 膜（ＴＥＯＳ
膜）との硬度の測定結果を示す図である。図３に示すよ
うに、有機材料を含むシリコン酸化膜であるＳＯＧ膜の
硬度は、Ｐ−ＳｉＯ2 膜（ＴＥＯＳ膜）に比べて小さ
く、かなり低い荷重で膜にクラックが発生する。そのた
め、従来の構造では、ワイヤボンディングの際に、パッ
ドに掛かる圧力により、パッド下でＳＯＧ層にクラック
が発生する。
Ｄ法で形成したことを意味する）ＳｉＯ2 膜（ＴＥＯＳ
膜）との硬度の測定結果を示す図である。図３に示すよ
うに、有機材料を含むシリコン酸化膜であるＳＯＧ膜の
硬度は、Ｐ−ＳｉＯ2 膜（ＴＥＯＳ膜）に比べて小さ
く、かなり低い荷重で膜にクラックが発生する。そのた
め、従来の構造では、ワイヤボンディングの際に、パッ
ドに掛かる圧力により、パッド下でＳＯＧ層にクラック
が発生する。
【００３７】表１は有機ＳＯＧ膜、プラズマＣＶＤシリ
コン酸化膜（Ｐ−ＳｉＯ2 ）及びプラズマＣＶＤシリコ
ン窒化膜（Ｐ−ＳｉＮ）のヤング率を示す。
コン酸化膜（Ｐ−ＳｉＯ2 ）及びプラズマＣＶＤシリコ
ン窒化膜（Ｐ−ＳｉＮ）のヤング率を示す。
【００３８】表２は補強絶縁層として使用される絶縁膜
の膜厚と、その下方の有機ＳＯＧ層におけるワイヤボン
ディング中のクラックの発生との関係を示す。
の膜厚と、その下方の有機ＳＯＧ層におけるワイヤボン
ディング中のクラックの発生との関係を示す。
【００３９】表３は補強絶縁層として使用される絶縁膜
のヤング率及び密度と、その下方の有機ＳＯＧ層におけ
るワイヤボンディング中のクラックの発生との関係を示
す。
のヤング率及び密度と、その下方の有機ＳＯＧ層におけ
るワイヤボンディング中のクラックの発生との関係を示
す。
【００４０】
【表１】
【００４１】
【表２】
【００４２】
【表３】
【００４３】表１に示すように、プラズマＣＶＤシリコ
ン酸化膜、プラズＣＶＤマシリコン窒化膜のヤング率
（及び硬度）は、有機ＳＯＧ膜に比べて４〜３０倍以上
も大きい。電極パッド２０と第１ＳＯＧ層１３との間
に、硬度の高いプラズマＣＶＤシリコン酸化膜或いはプ
ラズマＣＶＤシリコン窒化膜が形成されるので、ワイヤ
ボンディングの際に第１ＳＯＧ層１３にクラックが生じ
ることがない。
ン酸化膜、プラズＣＶＤマシリコン窒化膜のヤング率
（及び硬度）は、有機ＳＯＧ膜に比べて４〜３０倍以上
も大きい。電極パッド２０と第１ＳＯＧ層１３との間
に、硬度の高いプラズマＣＶＤシリコン酸化膜或いはプ
ラズマＣＶＤシリコン窒化膜が形成されるので、ワイヤ
ボンディングの際に第１ＳＯＧ層１３にクラックが生じ
ることがない。
【００４４】表３に示すように、補強絶縁層として５７
ＧＰａ以上のヤング率を示す、或いは密度が２．０ｇ／
ｃｍ3 以上の絶縁膜を用いれば、有機ＳＯＧ層にクラッ
クが生じないことが分かる。なお、表３では、有機ＳＯ
Ｇ膜にクラックが生じないヤング率の値の下限は５７Ｇ
Ｐａであるが、５０ＧＰａ程度の補強絶縁層を設けても
有機ＳＯＧ層にクラックが生じない。また、補強絶縁層
の膜厚は有機ＳＯＧ層よりも小さいほうがよいが、表２
に示すように、１００ｎｍ以上であることが好ましいこ
とが分かる。
ＧＰａ以上のヤング率を示す、或いは密度が２．０ｇ／
ｃｍ3 以上の絶縁膜を用いれば、有機ＳＯＧ層にクラッ
クが生じないことが分かる。なお、表３では、有機ＳＯ
Ｇ膜にクラックが生じないヤング率の値の下限は５７Ｇ
Ｐａであるが、５０ＧＰａ程度の補強絶縁層を設けても
有機ＳＯＧ層にクラックが生じない。また、補強絶縁層
の膜厚は有機ＳＯＧ層よりも小さいほうがよいが、表２
に示すように、１００ｎｍ以上であることが好ましいこ
とが分かる。
【００４５】本実施形態によれば、有機ＳＯＧ層と電極
パッドとの間に、プラズマＣＶＤ法で形成されたシリコ
ン酸化膜或いはシリコン窒化膜からなる補強絶縁層が配
設される。このため、ワイヤボンディングの際にパッド
の下の有機ＳＯＧ層にクラックが生じることはない。
パッドとの間に、プラズマＣＶＤ法で形成されたシリコ
ン酸化膜或いはシリコン窒化膜からなる補強絶縁層が配
設される。このため、ワイヤボンディングの際にパッド
の下の有機ＳＯＧ層にクラックが生じることはない。
【００４６】［第２実施形態］図４（ａ）〜（ｈ）は本
発明の第２実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。有機ＳＯＧ層上に補
強絶縁層を一面に形成すると、有機ＳＯＧ層の誘電率が
低いという効果を減少させてしまう。そこで、本実施形
態では、パッドの底部のみに補強絶縁層を形成する方法
について説明する。
発明の第２実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。有機ＳＯＧ層上に補
強絶縁層を一面に形成すると、有機ＳＯＧ層の誘電率が
低いという効果を減少させてしまう。そこで、本実施形
態では、パッドの底部のみに補強絶縁層を形成する方法
について説明する。
【００４７】先ず、図４（ａ）に示すように、半導体基
板１０上で絶縁層１１上に配線層１２を形成した後、有
機ＳＯＧ層３３で被覆する。次に、図４（ｂ）に示すよ
うに、ＳＯＧ層３３に、下方に配線層１２が形成された
領域を少なくとも含む溝１７を形成する。次に、プラズ
マＣＶＤ法を用いてＳｉＯ2 膜或いはシリコン窒化膜を
堆積して、補強絶縁層３４を形成する。なお、この補強
絶縁層３４の膜厚は、１００ｎｍ以上であることが好ま
しい。次に、図４（ｃ）に示すように、溝１７の底部
に、配線層１２に接続するヴィアホール１５を形成す
る。
板１０上で絶縁層１１上に配線層１２を形成した後、有
機ＳＯＧ層３３で被覆する。次に、図４（ｂ）に示すよ
うに、ＳＯＧ層３３に、下方に配線層１２が形成された
領域を少なくとも含む溝１７を形成する。次に、プラズ
マＣＶＤ法を用いてＳｉＯ2 膜或いはシリコン窒化膜を
堆積して、補強絶縁層３４を形成する。なお、この補強
絶縁層３４の膜厚は、１００ｎｍ以上であることが好ま
しい。次に、図４（ｃ）に示すように、溝１７の底部
に、配線層１２に接続するヴィアホール１５を形成す
る。
【００４８】次に、図４（ｄ）に示すように、全面にＴ
ｉ、ＴｉＮ、Ｎｂ、Ｔａ或いはＴａＡｌの何れかを堆積
して、ライナー層１８を形成する。次に、リフロースパ
ッタリングによってＡｌ層２５をヴィアホール１５内及
び溝１７内に堆積する。
ｉ、ＴｉＮ、Ｎｂ、Ｔａ或いはＴａＡｌの何れかを堆積
して、ライナー層１８を形成する。次に、リフロースパ
ッタリングによってＡｌ層２５をヴィアホール１５内及
び溝１７内に堆積する。
【００４９】次に、図４（ｅ）に示すように、ＣＭＰ法
によって、溝１７外でＳＯＧ層上のＡｌ層２５、ライナ
ー層１８及び補強絶縁層３４を除去する。これにより、
ヴィアホール１５内にヴィアプラグ１９を配設すると共
に、溝１７内に電極パッド２０を配設する。
によって、溝１７外でＳＯＧ層上のＡｌ層２５、ライナ
ー層１８及び補強絶縁層３４を除去する。これにより、
ヴィアホール１５内にヴィアプラグ１９を配設すると共
に、溝１７内に電極パッド２０を配設する。
【００５０】次に、図４（ｆ）に示すように、全面に有
機ＳＯＧ膜、プラズマＣＶＤＳｉＯ 2 膜或いはプラズマ
ＣＶＤシリコン窒化膜等からなるパッシベーション層２
１を形成する。次に、図４（ｇ）に示すように、パッシ
ベーション層２１に開孔２２を形成して、パッド２０の
少なくとも一部を露出させる。
機ＳＯＧ膜、プラズマＣＶＤＳｉＯ 2 膜或いはプラズマ
ＣＶＤシリコン窒化膜等からなるパッシベーション層２
１を形成する。次に、図４（ｇ）に示すように、パッシ
ベーション層２１に開孔２２を形成して、パッド２０の
少なくとも一部を露出させる。
【００５１】次に、アセンブリのためのダイシング及び
マウントを行った後、図４（ｈ）に示すように、Ａｌパ
ッド２０にワイヤ２３を密着させて圧力を掛ける。これ
により、パッド２０とワイヤ２３とを接続する、所謂ワ
イヤボンディングを行う。
マウントを行った後、図４（ｈ）に示すように、Ａｌパ
ッド２０にワイヤ２３を密着させて圧力を掛ける。これ
により、パッド２０とワイヤ２３とを接続する、所謂ワ
イヤボンディングを行う。
【００５２】実験によれば、このワイヤボンディングの
際、電極パッド２０の下方のＳＯＧ層３３にクラックが
発生することはなかった。これは、有機ＳＯＧ層３３と
電極パッド２０との間に、プラズマＣＶＤ法で形成され
たシリコン酸化膜或いはシリコン窒化膜からなる補強絶
縁層３４が配設されたことによる。
際、電極パッド２０の下方のＳＯＧ層３３にクラックが
発生することはなかった。これは、有機ＳＯＧ層３３と
電極パッド２０との間に、プラズマＣＶＤ法で形成され
たシリコン酸化膜或いはシリコン窒化膜からなる補強絶
縁層３４が配設されたことによる。
【００５３】［第３実施形態］図５（ａ）〜（ｄ）は本
発明の第３実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。本実施形態では、配
線材料としてＣｕを用いた場合について説明する。配線
材料としてＣｕを使用した場合には、Ａｌボンディング
ワイヤとの密着性が悪くなるという問題が発生する。
発明の第３実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。本実施形態では、配
線材料としてＣｕを用いた場合について説明する。配線
材料としてＣｕを使用した場合には、Ａｌボンディング
ワイヤとの密着性が悪くなるという問題が発生する。
【００５４】先ず、第２実施形態で図４（ａ）〜図４
（ｇ）を用いて説明した工程と、配線がＣｕ配線である
ことを除いて同様な工程を用いて、図５（ａ）に示す構
造を形成する（従って、その詳細な説明は省略する）。
このため、図５（ａ）において、ヴィアホール１５内に
Ｃｕヴィアプラグ４１が配設され、溝１７内にＣｕパッ
ド４２が配設される。また、本実施形態において、パッ
シベーション層２１はシリコン窒化膜からなる。
（ｇ）を用いて説明した工程と、配線がＣｕ配線である
ことを除いて同様な工程を用いて、図５（ａ）に示す構
造を形成する（従って、その詳細な説明は省略する）。
このため、図５（ａ）において、ヴィアホール１５内に
Ｃｕヴィアプラグ４１が配設され、溝１７内にＣｕパッ
ド４２が配設される。また、本実施形態において、パッ
シベーション層２１はシリコン窒化膜からなる。
【００５５】次に、図５（ｂ）に示すように、全面にＴ
ｉＮ膜或いはＴａＮ膜を堆積して、バリア層４３を形成
する。次に、開孔２２を埋め込むようにＡｌ膜４４をス
パッタリング法を用いて堆積する。次に、図５（ｃ）に
示すように、開孔２２外でパッシベーション層２１上の
Ａｌ膜４４及びバリア層４３を除去して、開孔２２内に
Ａｌパッド４４を形成する。
ｉＮ膜或いはＴａＮ膜を堆積して、バリア層４３を形成
する。次に、開孔２２を埋め込むようにＡｌ膜４４をス
パッタリング法を用いて堆積する。次に、図５（ｃ）に
示すように、開孔２２外でパッシベーション層２１上の
Ａｌ膜４４及びバリア層４３を除去して、開孔２２内に
Ａｌパッド４４を形成する。
【００５６】次に、アセンブリのためのダイシング及び
マウントを行った後、図５（ｄ）に示すように、Ａｌパ
ッド４４にワイヤ２３を密着させて圧力を掛ける。これ
により、パッド４４とワイヤ２３とを接続する、所謂ワ
イヤボンディングを行う。
マウントを行った後、図５（ｄ）に示すように、Ａｌパ
ッド４４にワイヤ２３を密着させて圧力を掛ける。これ
により、パッド４４とワイヤ２３とを接続する、所謂ワ
イヤボンディングを行う。
【００５７】実験によれば、このワイヤボンディングの
際、電極パッド４２、４４の下方のＳＯＧ層３３にクラ
ックが発生することはなかった。これは、有機ＳＯＧ層
３３とＣｕパッド４２との間に、プラズマＣＶＤ法で形
成されたシリコン酸化膜或いはシリコン窒化膜からなる
補強絶縁層３４が配設されたことによる。
際、電極パッド４２、４４の下方のＳＯＧ層３３にクラ
ックが発生することはなかった。これは、有機ＳＯＧ層
３３とＣｕパッド４２との間に、プラズマＣＶＤ法で形
成されたシリコン酸化膜或いはシリコン窒化膜からなる
補強絶縁層３４が配設されたことによる。
【００５８】［第４実施形態］図６（ａ）〜（ｆ）は本
発明の第４実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。
発明の第４実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。
【００５９】先ず、第２実施形態で図４（ａ）〜図４
（ｇ）を用いて説明した工程と同様な工程を用いて、図
６（ａ）に示す構造を形成する（従って、その詳細な説
明は省略する）。
（ｇ）を用いて説明した工程と同様な工程を用いて、図
６（ａ）に示す構造を形成する（従って、その詳細な説
明は省略する）。
【００６０】次に、図６（ｂ）に示すように、Ｔｉ／Ｎ
ｉ／Ｐｄ、或いはＴｉ／ＴｉＷ／Ａｕの積層構造からな
るバリア層５１を形成する。次に、図５（ｃ）に示すよ
うに、レジストの塗布を行った後、リソグラフィ技術を
用いて、開孔２２が露出するレジストパターン５２を形
成する。
ｉ／Ｐｄ、或いはＴｉ／ＴｉＷ／Ａｕの積層構造からな
るバリア層５１を形成する。次に、図５（ｃ）に示すよ
うに、レジストの塗布を行った後、リソグラフィ技術を
用いて、開孔２２が露出するレジストパターン５２を形
成する。
【００６１】次に、図６（ｄ）に示すように、パッド２
０上のレジストパターン５２の開口部に電解メッキ法を
用いてＡｕまたは半田を埋め込んでバンプ５３を形成す
る。次に、図６（ｅ）に示すように、レジストパターン
５２を除去した後、バンプ５３をマスクとして、露出す
るバリア層５１を除去する。
０上のレジストパターン５２の開口部に電解メッキ法を
用いてＡｕまたは半田を埋め込んでバンプ５３を形成す
る。次に、図６（ｅ）に示すように、レジストパターン
５２を除去した後、バンプ５３をマスクとして、露出す
るバリア層５１を除去する。
【００６２】裏面のラッピング、ダイシングの後、図６
（ｆ）に示すように、バンプ５３にリードテープ５４を
貼り付け、圧力を加えながら、約５００℃まで昇温し
て、ボンディングを行う。
（ｆ）に示すように、バンプ５３にリードテープ５４を
貼り付け、圧力を加えながら、約５００℃まで昇温し
て、ボンディングを行う。
【００６３】実験によれば、このボンディングの際、電
極パッド２０の下方のＳＯＧ層３３にクラックが発生す
ることはなかった。これは、有機ＳＯＧ層３３と電極パ
ッド２０との間に、プラズマＣＶＤ法で形成されたシリ
コン酸化膜或いはシリコン窒化膜からなる補強絶縁層３
４が配設されたことによる。
極パッド２０の下方のＳＯＧ層３３にクラックが発生す
ることはなかった。これは、有機ＳＯＧ層３３と電極パ
ッド２０との間に、プラズマＣＶＤ法で形成されたシリ
コン酸化膜或いはシリコン窒化膜からなる補強絶縁層３
４が配設されたことによる。
【００６４】［第５実施形態］図７（ａ）〜（ｅ）は本
発明の第５実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。
発明の第５実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。
【００６５】本実施形態において、Ｓｉ基板６０上にＭ
ＩＳ（Metal-Insulator-Semiconductor）型のトランジ
スタ６１が形成される。トランジスタ６１は、基板６０
内に形成された一対のソース／ドレイン層６２、６３
と、チャネル領域上に絶縁膜を介して配設されたゲート
電極６４とを有する。
ＩＳ（Metal-Insulator-Semiconductor）型のトランジ
スタ６１が形成される。トランジスタ６１は、基板６０
内に形成された一対のソース／ドレイン層６２、６３
と、チャネル領域上に絶縁膜を介して配設されたゲート
電極６４とを有する。
【００６６】先ず、図７（ａ）に示すように、基板６０
の全面をＢＰＳＧ（B-doped Phospho-Silicate Glass）
膜からなる絶縁層７１で被覆する。次に、絶縁層７１上
にＷからなる配線層７２を形成すると共にヴィアプラグ
７３を介してトランジスタ６１に接続する。
の全面をＢＰＳＧ（B-doped Phospho-Silicate Glass）
膜からなる絶縁層７１で被覆する。次に、絶縁層７１上
にＷからなる配線層７２を形成すると共にヴィアプラグ
７３を介してトランジスタ６１に接続する。
【００６７】次に、図７（ｂ）に示すように、絶縁層７
１及び配線層７２をスピン塗布法で形成される有機ＳＯ
Ｇ層（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．
５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未
満）からなる絶縁層７４で被覆する。次に、絶縁層７４
上にＣｕ／ＴａＮからなる配線層７５を形成すると共に
ヴィアプラグ７６を介して配線層７２に接続する。
１及び配線層７２をスピン塗布法で形成される有機ＳＯ
Ｇ層（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．
５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未
満）からなる絶縁層７４で被覆する。次に、絶縁層７４
上にＣｕ／ＴａＮからなる配線層７５を形成すると共に
ヴィアプラグ７６を介して配線層７２に接続する。
【００６８】次に、図７（ｃ）に示すように、絶縁層７
４及び配線層７５を有機ＳＯＧ層からなる絶縁層７７で
被覆する。次に、絶縁層７７上にＣｕ／ＴａＮからなる
配線層７８を形成すると共にヴィアプラグ７９を介して
配線層７５に接続する。
４及び配線層７５を有機ＳＯＧ層からなる絶縁層７７で
被覆する。次に、絶縁層７７上にＣｕ／ＴａＮからなる
配線層７８を形成すると共にヴィアプラグ７９を介して
配線層７５に接続する。
【００６９】次に、図７（ｄ）に示すように、絶縁層７
７及び配線層７８をプラズマＣＶＤ法で形成されるシリ
コン酸化膜からなる補強絶縁層８０（ヤング率５０ＧＰ
ａ以上、密度２．０ｇ／ｃｍ3 以上）で被覆する。次
に、絶縁層８０上にＣｕ／ＴａＮからなるパッド兼配線
層８１を形成すると共にヴィアプラグ８２を介して配線
層７８に接続する。
７及び配線層７８をプラズマＣＶＤ法で形成されるシリ
コン酸化膜からなる補強絶縁層８０（ヤング率５０ＧＰ
ａ以上、密度２．０ｇ／ｃｍ3 以上）で被覆する。次
に、絶縁層８０上にＣｕ／ＴａＮからなるパッド兼配線
層８１を形成すると共にヴィアプラグ８２を介して配線
層７８に接続する。
【００７０】次に、図７（ｅ）に示すように、絶縁層８
０及びパッド兼配線層８１をプラズマＣＶＤ法で形成さ
れるシリコン窒化膜からなるパッシベーション層８３で
被覆する。次に、パッシベーション層８３に開孔を形成
すると共に、同開孔内にＡｌ／ＢＭ（Barrier Metal）
電極パッド８４を形成する。
０及びパッド兼配線層８１をプラズマＣＶＤ法で形成さ
れるシリコン窒化膜からなるパッシベーション層８３で
被覆する。次に、パッシベーション層８３に開孔を形成
すると共に、同開孔内にＡｌ／ＢＭ（Barrier Metal）
電極パッド８４を形成する。
【００７１】このような構造においては、電極パッド８
１、８４の直下にプラズマＣＶＤ法で形成されたシリコ
ン酸化膜からなる補強絶縁層８０が配設されている。こ
のため、ボンディング工程における機械的衝撃にも耐え
うるようになる。また、中間部の絶縁層としては低誘電
率のＳＯＧ絶縁層７４、７７が使用されているため、デ
バイスの高速化も実現することができる。
１、８４の直下にプラズマＣＶＤ法で形成されたシリコ
ン酸化膜からなる補強絶縁層８０が配設されている。こ
のため、ボンディング工程における機械的衝撃にも耐え
うるようになる。また、中間部の絶縁層としては低誘電
率のＳＯＧ絶縁層７４、７７が使用されているため、デ
バイスの高速化も実現することができる。
【００７２】なお、図７（ｅ）ではＣｕ（ＴａＮ含む）
配線兼パッド８１の上にＡｌ（Ｔｉ／ＴｉＮ等のＢＭを
含む）の蓋状のパッド８４が形成される。これはＣｕが
最表面に出ているとボンディング強度が弱い、酸化され
てしまう、腐食が生じる等の問題があるためである。こ
のように電極パッドは何層かの金属層を積層して構成さ
れる場合が多いが、このような場合、これ等を一体の電
極と考えこの電極の直下に機械的強度に優れた補強絶縁
層を配設すればよい。
配線兼パッド８１の上にＡｌ（Ｔｉ／ＴｉＮ等のＢＭを
含む）の蓋状のパッド８４が形成される。これはＣｕが
最表面に出ているとボンディング強度が弱い、酸化され
てしまう、腐食が生じる等の問題があるためである。こ
のように電極パッドは何層かの金属層を積層して構成さ
れる場合が多いが、このような場合、これ等を一体の電
極と考えこの電極の直下に機械的強度に優れた補強絶縁
層を配設すればよい。
【００７３】［第６実施形態］図８（ａ）〜（ｆ）は本
発明の第６実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。
発明の第６実施形態に係る半導体装置の配線構造の形成
方法を工程順に示す断面図である。
【００７４】先ず、上述のような工程で、図７（ａ）に
示す構造と同じ図８（ａ）に示す構造を形成する。
示す構造と同じ図８（ａ）に示す構造を形成する。
【００７５】次に、図８（ｂ）に示すように、絶縁層７
１及び配線層７２を有機ＳＯＧ層からなる３００ｎｍの
厚さの絶縁層７４で被覆する。次に、絶縁層７４をプラ
ズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコ
ン窒化膜からなる５０ｎｍの厚さの絶縁層８６ａで被覆
する。絶縁層８６ａは配線層を形成するためのエッチン
グストッパとして利用される。
１及び配線層７２を有機ＳＯＧ層からなる３００ｎｍの
厚さの絶縁層７４で被覆する。次に、絶縁層７４をプラ
ズマＣＶＤ法で形成されるシリコン酸化膜或いはシリコ
ン窒化膜からなる５０ｎｍの厚さの絶縁層８６ａで被覆
する。絶縁層８６ａは配線層を形成するためのエッチン
グストッパとして利用される。
【００７６】次に、図８（ｃ）に示すように、絶縁層８
６ａをスピン塗布法で形成される有機ＳＯＧ層からなる
絶縁層８８ａで被覆する。次に、絶縁層７４、８６ａ、
８８ａのパターニング及び溝の形成を行った後、Ｃｕ／
ＴａＮを溝内に埋め込むことにより、配線層７５及びヴ
ィアプラグ７６を形成する（デュアルダマシン法）。次
に、絶縁層８８ａ及び配線層７５をプラズマＣＶＤ法で
形成されるシリコン酸化膜或いはシリコン窒化膜からな
る５０ｎｍの厚さの絶縁層８６ｂで被覆する。絶縁層８
６ｂはＣｕが層間絶縁膜中へ拡散していくことを防止す
るために利用される。
６ａをスピン塗布法で形成される有機ＳＯＧ層からなる
絶縁層８８ａで被覆する。次に、絶縁層７４、８６ａ、
８８ａのパターニング及び溝の形成を行った後、Ｃｕ／
ＴａＮを溝内に埋め込むことにより、配線層７５及びヴ
ィアプラグ７６を形成する（デュアルダマシン法）。次
に、絶縁層８８ａ及び配線層７５をプラズマＣＶＤ法で
形成されるシリコン酸化膜或いはシリコン窒化膜からな
る５０ｎｍの厚さの絶縁層８６ｂで被覆する。絶縁層８
６ｂはＣｕが層間絶縁膜中へ拡散していくことを防止す
るために利用される。
【００７７】次に、図８（ｄ）に示すように、絶縁層８
６ｂを、有機ＳＯＧ層からなる絶縁層８８ｂと、プラズ
マＣＶＤ法で形成されるシリコン酸化膜或いはシリコン
窒化膜からなる５０ｎｍの厚さの絶縁層８６ｃと、有機
ＳＯＧ層からなる絶縁層８８ｃとで順次被覆する。次
に、絶縁層８６ｂ、８８ｂ、８６ｃ、８８ｃのパターニ
ング及び溝の形成を行った後、Ｃｕ／ＴａＮを溝内に埋
め込むことにより、配線層７８及びヴィアプラグ７９を
形成する。次に、絶縁層８８ｃ及び配線層７８をプラズ
マＣＶＤ法で形成されるシリコン酸化膜或いはシリコン
窒化膜からなる５０ｎｍの厚さの絶縁層８６ｄで被覆す
る。
６ｂを、有機ＳＯＧ層からなる絶縁層８８ｂと、プラズ
マＣＶＤ法で形成されるシリコン酸化膜或いはシリコン
窒化膜からなる５０ｎｍの厚さの絶縁層８６ｃと、有機
ＳＯＧ層からなる絶縁層８８ｃとで順次被覆する。次
に、絶縁層８６ｂ、８８ｂ、８６ｃ、８８ｃのパターニ
ング及び溝の形成を行った後、Ｃｕ／ＴａＮを溝内に埋
め込むことにより、配線層７８及びヴィアプラグ７９を
形成する。次に、絶縁層８８ｃ及び配線層７８をプラズ
マＣＶＤ法で形成されるシリコン酸化膜或いはシリコン
窒化膜からなる５０ｎｍの厚さの絶縁層８６ｄで被覆す
る。
【００７８】次に、図８（ｅ）に示すように、絶縁層８
６ｄをプラズマＣＶＤ法で形成されるシリコン酸化膜か
らなる１μｍの厚さの補強絶縁層８０で被覆する。次
に、絶縁層８０上にＣｕ／ＴａＮからなるパッド兼配線
層８１を形成すると共にヴィアプラグ８２を介して配線
層７８に接続する（デュアルダマシン法）。
６ｄをプラズマＣＶＤ法で形成されるシリコン酸化膜か
らなる１μｍの厚さの補強絶縁層８０で被覆する。次
に、絶縁層８０上にＣｕ／ＴａＮからなるパッド兼配線
層８１を形成すると共にヴィアプラグ８２を介して配線
層７８に接続する（デュアルダマシン法）。
【００７９】次に、図８（ｆ）に示すように、絶縁層８
０及びパッド兼配線層８１をプラズマＣＶＤ法で形成さ
れるシリコン窒化膜からなるパッシベーション層８３で
被覆する。次に、パッシベーション層８３に開孔を形成
すると共に、同開孔内にＡｌ／ＢＭ電極パッド８４を形
成する。
０及びパッド兼配線層８１をプラズマＣＶＤ法で形成さ
れるシリコン窒化膜からなるパッシベーション層８３で
被覆する。次に、パッシベーション層８３に開孔を形成
すると共に、同開孔内にＡｌ／ＢＭ電極パッド８４を形
成する。
【００８０】このような構造においては、電極パッド８
１、８４の直下にプラズマＣＶＤ法で形成されたシリコ
ン酸化膜からなる補強絶縁層８０が配設されている。こ
のため、ボンディング工程における機械的衝撃にも耐え
うるようになる。また、中間部の絶縁層としては低誘電
率のＳＯＧ絶縁層７４、８８ａ、８８ｂ、８８ｃが使用
されているため、デバイスの高速化も実現することがで
きる。
１、８４の直下にプラズマＣＶＤ法で形成されたシリコ
ン酸化膜からなる補強絶縁層８０が配設されている。こ
のため、ボンディング工程における機械的衝撃にも耐え
うるようになる。また、中間部の絶縁層としては低誘電
率のＳＯＧ絶縁層７４、８８ａ、８８ｂ、８８ｃが使用
されているため、デバイスの高速化も実現することがで
きる。
【００８１】本実施形態では各層の配線溝の下に配線溝
エッチング時のストッパ層としてプラズマＣＶＤ法で形
成されるシリコン酸化膜或いはシリコン窒化膜（望まし
くはシリコン窒化膜）を用いている。しかし、ＬＳＩの
動作の高速化の観点からこれ等を省略することもでき
る。
エッチング時のストッパ層としてプラズマＣＶＤ法で形
成されるシリコン酸化膜或いはシリコン窒化膜（望まし
くはシリコン窒化膜）を用いている。しかし、ＬＳＩの
動作の高速化の観点からこれ等を省略することもでき
る。
【００８２】また各層のＣｕ配線を覆うように堆積され
たプラズマＣＶＤ法で形成されるシリコン酸化膜或いは
シリコン窒化膜（望ましくはシリコン窒化膜）について
も省略することもできる。これは、例えば、塗布型絶縁
膜自体がＣｕ拡散抑制効果のある膜である場合や、Ｃｕ
配線の上面もバリヤメタルで囲む構造の配線である場合
である。また、配線材料がＣｕではなくＡｌやＷ等の材
料の場合、層間膜中への配線材料の拡散は無視できるた
め、拡散抑制層は不要となる。
たプラズマＣＶＤ法で形成されるシリコン酸化膜或いは
シリコン窒化膜（望ましくはシリコン窒化膜）について
も省略することもできる。これは、例えば、塗布型絶縁
膜自体がＣｕ拡散抑制効果のある膜である場合や、Ｃｕ
配線の上面もバリヤメタルで囲む構造の配線である場合
である。また、配線材料がＣｕではなくＡｌやＷ等の材
料の場合、層間膜中への配線材料の拡散は無視できるた
め、拡散抑制層は不要となる。
【００８３】また、本実施形態では、最上層配線層兼バ
ンプはデュアルダマシン法で形成したが、ヴィアプラグ
と配線とを別々に埋め込むシングルダマシン法で形成し
てもよい。この場合、最上層配線と同じレベルの絶縁膜
はその絶縁膜とは別に堆積されることになる。即ち、最
上層配線と同じレベルの絶縁膜とその下の絶縁膜とは同
一材料からなっても、異なる材料からなってもよい。
ンプはデュアルダマシン法で形成したが、ヴィアプラグ
と配線とを別々に埋め込むシングルダマシン法で形成し
てもよい。この場合、最上層配線と同じレベルの絶縁膜
はその絶縁膜とは別に堆積されることになる。即ち、最
上層配線と同じレベルの絶縁膜とその下の絶縁膜とは同
一材料からなっても、異なる材料からなってもよい。
【００８４】［第７実施形態］図９は本発明の第７実施
形態に係る半導体装置の配線構造を示す断面図である。
形態に係る半導体装置の配線構造を示す断面図である。
【００８５】半導体基板９０上には、異なるレベルに複
数の配線層９４ａ、９４ｂ、９４ｃが配設される。ま
た、基板９０及び複数の配線層９４ａ、９４ｂ、９４ｃ
の間には、層間絶縁層（補強絶縁層）９２ａ、９２ｂ、
９２ｃが配設される。更に、配線層９４ａ、９４ｂ、９
４ｃの夫々と実質的に同じレベルに配設され且つ配線層
９４ａ、９４ｂの周囲を包囲するように複数の埋め込み
絶縁層９６ａ、９６ｂが配設される。各レベルの配線層
９４ａ、９４ｂ、９４ｃは導電性ヴィアプラグ９５を介
して電気的に接続される。
数の配線層９４ａ、９４ｂ、９４ｃが配設される。ま
た、基板９０及び複数の配線層９４ａ、９４ｂ、９４ｃ
の間には、層間絶縁層（補強絶縁層）９２ａ、９２ｂ、
９２ｃが配設される。更に、配線層９４ａ、９４ｂ、９
４ｃの夫々と実質的に同じレベルに配設され且つ配線層
９４ａ、９４ｂの周囲を包囲するように複数の埋め込み
絶縁層９６ａ、９６ｂが配設される。各レベルの配線層
９４ａ、９４ｂ、９４ｃは導電性ヴィアプラグ９５を介
して電気的に接続される。
【００８６】層間絶縁層９２ａ、９２ｂ、９２ｃは、プ
ラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリ
コン窒化膜からなる補強絶縁層（ヤング率５０ＧＰａ以
上、密度２．０ｇ／ｃｍ3 以上）である。埋め込み絶縁
層９６ａ、９６ｂは、スピン塗布法で形成される有機Ｓ
ＯＧ層（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．
５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未
満）からなる。
ラズマＣＶＤ法で形成されるシリコン酸化膜或いはシリ
コン窒化膜からなる補強絶縁層（ヤング率５０ＧＰａ以
上、密度２．０ｇ／ｃｍ3 以上）である。埋め込み絶縁
層９６ａ、９６ｂは、スピン塗布法で形成される有機Ｓ
ＯＧ層（例えば、ＳｉＯ（ＣＨ3 ）x 、比誘電率＝２．
５、ヤング率１０ＧＰａ未満、密度２．０ｇ／ｃｍ3 未
満）からなる。
【００８７】最上部の配線層９４ｃ及び層間絶縁層９２
ｃはＳｉＮ等からなるパッシベーション層９７により被
覆される。パッシベーション層９７に、最上部の配線層
９４ｃで一部であってパッドとして機能する部分９８ａ
を露出する開孔が形成され、同開孔内に電極パッド９８
ｂが配設される。
ｃはＳｉＮ等からなるパッシベーション層９７により被
覆される。パッシベーション層９７に、最上部の配線層
９４ｃで一部であってパッドとして機能する部分９８ａ
を露出する開孔が形成され、同開孔内に電極パッド９８
ｂが配設される。
【００８８】このような構造においては、電極パッド９
８ａ、９８ｂの直下にプラズマＣＶＤ法で形成されたシ
リコン酸化膜或いはシリコン窒化膜からなる補強絶縁層
９２ｃが配設されている。このため、ボンディング工程
における機械的衝撃にも耐えうるようになる。また、中
間部の絶縁層としては低誘電率のＳＯＧ絶縁層９６ａ、
９６ｂが使用されているため、デバイスの高速化も実現
することができる。
８ａ、９８ｂの直下にプラズマＣＶＤ法で形成されたシ
リコン酸化膜或いはシリコン窒化膜からなる補強絶縁層
９２ｃが配設されている。このため、ボンディング工程
における機械的衝撃にも耐えうるようになる。また、中
間部の絶縁層としては低誘電率のＳＯＧ絶縁層９６ａ、
９６ｂが使用されているため、デバイスの高速化も実現
することができる。
【００８９】上記第１乃至第７実施形態において、補強
絶縁層の形成される位置は、パッドとその直下の配線層
の間であればどこでも良い。しかし、パッド直下に形成
すると最も効果が高い。また、配線とパッドとの間に、
補強絶縁層を複数層挿入しても良い。
絶縁層の形成される位置は、パッドとその直下の配線層
の間であればどこでも良い。しかし、パッド直下に形成
すると最も効果が高い。また、配線とパッドとの間に、
補強絶縁層を複数層挿入しても良い。
【００９０】また、パッド下のヴィアプラグの形成方法
としては、スパッタリング法で埋め込む以外に、ヴィア
ホールの開孔後、選択Ｗ−ＣＶＤ法、ブランケットＷ−
ＣＶＤ法等によってＷヴィアプラグを形成する方法、或
いはＡｌピラーを用いてヴィアプラグを形成する方法が
ある。また、配線材料としてＣｕの他、ＡｌやＷを使用
することができる。
としては、スパッタリング法で埋め込む以外に、ヴィア
ホールの開孔後、選択Ｗ−ＣＶＤ法、ブランケットＷ−
ＣＶＤ法等によってＷヴィアプラグを形成する方法、或
いはＡｌピラーを用いてヴィアプラグを形成する方法が
ある。また、配線材料としてＣｕの他、ＡｌやＷを使用
することができる。
【００９１】上述の実施形態において、ヤング率が５０
ＧＰａ未満、典型的には１０ＧＰａ以下、密度が２．０
ｇ／ｃｍ3 以下の層間絶縁層として、ＳＯＧ膜が例示さ
れるが、その成膜方法は限定的なものではない。また、
ヤング率、密度等が先の条件を満たす範囲でＳＯＧ膜以
外の低誘電率膜（比誘電率ｋが３．０以下の膜）を用い
ることが可能である。
ＧＰａ未満、典型的には１０ＧＰａ以下、密度が２．０
ｇ／ｃｍ3 以下の層間絶縁層として、ＳＯＧ膜が例示さ
れるが、その成膜方法は限定的なものではない。また、
ヤング率、密度等が先の条件を満たす範囲でＳＯＧ膜以
外の低誘電率膜（比誘電率ｋが３．０以下の膜）を用い
ることが可能である。
【００９２】また、上述の実施形態において、ヤング率
が５０ＧＰａ以上、密度が２．０ｇ／ｃｍ3 以上の補強
絶縁層として、プラズマＣＶＤ法で形成されたシリコン
酸化膜或いはシリコン窒化膜が例示されるが、ヤング率
または密度が先の条件を満たす範囲で他の絶縁膜（Ｓｉ
Ｃ膜、ＳｉＯＦ膜、ＰＳＧ膜等）を用いることが可能で
ある。
が５０ＧＰａ以上、密度が２．０ｇ／ｃｍ3 以上の補強
絶縁層として、プラズマＣＶＤ法で形成されたシリコン
酸化膜或いはシリコン窒化膜が例示されるが、ヤング率
または密度が先の条件を満たす範囲で他の絶縁膜（Ｓｉ
Ｃ膜、ＳｉＯＦ膜、ＰＳＧ膜等）を用いることが可能で
ある。
【００９３】
【発明の効果】以上説明したように本発明に係る半導体
装置の配線構造及びその形成方法によれば、層間絶縁膜
を低誘電率化する一方、ワイヤ等の接続部材をボンディ
ングする際、電極パッド下で層間絶縁膜にクラックが発
生することを抑制することができる。
装置の配線構造及びその形成方法によれば、層間絶縁膜
を低誘電率化する一方、ワイヤ等の接続部材をボンディ
ングする際、電極パッド下で層間絶縁膜にクラックが発
生することを抑制することができる。
【図１】本発明の第１実施形態に係る半導体装置の配線
構造を示す断面図。
構造を示す断面図。
【図２】図１に示す配線構造の形成方法を工程順に示す
断面図。
断面図。
【図３】有機ＳＯＧ膜とＰ−ＳｉＯ2 膜（ＴＥＯＳ膜）
との硬度の測定結果を示す図。
との硬度の測定結果を示す図。
【図４】本発明の第２実施形態に係る半導体装置の配線
構造の形成方法を工程順に示す断面図。
構造の形成方法を工程順に示す断面図。
【図５】本発明の第３実施形態に係る半導体装置の配線
構造の形成方法を工程順に示す断面図。
構造の形成方法を工程順に示す断面図。
【図６】本発明の第４実施形態に係る半導体装置の配線
構造の形成方法を工程順に示す断面図。
構造の形成方法を工程順に示す断面図。
【図７】本発明の第５実施形態に係る半導体装置の配線
構造の形成方法を工程順に示す断面図。
構造の形成方法を工程順に示す断面図。
【図８】本発明の第６実施形態に係る半導体装置の配線
構造の形成方法を工程順に示す断面図。
構造の形成方法を工程順に示す断面図。
【図９】本発明の第７実施形態に係る半導体装置の配線
構造を示す断面図。
構造を示す断面図。
【図１０】従来の半導体装置の配線構造の形成方法を工
程順に示す断面図。
程順に示す断面図。
１０、６０、９０…基板 １１、７１、８６ａ、８６ｂ、８６ｃ、８６ｄ…絶縁層 １２、７２、７５、７８、９４ａ、９４ｂ、９４ｃ…配
線層 １３、１６、３３、７４、７７、８８ａ、８８ｂ、８８
ｃ、９６ａ、９６ｂ…有機ＳＯＧ層 １４、３４、８０、９２ａ、９２ｂ、９２ｃ…補強絶縁
層 １５…ヴィアホール １７…溝 １８…ライナー層 １９、４１、７３、７６、７９、８２、９５…ヴィアプ
ラグ ２０、４２、４４、８１、８４、９８ａ、９８ｂ…パッ
ド ２１…パッシベーション層 ２２…開孔 ２３…ワイヤ ３４…緩衝層 ４３、５１…バリア層 ５２…レジストパターン ５３…バンプ ５４…リードテープ ６１…ＭＩＳトランジスタ
線層 １３、１６、３３、７４、７７、８８ａ、８８ｂ、８８
ｃ、９６ａ、９６ｂ…有機ＳＯＧ層 １４、３４、８０、９２ａ、９２ｂ、９２ｃ…補強絶縁
層 １５…ヴィアホール １７…溝 １８…ライナー層 １９、４１、７３、７６、７９、８２、９５…ヴィアプ
ラグ ２０、４２、４４、８１、８４、９８ａ、９８ｂ…パッ
ド ２１…パッシベーション層 ２２…開孔 ２３…ワイヤ ３４…緩衝層 ４３、５１…バリア層 ５２…レジストパターン ５３…バンプ ５４…リードテープ ６１…ＭＩＳトランジスタ
Claims (15)
- 【請求項１】基板上に配設された配線層と、 前記配線層を被覆すると共に前記配線層に対応して形成
されたヴィアホールを有する層間絶縁膜と、 前記ヴィアホール内に配設された導電性のヴィアプラグ
と、 前記層間絶縁膜上に配設され且つ前記ヴィアプラグを介
して前記配線層に電気的に接続された電極パッドと、を
具備し、前記層間絶縁膜は、３以下の比誘電率と、５０
ＧＰａ未満のヤング率とを有する第１絶縁層と、５０Ｇ
Ｐａ以上のヤング率を有する第２絶縁層とを含み、前記
第２絶縁層は前記第１絶縁層と前記電極パッドとの間に
介在することを特徴とする半導体装置の配線構造。 - 【請求項２】前記第２絶縁層は１００ｎｍ以上の厚さを
有することを特徴とする請求項１に記載の半導体装置の
配線構造。 - 【請求項３】前記第１絶縁層は１０ＧＰａ以下のヤング
率を有することを特徴とする請求項１または２に記載の
半導体装置の配線構造。 - 【請求項４】前記第１絶縁層は２．０ｇ／ｃｍ3 未満の
密度を有することを特徴とする請求項１乃至３のいずれ
かに記載の半導体装置の配線構造。 - 【請求項５】前記第１絶縁層は、有機材料を含むシリコ
ン酸化物から実質的になることを特徴とする請求項４に
記載の半導体装置の配線構造。 - 【請求項６】前記第２絶縁層は、シリコン酸化物及びシ
リコン窒化物からなる群から選択された材料から実質的
になることを特徴とする請求項５に記載の半導体装置の
配線構造。 - 【請求項７】前記第１絶縁層は前記配線層を被覆するよ
うに配設されることを特徴とする請求項１乃至６のいず
れかに記載の半導体装置の配線構造。 - 【請求項８】前記第１絶縁層は前記配線層の周囲を包囲
するように前記配線層と実質的に同じレベルに配設さ
れ、前記第２絶縁層は前記配線層及び前記第１絶縁層を
被覆するように配設されることを特徴とする請求項１乃
至６のいずれかに記載の半導体装置の配線構造。 - 【請求項９】前記第２絶縁層は前記電極パッドの底面若
しくは底面及び側面に沿った部分のみに配設されること
を特徴とする請求項１乃至８のいずれかに記載の半導体
装置の配線構造。 - 【請求項１０】基板上の異なるレベルに配設された複数
の配線層と、 前記異なるレベルの前記配線層を夫々被覆すると共に前
記配線層に対応して形成されたヴィアホールを有する複
数の第１絶縁層と、前記第１絶縁層は３以下の比誘電率
と、１０ＧＰａ以下のヤング率と、２．０ｇ／ｃｍ3 未
満の密度とを有することと、 前記ヴィアホール内に配設された導電性のヴィアプラグ
と、 前記第１絶縁層の内で一番上に位置する最上第１絶縁層
の上に配設され且つ前記ヴィアプラグの１つを介して前
記配線層の１つに電気的に接続された電極パッドと、 前記最上第１絶縁層と前記電極パッドとの間に介在する
第２絶縁層と、前記第２絶縁層は５０ＧＰａ以上のヤン
グ率を有することと、を具備することを特徴とする半導
体装置の配線構造。 - 【請求項１１】基板上の異なるレベルに配設された複数
の配線層と、 前記異なるレベルの前記配線層の夫々と実質的に同じレ
ベルに配設され且つ前記配線層の周囲を包囲する複数の
第１絶縁層と、前記第１絶縁層は３以下の比誘電率と、
１０ＧＰａ以下のヤング率と、２．０ｇ／ｃｍ3 未満の
密度とを有することと、 前記異なるレベルの前記配線層及び前記第１絶縁層を夫
々被覆すると共に前記配線層に対応して形成されたヴィ
アホールを有する複数の第２絶縁層と、前記第２絶縁層
は５０ＧＰａ以上のヤング率を有することと、 前記ヴィアホール内に配設された導電性のヴィアプラグ
と、 前記第２絶縁層の内で一番上に位置する最上第２絶縁層
の上に配設され且つ前記ヴィアプラグの１つを介して前
記配線層の１つに電気的に接続された電極パッドと、を
具備することを特徴とする半導体装置の配線構造。 - 【請求項１２】基板上に配設された配線層を層間絶縁膜
で被覆する工程と、前記層間絶縁膜は、３未満の比誘電
率と、５０ＧＰａ未満のヤング率とを有する第１絶縁層
と、５０ＧＰａ以上のヤング率を有する第２絶縁層とを
積層して形成することと、 前記配線層に対応して前記層間絶縁膜にヴィアホールを
形成する工程と、 前記ヴィアホール内に導電性のヴィアプラグを形成する
と共に、前記ヴィアプラグを介して前記配線層に電気的
に接続されるように、前記層間絶縁膜の前記第２絶縁層
上に電極パッドを形成する工程と、 前記電極パッドに圧力を加えながら、前記電極パッドに
接続部材を電気的に接続する工程と、を具備することを
特徴とする半導体装置の配線構造の形成方法。 - 【請求項１３】前記配線層を層間絶縁膜で被覆する工程
は、 前記配線層上に前記第１絶縁層を形成する工程と、 前記第１絶縁層の表面に溝を形成する工程と、 前記溝を含む範囲で前記第１絶縁層上に前記第２絶縁層
を形成する工程と、を具備し、 前記電極パッドを形成する工程は、 前記溝を含む範囲で前記第２絶縁層上に前記電極パッド
の材料層を形成する工程と、 前記電極パッドの材料層の表面側からＣＭＰにより研磨
することにより、前記溝の外に位置する前記第２絶縁層
及び前記電極パッドの材料層の部分を除去する工程と、
を具備することを特徴とする請求項１２に記載の半導体
装置の配線構造の形成方法。 - 【請求項１４】前記第２絶縁層は１００ｎｍ以上の厚さ
を有することを特徴とする請求項１２または１３に記載
の半導体装置の配線構造の形成方法。 - 【請求項１５】前記第１絶縁層は１０ＧＰａ以下のヤン
グ率を有することを特徴とする請求項１２乃至１４のい
ずれかに記載の半導体装置の配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074491A JP3727818B2 (ja) | 1999-03-19 | 2000-03-16 | 半導体装置の配線構造及びその形成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7635099 | 1999-03-19 | ||
| JP11-76350 | 1999-03-19 | ||
| JP2000074491A JP3727818B2 (ja) | 1999-03-19 | 2000-03-16 | 半導体装置の配線構造及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340569A true JP2000340569A (ja) | 2000-12-08 |
| JP3727818B2 JP3727818B2 (ja) | 2005-12-21 |
Family
ID=26417496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074491A Expired - Fee Related JP3727818B2 (ja) | 1999-03-19 | 2000-03-16 | 半導体装置の配線構造及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3727818B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124212A (ja) * | 2001-10-09 | 2003-04-25 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
| JP2004063996A (ja) * | 2002-07-31 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| SG101957A1 (en) * | 2000-02-29 | 2004-02-27 | Ibm | Hybrid dielectric structure for improving the stiffness of back end of the line structures |
| JP2004186439A (ja) * | 2002-12-03 | 2004-07-02 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
| US6831368B2 (en) | 2002-01-22 | 2004-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6838771B2 (en) | 2002-04-12 | 2005-01-04 | Renesas Technology Corp. | Semiconductor device having conductor layers stacked on a substrate |
| JP2005167198A (ja) * | 2003-11-10 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN1293622C (zh) * | 2001-12-26 | 2007-01-03 | 株式会社东芝 | 半导体器件及其制造方法 |
| US7202565B2 (en) | 2003-09-08 | 2007-04-10 | Renesas Technology Corp. | Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same |
| JP2007134747A (ja) * | 2003-11-10 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008108825A (ja) * | 2006-10-24 | 2008-05-08 | Denso Corp | 半導体装置 |
| JP2008527710A (ja) * | 2005-01-11 | 2008-07-24 | フリースケール セミコンダクター インコーポレイテッド | 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置 |
| US7602063B2 (en) | 2004-07-06 | 2009-10-13 | Renesas Technology Corp. | Semiconductor device and manufacturing method therefor |
| US7619309B2 (en) | 2003-08-14 | 2009-11-17 | Infineon Technologies Ag | Integrated connection arrangements |
| KR100979080B1 (ko) * | 2002-03-13 | 2010-08-31 | 프리스케일 세미컨덕터, 인크. | 와이어 본드 패드를 가진 반도체 소자 및 그 제조 방법 |
| US7948039B2 (en) | 2003-11-10 | 2011-05-24 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US7956461B2 (en) | 2007-09-05 | 2011-06-07 | Renesas Electronics Corporation | Semiconductor apparatus including semiconductor chip with stress material selectively provided in region of wiring layer |
| US9679806B1 (en) | 2015-12-03 | 2017-06-13 | International Business Machines Corporation | Nanowires for pillar interconnects |
| JP2018046306A (ja) * | 2017-12-21 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法 |
-
2000
- 2000-03-16 JP JP2000074491A patent/JP3727818B2/ja not_active Expired - Fee Related
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG101957A1 (en) * | 2000-02-29 | 2004-02-27 | Ibm | Hybrid dielectric structure for improving the stiffness of back end of the line structures |
| JP2003124212A (ja) * | 2001-10-09 | 2003-04-25 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
| CN1293622C (zh) * | 2001-12-26 | 2007-01-03 | 株式会社东芝 | 半导体器件及其制造方法 |
| US7091122B2 (en) | 2002-01-22 | 2006-08-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6831368B2 (en) | 2002-01-22 | 2004-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| KR100979080B1 (ko) * | 2002-03-13 | 2010-08-31 | 프리스케일 세미컨덕터, 인크. | 와이어 본드 패드를 가진 반도체 소자 및 그 제조 방법 |
| US7986041B2 (en) | 2002-04-12 | 2011-07-26 | Renesas Electronics Corporation | Semiconductor device |
| US6838771B2 (en) | 2002-04-12 | 2005-01-04 | Renesas Technology Corp. | Semiconductor device having conductor layers stacked on a substrate |
| US7247525B2 (en) | 2002-04-12 | 2007-07-24 | Renesas Technology Corp. | Method for manufacturing a semiconductor device |
| US7772700B2 (en) | 2002-04-12 | 2010-08-10 | Renesas Technology Corp. | Semiconductor device |
| US7372154B2 (en) | 2002-04-12 | 2008-05-13 | Renesas Technology Corp. | Semiconductor device |
| JP2010045406A (ja) * | 2002-04-12 | 2010-02-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2004063996A (ja) * | 2002-07-31 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004186439A (ja) * | 2002-12-03 | 2004-07-02 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
| US7619309B2 (en) | 2003-08-14 | 2009-11-17 | Infineon Technologies Ag | Integrated connection arrangements |
| US7202565B2 (en) | 2003-09-08 | 2007-04-10 | Renesas Technology Corp. | Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same |
| US7994589B2 (en) | 2003-11-10 | 2011-08-09 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP2005167198A (ja) * | 2003-11-10 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US9673154B2 (en) | 2003-11-10 | 2017-06-06 | Panasonic Corporation | Semiconductor device |
| US9082779B2 (en) | 2003-11-10 | 2015-07-14 | Panasonic Corporation | Semiconductor device |
| JP3962402B2 (ja) * | 2003-11-10 | 2007-08-22 | 松下電器産業株式会社 | 半導体装置 |
| US7948039B2 (en) | 2003-11-10 | 2011-05-24 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US8710595B2 (en) | 2003-11-10 | 2014-04-29 | Panasonic Corporation | Semiconductor device |
| US8618618B2 (en) | 2003-11-10 | 2013-12-31 | Panasonic Corporation | Semiconductor device |
| JP2007134747A (ja) * | 2003-11-10 | 2007-05-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US8247876B2 (en) | 2003-11-10 | 2012-08-21 | Panasonic Corporation | Semiconductor device |
| US7602063B2 (en) | 2004-07-06 | 2009-10-13 | Renesas Technology Corp. | Semiconductor device and manufacturing method therefor |
| US7960279B2 (en) | 2004-07-06 | 2011-06-14 | Renesas Electronics Corporation | Semiconductor device and manufacturing method therefor |
| JP2008527710A (ja) * | 2005-01-11 | 2008-07-24 | フリースケール セミコンダクター インコーポレイテッド | 信号導電効率を上げながら配線パッド用構造支持体を実現する方法及び装置 |
| JP2008108825A (ja) * | 2006-10-24 | 2008-05-08 | Denso Corp | 半導体装置 |
| US7956461B2 (en) | 2007-09-05 | 2011-06-07 | Renesas Electronics Corporation | Semiconductor apparatus including semiconductor chip with stress material selectively provided in region of wiring layer |
| US9679806B1 (en) | 2015-12-03 | 2017-06-13 | International Business Machines Corporation | Nanowires for pillar interconnects |
| US10068864B2 (en) | 2015-12-03 | 2018-09-04 | International Business Machines Corporation | Nanowires for pillar interconnects |
| JP2018046306A (ja) * | 2017-12-21 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3727818B2 (ja) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864583B2 (en) | Wiring structure of semiconductor device | |
| JP3727818B2 (ja) | 半導体装置の配線構造及びその形成方法 | |
| US6756675B1 (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| JP3305211B2 (ja) | 半導体装置及びその製造方法 | |
| US6998335B2 (en) | Structure and method for fabricating a bond pad structure | |
| US8853830B2 (en) | System, structure, and method of manufacturing a semiconductor substrate stack | |
| US7557029B2 (en) | Semiconductor device and fabrication process thereof | |
| US6747355B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7867887B2 (en) | Structure and method for enhancing resistance to fracture of bonding pads | |
| JPH08293523A (ja) | 半導体装置およびその製造方法 | |
| JP2001267323A (ja) | 半導体装置及びその製造方法 | |
| JP2001351920A (ja) | 半導体装置およびその製造方法 | |
| JP4125485B2 (ja) | 新規なパッシベーション構造とその製造方法 | |
| US20050173806A1 (en) | Semiconductor device having bonding pad above low-k dielectric film and manufacturing method therefor | |
| US7042049B2 (en) | Composite etching stop in semiconductor process integration | |
| US7202565B2 (en) | Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same | |
| US8324731B2 (en) | Integrated circuit device | |
| US6033984A (en) | Dual damascene with bond pads | |
| JP3101248B2 (ja) | 金属−金属キャパシタを集積回路に組み込むための方法 | |
| CN109712953B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| JP7556505B2 (ja) | 半導体装置及びその製造方法 | |
| JP4021376B2 (ja) | パッド構造 | |
| KR100482364B1 (ko) | 반도체소자의다층패드및그제조방법 | |
| KR20020060452A (ko) | 반도체 집적 회로 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |